JP2000134955A - インバータ装置及びインバータ装置用スイッチングモジュール - Google Patents

Abstract

(57)【要約】 【課題】 電流検出にシャント抵抗を用いながら、小形
化と軽量化に充分に対応でき、大容量機種にも充分に対
応し得るようにしたインバータ装置を提供すること。 【解決手段】 インバータ主回路のスイッチング素子の
一部にマルチエミッタ付きスイッチング素子４Ｅ、６Ｅ
を用い、これらのマルチ電極に電流検出用のシャント抵
抗１０４Ｕ、１０６Ｗを設け、これらのシャント抵抗１
０４Ｕ、１０６Ｗに現われる電圧降下を負荷電流検出回
路１１６Ｕ、１１８Ｗで検出し、アームの電流を検出す
るようにしたもの。 【効果】 検出すべきアーム電流に比して、シャント抵
抗１０４Ｕ、１０６Ｗのワット数をかなり小さくするこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体スイッチン
グ素子を用いたインバータ装置及びインバータ装置用の
スイッチングモジュールに係り、特に電動機駆動用に好
適な可変電圧可変周波数インバータ装置及びインバータ
装置用スイッチングモジュールに関する。

【０００２】

【従来の技術】近年、一般産業機械を可変速運転するた
めの動力源として、速度センサ付ベクトル制御方式又は
速度センサレスベクトル制御方式のインバータ装置駆動
による誘導電動機が使われるようになってきている。ま
た、半導体製造装置、マウンタ、ロボットなど、位置、
速度センサを内蔵したＡＣサーボモートルにも、自動
化、省力化の要求によりインバータ装置が盛んに使用さ
れるようになってきた。

【０００３】これらのインバータ装置における制御の基
本は、交流電動機の速度制御、トルク制御又は位置制御
であり、最近の製造ライン速度の高速化、タクトタイム
の高速化の要求からすれば、電動機の電流を、トルクに
比例するトルク分電流と、トルク分電流に直交する磁束
分電流に分離して制御する高速ベクトル制御が主流にな
っている。

【０００４】また、ＡＣサーボモートルの場合は、回転
子に永久磁石を用いた回転界磁形同期電動機を用い、そ
の永久磁石界磁の磁極位置を検出して、高速の電流制御
を行なっており、何れの場合も瞬時値電流が制御の対象
になっている。

【０００５】ところで、このような瞬時値電流の制御に
は、当然のこととして、瞬時値電流の検出が必要であ
る。そこで、特開昭６３−１７８７９０号公報では、速
度制御ループの内側に電流制御ループを備えたパルス幅
変調制御インバータにおいて、負荷である３相誘導電動
機の２相の電流を、インバータ主回路から絶縁された変
流器で検出して制御する方式について開示している。

【０００６】このような従来技術による３相インバータ
装置の一例について、図１８により説明すると、これ
は、主回路のスイッチング素子としてＩＧＢＴを用いた
例で、図において、１〜６がスイッチング素子で、７〜
１２はフライホィールダイオードであり、これらにより
周知の３相交流のインバータ主回路が構成されている。

【０００７】なお、このようなインバータ主回路では、
上側のスイッチング素子とダイオードの逆並列素子を上
アームと呼び、下側の逆並列素子は下アームと呼ぶのが
一般的である。また、ここでスイッチング素子として用
いられているＩＧＢＴとは、絶縁ゲート・バイポーラ・
トランジスタ(Insulated Gate Bipolar Transistor)の
ことである。

【０００８】次に、１３、１４は変流器、１５、１６は
電流検出回路、２１、２２、２３はＵ相、Ｖ相、Ｗ相の
インバータ出力端子、２４は負荷(３相誘導電動機)、２
５は直流母線正側端子、２６は直流母線負側端子、それ
に２７は平滑用のコンデンサである。

【０００９】そして、直流母線正側端子２５と直流母線
負側端子２６には、図示してないコンバータ装置などの
直流電源が接続される。これにより、平滑コンデンサ２
７は、図示の極性で充電され、上アームと下アームの間
に直流電圧が印加されることになる。そして、各スイッ
チング素子が制御されることにより逆変換動作が得ら
れ、負荷２４に、所定の電圧で所定の周波数の３相交流
電力が供給されることになる。

【００１０】ここで、Ｕ相とＷ相にだけ変流器が設けら
れていて、Ｖ相電流の検出を要しない理由は以下の通り
である。つまり、３相交流では、各相電流の総和が零な
ので、Ｖ相電流については、次のようにして、Ｕ相電流
とＷ相電流から求めることができるからである。 Ｖ相電流＝−(Ｕ相電流＋Ｗ相電流) なお、周知のように、中性点経路を持たない多相交流回
路系では、相数をｍとした場合、最小限、(ｍ−１)個の
電流検出器で全ての相の電流を検出することができる。

【００１１】次に、この図１８に示したインバータ装置
の動作について、図１９のタイミングチャートにより説
明する。この図１９において、同図(a)はインバータの
スイッチング周波数を決定する搬送波(通常、三角波)
と、Ｕ相、Ｖ相、Ｗ相の相電圧指令の関係を示した図
で、同図(b)と同図(c)はＵ相アームのスイッチング素子
１とスイッチング素子４のオン、オフのタイミングを示
した図であり、同図(d)は、このときの変流器１３で検
出されるＵ相の電流を示したものである。

【００１２】スイッチング素子１、４は交互にオン、オ
フを繰り返すように制御され、このため、図１９(a)の
Ａ−Ｂ間では、スイッチング素子１がオンし、スイッチ
ング素子４はオフとなり、Ｂ−Ｃ間では、反対にスイッ
チング素子１はオフ、スイッチング素子４がオンとなる
ようにゲート信号ＧＵ、ＧＸを入力している。

【００１３】このとき、図には表わされてないが、実際
には、上下のスイッチング素子１、４が同時にオンしな
いように、指令信号上でオンするタイミングでも、ある
一定の非ラップ時間だけ遅らせてスイッチング素子をオ
ンさせるようになっている。

【００１４】Ｕ相の負荷電流は、インバータから負荷２
４に流れる方向を正とすると、図１９(a)の正の電流の
Ｄ−Ｅ間では、スイッチング素子１から負荷２４に電流
が流れ、Ｅ−Ｆ間では、ダイオード１０を通って負荷２
４に還流される。

【００１５】次に、図１９(a)の負の電流Ｇ−Ｈ間で
は、負荷２４からダイオード７に還流され、Ｈ−Ｉ間で
は、負荷２４からスイッチング素子４に流れる。従っ
て、Ｕ相の負荷電流は、正方向のときはスイッチング素
子１、ダイオード１０、負方向ではスイッチング素子
４、ダイオード７で交互に分担して流れることになる。

【００１６】一般に可変速運転される誘導電動機では、
電機子電流が、直流(周波数が０)からかなり高い周波数
まで変化するため、検出用の変流器としても、直流から
交流まで広い周波数帯域で電流検出が可能なものを用い
る必要があるが、この変流器として、現在、最も一般的
に用いられているのはホール素子方式である。

【００１７】このホール素子方式の変流器は、検出すべ
き電流が流される電線を環状の鉄心の中に通して鉄心中
の磁束に変換し、鉄心のギャップに設置したホール素子
により電流に比例した電圧を取り出すようにしたもの
で、これによれば、電流経路から絶縁された状態で電流
を検出することができる。

【００１８】一方、特開平６−２８４７４７号公報で
は、インバータの上アーム又は下アームの主回路スイッ
チング素子のｍ相合成電流と、逆並列に接続されたダイ
オードのｍ相合成電流を、シャント抵抗を用いて検出す
るようにしたインバータ装置について開示している。

【００１９】

【発明が解決しようとする課題】上記従来技術は、多相
交流の各相毎の電流検出の簡素化について配慮がされて
おらず、高度な制御が可能なインバータ装置の小型化、
低コスト化の点に問題があった。この従来技術の問題に
ついて、さらに詳しく説明すると、以下の通りである。

【００２０】まず、ホール素子方式の変流器を用いた従
来技術では、変流器がかなり高価である。また、例えば
３相のインバータ装置では、上記したように、少なくと
も２個の電流検出器が必要となるので、その分、コスト
も上昇し、且つ、検出される電圧は、一般にかなり微弱
なので、増幅器で増幅する必要があるのが通例であり、
この点でもコストアップとなってしまう。

【００２１】さらに、この方式の変流器は鉄心を含むた
め、こなりのスペースを必要として小型化が難しく、こ
れを組み込んだ場合、インバータ装置の小形化に限界が
生じてしまうなどの問題が生じてしまうのである。

【００２２】次に、シャント抵抗を用いて電流を検出す
る方式の従来技術では、シャント抵抗に主回路電流が流
されるので、大電流の流通による大きな損失が生じる
上、ワット数の大きなシャント抵抗が必要になる。

【００２３】また、この結果、温度上昇や耐サージ特
性、抵抗値精度保持などの関係から、寸法的にはシャン
ト抵抗の小形化が困難であり、取付場所にも大きな制約
を生じる上、場合によっては放熱についても考慮が必要
になるので、大容量のインバータ装置には適用できな
い。

【００２４】また、このシャント抵抗を用いた従来技術
のように、主回路の電流を一括して検出する方式では、
負荷側の各相毎の瞬時値電流の制御は無理で、ベクトル
制御など高度な制御にはとても対応できず、主回路のト
ランジスタやダイオード、或いは負荷の過電流保護程度
にしか適用できない。

【００２５】本発明の目的は、電流検出にシャント抵抗
を用いながら、小形化と軽量化に充分に対応でき、大容
量機種にも充分に対応し得るようにしたインバータ装置
と、インバータ装置用のスイッチングモジュールを提供
することにある。

【００２６】

【課題を解決するための手段】上記目的は、インバータ
主回路の各相の上アームと下アームにスイッチング素子
とダイオードの逆並列回路を備えたインバータ装置にお
いて、前記上アームと下アームの何れかのスイッチング
素子をマルチ電極型スイッチング素子とした上で、該マ
ルチ電極型スイッチング素子のマルチ電極にシャント抵
抗を直列に接続し、該シャント抵抗に現われる電圧降下
に基づいて、該マルチ電極型スイッチング素子が設けら
れているアームの電流を検出するようにして達成され
る。

【００２７】これにより、鉄心とホール素子で構成され
た変流器を用いることなく、各アームの電流を独立に検
出できる。また、シャント抵抗には、主回路電流がその
まま流れるのではなく、マルチ電極に分流された、例え
ば主回路電流の３０００分の１程度の小さな電流が流
れ、この小さな電流による電圧降下を測定して電流を検
出するので、小さいワット数のシャント抵抗で済む。

【００２８】マルチ電極を有するスイッチング素子とし
ては、ゲート端子を除くコレクタ又はエミッタの何れか
一方をマルチ構造としたものを用いる。例えば、スイッ
チング素子がバイポーラトランジスタやＩＧＢＴのとき
は、マルチエミッタ型、又はマルチコレクタ型にとす
る。そして、フライホィールダイオードとしては、マル
チアノード型、又はマルチカソード型とする。

【００２９】多相、例えば３相のインバータ装置では、
出力側のＵ相、Ｖ相、Ｗ相の各相の電流は、各相の上ア
ーム側の電流と下アーム側の電流の合成電流で成り立
つ。そこで、本発明の或る実施形態では、この電流を一
方のアームだけで検出するため、下アームの電流を、下
アームのマルチエミッタ付きスイッチング素子のマルチ
電極から１／３０００程度に分流して取り出し、第一の
電流検出用のシャント抵抗で検出する。

【００３０】そして、上アームのスイッチング素子の電
流は、下アームに流れる電流を、マルチアノード付きダ
イオードのマルチ電極から１／３０００程度に分流して
取り出し、第２の電流検出用のシャント抵抗で検出す
る。

【００３１】このとき、第一の電流検出抵抗及び第二の
電流検出抵抗は、スイッチング素子とダイオードと同じ
く、半導体チップ上に構成し、インバータ装置としての
実装上のスペースを不要とする。

【００３２】また、瞬時電流が制御できるようにするた
め、必要な相の各スイッチング素子毎に電流検出抵抗を
挿入しても良い。

【００３３】このとき、電流検出が離散的になるため、
サンプルホールド回路を用いＡ／Ｄコンバータで読み取
る。

【００３４】一方、このようなシャント抵抗による電流
検出方法では、シャント抵抗の抵抗値のバラツキやマル
チ電極による分流比のバラツキ、さらには、電流検出回
路系でのオフセットなどにより検出精度に大きなバラツ
キが生じる場合があるが、このときでも、予めオフセッ
トとゲインの補正定数を求め、それを記憶しておき、通
常の動作時に用いてバラツキを補正することができる。

【００３５】

【発明の実施の形態】以下、本発明によるインバータ装
置及びインバータ装置用スイッチングモジュールについ
て、図示の実施形態により詳細に説明する。図１は本発
明の第１の実施形態で、図において、４Ｅ、６Ｅはマル
チエミッタ付きスイッチング素子で、１０Ａ、１２Ａは
マルチアノード付きダイオードである。なお、この実施
形態でも、スイッチング素子としては、図示のように、
ＩＧＢＴが用いられており、従って、これらのスイッチ
ング素子は夫々マルチエミッタ付きＩＧＢＴで構成され
ていることになる。

【００３６】そして、これらのマルチエミッタ付きスイ
ッチング素子４Ｅ、６Ｅとマルチアノード付きダイオー
ド１０Ａ、１２Ａが、図示のように逆並列接続されて、
インバータ主回路のＵ相とＷ相の下アームを構成してい
る点を除けば、インバータ主回路としては、図１８で説
明した従来技術における主回路と同じである。

【００３７】従って、Ｕ相、Ｖ相、Ｗ相のインバータ出
力端子２１、２２、２３と、３相誘導電動機からなる負
荷２４、直流母線正側端子２５、直流母線負側端子２
６、それに平滑コンデンサ２７も、図１８と同じであ
り、さらに直流母線正側端子２５と直流母線負側端子２
６には、図示してないコンバータ装置などの直流電源が
接続される点も同じである。

【００３８】なお、ここで説明する実施形態は、交流の
相数をｍとした場合、以下に説明する実施形態も含め
て、何れも相数ｍが３の場合、つまり３相の場合につい
て示しているが、これにより、本発明が相数ｍ＝３、す
なわち３相の場合に限定される訳ではなく、３相以外の
任意の相数ｍのインバータ装置として実施可能なことは
言うまでもない。

【００３９】ここで、マルチエミッタ付きスイッチング
素子とは、その名の通り、複数の、例えば２個のエミッ
タを持ったバイポーラトランジスタなどの半導体素子
で、この場合、一方のエミッタは主エミッタとなり、他
方は副エミッタとなる。

【００４０】そして、このような半導体素子では、主エ
ミッタの接合面積と副エミッタの接合面積を変えること
により、全体のエミッタ電流に対する主エミッタ電流と
副エミッタ電流の割合を変えることができる。

【００４１】例えば、副エミッタの接合面積を主エミッ
タの接合面積の３０００分の１にしてやれば、副エミッ
タ電流を、主エミッタ電流の３０００分の１にすること
ができるものである。

【００４２】マルチアノード付きダイオードも同様で、
複数の、例えば主と副の２個のアノードを持ち、同様
に、それぞれのアノードの接合面積に応じて各アノード
に流れる電流の割合を変えるとができ、例えば副アノー
ドの接合面積を主アノードの接合面積の３０００分の１
にしてやれば、副アノード電流を、主アノード電流の３
０００分の１にすることができるものである。

【００４３】そして、このような多電極の半導体素子に
ついて、ここでは、マルチ電極型スイッチング素子、又
はマルチ電極型ダイオードと呼ぶことにする。

【００４４】次に、１０４Ｕ、１０６Ｗ、１１０Ｕ、１
１２Ｗは電流検出抵抗、いわゆるシャント抵抗で、ここ
で、電流検出抵抗１０４Ｕ、１０６Ｗはスイッチング素
子側の電流検出用で、第一の電流検出抵抗となり、電流
検出抵抗１１０Ｕ、１１２Ｗはダイオード側の電流検出
用で、第二の電流検出抵抗となる。

【００４５】ここで、この実施形態におけるマルチエミ
ッタ付きスイッチング素子４Ｅ、６Ｅと、マルチアノー
ド付きダイオード１０Ａ、１２Ａの詳細について、図２
と図３により説明する。まずマルチエミッタ付きスイッ
チング素子４Ｅ、６Ｅは、図２(a)に示すように、電流
検出抵抗１０４Ｕ、１０６Ｗと一緒に半導体素子化され
ており、従って等価回路は同図(b)に示すようになる。

【００４６】上記したように、この実施形態でも、スイ
ッチング素子にはＩＧＢＴが用いられており、図２(a)
にはマルチエミッタ付きスイッチング素子と、そのチッ
プ内に組込まれた第一の電流検出抵抗が示されている。

【００４７】ここでＧはゲート、Ｃはコレクタ、Ｅはエ
ミッタ(主エミッタ)、ＭＥはマルチエミッタ(副エミッ
タ)で、３１は電流検出抵抗１０４Ｕ、１０６Ｗの外部
引出端子であり、チップの底部全体がコレクタＣで、そ
の上部にエミッタが形成されている。

【００４８】ゲートＧはＩＧＢＴをオンさせるための入
力端子で、エミッタＥの一部を占めている。マルチエミ
ッタＭＥは左端にあり、ここから第一の電流検出抵抗１
０４Ｕが形成されている。なお、ここで、マルチエミッ
タ付きスイッチング素子４Ｅとマルチエミッタ付きスイ
ッチング素子６Ｅ、及び電流検出抵抗１０４Ｕと電流検
出抵抗１０６Ｗは同じ構成なので、この図２では電流検
出抵抗１０４Ｕについてだけ示してある。

【００４９】主回路電流はエミッタＥとマルチエミッタ
ＭＥに分流するが、この分流比はエミッタパッドとマル
チエミッタパッドの有効面積や第一の電流検出抵抗の抵
抗値によって決定され、第一の電流検出抵抗の抵抗値は
抵抗体の断面積とその長さによって決まる。

【００５０】外部引出端子３１は電極として外部に引き
出され、エミッタＥと接続される。

【００５１】そして、このＩＧＢＴは、ゲートＧが
“Ｈ”入力のときオンし、主回路電流がコレクタＣから
エミッタＥに流れ、その電流の一部がマルチエミッタＭ
Ｅから第一の電流検出抵抗に流れる。このときの電流の
分流比は、例えば主回路電流の定格値がおよそ５０Ａ付
近の値ならば、上記したように、１／３０００程度にす
る。なお、この分流比は、主回路の定格電流によっても
変わる。そして、この後、ゲートＧが“Ｌ”入力になる
と、コレクタＣからエミッタＥに流れていた主回路電流
はオフされる。

【００５２】次に、マルチアノード付きダイオード１０
Ａ、１２Ａは、図３(a)に示すように、これも電流検出
抵抗１１０Ｕ、１１２Ｗと一緒に半導体素子化されてお
り、従って、その等価回路は同図(b)に示すようにな
る。この図３において、Ｋはカソード、Ａはアノード
(主アノード)、ＭＡはマルチアノード(副アノード)で、
３２は電流検出抵抗１１０Ｕ、１１２Ｗの外部引出端子
である。

【００５３】そして、このマルチアノード付きダイオー
ドでは、図３(a)から明らかなように、チップ内に組み
込んだ第二の電流検出抵抗が示されており、チップの底
部全体がカソードＫで、その上部にアノードＡが形成さ
れ、マルチアノードＭＡは左端にあって、ここから第二
の電流検出抵抗１１０Ｕが形成されている。なお、この
図３でも、一方の電流検出抵抗１１０Ｕに付いてだけ示
してある。

【００５４】このマルチアノード付きダイオードが導通
時には、主回路電流はアノードＡとマルチアノードＭＡ
に分流するが、このときの分流比はアノードパッドとマ
ルアノードパッドの有効面積や第二の電流検出抵抗の抵
抗値によって決定され、第二の電流検出抵抗の抵抗値は
抵抗体の断面積とその長さによって決まる。外部引出端
子３２は電極としてで外部に引出され、アノードＡに接
続される。

【００５５】そして、このダイオードに、アノードＡが
正、カソードＫが負の順方向電位が印加されるとオン
し、主回路電流がアノードＡからカソードＫに流れる
が、このとき、主回路電流の一部は第二の電流検出抵抗
からマルチアノードＭＡを通ってカソードＫに流れる。

【００５６】このときの電流の分流比は、例えば主回路
電流の定格値がおよそ５０Ａ付近の値ならば、上記した
ように、１／３０００程度にする。なお、この分流比
は、主回路の定格電流によっても変わる。そして、逆方
向電位が印加されたとき主回路電流は阻止され、ダイオ
ードはオフとなる。

【００５７】図１に戻り、これらのマルチエミッタ付き
スイッチング素子４Ｅ、６Ｅの主エミッタは、図示のよ
うに、そのまま直流母線の負側に接続されるが、副エミ
ッタは夫々の電流検出抵抗１０４Ｕ、１０６Ｗを介して
直流母線の負側に接続され、マルチアノード付きダイオ
ード１０Ａ、１２Ａについても、同じく主アノードはそ
のまま直流母線の負側に接続されるが、副アノードは夫
々の電流検出抵抗１１０Ｕ、１１２Ｗを介して直流母線
の負側に接続される。

【００５８】次に、１１６Ｕ、１１８Ｗ、１２２Ｕ、１
２４Ｗは電流検出回路で、ここで電流検出回路１１６
Ｕ、１１８Ｗはスイッチング素子側の電流検出用で、電
流検出回路１２２Ｕ、１２４Ｗはダイオード側の電流検
出用である。

【００５９】そしてまず、電流検出回路１１６Ｕは、電
流検出抵抗１０４Ｕの両端に現われる電圧を取り込ん
で、マルチエミッタ付きスイッチング素子４Ｅの副エミ
ッタ電流を検出する働きをし、次に電流検出回路１１８
Ｗは、電流検出抵抗１０６Ｗの両端に現われる電圧を取
り込んで、マルチエミッタ付きスイッチング素子６Ｅの
副エミッタ電流を検出する働きをする。

【００６０】また、電流検出回路１２２Ｕは、電流検出
抵抗１１０Ｕの両端に現われる電圧を取り込んで、マル
チアノード付きダイオード１０Ａの副アノードの電流を
検出する働きをし、次に電流検出回路１２４Ｗは、電流
検出抵抗１１２Ｗの両端に現われる電圧を取り込んで、
マルチアノード付きダイオード１２Ａの副アノード電流
を検出する働きをする。

【００６１】従って、図１の実施形態では、マルチエミ
ッタ付きスイッチング素子４Ｅ、６Ｅとマルチアノード
付きダイオード１０Ａ、１２Ａ、電流検出抵抗１０４
Ｕ、１０６Ｗ、１１０Ｕ、１１２Ｗは、何れも直流母線
負側端子２６側にあり、これにより、Ｕ相アームとＷ相
アームの下アーム側で負荷電流を検出するように構成し
てある。

【００６２】次に、この図１の実施形態の動作につい
て、図４、図５、それに図６により説明する。まず図４
と図５は、図１のＵ相アーム部分について、電流検出回
路１１６Ｕ、１２２Ｕも含めて示したもので、負荷電流
の経路が矢印で示されている。なお、ここで電流検出回
路１１６Ｕ、１２２Ｕが合体され、共通に構成されてい
るのは、基準電位が直流母線負側端子２６になっている
から可能になっているのである。

【００６３】周知のように、インバータ主回路では、同
一相の上アームのスイッチング素子１と下アームのスイ
ッチング素子４Ｅは交互にオン、オフするように、ゲー
ト信号により制御される。

【００６４】そこで、まず出力端子２１が正の区間(期
間)では、図４に示すようになり、スイッチング素子１
がオンのときは出力端子２１に正方向の主回路電流Ｉ
_UP1 が流れ、次にマルチエミッタ付きスイッチング素子
４Ｅがオンのときは、この素子４Ｅには電流は流れず、
ダイオード１０Ａを通って正方向の主回路電流Ｉ_UP2 が
流れる。

【００６５】このときのＵ相負荷電流の様子は、図６の
タイムチャートの(a)図の正の区間に示すようになる。
なお、ここで電流波形が細かく変化しているのは、ＰＷ
Ｍ(パルス幅変調)制御されているからである。このとき
スイッチング素子１に流れる電流Ｉ_UP1 は、上アーム側
には電流検出抵抗が設けてないため検出できないので、
下アーム側のマルチアノード付きダイオード１０Ａに電
流Ｉ_UP2 が流れたときに検出する。

【００６６】このため、電流検出回路１１６Ｕ、１２２
Ｕは、第二の電流検出抵抗１１０Ｕの電圧Ｖ_du を取り
込み、マルチアノード付きダイオード１０Ａの副アノー
ドの電流を検出し、これに所定の計算処理を施してマル
チアノード付きダイオード１０Ａ全体の電流Ｉ_UP2 を算
定するのである。このときの第二の電流検出抵抗１１０
Ｕの電圧Ｖ_du は、ＰＷＭ制御のため、図６(b)に示すよ
うに離散値として検出され、電流検出回路１１６Ｕ、１
２２Ｕに入力される。

【００６７】次に、出力端子２１が負の区間では、図５
に示すようになり、スイッチング素子１がオンのとき
は、この素子１には電流が流れず、ダイオード７に負方
向の主電流Ｉ_UN1 が流れ、次にマルチエミッタ付きスイ
ッチング素子４Ｅがオンのときは主電流Ｉ_UN2 が流れ
る。このときのＵ相負荷電流の様子は、図６(a)の負の
区間に示すようになる。

【００６８】そして、このときのダイオード７の電流Ｉ
_UN1 は、これも上アーム側には電流検出抵抗が設けてな
いため、下アーム側のマルチエミッタ付きスイッチング
素子４Ｅに電流Ｉ_UN2 が流れたときに検出する。

【００６９】このため、電流検出回路１１６Ｕ、１２２
Ｕは、第一の電流検出抵抗１０４Ｕの電圧Ｖ_su を取り
込み、マルチエミッタ付きスイッチング素子４Ｅの副エ
ミッタの電流を検出し、これに所定の計算処理を施して
マルチアノード付きスイッチング素子４Ｅ全体の電流Ｉ
_UN2 を算定するのである。このときの第一の電流検出抵
抗１０４Ｕの電圧Ｖ_su も、図６(c)に示すように離散値
として検出され、電流検出回路１１６Ｕ、１２２Ｕに入
力される。

【００７０】電流検出回路１１６Ｕ、１２２Ｕは、２入
力反転増幅器６１Ｕとサンプルホールド回路６２Ｕとで
構成されている。そして、まず２入力反転増幅器６１Ｕ
により、図６(d)に示すように、第一の電流検出抵抗１
０４Ｕの電圧Ｖ_su と第二の電流検出抵抗１１０Ｕの電
圧Ｖ_du を加算した電圧Ｖ_1u を得る。

【００７１】次に、この電圧Ｖ_1u をサンプルホールド
回路６２Ｕに入力し、サンプルホールド処理することに
より、図６(e)に示すように、離散波形から階段状に連
なった波形の電圧Ｖ_2u に変換して出力する。

【００７２】従って、このサンプルホールド回路６２Ｕ
から出力される電圧Ｖ_2u により、Ｕ相アームの電流
を、瞬時値も含めて検出することができる。そして、こ
のことは、Ｗ相についても同じで、電流検出回路１１８
Ｗ、１２４Ｗにより、Ｗ相アームの電流も、瞬時値も含
めて検出することができ、さらに、これらＵ相アームの
電流とＷ相アームの電流からＶ相アームの電流も、瞬時
値も含めて検出できることになり、この結果、ベクトル
制御などにも容易に対応することができる。

【００７３】ここで、マルチエミッタ付きスイッチング
素子４Ｅ、６Ｅの主回路電流は、第一の電流検出抵抗１
０４Ｕ、１０６Ｗが接続されている副エッミッタ側と、
抵抗などなにも接続されていない主エミッタ側に分流し
て流れる。

【００７４】そこで、この分流比が１：３０００程度に
なるようにしてやれば、ほとんどの主回路電流は主エミ
ッタ側を流れるため、副エミッタ側に接続されている第
一の電流検出抵抗での発熱はほとんど問題にならないよ
うにできる。

【００７５】同様に、マルチアノード付きダイオード１
０Ａ、１２Ａの主回路電流も、第二の電流検出抵抗１１
０Ｕ、１１２Ｗが接続されている副アノード側と、検出
抵抗が接続されていない主アノード側に分流して流れ
る。そこで、この分流比も１：３０００程度になるよう
にしておけば、ほとんどの主回路電流は主アノード側を
流れ、副アノード側にある第二の電流検出抵抗での発熱
もほとんど問題にならないようにすることができる。

【００７６】そして、このためには、マルチエミッタ付
きスイッチング素子４Ｅ、６Ｅの副エミッタの面積を、
その主エミッタの面積の１／３０００になるようにし、
マルチアノード付きダイオード１０Ａ、１２Ａについて
も、副アノードの面積を、その主アノードの面積の１／
３０００になるようにしておけばよい。

【００７７】こうすれば、各電流検出抵抗１０４Ｕ、１
０６Ｗ、１１０Ｕ、１１２Ｗには、夫々で検出すべき負
荷電流、例えばＵ相アームでは電流Ｉ_UP1 と電流
Ｉ_UP2、電流Ｉ_UN1、それに電流Ｉ_UN2 の約１／３０００
の電流しか流れないようにすることができ、この結果、
例えばインバータ主回路のアーム電流の値がアンペアオ
ーダーであったとしても、各電流検出抵抗に流れる電流
値は、ミリアンペアオーダーに抑えることができる。

【００７８】一方、このような、マルチエミッタ構造の
スイッチング素子やマルチアノード構造のダイオードで
は、上記した主エミッタや主アノードに対する副エミッ
タと副アノードの電流の分流比は、上記した面積比によ
り、かなりの精度で決めることができる。

【００７９】そして、現在の半導体製造についての技術
水準からすれば、上記した面積比の制御についての問題
はほとんど無く、高精度の面積比をもった素子も容易に
得ることができるから、副エミッタ電流と副アノード電
流の検出結果から、主エミッタ電流と主アノード電流も
含めた全体の電流を算定しても、実用上充分な程度の電
流検出精度は容易に得られる。

【００８０】従って、この図１の実施形態によれば、ワ
ット数が小さな小型のシャント抵抗により、瞬時値も含
めて、各アーム毎に独立して負荷電流が検出できること
になり、この結果、シャント抵抗による電流検出方式に
もかかわらず、発熱やコスト上昇の問題、さらにはシャ
ント抵抗の大型化の問題を伴うことなく、容易にベクト
ル制御に対応することができる。

【００８１】次に、本発明の他の実施形態について説明
する。まず図７は、本発明の第２の実施形態で、図１の
実施形態では、負荷電流の検出を直流母線の負側で行な
うように構成されていたのに対して、この図７は、負荷
電流の検出を直流母線の正側で行なうようにした場合の
実施形態である。

【００８２】図７において、まず、１Ｃ、３Ｃはマルチ
コレクタ付きスイッチング素子で、７Ｋ、９Ｋはマルチ
カソード付きダイオードである。なお、この実施形態で
も、スイッチング素子としてはＩＧＢＴを用いている。

【００８３】ここで、マルチコレクタ付きスイッチング
素子とは、その名の通り、複数の、例えば２個のコレク
タを持ったトランジスタなどの半導体素子で、この場
合、一方のコレクタは主コレクタとなり、他方は副コレ
クタとなる。

【００８４】そして、主コレクタの接合面積と副コレク
タの接合面積を変えることにより、全体のコレクタ電流
に対する主コレクタ電流と副コレクタ電流の割合を変え
ることができ、例えば副コレクタの接合面積を主コレク
タの接合面積の３０００分の１にしてやれば、副コレク
タ電流を、主コレクタ電流の３０００分の１にすること
ができるものである。

【００８５】マルチカソード付きダイオードも同様で、
複数の、例えば主と副の２個のカソードを持ち、同様
に、それぞれのカソードの接合面積に応じて各カソード
に流れる電流の割合を変えるとができ、例えば副カソー
ドの接合面積を主カソードの接合面積の３０００分の１
にしてやれば、副カソード電流を、主カソード電流の３
０００分の１にすることができるものである。

【００８６】これらのマルチコレクタ付きスイッチング
素子１Ｃ、３Ｃは、図示のように、Ｕ相とＷ相の上アー
ムを構成しているが、これに応じて、これらＵ相とＷ相
の下アームは、通常のスイッチング素子４、６と、ダイ
オード１０、１２で構成されている。

【００８７】次に、マルチコレクタ付きスイッチング素
子１Ｃ、３Ｃの副コレクタと直流母線の正側の間には第
一の電流検出抵抗１０１Ｕ、１０３Ｗが接続され、これ
らに現われる電圧を検出するスイッチング素子側負荷電
流検出回路１１３Ｕ、１１５Ｗが設けてある。

【００８８】また、マルチカソード付きダイオード７
Ｋ、９Ｋの副カソードと直流母線の正側の間には第二の
電流検出抵抗１０７Ｕ、１０９Ｗが接続され、これらに
現われる電圧を検出するダイオード側負荷電流検出回路
１１９Ｕ、１２１Ｗが設けてある。

【００８９】ここで、これら第一の電流検出抵抗１０１
Ｕ、１０３Ｗとスイッチング素子側負荷電流検出回路１
１３Ｕ、１１５Ｗは、それぞれ図１の実施形態における
第一の電流検出抵抗１０４Ｕ、１０６Ｗとスイッチング
素子側負荷電流検出回路１１６Ｕ、１１８Ｗと同じもの
であり、同じく第二の電流検出抵抗１０７Ｕ、１０９Ｗ
とダイオード側負荷電流検出回路１１９Ｕ、１２１Ｗに
ついても、夫々図１の実施形態における第二の電流検出
抵抗１１０Ｕ、１１２Ｗとダイオード側負荷電流検出回
路１２２Ｕ、１２４Ｗと同じものである。

【００９０】従って、この図７の実施形態におけるその
他の構成は、図１の実施形態と同じである。また、この
結果、この図７の実施形態の動作についても、図１の実
施形態と同じで、図１の実施形態では、電流検出の基準
が直流母線の負側になっているのに対して、図７の場合
には正側が検出の基準となっているだけであり、基準点
が変わっただけで考え方は同じなので、詳しい説明は割
愛する。

【００９１】次に、本発明の第３の実施形態について、
図８により説明する。既に説明した図１と図７の実施形
態では、主回路のスイッチング素子がＮＰＮ形式のＩＧ
ＢＴで構成されている。しかし、周知のように、インバ
ータ主回路を構成するスイッチング素子としてはＰＮＰ
形式の半導体素子を用いることもできる。

【００９２】そこで、この図８の実施形態では、ＰＮＰ
形式のＩＧＢＴを主回路のスイッチング素子として用
い、本発明を実施したものであり、図において、５１
Ｅ、５３ＥはＰＮＰ形式のマルチエミッタ付きスイッチ
ング素子で、５２、５４〜５６はＰＮＰ形式のスイッチ
ング素子であり、何れもＩＧＢＴで構成されている。

【００９３】そして、これらのスイッチング素子５１
Ｅ、５３Ｅ、５２、５４〜５６以外の構成は図７の実施
形態と同じで、負荷電流の検出を全て直流母線の正側で
行っている点も同じであり、従って、その動作も図７と
同じであるから、詳しい説明は割愛する。

【００９４】なお、以下に説明する実施形態において
も、この図８の実施形態と同様に、ＰＮＰ形式のマルチ
エミッタ付きスイッチング素子に置き換えて実施するこ
とができるのは、言うまでもない。

【００９５】次に、本発明の第４の実施形態について、
図９により説明する。この図９の実施形態が、図１の実
施形態と異なる点は、３相全部の相の下アームのスイッ
チング素子を何れもマルチエミッタ構造にした点にあ
り、ここで、５Ｅが、そのマルチエミッタ付きスイッチ
ング素子であり、１０５Ｖは第一の電流検出抵抗で、１
１７Ｖはスイッチング素子側負荷電流検出回路である。

【００９６】そして、これにより、この実施形態では、
下アームの全てのスイッチング素子から負荷電流が検出
できるように構成してあるが、その理由は、短絡などに
よる過電流が発生したとき、何れの相に短絡電流が発生
したとしても、必ず検出できるようにするためである。

【００９７】上記した図１の実施形態では、Ｖ相には負
荷電流検出回路がないので、別途、外部に過電流検出機
能を付加しなければならないが、この図９の実施形態に
よれば、Ｖ相に短絡電流が発生したときでも、その電流
は電流検出抵抗１０５Ｖとスイッチング素子側負荷電流
検出回路１１７Ｖで検出することができ、従って、外部
に過電流検出機能を付加する必要がない。

【００９８】次に、本発明の第５の実施形態について、
図１０により説明する。この図１０の実施形態は、その
基本になる考え方は図９の実施形態と同じであるが、そ
の適用対象が図１の実施形態ではなくて、図７の実施形
態になっている点で、図９の実施形態とは異なっている
ものである。

【００９９】従って、上記した図９の実施形態では、負
荷電流の検出を全て直流母線の負側で行っていたが、こ
の図１０の実施形態では、負荷電流の検出は全て直流母
線の正側で行なうように構成してある。

【０１００】そして、この図１０において、２Ｃがマル
チコレクタ付きスイッチング素子であり、この点を除け
ば、その他の構成は図７の実施形態と同じであり、動作
についても、Ｖ相での負荷電流が検出でき、これによ
り、何れの相に短絡電流が発生しても検出できるように
した点を除いて、図７の実施形態と同じであるので、詳
しい説明は割愛する。

【０１０１】次に、本発明の第６の実施形態について、
図１１により説明する。この図１１の実施形態は、上記
した図９の実施形態において、３相の上アームのスイッ
チング素子も全てマルチエミッタ付きスイッチング素子
とし、短絡などの発生に際しての信頼性が充分に得られ
るようにしたものである。

【０１０２】この図１１において、１Ｅ、２Ｅ、３Ｅが
マルチエミッタ付きスイッチング素子で、その他の構成
は、図９の実施形態と同じであり、これにより、上アー
ムの全てにおいてもスイッチング素子の電流の検出が得
られることになり、短絡などによる過電流に対する保護
動作が行えることになる。

【０１０３】次に、本発明の第７の実施形態について、
図１２により説明する。この図１２の実施形態は、上記
した図１０の実施形態において、３相の下アームのスイ
ッチング素子も全てマルチコレクタ付きスイッチング素
子とし、短絡などの発生に際しての信頼性が充分に得ら
れるようにしたものである。

【０１０４】この図１２において、４Ｃ、５Ｃ、６Ｃは
マルチコレクタ付きスイッチング素子で、その他の構成
は、図１０の実施形態と同じであり、これにより、下ア
ームの全てにおいてもスイッチング素子の電流の検出が
得られることになり、短絡などによる過電流に対する保
護動作が行えることになる。

【０１０５】次に、本発明における負荷電流検出回路に
ついて説明する。図１３は、上記した図１のインバータ
主回路における負荷電流検出回路１１６Ｕ、１２２Ｕ、
１１８Ｗ、１２４Ｗの具体例を示す一実施形態で、ここ
では、インバータ主回路の第一の電流検出抵抗１０４
Ｕ、１０６Ｗと、第二の電流検出抵抗１１０Ｕ、１１２
Ｗの両端の電圧を、電気的に隔離すること無く、負側直
流母線を共通端子として、そのまま２入力反転増幅回路
６１Ｕ、６１Ｗに入力するようになっている。

【０１０６】これらの２入力反転増幅回路６１Ｕ、６１
Ｗは、入力された電圧を加算した上で反転増幅する。そ
して、その出力は、それぞれサンプルホールド回路６２
Ｕ、６２Ｗに入力され、サンプルホールドした上でＡ／
Ｄコンバータ６３Ｕ、６３Ｗに入力し、ここでディジタ
ルデータに変換して出力するようになってている。

【０１０７】図１の実施形態によるインバータ主回路で
は、スイッチング素子側負荷電流検出回路とダイオード
側負荷電流検出回路は２回路に分かれており、Ｕ相アー
ムの検出電圧は負荷電流検出回路１１６Ｕ、１２２Ｕ
に、Ｗ相アームの検出電圧は負荷電流検出回路１１８
Ｗ、１２４Ｗの回路に分かれている。

【０１０８】しかして、これら２回路は、何れも直流母
線の負極側を共通端子としているため、上記したよう
に、電気的な隔離を必要とせず、共通の回路としても構
成できるのであり、従って、この図１３の実施形態で
は、図示のように、Ｕ相アームでは負荷電流検出回路１
１６Ｕ負荷電流検出回路１２２Ｕが同一の回路になって
おり、Ｗ相アームでは負荷電流検出回路１１８Ｗと負荷
電流検出回路１２４Ｗが同一の回路になっているのであ
る。

【０１０９】次に、この図１３の実施形態の動作につい
て、図６と図１９のタイムチャートにより、Ｕ相アーム
の場合を例にして説明する。既に説明したように、第一
の電流検出抵抗１０４Ｕの電流と、それによる電圧波形
は、図６(c) に、そして第二の電流検出抵抗１１０Ｕの
電流と、それによる電圧波形は、同じく図６(b) に示す
ようになる。

【０１１０】そして、これらの波形からなる信号は、演
算増幅器ＯＰ１Ｕと、抵抗Ｒ１Ｕ、Ｒ２Ｕ、Ｒ３Ｕ、Ｒ
４Ｕで構成されている２入力反転増幅回路６１Ｕで反転
増幅され、図６(d) の波形Ｖ_1U で表す出力が得られる
が、この波形は、図示のように、離散的になっているの
で、これをディジタルデータに変換するため、サンプル
ホールド回路６２Ｕに供給される。

【０１１１】このサンプルホ―ルド回路６２Ｕは、演算
増幅器ＯＰ２Ｕ、ＯＰ３Ｕ、コンパレータＣＰ１Ｕ、ダ
イオードＤ１Ｕ、Ｄ２Ｕ、アナログスイッチＳＷ１Ｕ、
抵抗Ｒ５Ｕ、Ｒ６Ｕ、それに基準電圧Ｖref の発生回路
を内蔵した集積回路として構成されており、ここで、ア
ナログ電圧を保持するサンプルホールド用のコンデンサ
Ｃ１Ｕは、図示のように外付けされ、抵抗Ｒ６Ｕに接続
されている。

【０１１２】このサンプルホールド回路６２Ｕに入力さ
れた波形Ｖ_1U を有する信号は、まず演算増幅器ＯＰ２
Ｕからなるアナログバッファ回路に供給され、その出力
はコンパレータＣＰ１Ｕの出力により開閉制御されるア
ナログスイッチＳＷ１Ｕに入力される。

【０１１３】コンパレータＣＰ１Ｕの一方の入力には、
外部のインバータゲートＮＯＴを経由して信号が供給さ
れており、これと基準電圧Ｖref との比較により、この
コンパレータＣＰ１Ｕからは、図１９(a) に示すインバ
ータのスイッチング周波数を決定する搬送波の周期に同
期した出力が発生し、これによりアナログスイッチＳＷ
１Ｕが開閉される。

【０１１４】そして、スイッチＳＷ１Ｕがオンのとき、
演算増幅器ＯＰ２Ｕの出力電圧が抵抗Ｒ６Ｕを介してコ
ンデンサＣ１Ｕに充電され、充電が完了したときサンプ
ル動作が完了し、次いでスイッチＳＷ１Ｕがオフするこ
とにより、コンデンサＣ１Ｕの電荷がホールドされ、こ
の電荷による電圧が演算増幅器ＯＰ３Ｕでバッファされ
て出力され、図６(e) に示す波形の電圧となり、Ａ／Ｄ
コンバータ６３Ｕでディジタルデータに変換される。

【０１１５】こうして得たディジタルデータは送信用シ
フトレジスタ６４に供給され、Ｗ相のＡ／Ｄコンバータ
６３Ｗと交互に読出され、マイクロプロセッサ６５のシ
リアル入力回路に供給され、インバータ装置の制御に使
用されることになる。

【０１１６】ところで、以上はＵ相アームにおける負荷
電流検出回路の構成と動作についての説明であるが、Ｗ
相アームの負荷電流検出回路の構成と動作についても同
じであり、上記のＵ相アームで説明した各部の記号の末
尾のＵをＷに変えて読めば良い。

【０１１７】また、以上の説明は、上アーム又は下アー
ムで第一及び第二の電流検出抵抗が対になっている実施
形態の場合も同様に適用でき、従って、図７〜１０につ
いても同様に構成することができ、同じように動作させ
ることができる。

【０１１８】次に、図１４は、本発明における負荷電流
検出回路の他の一例で、図１１のインバータ主回路に、
図１３で説明した負荷電流検出回路を組み合わせ、過電
流検出回路を設けた場合の一実施形態であり、この図に
おいて、６６が過電流検出回路で、その他の構成は図１
３に示した負荷電流検出回路と同じである。

【０１１９】この過電流検出回路６６は、電圧入力〜
を備え、各アームのマルチエミッタ付きスイッチング
素子の電流検出抵抗１０１Ｕ、１０２Ｖ、１０３Ｗ、１
０４Ｕ、１０５Ｖ、１０６Ｗの接続点(同じく〜で
示してある)に現われる電圧を夫々個別に入力するよう
になっている。

【０１２０】そして、これら入力した検出電圧を、それ
ぞれ予め設定してある過電圧レベルと比較し、負荷側で
の短絡事故発生などにより、何れかのアームの負荷電流
の大きさが過電流レベル以上になったとき、それぞれを
個別に検出して過電流信号ＯＣを発生するように構成し
てある。

【０１２１】なお、この図１４では省略したが、過電流
検出回路６６に第２の電流検出器１１０Ｕ、１１２Ｗの
両端電圧を取り込み、これにより、ダイオード側の電流
によっても過電流が検出できるようにしても良い。ま
た、この過電流検出回路６６は、図１２のインバータ主
回路にも適用可能なことは言うまでもない。

【０１２２】次に、図１４のマイクロプロセッサ６５に
よる負荷電流検出処理方法の一例について、図１５によ
り説明する。この図１５では、マイクロプロセッサ６５
の一部をソフトウェアのブロック図で表わしたもので、
その他、インバータ主回路と負荷電流検出回路の構成は
図１４と同じである。

【０１２３】マルチエミッタ付きスイッチング素子のマ
ルチエミッタに分流する電流の大きさは、スイッチング
素子の主エミッタと副エミッタの有効面積の比や、半導
体材料の微妙な成分の差、各半導体ウェーハー間での不
純物のバラツキ、製造過程でのクリーンルームにおける
清浄空気の埃含有量の違いなどによってバラツキが生じ
てしまう。

【０１２４】また、電流検出抵抗の抵抗値のバラツキに
よっても影響を受ける。そして、この電流検出抵抗の抵
抗値は、それをチップ上に形成する際、抵抗材料が絶縁
層の上に拡散されたとき、なかば不可避的に現われてし
まう抵抗体の断面積や長さの変化により、バラツキを生
じてしまう。

【０１２５】さらに処理回路における２入力反転増幅回
路６１Ｕ、６１Ｗのゲインのバラツキ、サンプルホール
ド回路６２Ｕ、６２Ｗに含まれている抵抗やコンデンサ
の特性のバラツキ、Ａ／Ｄコンバータ６３Ｕ、６３Ｗの
オフセットのバラツキなどによっても影響を受ける。

【０１２６】そこで、これらのバラツキを補正するた
め、この図１５の実施形態では、予めマイクロプロセッ
サ６５により、負荷電流を零にしたときと、或る基準値
の電流を流したとき、それぞれＡ／Ｄコンバータ６３
Ｕ、６３Ｗと、送信用シフトレジスタ６４、それに受信
用シフトレジスタ５９を介してディジタルデータを取り
込み、これにより補正データを得ておく。

【０１２７】例えば、初期の調整モードで、負荷電流の
実測値が零のとき、検出したディジタルデータにオフセ
ットがあり、そのオフセット値がＵ相ではＫ_1b で、Ｗ
相ではＫ_2b であったとしたら、これらのディジタル値
を補正係数とし記憶しておき、通常の制御モードのと
き、検出されてくる負荷電流検出データから、これら記
憶してあるオフセット補正係数Ｋ_1b、Ｋ_2b を差し引い
てやれば、オフセットをキャンセルすることができる。

【０１２８】次に、このようにしてオフセット調整した
後、同じく初期の調整モードで、基準値の負荷電流を流
した状態で検出した負荷電流検出値を、既知である規定
のディジタルデータと比較し、両者の比率を演算する。

【０１２９】このときの比率の演算では、データが正の
ときと負のときとで結果が異なってくるため、正データ
通過処理部５７と負データ通過処理部５８により分けて
処理し、それぞれ比率の逆数である補正係数Ｋ_1gp、Ｋ
_1gn、Ｋ_2gp、Ｋ_2gn を算出し、記憶しておく。

【０１３０】そして、通常の制御モードのとき、検出さ
れてくる負荷電流データに、これらの補正係数Ｋ_1gp、
Ｋ_1gn、Ｋ_2gp、Ｋ_2gn を乗算したあと、正と負のデータ
を加算することにより、正しく補正された負荷電流が得
られることになる。

【０１３１】上記したように、マルチエミッタ付きスイ
ッチング素子は、比較的大きな特性のバラツキを持って
おり、このバラツキを抑えるためには、一般に多大の設
備費用や製品コストの大幅なアップが避けられない。

【０１３２】また、このとき、場合によっては、コスト
アップが著しくてチップ上への実装を諦め、チップ外に
抵抗素子を実装する方法を取らざるを得ず、この場合に
は、さらに製品コストの大きな上昇が避けられなかっ
た。

【０１３３】しかしながら、この図１５の実施形態によ
れば、スイッチング素子の特性に多少のバラツキがあっ
ても、誤差チューニング動作によりバラツキが補正でき
るので、全く問題がなく高精度で負荷電流が検出でき、
コストを大幅に抑えることができ、高精度のベクトル制
御にも充分に対応可能なインバータ装置を容易に提供す
ることができる。

【０１３４】次に、図１６は、図１５のマイクロプロセ
ッサ６５による負荷電流検出処理方法の他の一例であ
り、この図１６において、６７はＲＯＭ(リード・オン
リ・メモリ)、６８はＥＥＰＲＯＭ(書き替え可能な不揮
発性メモリ)、６９はＲＡＭ(ランダム・アクセス・メモ
リ)、７０はＰＩＡ(ペリフェラル・インターフェース・
アダプタ)である。

【０１３５】ここで、ＥＥＰＲＯＭ６８は、上記したオ
フセット補正係数Ｋ_1b、Ｋ_2b と、ゲイン補正係数
Ｋ_1gp、Ｋ_1gn、Ｋ_2gp、Ｋ_2gn を記憶する働きをする。
なお、ＲＡＭ６９とＰＩＡ７０はマイクロプロセッサ６
５の周辺回路である。

【０１３６】マイクロプロセッサ６５は、前述した調整
モードのとき算出したオフセット補正係数Ｋ_1b、Ｋ_2b
と、ゲイン補正係数Ｋ_1gp、Ｋ_1gn、Ｋ_2gp、Ｋ_2gn をＥ
ＥＰＲＯＭ６８に記憶しておき、通常の制御モードで読
出して補正に使用するように構成してある。

【０１３７】このＥＥＰＲＯＭ６８は、装置の電源をオ
フにしても、記憶してあるデータは消えないで保持され
る。従って、この図１６の実施形態では、通常は、調整
モードで誤差チューニング動作を１回実施すれば済むの
で、取り扱いが大幅に単純化できるという利点がある。
なお、必要に応じて、任意に調整モードにし、補正係数
を更新することができるのは、言うまでもない。

【０１３８】ところで、上記した図１３〜図１６の実施
形態では、何れもＵ相用とＷ相用に独立したＡ／Ｄコン
バータ６３Ｕ、６３Ｗを用いているが、１個のＡ／Ｄコ
ンバータをＵ相とＷ相に切替えて使用するように構成し
てもよい。

【０１３９】次に、図１７は、本発明によるインバータ
装置用スイッチングモジュールの一実施形態を示したも
ので、この実施形態によるモジュール２８は、マルチエ
ミッタ付き、又はマルチコレクタ付きのスイッチング素
子と、マルチアノード付き、又はマルチカソード付きダ
イオードからなるインバータ主回路において、スイッチ
ング素子を構成する半導体チップとダイオードを構成す
る半導体チップ、それに第一と第二の電流検出抵抗を内
蔵して半導体モジュール化したものである。

【０１４０】そして、この図１７のインバータ装置用ス
イッチングモジュール２８は、インバータ主回路とし
て、図１と図７〜図１２の何れかにおけるインバータ主
回路を含み、さらに負荷電流検出回路として、図１３又
は図１４に示した回路も含んだ形でモジュール化したも
のである。なお、ここで平滑コンデンサ２７は除かれて
おり、インバータ装置としては、外付けされるようにな
っている。

【０１４１】具体的には、放熱板を兼ねた金属ベース２
９を用い、その上に図示してない絶縁層を形成してか
ら、さらにその上に、図１、図３で示したスイッチング
素子とダイオードからなるインバータ主回路及び負荷電
流検出回路とを実装し、モールド樹脂又は相当品で絶縁
封止したものである。

【０１４２】この図１７は、図１４の実施形態の回路を
モジュール化した場合について例示したもので、モール
ド樹脂上に出ている端子には、この回路に付されている
符号と同じ符号が付してある。そして、このモジュール
２８は、金属ベース２９に設けてある取付孔３０によ
り、インバータ装置の放熱部材などに取り付けられて使
用される。

【０１４３】従って、この図１７に示すインバータ装置
用スイッチングモジュール２８によれば、インバータ主
回路回りと負荷電流検出回路回りの配線も含めてモジュ
ール化されているので、別途、電流検出器を設ける必要
が無いことも含めて、インバータ装置の構成を大幅に簡
略化することができ、小型化を充分に図ることができ
る。

【０１４４】

【発明の効果】本発明によれば、シャント抵抗に流れる
電流の大きさを、実際の負荷電流よりも遥かに小さい電
流値にすることができるので、大きな発熱や損失を伴う
ことなく、シャント抵抗の小型化が得られることにな
り、従って、インバータ装置の小形化及び軽量化と、コ
ストの低減化を充分に図ることができる。

【０１４５】また、本発明によれば、インバータ装置の
負荷電流をシャント抵抗で検出するようにしたので、高
価な変流器をインバータ装置内に実装する必要がなく、
コストを大幅に抑えることができ、且つ自動組立の適用
が不向きな部品の一種である変流器が不要になるので、
人手による部品の搭載工程が省けることになり、この点
でも大幅なコスト低減を得ることができる。

【０１４６】さらに、本発明によれば、負荷電流検出の
オフセットの補正やゲイン誤差の補正に必要な係数を不
揮発性メモリに記憶させることもでき、この場合には、
１回の調整作業で済むため、工場出荷時や定期点検時に
調整を行うだけで、ユーザによる複雑な操作が不要にで
き、取り扱いが簡単できる。

【図面の簡単な説明】

【図１】本発明によるインバータ装置の第１の実施形態
を示す回路図である。

【図２】本発明のインバータ装置におけるマルチ電極型
スイッチング素子の説明図である。

【図３】本発明の一実施形態によるインバータ装置にお
けるマルチ電極型ダイオードの説明図である。

【図４】本発明の一実施形態によるインバータ主回路に
おける電流検出動作の説明図である。

【図５】本発明の一実施形態によるインバータ主回路に
おける電流検出動作の説明図である。

【図６】本発明の一実施形態によるインバータ主回路の
動作を説明するためのタイミングチャートである。

【図７】本発明によるインバータ装置の第２の実施形態
を示す回路図である。

【図８】本発明によるインバータ装置の第３の実施形態
を示す回路図である。

【図９】本発明によるインバータ装置の第４の実施形態
を示す回路図である。

【図１０】本発明によるインバータ装置の第５の実施形
態を示す回路図である。

【図１１】本発明によるインバータ装置の第６の実施形
態を示す回路図である。

【図１２】本発明によるインバータ装置の第７の実施形
態を示す回路図である。

【図１３】本発明の一実施形態における負荷電流検出回
路の一例を示す回路図である。

【図１４】本発明の一実施形態における過電流検出回路
を含む負荷電流検出回路の一例を示す回路図である。

【図１５】本発明の一実施形態における過電流検出回路
を含む負荷電流検出回路の他の一例を示す回路図であ
る。

【図１６】本発明の一実施形態における過電流検出回路
を含む負荷電流検出回路の更に別の一例を示す回路図で
ある。

【図１７】本発明によるインバータ装置用スイッチング
モジュールの一実施形態を示す説明図である。

【図１８】従来技術によるインバータ主回路の一例を示
す回路図である。

【図１９】パルス幅変調方式インバータの動作を説明す
るためのタイミングチャートである。

【符号の説明】

１〜６ スイッチング素子 １Ｅ〜６Ｅ マルチエミッタ付きスイチング素子 １Ｃ〜６Ｃ マルチコレクタ付きスイッチング素子 ７〜１２ ダイオード(フライホィールダイオード) ７Ｋ、９Ｋ マルチカソード付きダイオード １０Ａ、１２Ａ マルチアノード付きダイオード ２１ インバータの出力端子(Ｕ相) ２２ インバータの出力端子(Ｖ相) ２３ インバータの出力端子(Ｗ相) ２４ 負荷(３相誘導電動機) ２５ 直流母線正側端子 ２６ 直流母線負側端子 ２７ 平滑コンデンサ ２８ インバータモジュール ２９ ベース ３０ 取付孔 ５１Ｅ、５３Ｅ ＰＮＰ型マルチエミッタ付きスイチン
グ素子 ５２、５４、５５、５６ ＰＮＰ型タイプスイッチング
素子 １０１Ｕ、１０２Ｖ、１０３Ｗ、１０４Ｕ、１０５Ｖ、
１０６Ｗ 第一の電流検出抵抗 １０７Ｕ、１０９Ｗ、１１０Ｕ、１１２Ｗ 第二の電流
検出抵抗 １１３Ｕ、１１４Ｖ、１１５Ｗ、１１６Ｕ、１１７Ｖ、
１１８Ｗ スイッチング素子側負荷電流検出回路 １１９Ｕ、１２１Ｗ、１２２Ｕ、１２４Ｗ ダイオード
側負荷電流検出回路

フロントページの続き (72)発明者 高瀬 真人 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所産業機器事業部内 (72)発明者 森永 茂樹 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5H007 AA06 AA12 BB06 CA01 CB05 CC07 DC02 FA03 FA06 HA04

Claims (6)

【特許請求の範囲】
1. 【請求項１】 インバータ主回路の各相の上アームと下
   アームにスイッチング素子とダイオードの逆並列回路を
   備えたインバータ装置において、 前記上アームと下アームの何れかのスイッチング素子を
   マルチ電極型スイッチング素子とした上で、該マルチ電
   極型スイッチング素子のマルチ電極にシャント抵抗を直
   列に接続し、 該シャント抵抗に現われる電圧降下に基づいて、該マル
   チ電極型スイッチング素子が設けられているアームの電
   流を検出するように構成したことを特徴とするインバー
   タ装置。
2. 【請求項２】 請求項１の発明において、 前記マルチ電極型スイッチング素子に逆並列接続された
   ダイオードがマルチ電極型ダイオードであり、 該マルチ電極型ダイオードのマルチ電極にはシャント抵
   抗が直列に接続されていて、 該シャント抵抗に現われる電圧降下に基づいて、前記マ
   ルチ電極型ダイオードに流れる電流が検出されるように
   構成したことを特徴とするインバータ装置。
3. 【請求項３】 請求項１又は請求項２の発明において、 前記シャント抵抗に現われる電圧降下を取り込んで、前
   記アームの電流を検出する電流検出手段を備え、 該電流検出手段は、調整モードのとき、電流検出特性の
   バラツキを検出して補正係数を演算し、動作モードで
   は、前記補正係数により前記電流の検出結果を補正する
   ように構成されていることを特徴とするインバータ装
   置。
4. 【請求項４】 インバータ主回路を構成する上アームと
   下アームの一部にマルチ電極型スイッチング素子を含む
   複数個のスイッチング素子と、前記マルチ電極スイッチ
   ング素子のマルチ電極に直列に接続されたシャント抵抗
   体とを一体に半導体モジュール化して構成したことを特
   徴とするインバータ装置用スイッチングモジュール。
5. 【請求項５】 請求項４の発明において、 前記インバータ主回路を構成する上アームと下アームの
   マルチ電極型スイッチング素子を含む複数個のスイッチ
   ング素子が、それらスイッチング素子に逆並列接続され
   たマルチ電極ダイオードを含む複数個ダイオードを備
   え、 該マルチ電極ダイオードのマルチ電極に直列に接続され
   たシャント抵抗体と共に一体に半導体モジュール化され
   ていることを特徴とするインバータ装置用スイッチング
   モジュール。
6. 【請求項６】 請求項４又は請求項５の発明において、 前記シャント抵抗体に現われる電圧降下を取り込んで、
   前記アームの電流を検出する電流検出回路も含めて半導
   体モジュール化されていることを特徴とするインバータ
   装置用スイッチングモジュール。