JP2008543208A - 負荷電流決定回路及び方法 - Google Patents

Abstract

負荷(6)における電流(I_load)を決定する回路(1)であって、メイントランジスタ(2)およびセンストランジスタ(3)を有し、各トランジスタは主電流通路(5,6)および制御端子１(9,10)を有し、主電流通路がそれぞれ負荷とアース端子(7)との間に並列に操作可能に接続され、制御端子同士が接続されている。センストランジスタ(3)の主電流通路(5)の両端間の電圧を、メイントランジスタ(3)の主電流通路(4)の両端間の電圧の所定部分にほぼ等しい電圧レベルに設定する手段を設ける。

Description

本発明は、負荷の電流を決定する回路及び方法に関する。特に、本発明は、負荷の電流に依存する電圧を決定するために負荷に動作可能に結合されるメイントランジスタ及びセンストランジスタを含む回路に関するが、これに限定されるものではない。

多くのアプリケーションにおいて、例えば、モータ、ソレノイド、及びランプドライバのような自動車用回路において、負荷を流れる電流を決定できる回路がしばしば必要とされる。例えば、電子部品にダメージを与えかねない電流レベル、例えば過熱の原因となり得る電流レベルを検出するのに、そのような回路が必要とされることがある。一旦決定されれば、電流レベルを適宜制御することができる。

負荷電流を決定するための１つの方法は、電流検出用パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を用いる方法である。電流検出用パワーＭＯＳＦＥＴは、従来、共通のドレイン、ソース、及びゲート電極を共用する、並列に配置された数千個のトランジスタセルを含む。このデバイス内の各トランジスタセル又はエレメントは同一であり、デバイスのドレイン端子に印加された電流はこれらのセルに平等に分けられる。このような設計では、幾つかのトランジスタのソース電極が残りのソース電極から分離され、別個のソース端子に接続されるのが一般的である。従って、得られる電流検出用ＭＯＳＦＥＴは、共通のゲートおよびドレイン端子を有するがソース端子は別個である、並列な２つのトランジスタと等価であると考えることができる。電流検出用パワーＭＯＳＦＥＴにおけるトランジスタセルの大部分を含む、これらトランジスタの第１部分を、一般に、メインＦＥＴと呼ぶ。別個のソース端子を有する幾つかのトランジスタセルを含む第２部分を、センスＦＥＴと呼ぶ。

センスＦＥＴは、使用中に、共通ドレイン端子に印加された電流の小部分だけを伝導するが、この小部分は、メインＦＥＴにおけるトランジスタセルの数とセンスＦＥＴにおけるトランジスタセルの数との比に依存する電流比であるセンス比ｎに反比例する。センス比は、センスＦＥＴおよびメインＦＥＴのソース端子が等電位の状態に対して規定される。一般に、メインＦＥＴのソース電位を正確に決定できるように、メインＦＥＴのソース端子にケルビンコンタクトが用いられる。センス比が既知の場合、デバイスを通過する全電流、ひいてはデバイスが接続される負荷の負荷電流を、センスＦＥＴのソース電流の測定値、即ちセンスＦＥＴのドレイン電極とソース電極との間の主電流通路を流れる電流の測定値から計算することができる。

センスＦＥＴのソース電流に比例する出力電圧を与えるための好適な方法が２つ存在する。第１の方法は、センスレジスタをセンスＦＥＴのソース電流通路に接続し、センスレジスタにかかる電圧を測定して、センスＦＥＴの電流を決定するセンスレジスタ法である。しかしながら、このやり方には欠点がある。例えば、この回路にセンスレジスタを含めると、センスＦＥＴのソースの電圧が、メインＦＥＴの（ケルビン）ソースの電圧と異なってくる。このことは、電流検出用パワーＭＯＳＦＥＴの見掛けのセンス比ｎに影響をおよぼし、さらに、回路に温度依存性を生じさせる。これらの影響はセンスレジスタの大きさで制御できるが、このレジスタの大きさは、測定誤差を最小にするために、このような実現方法ではそれに応じて制限される。一般に、センスレジスタの電圧を決定するのに用いる増幅器は正確な差動増幅器であることが要求され、さらに、メインＦＥＴのソース電位を正確に示すために、通常は、ＭＯＳＦＥＴケルビンソース接続を用いる必要がある。

センスＦＥＴのソース電流に比例する出力電圧を与えるための第２の方法は、仮想接地法である。演算増幅器が仮想接地構造に配置され、その非反転入力がメインＦＥＴのＭＯＳＦＥＴケルビンソース端子に接続され（このソース端子はさらにアースに接続されている）、かつ、その反転入力がセンスＦＥＴのソース端子に接続される。センスレジスタが演算増幅器の出力部からの負帰還を与える。仮想接地配置により、センスＦＥＴのソース端子は、確実に、メインＦＥＴのソース端子と等電位に保たれる。従って、電流検出用パワーＭＯＳＦＥＴのセンス比ｎは、センスレジスタからの影響をうけず、さらに、センスレジスタ電流の測定値が、温度に依存せずに、負荷電流に直線的に比例するようにすることができる。

しかしながら、仮想接地法には欠点がある。例えば、センスＦＥＴのソース端子の電位を、通常はアース端子の電位とするメインＦＥＴのソース端子の電位と等電位に保つために、演算増幅器に電力を供給する電圧が必要とされ、この電圧は、センスＦＥＴのソース電位に対して負である。また、通常、メインＦＥＴのソース電位を正確に測定するために、ＭＯＳＦＥＴケルビンソース接続を用いる必要があり、さらに、出力電圧の基準となるアースを与えるために、追加の正確な差動増幅器が必要とされ得る。

本発明は、上述の問題の少なくとも幾つかを解決することを目的とする。

本発明によれば、負荷電流を決定する回路が提供され、当該回路は、主電流通路および制御端子をそれぞれ有し、それぞれの主電流通路が前記負荷と共通の基準点との間に並列に動作可能に接続されかつそれぞれの制御端子同士が接続されている第１および第２トランジスタと、前記第２トランジスタの主電流通路の両端間の電圧を、前記第１トランジスタの主電流通路の両端間の電圧の所定部分に相当する電圧レベルに設定する手段とを具えることを特徴とする。

例えば電流検出用パワーＭＯＳＦＥＴのセンスＦＥＴのような第２トランジスタの両端間の電圧を、例えば電流検出用パワーＭＯＳＦＥＴのメインＦＥＴのような第１トランジスタの両端間の電圧に等しくするのではなく、その所定部分に等しい値に設定することは、既知の設計のものと比べ有利である。例えば、回路を負電源なしで動作するように構成することができ、これは、複雑さおよび所要コンポーネント数の減少による回路コストを最小化に関して明らかに有利である。

この回路は、第２トランジスタの主電流通路に直列に接続されたセンスレジスタをさらに具えることもできる。

この回路は、第２トランジスタの主電流通路の両端間の電圧を設定する制御回路をさらに具えることもでき、この制御回路は、共通の基準点に対して正の単一の電源によって電力が供給される。

前記制御回路は、第２トランジスタの主電流通路と共通の基準点との間に直列に接続された主電流通路を有する制御トランジスタを含むことができる。制御回路は、制御トランジスタを制御する信号を供給する手段を具えることができ、この信号は、第２トランジスタの主電流通路の両端間の電圧と前記電圧レベルとの間の誤差に依存する。

前記信号供給手段は、差動増幅器を具えることができる。差動増幅器は、演算増幅器回路を具えることができる。

前記差動増幅器は、第２トランジスタと制御トランジスタとの間に配置されたノードに接続された第１入力端子と、分圧回路に接続された第２入力端子とをさらに具えることができる。

前記分圧回路は、直列に接続された第１レジスタと第２レジスタとを具えることができ、この分圧回路は、第１トランジスタの主電流通路に並列に接続される。第１および第２レジスタの抵抗値は、メインおよびセンスＦＥＴにおけるトランジスタセルの実際の比率を変えることなく、回路の所要の実効電流センス比を設定するように選択することができる。これにより、メイントランジスタの主電流通路の電流と、センストランジスタの主電流通路の電流とのセンス比を、所与のアプリケーションに対して最適化することができる。第１および第２レジスタのうちの１つまたは両方が、加減抵抗を有することができる。従ってこの場合は、実効センス比を予め定めておく必要がなく、例えば、回路の使用中あるいは使用前の回路のキャリブレーション中に、動的に設定することができる。

第２レジスタの一端は、ケルビンコンタクトを用いて、第１トランジスタのソース端子へ接続することができる。

センスレジスタは、制御トランジスタの主電流通路と共通の基準点との間に直列に接続することができ、さらに、当該回路は、センスレジスタの両端間の電圧を決定する手段を具えることができる。制御トランジスタは、センスレジスタを、それに関連する欠点とともに、センスＦＥＴソースから効果的に切り離すことができる。従って、他の方法で可能なものよりも大きなセンスレジスタを用いることができるため、ほんの少ししか、あるいは全く増幅を必要としないで出力電圧を提供することができるとともにセンスレジスタのみの方法よりも良好な信号対雑音比を提供することができる。

第１および第２トランジスタは、単一の半導体パッケージに一体化された金属酸化膜電界効果トランジスタを具えることができる。第２トランジスタの主電流通路は、第１トランジスタの主電流通路よりも高い抵抗値を有することができる。第１トランジスタは、並列に配置された複数のトランジスタを具えることができ、第２トランジスタは、並列に配置された１つ以上のトランジスタを具えることができる。

本発明によれば、負荷の電流を決定する方法がさらに提供され、前記負荷は主電流通路および制御端子をそれぞれ有する第１及び第２トランジスタの並列配置と直列に動作可能に接続されており、当該方法は、第２トランジスタの主電流通路の両端間の電圧を、第１トランジスタの主電流通路の両端間の電圧の所定部分に相当する電圧レベルに設定することを特徴とする。

本発明の理解を助けるべく、添付図面を参照しつつ、本発明の実施例を単なる一例として説明する。

図１を参照すると、回路１は、第１トランジスタ２および第２トランジスタ３を具え、各トランジスタが、負荷抵抗６と共通の基準点またはアース端子７との間に並列に接続された主電流通路４，５を有する。負荷抵抗６自体は、電源端子８に接続されている。本実施例において、第１トランジスタ２は電流検出用パワーＭＯＳＦＥＴのメインＭＯＳＦＥＴとし、第２トランジスタ３は電流検出用パワーＭＯＳＦＥＴのセンスＭＯＳＦＥＴとするが、他のトランジスタまたは等価なコンポーネントを用いることができる。メイントランジスタの制御端子またはゲート電極９は、センストランジスタ３のゲート電極１０に接続されている。ゲート電極９，１０は、ゲート駆動回路１１に接続されている。

制御回路１２が設けられ、この制御回路は、本実施例では主電流通路１４および制御端子１５を有するＭＯＳＦＥＴである制御トランジスタ１３を含んでいる。制御トランジスタ１３の主電流通路１４は、センストランジスタ３の主電流通路５とアース端子７との間に、直列に接続されている。制御回路１２は、本実施例では演算増幅器とする差動増幅器１６も含み、差動増幅器１６の非反転入力１７は、センストランジスタ３の主電流通路５と制御トランジスタ１３の主電流通路１４との接続点１８に接続され、その反転入力１９は、分圧回路網または回路２１の接続点２０に接続されている。分圧回路２１は、抵抗値Ｒ１を有する第１の抵抗２２、接続点２０、および抵抗値Ｒ２を有する第２の抵抗２３の直列結合で形成されている。分圧回路２１は、メイントランジスタ２の主電流通路４の両端間に並列に接続されている。特に、本実施例において、分圧回路２１の第２の抵抗２３は、ケルビンコンタクト接続２５を用いて、メイントランジスタ２のソース端子２４に接続されている。演算増幅器１６の出力端２６は、制御トランジスタ１３のゲート電極１５に接続され、正電源端子２７は電源レール８に接続され、負電源端子２８はアース端子７に接続されている。

抵抗値Ｒｓのセンスレジスタ２９が、制御レジスタ１３の主電流通路１４とアース端子７との間に直列に接続されている。センスレジスタ２９の両端間の電圧３０が回路１の出力Ｖ_ｏｕｔを与え、この電圧は、本実施例ではアース端子の電位を基準とする。負荷６の電流Ｉ_ｌｏａｄの指示を決定するために、出力電圧Ｖ_ｏｕｔの信号を処理する出力回路３１が設けられる。

使用中、ゲート駆動回路１１がメインおよびセンストランジスタ２，３のゲート電極９，１０に信号を与えて、トランジスタ２，３を“オン”にする。それに応じて、電流が分圧回路２１を経て流れるのみならず、メインおよびセンストランジスタ２，３の各主電流通路４，５を経て流れる。演算増幅器１６は、制御トランジスタ１３のゲート電極１５に制御信号を与える。制御信号は、センスおよび制御トランジスタ３，１３の主電流通路５，１４間の接続点１８の電圧レベルと、分圧回路２１の接続点２０の電圧レベルとの間の誤差に依存する。従って、制御信号は、センストランジスタ３のソース端子３２の電圧レベルでもある、センストランジスタ３と制御トランジスタ１３との接続点の電圧レベルを、分圧回路２１の接続点２０の電圧レベルにほぼ等しく設定するように作用する。

分圧回路２１は、メイントランジスタ２の主電流通路４の両端間の電圧を、分圧器の全抵抗値Ｒ１＋Ｒ２の一部分としてＲ１で決まる第１の電圧部分と、分圧器の全抵抗値Ｒ１＋Ｒ２の一部分としてＲ２で決まる第２の電圧部分とに分ける。従って、分圧回路２１の接続点２０の電圧は、メイントランジスタ２の主電流通路の両端間の電圧の所定部分であるＲ２／（Ｒ１＋Ｒ２）に一致する。センストランジスタのソース端子３２を接続点２０の電圧に設定すると、センストランジスタ３の主電流通路５の両端間の電圧が、メイントランジスタ２の主電流通路４の両端間の電圧のＲ１／（Ｒ１＋Ｒ２）部分に等しくなる。これにより、センストランジスタのソース電流が、確実にメイントランジスタのソース電流に比例するようになる。

制御トランジスタ１３は、センストランジスタ３のソース端子３２からセンスレジスタ２９を効果的に切り離す。センスレジスタ２９の電流は、センストランジスタ３の主電流通路５の電流またはソース電流に等しく、上述したように、メイントランジスタ２の電流の所定部分である。この所定部分は、電流検出用ＭＯＳＦＥＴのセンス比ｎと、分圧回路２１における第１および第２レジスタ２２，２３の抵抗値Ｒ１およびＲ２の比とによって決定される。センストランジスタ２９の抵抗値Ｒｓとセンスレジスタ２９の両端間の電圧３０とが分かると、センスレジスタ２９における電流を決定することができる。センスレジスタ２９の両端間の電圧３０に基づいて、出力回路３１は、負荷抵抗６の電流Ｉ_ｌｏａｄを適宜決定することができる。

本実施例において、メイントランジスタ２の主電流通路４の電流を計算できる式は次のようになる：

ここで、Ｉ_Ｍａｉｎはメイントランジスタ２のソース電流、Ｉ_{Ｓｅｎｓｅ}はセンストランジスタ３のソース電流、およびｎは、幾何セル比としても知られている、メイントランジスタ２とセンストランジスタ３とがパッケージ化された電流検出用パワーＭＯＳＦＥＴのセンス比である。Ｉ_ＭａｉｎとＩ_{Ｓｅｎｓｅ}との比は、分圧回路２１における第１および第２レジスタ２２，２３の抵抗値Ｒ１とＲ２との比を設定して適宜調整することができる。Ｉ_ＭａｉｎとＩ_{Ｓｅｎｓｅ}との比を予め定めておくことを必要とせず、例えば回路の使用中あるいは使用前のキャリブレーション中に動的に定めることができるように、第１および第２レジスタ２２，２３の１つまたは両方を、可変レジスタまたは変更可能な抵抗値を有するほかのコンポーネントとすることができる。

分圧回路２１の第１レジスタ２２および第２レジスタ２３の抵抗値Ｒ１，Ｒ２は、それぞれ第１および第２トランジスタの主電流通路４，５の抵抗値よりもかなり大きくなるようにする。そうすると、分圧回路２１を流れる電流が、第１および第２トランジスタ２，３のソース電流よりも非常に小さくなる。従って、決定される負荷電流Ｉ_ｌｏａｄの、分圧回路の電流による誤差が軽微となる。さらに、分圧回路２１の温度係数も小さくなる。本実施例において、レジスタ２２，２３は、それらの温度ドリフトエラーが有意にならないように、それぞれ、電力損失が小さくかつ抵抗の温度係数が小さい種類のものを選択する。さらに、第１および第２レジスタ２２，２３を一致させて、第１レジスタ２２において生じる温度ドリフトが、第２レジスタ２３でも生じるようにし、その結果、温度ドリフトの影響が相殺されるようにする。

本発明によるセンスレジスタの電圧３０ひいては負荷電流Ｉ_Ｌｏａｄの決定法は、精度およびリニアリティに関して、既存の設計のものと比べて優れている。具体的には、出力電圧が温度およびバイアス電圧のような可変量に依存せず、かつ回路１が仮想接地法において用いられる負電源を必要としない。

回路１におけるコンポーネントの具体的なパラメータは、アプリケーションに応じて変化する。しかしながら、通常の実装例では、メイントランジスタの電流通路４は１〜１００ミリオームの抵抗値を有し、センストランジスタの電流通路５は１〜１００オームの抵抗値を有し、分圧回路２１における第１および第２レジスタ２２，２３は１０キロオーム以上の抵抗値を有し、さらに、負荷抵抗６は１００ミリオーム〜１０オームである。

本発明の開示内容を読むことにより、他の変形および修正が可能であることが当業者には明らかであろう。そのような変形および修正は、電流の検出用および／または決定用のデバイスの設計、製造、および使用において既知であり、上記の特徴に代えて又はそれらの特徴に加えて用いることができる、同等のおよび他の特徴を有することが可能である。

例えば、回路１におけるセンスおよびメイントランジスタは電流検出用パワーＭＯＳＦＥＴパッケージ内に設けられているが、他の実現法も可能である。例えば、制御トランジスタ１３、演算増幅器１６、センスレジスタ２９、および分圧回路２１のような回路の残りのコンポーネントを、ＭＯＳＦＥＴパッケージ内に集積化することもできる。あるいは、メインおよびセンスＭＯＳＦＥＴ２，３を、個別のコンポーネントとすることもでき、それらを、パワーＭＯＳＦＥＴに限定するものではなく、回路１を適切に変更して、他のタイプのトランジスタを用いることができる。また、メイントランジスタ２のソース電極２４にケルビンコンタクト接続２５を設けることは必須ではない。代わりに、そのような接続は、省略する、および／または、メインおよびセンストランジスタ２，３のいずれかの電極に使用する、ことが可能である。また、センストランジスタの電流通路におけるセンスレジスタ２９の位置は、制御トランジスタ１３の主電流通路１４とアース端子７との間に限られるものではなく、代わりにセンストランジスタ３の電流通路におけるほかの位置で用いることができる。

これまでに述べた回路１は、回路の出力電圧３０を処理して負荷抵抗６の電流Ｉ_Ｌｏａｄを導出する出力回路３１を含むが、そのような回路は必須ではない。他の実現法では、アプリケーションによる要求に応じて、別の処理回路を用いるか、あるいは全く用いないこともできる。

本発明には多種多様なアプリケーションが存在する。それらは、モータ、ソレノイド、およびランプデバイスのような自動車用回路を含む。そのようなアプリケーションにおいて、本発明の回路および方法を実施して、例えば、過熱を引き起こし得る電流レベル等、電子部品にダメージを与えかねない電流レベルを検出することができる。一旦決定すれば、電流レベルは適宜制御することができる。

本明細書において、請求の範囲は構成要素の特定の組合せとして明確に記載したが、請求の範囲に記載された発明に関連する、しないにかかわらず、また本発明が解決すべき技術的課題の一部又は全部を解決する、しないにかかわらず、本明細書に明示的に又は暗黙的に若しくは一般化して記載された任意の新規な構成要素又は構成要素の任意の新規な組合せも本発明の範囲に含まれるものである。出願人は、本願の審査中に又は本願からの分割出願時に、新しい請求の範囲にこのような構成要素及び／又はこのような構成要素の組合せを明確に記載するかもしれないことを予告する。

本発明による、負荷電流を決定する回路の概略図である。

Claims (16)

1. 負荷の電流を決定する回路であって：当該回路は、
   主電流通路および制御端子をそれぞれ有し、それぞれの主電流通路が前記負荷と共通の基準点との間に並列に動作可能に接続されかつそれぞれの制御端子同士が接続されている第１および第２トランジスタと、
   前記第２トランジスタの主電流通路の両端間の電圧を、前記第１トランジスタの主電流通路の両端間の電圧の所定部分に相当する電圧レベルに設定する手段と、
   を具えることを特徴とする、負荷電流決定回路。
2. 前記第２トランジスタの主電流通路に直列に接続されたセンスレジスタをさらに具えることを特徴とする請求項１に記載の負荷電流決定回路。
3. 前記第２トランジスタの主電流通路の両端間の電圧を設定する制御回路をさらに具え、当該制御回路は、前記共通の基準点に対して正の単一電源によって電力が供給されることを特徴とする請求項１または２に記載の負荷電流決定回路。
4. 前記制御回路が、前記第２トランジスタの主電流通路と前記共通の基準点との間に直列に接続された主電流通路を有する制御トランジスタを含むことを特徴とする請求項３に記載の負荷電流決定回路。
5. 前記制御回路は、前記制御トランジスタを制御する信号を供給する手段を具え、当該信号は、前記第２トランジスタの主電流通路の両端間の電圧と前記電圧レベルとの間の誤差に依存することを特徴とする請求項４に記載の負荷電流決定回路。
6. 前記信号を供給する手段が差動増幅器を具えることを特徴とする請求項５に記載の負荷電流決定回路。
7. 前記差動増幅器が演算増幅器回路を具えることを特徴とする請求項６に記載の負荷電流決定回路。
8. 前記差動増幅器が：
   前記第２トランジスタと前記制御トランジスタとの間に配置された接続点に接続された第１入力端子と；
   分圧回路に接続された第２入力端子とをさらに具える、
   ことを特徴とする請求項６または７に記載の負荷電流決定回路。
9. 前記分圧回路が、直列に接続された第１レジスタと第２レジスタとを具え、前記分圧回路が、前記第１トランジスタの主電流通路に並列に接続されることを特徴とする請求項８に記載の負荷電流決定回路。
10. 前記第１および第２レジスタのうちの１つまたは両方が、加減抵抗を有することを特徴とする請求項９に記載の負荷電流決定回路。
11. 前記第２レジスタの一端が、ケルビンコンタクトで前記第１トランジスタのソース端子に接続されることを特徴とする請求項９または１０に記載の負荷電流決定回路。
12. 前記センスレジスタは、前記制御トランジスタの主電流通路と前記共通の基準点との間に直列に接続され、さらに、前記センスレジスタの両端間の前記電圧を決定する手段をさらに具えることを特徴とする請求項１〜１１のいずれか一項に記載の負荷電流決定回路。
13. 前記第１および第２トランジスタが、単一の半導体パッケージに一体化された金属酸化膜電界効果トランジスタを具えることを特徴とする請求項１〜１２のいずれか一項に記載の負荷電流決定回路。
14. 前記第２トランジスタの主電流通路が、前記第１トランジスタの主電流通路よりも高い抵抗値を有することを特徴とする請求項１〜１３のいずれか一項に記載の負荷電流決定回路。
15. 前記第１トランジスタが、並列に配置された複数のトランジスタを具え、前記第２トランジスタが、並列に配置された１つ以上のトランジスタを具えることを特徴とする請求項１〜１４のいずれか一項に記載の負荷電流決定回路。
16. 負荷の電流を決定する方法であって、前記負荷は主電流通路および制御端子をそれぞれ有する第１及び第２トランジスタの並列配置と直列に動作可能に接続されている負荷電流決定方法において、
    前記第２トランジスタの主電流通路の両端間の電圧を、前記第１トランジスタの主電流通路の両端間の電圧の所定部分に相当する電圧レベルに設定することを特徴とする負荷電流決定方法。

Images