JP6655510B2 - 半導体装置、電子制御ユニットおよび車両装置 - Google Patents

半導体装置、電子制御ユニットおよび車両装置 Download PDF

Info

Publication number
JP6655510B2
JP6655510B2 JP2016178867A JP2016178867A JP6655510B2 JP 6655510 B2 JP6655510 B2 JP 6655510B2 JP 2016178867 A JP2016178867 A JP 2016178867A JP 2016178867 A JP2016178867 A JP 2016178867A JP 6655510 B2 JP6655510 B2 JP 6655510B2
Authority
JP
Japan
Prior art keywords
current
abnormality
circuit
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016178867A
Other languages
English (en)
Other versions
JP2017120250A (ja
Inventor
聖 上村
聖 上村
相馬　治
治 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to US15/366,985 priority Critical patent/US10859624B2/en
Publication of JP2017120250A publication Critical patent/JP2017120250A/ja
Application granted granted Critical
Publication of JP6655510B2 publication Critical patent/JP6655510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、半導体装置、電子制御ユニットおよび車両装置に関し、例えば、車両内の各負荷をワイヤーハーネスを介して駆動すると共に各種異常を検出する技術に関する。
例えば、特許文献１には、車両用ヘッドライト点灯制御装置において、マイクロコンピュータが半導体リレーを介してヘッドライトを制御する構成が示されている。
特開２００６−１３１０４８号公報
例えば、車両装置等は、電子制御ユニット（ＥＣＵ：Electronic Control Unit）と呼ばれる部品を搭載している。電子制御ユニットは、電力供給用トランジスタ等を含む各種半導体装置を備え、ヘッドライト等を代表とする様々な負荷にワイヤーハーネスを介して電力を供給する。ワイヤーハーネスは、必要とされる電力に応じた十分な耐久性を持つ必要があり、また、車両装置内の様々な箇所に多く搭載されるため、車両の総重量を増加させる要因となり得る。
一方、電子制御ユニットの中には、負荷ショート等の各種異常を検出し、適切な保護動作を実行するような保護機能を備えるものが存在する。ここで、例えば、各種異常を検出するのに時間を要すると、その分だけワイヤーハーネスの耐久性にマージンを持たせる必要がある。そうすると、車両の総重量は、さらに増大する恐れがある。
後述する実施の形態は、このようなことを鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態による半導体装置は、１個のパッケージに搭載される第１の半導体チップおよび第２の半導体チップと、負荷駆動端子とを備える。第１の半導体チップは、負荷駆動端子を介して負荷に電力を供給する電力供給用トランジスタと、電力供給用トランジスタを駆動するドライバ回路と、流れる電流に応じた電圧を第１の端子に出力する電流検出用抵抗と、各種異常を検出する異常検出回路と、電流生成回路とを有する。電流生成回路は、負荷駆動端子に流れる電流を反映したセンス電流と、異常検出回路が異常を検出したことを表すフォルト電流とを生成し、異常の検出有無に応じてセンス電流かフォルト電流の一方を電流検出用抵抗に流す。第２の半導体チップは、第１の端子に結合するための第２の端子に入力されるアナログ信号を第１のディジタル信号に変換する第１のアナログディジタル変換回路と、記憶回路と、演算処理回路とを有する。記憶回路は、半導体装置の検査工程で得られるフォルト電流の電流値を判定基準値として保持する。演算処理回路は、判定基準値に基づき規格範囲を定め、第１のディジタル信号が表す電流値が規格範囲内に含まれるか否かで異常検出回路における異常の検出有無を判定する。
前記一実施の形態によれば、各種異常を早期に検出することが可能になる。
本発明の実施の形態１による車両装置において、主要部の構成例を示す概略図である。 （ａ）および（ｂ）は、図１の構成例を含んだ車両装置の外形例を示す図である。 本発明の実施の形態１による電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図である。 図３における電流生成回路の構成例を示す回路図である。 （ａ）は、図３の半導体装置に対する検査工程の一例を示すフロー図であり、（ｂ）は、（ａ）の補足図である。 （ａ）は、図３の半導体装置において、演算処理回路が異常判定を実行する際の処理内容の一例を示すフロー図であり、（ｂ）は、（ａ）の補足図である。 図３における半導体装置の主要部の概略的な外形例を示す平面図である。 図７の半導体装置を備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図である。 （ａ）および（ｂ）は、本発明の実施の形態１による半導体装置、電子制御ユニットおよび車両装置を用いた場合の効果の一例を示す説明図である。 （ａ）は、本発明の実施の形態２による電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図であり、（ｂ）は、（ａ）における温度センサ回路の構成例を示す回路図である。 図１０（ａ）の半導体装置に対する検査工程の一例を示すフロー図である。 （ａ）および（ｂ）は、図１１の補足図である。 本発明の実施の形態３による電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図である。 図１３における電流生成回路の構成例を示す回路図である。 図１３の電子制御ユニットにおいて、演算処理回路が異常の検出有無を判定する際の処理内容の一例を示す説明図である。 本発明の比較例として検討した電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図である。 （ａ）、（ｂ）および（ｃ）は、図１６の電子制御ユニットの主要な動作例を示す概略図である。 （ａ）は、図３における異常検出回路の構成例を示す概略図であり、（ｂ）は、（ａ）の動作例を示す波形図である。 図１８（ａ）における過電流検出回路の構成例を示す回路図である。 図１８（ａ）における過温度検出回路および温度差検出回路の構成例を示す回路図である。 図２０におけるホットセンサおよびコールドセンサの配置構成例を示す図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
《車両装置の概略構成》
図１は、本発明の実施の形態１による車両装置において、主要部の構成例を示す概略図である。図１に示す車両装置は、シャーシＣＨＳと、バッテリＢＡＴと、電子制御ユニットＥＣＵと、負荷ＬＯＤとを備える。バッテリＢＡＴは、電源を生成し、ワイヤハーネスＷＨｇ１を介して結合されるシャーシＣＨＳを接地電源電圧ＧＮＤとして所定（代表的には１２Ｖ）のバッテリ電圧Ｖｂａｔを生成する。負荷ＬＯＤは、この例では、並列接続される３個のフラッシャーＦＬＳで構成される。当該３個のフラッシャーＦＬＳの一端は、ワイヤハーネスＷＨｇ２を介して接地電源電圧ＧＮＤに結合される。当該３個のフラッシャーＦＬＳは、例えば、車両装置の左前方部、左後方部、左側面部等にそれぞれ取り付けられる。
電子制御ユニットＥＣＵは、電源用のコネクタ端子Ｐｖ，Ｐｇと、負荷駆動用のコネクタ端子Ｐｌｄとを備える。コネクタ端子Ｐｖは、ワイヤハーネスＷＨｖを介してバッテリ電圧Ｖｂａｔに結合され、コネクタ端子Ｐｇは、ワイヤハーネスＷＨｇ３を介して接地電源電圧ＧＮＤに結合される。電子制御ユニットＥＣＵは、詳細は後述するが、１個のパッケージで構成される半導体装置ＳＩＰを備え、コネクタ端子Ｐｌｄと、当該コネクタ端子Ｐｌｄに結合されるワイヤハーネスＷＨｐとを介して負荷ＬＯＤ（３個のフラッシャーＦＬＳの他端）に電力を供給する。具体的には、電子制御ユニットＥＣＵは、例えば、車両装置が左折する際に３個のフラッシャーＦＬＳに電力を供給し、これに応じて、３個のフラッシャーＦＬＳは共に点滅する。
ここで、例えば、ワイヤハーネスＷＨｇ１，ＷＨｖ，ＷＨｐ，ＷＨｇ２には、負荷ＬＯＤで必要とされる大きな電流が流れる。このため、ワイヤハーネスＷＨｇ１，ＷＨｖ，ＷＨｐ，ＷＨｇ２の径は、当該大電流を十分に流せる程度の太い径である必要がある。一方、ワイヤハーネスＷＨｇ３には、電子制御ユニットＥＣＵ（主に半導体装置ＳＩＰ）で必要とされる小さな電流が流れる。このため、ワイヤハーネスＷＨｇ３の径は、当該小電流を流せる程度の細い径であってもよい。
図２（ａ）および図２（ｂ）は、図１の構成例を含んだ車両装置の外形例を示す図である。図２（ａ）には、自動車の外形例が示され、図２（ｂ）には、バイクの外形例が示される。このような車両装置（特に自動車）は、図１に示したようなフラッシャーＦＬＳに加え、例えば、各種照明機器や各種空調機器等を含めた数多くの負荷ＬＯＤを搭載する。この負荷ＬＯＤの数に応じて、車両装置は、図２（ａ）および図２（ｂ）に示すように、数多くのワイヤハーネスＷＨも搭載する。その結果、ワイヤハーネスＷＨ（特に、太い径を持つワイヤハーネス）は、車両装置の総重量を増加させる要因となっている。
《電子制御ユニット（比較例）の概略および問題点》
図１６は、本発明の比較例として検討した電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図である。図１６に示す電子制御ユニットＥＣＵ’は、図１に示した電源用のコネクタ端子Ｐｖ，Ｐｇ（Ｐｖの図示は省略）および負荷駆動用のコネクタ端子Ｐｌｄを備える配線基板で構成される。当該配線基板は、２個の半導体装置（パッケージ部品）ＤＥＶ１，ＤＥＶ２と、電流検出用抵抗Ｒｃｓと、ＬＰＦ用コンデンサＣｆおよびＬＰＦ用抵抗Ｒｆで構成されるロウパスフィルタ回路ＬＰＦとを搭載する。
半導体装置ＤＥＶ１は、外部端子ＰＮｖｃ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１’を備え、半導体チップＣＨＰ１’を搭載する。半導体チップＣＨＰ１’は、電力供給用トランジスタ（ここではｎＭＯＳトランジスタ）Ｑｄと、電力供給用トランジスタＱｄを駆動するドライバ回路ＤＲＶと、電流生成回路ＩＧＥＮ’と、異常検出回路ＦＤＥＴとを備える。外部端子ＰＮｖｃおよび外部端子ＰＮｇには、それぞれ、電源電圧ＶＣＣおよび接地電源電圧ＧＮＤが供給される。電源電圧ＶＣＣは、例えば、図１に示したバッテリ電圧Ｖｂａｔ等である。
電力供給用トランジスタＱｄは、ドレインに電源電圧ＶＣＣが供給され、ソースが外部端子（負荷駆動端子）ＰＮｌｄに結合される。外部端子ＰＮｌｄは、配線基板上で図１に示したコネクタ端子Ｐｌｄに結合される。異常検出回路ＦＤＥＴは、過電流（負荷ショート）、過温度、負荷オープン等を代表とする各種異常を検出し、各種異常のいずれかを検出した場合（異常有りの場合）にフォルトイネーブル信号ＦＥＮを出力する。また、異常検出回路ＦＤＥＴは、各種異常が検出されない場合（異常無しの場合）にはセンスイネーブル信号ＳＥＮを出力する。
電流検出用抵抗Ｒｃｓは、外部端子ＰＮｍ１’に結合され、流れる電流に応じた電圧を有する電流モニタ信号ＶＩＳを外部端子ＰＮｍ１’に出力する。電流生成回路ＩＧＥＮ’は、可変電流源ＩＳｖおよびセンススイッチＳＷｓと、定電流源ＩＳ１およびフォルトスイッチＳＷｆとを備える。可変電流源ＩＳｖは、センススイッチＳＷｓおよび外部端子ＰＮｍ１’を介して電流検出用抵抗Ｒｃｓに電流を流し、定電流源ＩＳ１は、フォルトスイッチＳＷｆおよび外部端子ＰＮｍ１’を介して電流検出用抵抗Ｒｃｓに電流を流す。
可変電流源ＩＳｖは、負荷駆動端子ＰＮｌｄに流れる負荷電流ＩＬを反映したセンス電流ＩＬｓを生成する。センス電流ＩＬｓの電流値は、例えば、負荷電流ＩＬに、１／１０００〜１／１００００の範囲内で定めた係数（ｋ）を乗算した値に定められる。定電流源ＩＳ１は、固定の電流値を持つフォルト電流Ｉｆｔを生成する。センススイッチＳＷｓは、異常検出回路ＦＤＥＴがセンスイネーブル信号ＳＥＮを出力している期間でオンとなり、フォルトスイッチＳＷｆは、異常検出回路ＦＤＥＴがフォルトイネーブル信号ＦＥＮを出力している期間でオンとなる。
その結果、電流生成回路ＩＧＥＮ’は、異常検出回路ＦＤＥＴで異常が検出されない場合には、センス電流ＩＬｓを電流検出用抵抗Ｒｃｓに流し、異常検出回路ＦＤＥＴが異常を検出した場合には、フォルト電流Ｉｆｔを電流検出用抵抗Ｒｃｓに流す。すなわち、フォルト電流Ｉｆｔは、異常検出回路ＦＤＥＴが異常を検出したことを表す電流となる。このように、センス電流ＩＬｓまたはフォルト電流Ｉｆｔを共通の外部端子ＰＮｍ１’に流す構成を用いることで、外部端子の数を削減することが可能になる。ただし、そのためには、両者の電流を区別できるようにする必要がある。そこで、フォルト電流Ｉｆｔの電流値は、例えば、定常状態のセンス電流ＩＬｓよりも十分に高い値に定められる。
半導体装置ＤＥＶ２は、外部端子ＰＮｖｄ，ＰＮｇ，ＰＮｍ２を備え、半導体チップＣＨＰ２を搭載する。外部端子ＰＮｖｄおよび外部端子ＰＮｇには、それぞれ、電源電圧ＶＤＤおよび接地電源電圧ＧＮＤが供給される。電源電圧ＶＤＤは、例えば、３．３Ｖや５．０Ｖ等であり、図１に示したバッテリ電圧Ｖｂａｔを降圧すること等で生成される。
半導体チップＣＨＰ２は、例えば、マイクロコントローラ（ＭＣＵ：Micro Control Unit）チップ等であり、演算処理回路ＭＰＵ、記憶回路ＭＥＭ、およびアナログディジタル変換回路ＡＤＣ等の各回路ブロックと、これらの各回路ブロックを相互に結合するバスＢＳとを備える。アナログディジタル変換回路ＡＤＣは、外部端子ＰＮｍ１’からロウパスフィルタ回路ＬＰＦを介して外部端子ＰＮｍ２に入力される電流モニタ信号（アナログ信号）ＶＩＳをディジタル信号に変換する。
演算処理回路ＭＰＵは、例えば、記憶回路ＭＥＭに保持される所定の制御プログラムに基づき半導体装置ＤＥＶ１を制御する。その制御機能の一つとして、演算処理回路ＭＰＵは、異常検出回路ＦＤＥＴにおける異常の検出有無を判定する。具体的には、当該制御プログラムでは、例えば、予め設計段階で判明するフォルト電流Ｉｆｔの規格範囲が定められている。演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号が表す電流値が当該規格範囲内に含まれるか否かで異常検出回路ＦＤＥＴにおける異常の検出有無を判定する。また、演算処理回路ＭＰＵは、異常の検出有りと判定した場合には、制御プログラムに基づく適切な保護動作（例えば、電力供給用トランジスタＱｄをオフに制御する等）を実行する。
図１７（ａ）、図１７（ｂ）および図１７（ｃ）は、図１６の電子制御ユニットの主要な動作例を示す概略図である。図１７（ａ）には、負荷ＬＯＤへの電力供給を開始したのち、特に異常が無い場合の動作が示される。例えば、図１に示したフラッシャーＦＬＳやヘッドライト等を代表とする負荷ＬＯＤでは、電力供給が開始された初期段階で、図１７（ａ）に示されるように、フィラメントの特性等に応じた突入電流が流れる。負荷電流ＩＬは、当該突入電流に伴い例えば数十Ａ〜百Ａ程度となる場合がある。この場合、センス電流ＩＬｓは、例えば数ｍＡ〜十ｍＡ程度となる。その後、負荷電流ＩＬは、例えば数Ａ程度の定常電流に収束していき、センス電流ＩＬｓも１ｍＡ以下程度に収束していく。
一方、例えば、負荷ショート等の異常が発生した場合、過大な負荷電流ＩＬが流れる。図１７（ｂ）の例では、半導体装置ＤＥＶ１は、異常検出回路ＦＤＥＴを用いてこのような過電流を検出した場合、例えば、電力供給用トランジスタＱｄを間欠的にオンに制御すること等で負荷電流ＩＬを制限するような保護動作を実行している。さらに、半導体装置ＤＥＶ１は、異常検出回路ＦＤＥＴを用いてフォルトスイッチＳＷｆをオン（センススイッチＳＷｓをオフ）に制御する。これにより、半導体装置ＤＥＶ１は、フォルト電流Ｉｆｔに応じた電圧を有する電流モニタ信号ＶＩＳを出力し、異常検出回路ＦＤＥＴで異常が検出されたことを半導体装置ＤＥＶ２に通知する。
図１７（ｃ）は、図１７（ａ）と図１７（ｂ）を重ね合わせたものである。前述したように、フォルト電流Ｉｆｔの電流値は、定常時のセンス電流（例えば、１ｍＡ以下）と重複しないように、当該定常電流よりも十分に大きい値（例えば、数ｍＡ程度）に定められる。一方、図１７（ｃ）に示されるように、演算処理回路ＭＰＵがフォルト電流Ｉｆｔを判定する際の規格範囲ΔＩｆｔ’は、フォルト電流Ｉｆｔの設計値を基準にマージンを加えた範囲に定められる。このマージンは、各半導体チップＣＨＰ１’毎の定電流源ＩＳ１の製造ばらつきや、各定電流源ＩＳ１の温度依存性や、各電子制御ユニットＥＣＵ’毎の電流検出用抵抗Ｒｃｓのばらつき等を考慮して定められ、ある程度の大きさが必要となる。
ここで、図１７（ｃ）に示されるように、突入電流の発生時には、数ｍＡ等のセンス電流ＩＬｓが流れる場合があるため、センス電流ＩＬｓがフォルト電流Ｉｆｔの規格範囲ΔＩｆｔ’と重複する期間が生じ得る。演算処理回路ＭＰＵは、この突入電流が規格範囲ΔＩｆｔ’の下限値Ｉｆｔ＿ｍｉｎ’よりも小さくなるまでは、異常の有無を正しく判定することができない。このため、演算処理回路ＭＰＵは、図１７（ｃ）のように、フォルト判定マスク期間Ｔｍを経たのちに異常の有無を判定する必要があり、判定を開始するまでに時間を要する。その結果、演算処理回路ＭＰＵが保護動作を開始するタイミングも遅延するため、各種部品の破損等を招く恐れがある。
一方、実際に負荷ショートが生じた場合、負荷ショートの状態は、少なくともフォルト判定マスク期間Ｔｍの間は継続することになり、ワイヤハーネスＷＨは、このような状態でも発煙等の破損を防止できる程度の耐久性を有する必要がある。その結果、フォルト判定マスク期間Ｔｍが増大するほどワイヤハーネスＷＨの径を太くする必要があり、ワイヤハーネスＷＨの重量が増加する。特に、自動車等への電子部品（すなわち負荷ＬＯＤ）の搭載点数は、増加の一途をたどっており、これに伴い、電子部品に結合されるワイヤハーネスＷＨの総重量は、普及車でも数十ｋｇに及ぶ場合がある。ワイヤハーネスＷＨの総重量が増加することは、燃費やコスト面でデメリットとなる。そこで、以下に示す本実施の形態１の方式を用いることが有益となる。
《電子制御ユニット（実施の形態１）の構成》
図３は、本発明の実施の形態１による電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図である。図４は、図３における電流生成回路の構成例を示す回路図である。図３に示す電子制御ユニットＥＣＵは、例えば、図１に示した電源用のコネクタ端子Ｐｖ，Ｐｇ（Ｐｖの図示は省略）および負荷駆動用のコネクタ端子Ｐｌｄを備える配線基板で構成される。当該配線基板は、図１６の場合と異なり、１個の半導体装置（パッケージ部品）ＳＩＰと、ＬＰＦ用コンデンサＣｆとを搭載する。
半導体装置ＳＩＰは、外部端子ＰＮｖｃ，ＰＮｖｄ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１，ＰＮｍ２を備え、２個の半導体チップＣＨＰ１，ＣＨＰ２を搭載する。外部端子ＰＮｖｃ，ＰＮｖｄおよび外部端子ＰＮｇには、図１６の場合と同様に、それぞれ、電源電圧ＶＣＣ，ＶＤＤおよび接地電源電圧ＧＮＤが供給される。半導体チップＣＨＰ１は、図１６の半導体チップＣＨＰ１’と同様の電力供給用トランジスタＱｄ、ドライバ回路ＤＲＶおよび異常検出回路ＦＤＥＴに加えて、電極パッド（端子）ＰＤｍ１と、図１６とは異なる電流生成回路ＩＧＥＮとを備える。電極パッドＰＤｍ１は、外部端子ＰＮｍ１に結合される。
電流生成回路ＩＧＥＮは、図１６の場合と同様の可変電流源ＩＳｖ、センススイッチＳＷｓ、定電流源ＩＳ１およびフォルトスイッチＳＷｆに加えて、電流検出用抵抗ＲｃｓおよびＬＰＦ用抵抗Ｒｆを備える。すなわち、電流検出用抵抗ＲｃｓおよびＬＰＦ用抵抗Ｒｆは、図１６では、半導体装置の外部に設けられるのに対して、図３では、半導体装置ＳＩＰ内の半導体チップＣＨＰ１に設けられる。電流検出用抵抗Ｒｃｓは、一端が外部端子ＰＮｇに結合され、他端がセンススイッチＳＷｓおよびフォルトスイッチＳＷｆに結合されると共に、ＬＰＦ用抵抗Ｒｆを介して電極パッドＰＤｍ１に結合される。
電流生成回路ＩＧＥＮは、より詳細には、例えば図４に示すような回路構成を備える。図４において、センス用トランジスタ（例えばｎＭＯＳトランジスタ）Ｑｃｓ、ｐＭＯＳトランジスタＭＰ１およびアンプ回路ＡＭＰ１は、図３の可変電流源ＩＳｖを構成し、ｐＭＯＳトランジスタＭＰｓは、図３のセンススイッチＳＷｓを構成する。センス用トランジスタＱｃｓは、電力供給用トランジスタＱｄの所定倍（例えば１／１０００〜１／１００００倍等）のトランジスタサイズで構成され、ゲートおよびドレインが電力供給用トランジスタＱｄのゲートおよびドレインと共通に結合される。
ｐＭＯＳトランジスタＭＰ１は、ソースがセンス用トランジスタＱｃｓのソースに結合され、ドレインが電流検出用抵抗Ｒｃｓを介して接地電源電圧ＧＮＤに結合される。アンプ回路ＡＭＰ１は、センス用トランジスタＱｃｓのソースと、電力供給用トランジスタＱｄのソースとを入力とし、両ソース電圧が等しくなるようにｐＭＯＳトランジスタＭＰ１のゲートを制御する。その結果、センス用トランジスタＱｃｓは、ドライバ回路ＤＲＶによって、電力供給用トランジスタＱｄと同等のゲート・ソース間電圧で並列に駆動される。ｐＭＯＳトランジスタＭＰｓは、ソースおよびドレインが、それぞれ、電源電圧ＶＣＣおよびｐＭＯＳトランジスタＭＰ１のゲートに結合される。
ｐＭＯＳトランジスタＭＰｓは、センスイネーブル信号ＳＥＮが出力されていない期間（ここでは‘Ｌ’レベル期間）ではオンに制御され、ｐＭＯＳトランジスタＭＰ１をオフに固定する。一方、ｐＭＯＳトランジスタＭＰｓは、センスイネーブル信号ＳＥＮが出力されている期間（ここでは‘Ｈ’レベル期間）ではオフに制御される。この場合、センス用トランジスタＱｃｓは、電力供給用トランジスタＱｄに流れる負荷電流ＩＬを反映したセンス電流（すなわちトランジスタサイズ比に基づく電流）ＩＬｓを、ｐＭＯＳトランジスタＭＰ１を介して電流検出用抵抗Ｒｃｓに流す。その結果、電極パッド（端子）ＰＤｍ１および外部端子ＰＮｍ１には、電流モニタ信号ＶＩＳとして、外部端子（負荷駆動端子）ＰＮｌｄに流れる負荷電流ＩＬを反映した電圧が出力される。
また、図４において、定電流源ＩＳｒ１およびカレントミラー回路ＣＭｐ，ＣＭｎは、図３の定電流源ＩＳ１を構成し、ｐＭＯＳトランジスタＭＰｆ１は、図３のフォルトスイッチＳＷｆを構成する。カレントミラー回路ＣＭｐは、ｐＭＯＳトランジスタＭＰ２ａ，ＭＰ２ｂを備え、ｐＭＯＳトランジスタＭＰ２ａに入力された定電流源ＩＳｒ１からの電流を、トランジスタサイズ比に基づきｐＭＯＳトランジスタＭＰ２ｂに流す。カレントミラー回路ＣＭｎは、ｎＭＯＳトランジスタＭＮ１ａ，ＭＮ１ｂを備え、ｎＭＯＳトランジスタＭＮ１ａに入力された電流を、トランジスタサイズ比に基づきｎＭＯＳトランジスタＭＮ１ｂに流す。ｎＭＯＳトランジスタＭＮ１ｂは、当該電流をフォルト電流Ｉｆｔとして電流検出用抵抗Ｒｃｓに流す。
ｐＭＯＳトランジスタＭＰｆ１は、ソースおよびドレインが、それぞれ、ｐＭＯＳトランジスタＭＰ２ｂのドレインおよびｎＭＯＳトランジスタＭＮ１ａのドレインに結合される。ｐＭＯＳトランジスタＭＰｆ１は、フォルトイネーブル信号ＦＥＮが出力されている期間（ここでは‘Ｌ’レベル期間）ではオンに制御される。その結果、電流検出用抵抗Ｒｃｓにはフォルト電流Ｉｆｔが流れる。一方、ｐＭＯＳトランジスタＭＰｆ１は、フォルトイネーブル信号ＦＥＮが出力されていない期間（ここでは‘Ｈ’レベル期間）ではオフに制御される。その結果、ｎＭＯＳトランジスタＭＮ１ｂは電流を流さない。
電流検出用抵抗Ｒｃｓは、センスイネーブル信号ＳＥＮおよびフォルトイネーブル信号ＦＥＮに応じて、センス電流ＩＬｓかフォルト電流Ｉｆｔの一方に比例する電圧を生成し、当該電圧（すなわち電流モニタ信号ＶＩＳ）をＬＰＦ用抵抗Ｒｆを介して電極パッドＰＤｍ１に出力する。電流検出用抵抗ＲｃｓおよびＬＰＦ用抵抗Ｒｆは、特に限定はされないが、シリコン基板上のポリシリコン層や拡散層等によって形成される。
図３に戻り、外部端子ＰＮｍ１は、例えば、半導体装置ＳＩＰの外部で、電子制御ユニットＥＣＵの配線基板上の配線を介して外部端子ＰＮｍ２に結合される。外部端子ＰＮｍ１および外部端子ＰＮｍ２には、配線基板上でＬＰＦ用コンデンサＣｆが結合される。その結果、外部端子ＰＮｍ２には、半導体チップＣＨＰ１内のＬＰＦ用抵抗ＲｆとＬＰＦ用コンデンサＣｆとで構成されるロウパスフィルタ回路（ＬＰＦ）によって平滑化された電流モニタ信号ＶＩＳが入力される。
半導体チップＣＨＰ２は、例えば、マイクロコントローラ（ＭＣＵ）チップ等であり、図１６の場合と同様に、演算処理回路ＭＰＵ、記憶回路ＭＥＭ、およびアナログディジタル変換回路ＡＤＣ等の各回路ブロックと、これらの各回路ブロックを相互に結合するバスＢＳとを備える。また、ここでは、半導体チップＣＨＰ２は、電極パッド（端子）ＰＤｍ２を備える。電極パッドＰＤｍ２は、外部端子ＰＮｍ２に結合される。
電極パッドＰＤｍ２は、半導体チップＣＨＰ１の電極パッド（端子）ＰＤｍ１に結合するための端子である。図３の例では、外部端子ＰＮｍ１と外部端子ＰＮｍ２とが結合されることで、電極パッドＰＤｍ２は、これらの外部端子を介して電極パッドＰＤｍ１に結合される。ただし、場合によっては、電極パッドＰＤｍ２と電極パッドＰＤｍ１とを、半導体装置ＳＩＰ内で直接結合してもよい。アナログディジタル変換回路ＡＤＣは、電極パッドＰＤｍ２に入力される電流モニタ信号ＶＩＳ（アナログ信号）をディジタル信号に変換する。
ここで、詳細は後述するが、本実施の形態１では、半導体チップＣＨＰ２の記憶回路ＭＥＭは、半導体装置ＳＩＰの検査工程で得られるフォルト電流Ｉｆｔの電流値を判定基準値として保持する。そして、演算処理回路ＭＰＵは、当該判定基準値に基づき規格範囲を定め、アナログディジタル変換回路ＡＤＣからのディジタル信号が表す電流値が当該規格範囲内に含まれるか否かで、半導体チップＣＨＰ１内の異常検出回路ＦＤＥＴにおける異常の検出有無を判定する。
《半導体装置の検査方法》
図５（ａ）は、図３の半導体装置に対する検査工程の一例を示すフロー図であり、図５（ｂ）は、図５（ａ）の補足図である。図５（ａ）において、所定の検査装置は、まず、半導体装置ＳＩＰを所定の温度下に設置する（ステップＳ１０１）。次いで、検査装置は、フォルトイネーブル信号ＦＥＮをアサートする（ステップＳ１０２）。具体的には、例えば、半導体チップＣＨＰ１にテスト用の回路を設け、検査装置に、外部端子を介して当該テスト用の回路に向けてフォルトイネーブル信号ＦＥＮをアサートする命令を発行させるような方式が挙げられる。また、場合によっては、検査装置が半導体装置ＳＩＰの外部端子ＰＮｌｄに過剰の電流等を印加することで、異常検出回路ＦＤＥＴにフォルトイネーブル信号ＦＥＮをアサートさせるような方式であってもよい。
続いて、フォルトイネーブル信号ＦＥＮがアサートされた状態で、検査装置は、電流モニタ端子となる外部端子ＰＮｍ１に出力される電流モニタ信号ＶＩＳの電圧Ｖｎを測定する（ステップＳ１０３）。そして、検査装置は、予め定めた全温度環境下でステップＳ１０１〜ステップＳ１０３の測定を繰り返す（ステップＳ１０４）。全温度環境下での測定が完了すると、検査装置は、最低温度時の電圧Ｖｎ（Ｖ１とする）と、最高温度時の電圧Ｖｎ（Ｖ２とする）とを半導体チップＣＨＰ２の記憶回路ＭＥＭに書き込む（ステップＳ１０５）。
図５（ｂ）を例とすると、記憶回路ＭＥＭには、−４０℃での電圧Ｖ１と、１５０℃での電圧Ｖ２とが書き込まれる。電圧Ｖ１は、フォルト電流Ｉｆｔの上限値Ｉｆｔ＿ｍａｘに対応する電圧であり、電圧Ｖ２は、フォルト電流Ｉｆｔの下限値Ｉｆｔ＿ｍｉｎに対応する電圧である。演算処理回路ＭＰＵは、例えば、電圧Ｖ１（上限値Ｉｆｔ＿ｍａｘ）と電圧Ｖ２（下限値Ｉｆｔ＿ｍｉｎ）のそれぞれを判定基準値として、当該２個の判定基準値の間の範囲を規格範囲ΔＩｆｔとして定めることができる。
ここで、例えば図１６の構成を用いた場合の規格範囲ΔＩｆｔ’は、言うなれば、本来必要とされる最小範囲にマージンを加えたような範囲となる。すなわち、図１６の構成を用いた場合、各種ばらつき量が不明であるため、本来必要とされる最小範囲を明確にすることができず、規格範囲ΔＩｆｔ’には、この各種ばらつき量を最大に見積もったマージンを盛り込む必要がある。
具体的には、図３の定電流源ＩＳ１では、各半導体チップＣＨＰ１毎の製造ばらつきや、温度依存性に伴う電流ばらつき等が生じ、電流検出用抵抗Ｒｃｓでも、各半導体チップＣＨＰ１毎の製造ばらつきや温度依存性に伴う電流ばらつき等が生じる。定電流源ＩＳ１のばらつきは、図４の構成の場合、定電流源ＩＳｒ１の製造ばらつきや、カレントミラー回路ＣＭｐ，ＣＭｎの製造ばらつき（トランジスタサイズ比のばらつき）や、これらの素子の温度依存性に伴う電流ばらつきに該当する。図１６の構成では、これらの各種ばらつき毎の最大量を設計段階で見積もり、見積もった各最大量を全て加算したようなマージンを規格範囲ΔＩｆｔ’に盛り込む必要がある。
一方、本実施の形態１の方式を用いると、実際の測定結果（言い換えれば各種ばらつき量）が判明しているため、本来必要とされる最小範囲を明確にすることができ、マージンを含まない規格範囲ΔＩｆｔを定めることができる。この際に、図３の構成では、図１６の構成と異なり、電流検出用抵抗Ｒｃｓが半導体装置ＳＩＰに搭載されているため、実際の測定結果には、定電流源ＩＳ１のばらつきのみならず、電流検出用抵抗Ｒｃｓのばらつきも反映されている。その結果、規格範囲ΔＩｆｔの幅は、規格範囲ΔＩｆｔ’と比べて大幅に狭めることができる。なお、ここでは、演算処理回路ＭＰＵは、実際の測定結果をそのまま用いて規格範囲ΔＩｆｔを定めたが、測定誤差に該当する微小なマージンを加えて規格範囲ΔＩｆｔを定めてもよい。
《演算処理回路による異常判定方法》
図６（ａ）は、図３の半導体装置において、演算処理回路が異常判定を実行する際の処理内容の一例を示すフロー図であり、図６（ｂ）は、図６（ａ）の補足図である。図６（ａ）において、演算処理回路ＭＰＵは、まず、記憶回路ＭＥＭに保持される電圧Ｖ１，Ｖ２を取得する（ステップＳ２０１）。次いで、演算処理回路ＭＰＵは、回数Ｎを０としたのち（ステップＳ２０２）、アナログディジタル変換回路ＡＤＣで測定された電流モニタ信号ＶＩＳの電圧値（ディジタル信号）を取得する（ステップＳ２０３）。アナログディジタル変換回路ＡＤＣは、例えば、所定のサンプリング周波数で定期的に測定を行っているものとする。
続いて、演算処理回路ＭＰＵは、電流モニタ信号ＶＩＳの電圧値が、電圧Ｖ１と電圧Ｖ２の範囲内（すなわち規格範囲ΔＩｆｔ内）に含まれるか否かを判定する（ステップＳ２０４）。規格範囲ΔＩｆｔ内に含まれない場合、演算処理回路ＭＰＵは、異常の検出無しと判定する（ステップＳ２０８）。一方、規格範囲ΔＩｆｔ内に含まれる場合、演算処理回路ＭＰＵは、回数Ｎをインクリメントしたのち（ステップＳ２０５）、回路Ｎが予め定めたしきい値回数Ｎｔｈに達したか否かを判定する（ステップＳ２０６）。
回数Ｎがしきい値回数Ｎｔｈに達していない場合、演算処理回路ＭＰＵは、ステップＳ２０３〜ステップＳ２０５の処理を繰り返す。一方、回数Ｎがしきい値回数Ｎｔｈに達した場合、演算処理回路ＭＰＵは、異常の検出有りと判定する（ステップＳ２０７）。このような処理により、演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号が表す電流値が規格範囲ΔＩｆｔ内に所定の期間（すなわちしきい値回数Ｎｔｈに基づく期間）継続して含まれるか否かで異常の検出有無を判定する。
図６（ｂ）の例では、演算処理回路ＭＰＵは、センス電流ＩＬｓに基づく電流モニタ信号ＶＩＳの電圧が、電圧（判定基準値）Ｖ１および電圧（判定基準値）Ｖ２からなる規格範囲ΔＩｆｔ内に期間Ｔｔｈ以上含まれるか否かを判定する。電流モニタ信号ＶＩＳの電圧は、異常の検出無しの場合、図６（ｂ）のように期間Ｔｔｈよりも短い期間Ｔ１しか含まれず、異常の検出有りの場合、期間Ｔｔｈよりも長い期間含まれる。このような処理を用いた場合、図１７（ｃ）で述べたフォルト判定マスク期間Ｔｍは、規格範囲ΔＩｆｔに応じて最短の時間に自ずと定まることになる。
なお、演算処理回路ＭＰＵの処理内容は、特に、このような方式に限定されるものではなく、様々な方式を用いることができる。例えば、ユーザに、使用する負荷ＬＯＤに応じた突入電流の特性情報と、記憶回路ＭＥＭに保持されるフォルト電流Ｉｆｔの下限値（ここでは電圧Ｖ２）の情報とに基づいて必要最小限のフォルト判定マスク期間Ｔｍを定めさせ、それを所定の制御プログラムに反映させるような方式等が挙げられる。この場合、演算処理回路ＭＰＵは、負荷駆動の初期段階で、当該制御プログラムに基づき、電力供給用トランジスタＱｄをオンに制御したのちフォルト判定マスク期間Ｔｍを経過後に異常判定を行うような処理を実行する。
《半導体装置のパッケージ構成》
図７は、図３における半導体装置の主要部の概略的な外形例を示す平面図である。図７に示す半導体装置ＳＩＰは、２個の半導体チップＣＨＰ１，ＣＨＰ２が１個のパッケージに搭載されるパッケージ部品となっている。図７において、パッケージ（パッケージ樹脂）ＰＫＧの内部には、ダイパッドＤＰが設けられ、パッケージＰＫＧの外周部には、外部端子となる複数のリードＬＤが設けられる。そして、ダイパッドＤＰ上には、２個の半導体チップＣＨＰ１，ＣＨＰ２が実装される。
ここで、図７の半導体装置ＳＩＰでは、図３に示した半導体装置ＳＩＰと異なり、半導体チップＣＨＰ１の電極パッドＰＤｍ１と半導体チップＣＨＰ２の電極パッドＰＤｍ２とを接続する配線が、パッケージＰＫＧの内部に設けられる。この例では、電極パッドＰＤｍ１，ＰＤｍ２は、それぞれ、ボンディングワイヤＢＷを介して同一のリードＬＤ（ここでは電流モニタ端子となる外部端子ＰＮｍ）に結合される。当該外部端子ＰＮｍには、ＬＰＦ用コンデンサＣｆが接続可能となっている。
《電子制御ユニットの配線基板構成》
図８は、図７の半導体装置を備えた電子制御ユニットの主要部の概略構成例を示す回路ブロック図である。図８に示す電子制御ユニットＥＣＵは、コネクタＣＮを搭載した配線基板ＰＣＢで構成される。コネクタＣＮは、図１に示した電源用のコネクタ端子Ｐｖ，Ｐｇと、負荷駆動用のコネクタ端子Ｐｌｄとを備える。配線基板ＰＣＢは、図３の場合と同様に、１個の半導体装置（パッケージ部品）ＳＩＰと、ＬＰＦ用コンデンサＣｆとを搭載し、加えて電源レギュレータ装置ＶＲＥＧを搭載する。
配線基板ＰＣＢには、バッテリ電圧Ｖｂａｔ用の配線ＬＮｖ１と、電源電圧ＶＤＤ用の配線ＬＮｖ２と、負荷駆動用の配線ＬＮｌｄと、接地電源電圧ＧＮＤ用の配線ＬＮｇと、ＬＰＦ用コンデンサＣｆ用の配線ＬＮｃとが形成される。配線ＬＮｖ１は、一端がコネクタ端子Ｐｖに結合され、他端が、半導体装置ＳＩＰの外部端子ＰＮｖｃと、電源レギュレータ装置ＶＲＥＧとに結合される。電源レギュレータ装置ＶＲＥＧは、配線ＬＮｖ１からのバッテリ電圧Ｖｂａｔ（例えば１２Ｖ等）を３．３Ｖ等の電源電圧ＶＤＤに降圧する。そして、電源レギュレータ装置ＶＲＥＧは、電源電圧ＶＤＤを配線ＬＮｖ２を介して半導体装置ＳＩＰの外部端子ＰＮｖｄに供給する。
配線ＬＮｌｄは、一端が負荷駆動用のコネクタ端子Ｐｌｄに結合され、他端が半導体装置ＳＩＰの外部端子（負荷駆動端子）ＰＮｌｄに結合される。配線ＬＮｇは、一端がコネクタ端子Ｐｇに結合され、他端が、半導体装置ＳＩＰの外部端子ＰＮｇと、ＬＰＦ用コンデンサＣｆの一端とに結合される。ＬＰＦ用コンデンサＣｆの他端は、配線ＬＮｃを介して半導体装置ＳＩＰの外部端子（電流モニタ端子）ＰＮｍに結合される。
図７のような半導体装置ＳＩＰおよび図８のような電子制御ユニットＥＣＵを用いた場合、電極パッドＰＤｍ１，ＰＤｍ２は、図３では、半導体装置ＳＩＰの外部で結合されるのに対して、図７では、半導体装置ＳＩＰの内部で結合される。これによって、図３における２個の外部端子ＰＮｍ１，ＰＮｍ２を図７における１個の外部端子ＰＮｍに集約することができ、外部端子の削減が可能になる。さらに、これに伴い、図８の電子制御ユニットＥＣＵにおいて、２個の外部端子ＰＮｍ１，ＰＮｍ２間を結合する配線が不要となるため、例えば、部品組み立てメーカの組み立てコスト等を低減することができる。
ただし、図７の場合、電流検出を行う半導体チップＣＨＰ２内のアナログディジタル変換回路ＡＤＣが常に特定されることになる。すなわち、半導体チップ（例えば、マイクロコントローラチップ）ＣＨＰ２は、通常、複数のアナログディジタル変換回路を備えており、部品組み立てメーカは、その複数の中から電流検出を行わせるアナログディジタル変換回路を任意に定めることが困難となる。したがって、場合によっては、図３の構成の方が望ましい場合もある。また、ここでは、ＬＰＦ用コンデンサＣｆは、一般的にサイズが大きくなることから半導体装置ＳＩＰの外付け部品としたが、場合によっては、半導体装置ＳＩＰ内に搭載することも可能である。この場合、図７および図８における外部端子ＰＮｍを削除することができる。
《異常検出回路の詳細》
図１８（ａ）は、図３における異常検出回路の構成例を示す概略図であり、図１８（ｂ）は、図１８（ａ）の動作例を示す波形図である。図１８（ａ）に示す異常検出回路ＦＤＥＴは、過電流検出回路ＯＣＤＥＴと、過温度検出回路ＯＴＤＥＴと、温度差検出回路ＤＴＤＥＴと、アンド演算回路ＡＤと、ＳＲラッチ回路ＳＲＬＴとを備える。過電流検出回路ＯＣＤＥＴは、電力供給用トランジスタＱｄに過剰な電流が流れたことを検出した場合に、過電流検出信号ＯＣＤをアサートする。過温度検出回路ＯＴＤＥＴは、電力供給用トランジスタＱｄの絶対温度が所定の温度を超えたことを検出した場合に過温度検出信号ＯＴＤをアサートする。温度差検出回路ＤＴＤＥＴは、電力供給用トランジスタＱｄの温度が急激に上昇したことを検出した場合に温度差検出信号ＤＴＤをアサートする。
アンド演算回路ＡＤは、過電流検出信号ＯＣＤ、過温度検出信号ＯＴＤおよび温度差検出信号ＤＴＤの中のいずれか一つでもアサート（この例では、‘Ｌ’レベル）された場合に、ＳＲラッチ回路ＳＲＬＴへセット信号を出力する。ＳＲラッチ回路ＳＲＬＴは、セット信号に応じてフォルトイネーブル信号ＦＥＮを‘Ｌ’レベルに制御し、リセット信号ＲＳＴに応じてフォルトイネーブル信号ＦＥＮを‘Ｈ’レベルに制御する。図４の例では、フォルトイネーブル信号ＦＥＮは、‘Ｌ’レベル時にアサートされ、センスイネーブル信号ＳＥＮは、‘Ｈ’レベル時にアサートされ、両信号は排他的にアサートされる。そこで、この例では、ＳＲラッチ回路ＳＲＬＴは、フォルトイネーブル信号ＦＥＮとセンスイネーブル信号ＳＥＮを１本の共通信号で出力している。
図１８（ｂ）において、リセット信号ＲＳＴが出力されると、センスイネーブル信号ＳＥＮはアサートされ、フォルトイネーブル信号ＦＥＮはネゲートされる。この状態で、例えば、過電流検出信号ＯＣＤがアサートされると、アンド演算回路ＡＤからセット信号が出力され、これに応じて、フォルトイネーブル信号ＦＥＮはアサートされ、センスイネーブル信号ＳＥＮはネゲートされる。過温度検出信号ＯＴＤや温度差検出信号ＤＴＤがアサートされた場合も同様の動作となる。なお、前述したように、フォルトイネーブル信号ＦＥＮがアサートされた場合、演算処理回路ＭＰＵは、フォルト電流Ｉｆｔの検出によって異常を検出し、例えば、電力供給用トランジスタＱｄをオフに制御する。
図１９は、図１８（ａ）における過電流検出回路の構成例を示す回路図である。図１９に示す過電流検出回路ＯＣＤＥＴは、モニタ用トランジスタ（例えば、ｎＭＯＳトランジスタ）Ｑｃｍと、モニタ用抵抗Ｒｃｍと、コンパレータ回路ＣＭＰ１とを備える。モニタ用トランジスタＱｃｍのドレインおよびゲートは、図３に示した電力供給用トランジスタＱｄのドレインおよびゲートにそれぞれ結合される。モニタ用トランジスタＱｃｍのソースは、モニタ用抵抗Ｒｃｍを介して電力供給用トランジスタＱｄのソース（外部端子ＰＮｌｄ）に結合される。
電力供給用トランジスタＱｄに電流が流れると、それにほぼ比例する電流がモニタ用トランジスタＱｃｍにも流れる。負荷電流ＩＬは、この２つのトランジスタに流れる電流の合算電流となる。ただし、モニタ用トランジスタＱｃｍは、電力供給用トランジスタＱｄの例えば１／１０００〜１／１００００等のトランジスタサイズで構成されるため、負荷電流ＩＬは、実質的に、電力供給用トランジスタＱｄ側から供給される。モニタ用抵抗Ｒｃｍは、モニタ用トランジスタＱｃｍに流れる電流を電圧に変換することで過電流モニタ信号ＶＩＭを生成する。コンパレータ回路ＣＭＰ１は、過電流モニタ信号ＶＩＭの電圧レベルが予め定められる判定基準電圧ＶＲ１を超えた場合（すなわち、電力供給用トランジスタＱｄに過剰な電流が流れた場合）に、過電流検出信号ＯＣＤをアサートする。
図２０は、図１８（ａ）における過温度検出回路および温度差検出回路の構成例を示す回路図である。図２１は、図２０におけるホットセンサおよびコールドセンサの配置構成例を示す図である。図２１に示すように、半導体チップＣＨＰ１は、例えば、チップの全体領域の中の偏った領域となる電力供給用トランジスタＱｄの形成領域ＡＲ＿Ｑｄと、その残りの領域となる制御回路の形成領域ＡＲ＿ＣＴＬとを備える。
電力供給用トランジスタＱｄの形成領域ＡＲ＿Ｑｄには、中心部にホットセンサ（具体的にはダイオードＤｈｔ）が配置される。制御回路の形成領域ＡＲ＿ＣＴＬには、電力供給用トランジスタＱｄの形成領域ＡＲ＿Ｑｄから十分に離れた箇所にコールドセンサ（具体的にはダイオードＤｃｄ）が配置される。電力供給用トランジスタＱｄに流れる電流が大きくなるにつれて、ホットセンサの温度も上昇する。この際に、ホットセンサの配置箇所となる中心部は、特に電力供給用トランジスタＱｄの発熱が集中し易い箇所となる。一方、コールドセンサは、電力供給用トランジスタＱｄから離れた位置に配置されるため、電力供給用トランジスタＱｄの発熱が伝達されるのにある程度の時間を要する。
電力供給用トランジスタＱｄは、並列に結合される複数の単位ＭＯＳトランジスタＱｄ’によって構成される。この例では、８個の単位ＭＯＳトランジスタＱｄ’が示されるが、実際には、更に多数の単位ＭＯＳトランジスタＱｄ’が設けられる。また、実際には、この多数の単位ＭＯＳトランジスタＱｄ’のごく一部が図４のセンス用トランジスタＱｃｓや図１９のモニタ用トランジスタＱｃｍに割り当てられる。
単位ＭＯＳトランジスタＱｄ’は、ここでは、主面側をソース、裏面側をドレインとする縦型のｎＭＯＳトランジスタで構成される。裏面側には、ｎ＋型のドレイン拡散層ＤＲ（ｎ＋）が配置され、その上部にｎ−型のドリフト層ＤＲＦ（ｎ−）が配置される。ドレイン拡散層ＤＲ（ｎ＋）は、電源電圧ＶＣＣに結合される。一方、主面側には、チャネル形成領域となるｐ−型のウェルＰＷＬ（ｐ−）が配置され、その中にｎ＋型のソース拡散層ＳＯ（ｎ＋）が形成される。また、ウェルＰＷＬ（ｐ−）には、ウェル給電用となるｐ＋型の拡散層ＤＦ（ｐ＋）が形成される。当該拡散層ＤＦ（ｐ＋）およびソース拡散層ＳＯ（ｎ＋）は、共に、外部端子ＰＮｌｄに結合される。
主面側において、ソース拡散層ＳＯ（ｎ＋）およびウェルＰＷＬ（ｐ−）に隣接する箇所には、ゲート絶縁膜ＧＯＸおよびゲート層ＧＴを含んだトレンチ溝が形成される。ゲート層ＧＴに所定の正電圧を印加すると、ウェルＰＷＬ（ｐ−）にｎチャネルが形成され、ソース拡散層ＳＯ（ｎ＋）は、ｎチャネルを介してドリフト層ＤＲＦ（ｎ−）およびドレイン拡散層ＤＲ（ｎ＋）と導通する。
ホットセンサ（ダイオードＤｈｔ）は、主面側に配置されるｐｎ接合ダイオードで構成される。具体的には、主面側において、絶縁用のウェルＰＷＬ（ｐ−）が配置され、その中にｎ型のウェルＮＷＬ（ｎ）が配置される。ウェルＮＷＬ（ｎ）の中には、ｐ＋型の拡散層ＤＦ（ｐ＋）とｎ＋型の拡散層ＤＦ（ｎ＋）とが形成される。当該拡散層ＤＦ（ｐ＋）は、アノード配線Ｌａｄ１に結合され、当該拡散層ＤＦ（ｎ＋）は、カソード配線Ｌｃｄ１に結合される。
一方、制御回路の形成領域ＡＲ＿ＣＴＬには、適宜、ｐＭＯＳトランジスタＭＰおよびｎＭＯＳトランジスタＭＮが配置される。ｐＭＯＳトランジスタＭＰは、主面側にソースおよびドレインとなる２個の拡散層ＤＦ（ｐ＋）を設け、その間にゲート絶縁膜ＧＯＸを介してゲート層ＧＴを設けたような構成となる。ｎＭＯＳトランジスタＭＮは、主面側にｐ−型のウェルＰＷＬ（ｐ−）を設け、その中に、ソースおよびドレインとなる２個の拡散層ＤＦ（ｎ＋）を設け、その間にゲート絶縁膜ＧＯＸを介してゲート層ＧＴを設けたような構成となる。さらに、制御回路の形成領域ＡＲ＿ＣＴＬには、ホットセンサと同様の構造を備えるコールドセンサ（ダイオードＤｃｄ）が配置される。ダイオードＤｃｄの拡散層ＤＦ（ｐ＋）は、アノード配線Ｌａｄ２に結合され、ダイオードＤｃｄの拡散層ＤＦ（ｎ＋）は、カソード配線Ｌｃｄ２に結合される。
なお、図示は省略されているが、より詳細には、主面側において、電力供給用トランジスタＱｄの形成領域ＡＲ＿Ｑｄには、当該領域の全面に広がるソース電極が配置され、当該ソース電極に外部端子ＰＮｌｄが結合される。また、アノード配線Ｌａｄ１およびカソード配線Ｌｃｄ１は、このソース電極の一部に隙間を設けることで、制御回路の形成領域ＡＲ＿ＣＴＬに向けて引き出される。
図２０に示す過温度検出回路ＯＴＤＥＴおよび温度差検出回路ＤＴＤＥＴは、定電流源ＩＳｒ２ａ，ＩＳｒ２ｂ，ＩＳｒ３と、ホットセンサ（ダイオードＤｈｔ）およびコールドセンサ（ダイオードＤｃｄ）と、コンパレータ回路ＣＭＰ２，ＣＭＰ３と、抵抗Ｒｄ，Ｒｒｆとを備える。定電流源ＩＳｒ２ａは、ダイオードＤｃｄへ電流を流し、定電流源ＩＳｒ２ｂは、定電流源ＩＳｒ２ａと同じ大きさの電流を抵抗Ｒｄを介してダイオードＤｈｔへ流す。コンパレータ回路ＣＭＰ２は、ダイオードＤｃｄの両端に生じるコールド電圧ＶＣＤと、抵抗ＲｄおよびダイオードＤｈｔからなる直列回路の両端に生じるオフセット付きホット電圧ＶＨＴ２とを比較する。
ダイオードＤｈｔ，Ｄｃｄは、温度上昇に伴って両端電圧が減少する負の温度特性を有する。ダイオードＤｈｔ，Ｄｃｄが共に同じ温度であった場合、オフセット付きホット電圧ＶＨＴ２は、コールド電圧ＶＣＤに比べて抵抗Ｒｄの電圧降下分だけ高くなる。この状態で、電力供給用トランジスタＱｄの温度が急激に上昇した場合、ダイオードＤｈｔは、この温度変化に即座に追従するが、ダイオードＤｃｄは即座に追従できないような事態が生じる。そうすると、オフセット付きホット電圧ＶＨＴ２のみが低下していき、やがてコールド電圧ＶＣＤよりも低くなる。この時点で、コンパレータ回路ＣＭＰ２は、温度差検出信号ＤＴＤをアサートする。
また、定電流源ＩＳｒ３は、抵抗Ｒｒｆに電流を流すことで、判定基準電圧ＶＲ２を生成する。コンパレータ回路ＣＭＰ３は、ダイオードＤｈｔの両端に生じるホット電圧ＶＨＴ１と、判定基準電圧ＶＲ２とを比較する。電力供給用トランジスタＱｄの絶対温度が上昇するにつれて、ホット電圧ＶＨＴ１は低下し、絶対温度が過剰に上昇すると、ホット電圧ＶＨＴ１は、判定基準電圧ＶＲ２よりも低くなる。この時点で、コンパレータ回路ＣＭＰ３は、過温度検出信号ＯＴＤをアサートする。
《実施の形態１の主要な効果》
図９（ａ）および図９（ｂ）は、本発明の実施の形態１による半導体装置、電子制御ユニットおよび車両装置を用いた場合の効果の一例を示す説明図である。図９（ａ）には、負荷ＬＯＤに電力供給が開始された初期段階でのセンス電流ＩＬｓの特性と、フォルト電流Ｉｆｔの規格範囲の下限値との関係が示されている。本実施の形態１の方式を用いることで、図１６のような比較例の方式と比べて、規格範囲を大幅に狭めることができる。
これに伴い、本実施の形態１の方式を用いた場合の規格範囲の下限値Ｉｆｔ＿ｍｉｎは、比較例の方式を用いた場合の下限値Ｉｆｔ＿ｍｉｎ’よりも上昇する。その結果、演算処理回路ＭＰＵは、比較例の方式では時刻ｔ２以降でしか異常の検出有無を判定できなかったが、本実施の形態１の方式ではそれよりも早い時刻ｔ１以降で異常の検出有無を判定することができる。このように、各種異常を早期に検出できるようになることで、演算処理回路ＭＰＵは、異常に応じた保護動作を早期に実行でき、各種部品の破損等をより確実に防止できるようになる。言い換えれば、電子制御ユニットや車両装置等の信頼性を高めることが可能になる。
図９（ｂ）には、異常時（例えば負荷ショート時）における負荷電流ＩＬの平均値と、ワイヤハーネスＷＨの発煙特性との関係が示される。横軸は時間であり、縦軸は負荷電流ＩＬである。発煙特性を表すラインを境界として、左側の領域は安全領域であり、右側の領域は禁止領域となる。ある負荷電流ＩＬをある時間流した時点での座標が禁止領域に入ると、ワイヤハーネスＷＨは焼損する恐れがある。ワイヤハーネスＷＨの径（φ）が太いほど、安全領域は広がり、長時間の負荷ショートに耐えられる。ただし、その一方で、重量は増大する。
比較例の方式では、演算処理回路ＭＰＵが時刻ｔ２以降でしか異常の検出有無を判定できないため、この時刻ｔ２に達するまでの期間では、異常時の平均負荷電流が流れ続ける事態が生じ得る。そこで、平均負荷電流を時刻ｔ０から時刻ｔ２までの期間流した時点での座標ＡＸ’が安全領域に入るように、特性ＳＰ１に示されるような太い径（φ）を持つワイヤハーネスＷＨを用いる必要がある。一方、本実施の形態１の方式では、平均負荷電流を、時刻ｔ０から時刻ｔ２よりも早い時刻ｔ１までの期間流した時点での座標ＡＸが安全領域に入ればよいため、特性ＳＰ２に示されるように、比較例の方式よりも細い径（φ）を持つワイヤハーネスＷＨを用いることができる。
その結果、車両装置の軽量化が図れ、これに伴う燃費向上やコスト削減等が図れる。実使用上、例えば、ユーザは、記憶回路ＭＥＭに保持される規格範囲の下限値Ｉｆｔ＿ｍｉｎの情報と、使用する負荷ＬＯＤに応じた突入電流の特性情報とに基づいて時刻ｔ１を見積もることができ、当該時刻ｔ１に応じて必要最小限のワイヤハーネスＷＨの径（φ）を定めることができる。ユーザは、当該定めた径（φ）を、例えば、図１のワイヤハーネスＷＨｐ等に適用する。
なお、本実施の形態１では、複数の温度下での測定結果に基づきフォルト電流Ｉｆｔの規格範囲ΔＩｆｔを定めたが、場合によっては、１個の温度下での測定結果（言い換えれば判定基準値）に基づき規格範囲ΔＩｆｔを定めることも可能である。この場合、規格範囲ΔＩｆｔは、例えば、当該１個の測定結果に温度依存性に基づくマージンを加えることで定められる。このような場合であっても、図１６の方式と比較して、製造ばらつきに伴うマージンが不要となるため、各種異常を早期に検出できるようになる。
（実施の形態２）
《電子制御ユニット（実施の形態２）の構成》
図１０（ａ）は、本発明の実施の形態２による電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図であり、図１０（ｂ）は、図１０（ａ）における温度センサ回路の構成例を示す回路図である。図１０（ａ）に示す電子制御ユニットＥＣＵは、図３の構成例と比較して、主に、半導体装置ＳＩＰａの構成と、ＬＰＦ用コンデンサＣｆ２を新たに備える点とが異なっている。
図１０（ａ）の半導体装置ＳＩＰａは、図３に示した外部端子ＰＮｖｃ，ＰＮｖｄ，ＰＮｇ，ＰＮｌｄ，ＰＮｍ１，ＰＮｍ２に加えて外部端子ＰＮｔ１，ＰＮｔ２を備える。外部端子ＰＮｔ１は、電子制御ユニットＥＣＵの配線基板を介して外部端子ＰＮｔ２に結合される。ＬＰＦ用コンデンサＣｆ２は、外部端子ＰＮｔ１，ＰＮｔ２と接地電源電圧ＧＮＤとの間に結合される。
また、図１０（ａ）の半導体チップＣＨＰ１ａは、図３の半導体チップＣＨＰ１に対して、さらに、温度センサ回路ＴＳＥＮを備える。図１０（ａ）の半導体チップＣＨＰ２ａは、図３の半導体チップＣＨＰ２に対して、さらに、バスＢＳに結合されるアナログディジタル変換回路ＡＤＣ２を備える。
温度センサ回路ＴＳＥＮは、温度を検出し、温度を表す値を持つ温度モニタ信号ＶＦを出力する。具体的には、温度センサ回路ＴＳＥＮは、図１０（ｂ）に示されるように、定電流源ＩＳｒ２と、ダイオードＤ１と、差動アンプ回路ＤＡＭＰと、ＬＰＦ用抵抗Ｒｆ２とを備える。定電流源ＩＳｒ２は、ダイオードＤ１に定電流を供給する。ダイオードＤ１は、当該定電流の大きさに応じた順方向電圧を生成する。この順方向電圧は、負の温度依存性を持ち、温度が高くなるほど小さくなる。
差動アンプ回路ＤＡＭＰは、当該ダイオードＤ１の順方向電圧を増幅し、当該増幅した電圧を温度モニタ信号ＶＦとして、ＬＰＦ用抵抗Ｒｆ２を介して外部端子ＰＮｔ１へ出力する。ＬＰＦ用抵抗Ｒｆ２は、図３の場合と同様に、ＬＰＦ用コンデンサＣｆ２と共にロウパスフィルタ回路を構成する。その結果、外部端子ＰＮｔ２には、平滑化された温度モニタ信号ＶＦが入力される。アナログディジタル変換回路ＡＤＣ２は、当該外部端子ＰＮｔ２に入力される温度モニタ信号ＶＦ（アナログ信号）をディジタル信号に変換する。なお、温度センサ回路ＴＳＥＮは、温度を表す値を持つ温度モニタ信号ＶＦを出力する何らかの回路であればよく、特に図１０（ｂ）の構成に限定されない。
《半導体装置の検査方法》
図１１は、図１０（ａ）の半導体装置に対する検査工程の一例を示すフロー図である。図１２（ａ）および図１２（ｂ）は、図１１の補足図である。図１１に示すフローは、図５（ａ）に示したフローと比較して、図５（ａ）のステップＳ１０３とステップＳ１０４の間にステップＳ３０１が追加された点と、図５（ａ）のステップＳ１０５が図１１のステップＳ３０２に置き換わった点とが異なっている。
ステップＳ３０１において、検査装置は、各温度下で、温度モニタ端子となる外部端子ＰＮｔ１に出力される温度モニタ信号ＶＦの信号レベル（ここでは電圧ＶＶｎ）を測定する。そして、全温度下での測定が完了したのち（ステップＳ１０４）、検査装置は、各温度毎の電流モニタ信号ＶＩＳの電圧Ｖｎに加えて、ステップＳ３０１で測定した温度モニタ信号ＶＦの信号レベル（電圧ＶＶｎ）を半導体チップＣＨＰ２の記憶回路ＭＥＭに書き込む（ステップＳ３０２）。
図１２（ａ）および図１２（ｂ）を例とすると、記憶回路ＭＥＭには、−４０℃、２５℃、８５℃、１５０℃で測定した電流モニタ信号ＶＩＳの各電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４と、温度モニタ信号ＶＦの各電圧ＶＶ１，ＶＶ２，ＶＶ３，ＶＶ４とが書き込まれる。演算処理回路ＭＰＵは、当該記憶回路ＭＥＭに保持される各電圧Ｖ１〜Ｖ４，ＶＶ１〜ＶＶ４と、アナログディジタル変換回路ＡＤＣ２からのディジタル信号（すなわち外部端子ＰＮｔ２に入力される温度モニタ信号ＶＦ）とに基づきフォルト電流Ｉｆｔの規格範囲ΔＩｆｔを定める。
当該規格範囲ΔＩｆｔを定める際には、様々な方法を用いることができる。例えば、アナログディジタル変換回路ＡＤＣ２によって得られる温度モニタ信号ＶＦの電圧値が、図１２（ｂ）の電圧ＶＶ２と電圧ＶＶ３の間の値であった場合を想定する。この場合、演算処理回路ＭＰＵは、電圧ＶＶ２に対応する電圧Ｖ２を上限値とし、電圧ＶＶ３に対応する電圧Ｖ３を下限値として規格範囲ΔＩｆｔを定めることができる。
または、別の方法として、演算処理回路ＭＰＵは、例えば、記憶回路ＭＥＭの保持情報に基づき、温度モニタ信号ＶＦの電圧ＶＶｎと電流モニタ信号ＶＩＳの電圧Ｖｎとの関係式を定める。当該関係式は、例えば、（電圧ＶＶ１，電圧Ｖ１）の座標と（電圧ＶＶ４，電圧Ｖ４）の座標とを通過する一次関数等に定められる。演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣ２によって得られる温度モニタ信号ＶＦの電圧値を受け、当該電圧値を当該関係式に代入することで判定基準値となる電流モニタ信号ＶＩＳの電圧値を算出する。そして、演算処理回路ＭＰＵは、この算出した判定基準値を中心として、電圧Ｖ１〜電圧Ｖ４の幅よりも十分に狭い幅のマージンを加えることで規格範囲ΔＩｆｔを定める。
このような方法を代表に、温度モニタ信号ＶＦを反映して規格範囲ΔＩｆｔを定める方法を用いることで、規格範囲ΔＩｆｔを、実施の形態１の場合の範囲（例えば図１２（ａ）における電圧Ｖ１〜電圧Ｖ４の範囲）よりも更に狭めることが可能になる。これにより、実施の形態１の場合と比べて、各種異常をより早く検出することが可能になり、その結果として得られる各種効果（例えば、前述した各種部品の破損防止効果やワイヤハーネスの軽量化等）をより顕著に得ることが可能になる。
（実施の形態３）
《電子制御ユニットの構成（応用例）》
図１３は、本発明の実施の形態３による電子制御ユニットにおいて、主要部の概略構成例を示す回路ブロック図である。図１３に示す電子制御ユニットは、図３の構成例と比較して、異常検出回路ＦＤＥＴ２と電流生成回路ＩＧＥＮ２の構成が異なっている。異常検出回路ＦＤＥＴ２は、図３の場合には各種異常のいずれかを検出した場合に共通のフォルトイネーブル信号を出力したが、ここでは、各種異常の種類に応じて異なるフォルトイネーブル信号ＦＥＮ１，ＦＥＮ２を出力する。
電流生成回路ＩＧＥＮ２は、図３の場合には、１系統の定電流源ＩＳ１およびフォルトスイッチＳＷｆ（図１３ではＳＷｆ１）を備えたが、ここでは、更にもう１系統の定電流源ＩＳ２およびフォルトスイッチＳＷｆ２を備える。フォルトスイッチＳＷｆ１は、フォルトイネーブル信号ＦＥＮ１が出力された場合にオンとなり、フォルトスイッチＳＷｆ２は、フォルトイネーブル信号ＦＥＮ２が出力された場合にオンとなる。
これに応じて、電流生成回路ＩＧＥＮ２は、フォルトイネーブル信号ＦＥＮ１が出力された場合には、定電流源ＩＳ１からのフォルト電流Ｉｆｔ１を電流検出用抵抗Ｒｃｓに流し、フォルトイネーブル信号ＦＥＮ２が出力された場合には、定電流源ＩＳ２からのフォルト電流Ｉｆｔ２を電流検出用抵抗Ｒｃｓに流す。すなわち、フォルト電流Ｉｆｔ１は、異常検出回路ＦＤＥＴ２が第１の異常を検出したことを表し、フォルト電流Ｉｆｔ２は、異常検出回路ＦＤＥＴ２が第１の異常とは異なる第２の異常を検出したことを表す。また、フォルト電流Ｉｆｔ１の電流値は、フォルト電流Ｉｆｔ２の電流値とは異なる。
図１４は、図１３における電流生成回路の構成例を示す回路図である。図１３に示す電流生成回路ＩＧＥＮ２は、図４に示した電流生成回路ＩＧＥＮに対して、更に、ｐＭＯＳトランジスタＭＰｆ２およびｎＭＯＳトランジスタＭＮ１ｃを備えた構成となっている。ｎＭＯＳトランジスタＭＮ１ｃは、図１３の定電流源ＩＳ２を構成し、ｐＭＯＳトランジスタＭＰｆ２は、図１３のフォルトスイッチＳＷｆ２を構成する。
ｎＭＯＳトランジスタＭＮ１ｃは、カレントミラー回路ＣＭｎ内のｎＭＯＳトランジスタＭＮ１ａとの間で、ｎＭＯＳトランジスタＭＮ１ｂとは別のカレントミラー回路を構成する。ｐＭＯＳトランジスタＭＰｆ２は、電源電圧ＶＣＣとｎＭＯＳトランジスタＭＮ１ｃのドレインとの間をソース・ドレイン経路とし、フォルトイネーブル信号ＦＥＮ２’によってオン・オフが制御される。また、ここでは、ｐＭＯＳトランジスタＭＰｆ１は、フォルトイネーブル信号ＦＥＮ１によってオン・オフが制御される。
ここで、図１４の例では、図１３におけるフォルト電流Ｉｆｔ１は、ｎＭＯＳトランジスタＭＮ１ｂに流れる電流に相当する。一方、図１３におけるフォルト電流Ｉｆｔ２は、ｎＭＯＳトランジスタＭＮ１ｂに流れる電流と、ｎＭＯＳトランジスタＭＮ１ｃに流れる電流との加算電流に相当する。したがって、図１４の例では、異常検出回路ＦＤＥＴ２は、第１の異常を検出した場合にはフォルトイネーブル信号ＦＥＮ１をアサートし、第２の異常を検出した場合にはフォルトイネーブル信号ＦＥＮ１，ＦＥＮ２’の両方をアサートする。
《演算処理回路による異常判定方法》
図１５は、図１３の電子制御ユニットにおいて、演算処理回路が異常の検出有無を判定する際の処理内容の一例を示す説明図である。まず、図１３における記憶回路ＭＥＭは、実施の形態１の場合と同様にして、半導体装置の検査工程で得られるフォルト電流Ｉｆｔ１，Ｉｆｔ２の各電流値を、それぞれ、別の判定基準値として保持する。演算処理回路ＭＰＵは、当該複数の判定基準値に基づき、互いに重複しない複数の規格範囲を定める。
図１５の例では、演算処理回路ＭＰＵは、フォルト電流Ｉｆｔ１の判定基準値に基づく規格範囲ΔＩｆｔ１と、フォルト電流Ｉｆｔ２の判定基準値に基づく規格範囲ΔＩｆｔ２と、フォルト電流（Ｉｆｔ３とする）の判定基準値に基づく規格範囲ΔＩｆｔ３とを定める。フォルト電流Ｉｆｔ３は、図１３の構成に対して、定電流源およびフォルトスイッチを更にもう１系統加えることで生成される。
例えば、フォルト電流Ｉｆｔ１は、異常検出回路ＦＤＥＴ２（例えば、図１９に示したような過電流検出回路ＯＣＤＥＴ）が過電流を検出したことを表す電流であり、規格範囲ΔＩｆｔ１は、５．０ｍＡ〜５．５ｍＡ等である。フォルト電流Ｉｆｔ２は、異常検出回路ＦＤＥＴ２（例えば、図２０に示したような温度差検出回路ＤＴＤＥＴ）が温度差異常を検出したことを表す電流であり、規格範囲ΔＩｆｔ２は、６．０ｍＡ〜６．５ｍＡ等である。フォルト電流Ｉｆｔ３は、異常検出回路ＦＤＥＴ２（例えば、図２０に示したような過温度検出回路ＯＴＤＥＴ）が過温度を検出したことを表す電流であり、規格範囲ΔＩｆｔ３は、７．０ｍＡ〜７．５ｍＡ等である。
なお、温度差異常とは、前述したように、過温度（すなわち電力供給用トランジスタＱｄの絶対温度が異常）の場合と異なり、電力供給用トランジスタＱｄの絶対温度の上昇速度が異常であることを表す。具体的には、異常検出回路ＦＤＥＴ２は、例えば、半導体チップＣＨＰ１上の電力供給用トランジスタＱｄに搭載した温度センサと、同一半導体チップＣＨＰ１上で電力供給用トランジスタＱｄを除く箇所に搭載した温度センサとの温度差を検出することで、温度差異常を検出する。
演算処理回路ＭＰＵは、アナログディジタル変換回路ＡＤＣからのディジタル信号が表す電流値が各規格範囲ΔＩｆｔ１，ΔＩｆｔ２，ΔＩｆｔ３内のいずれかに含まれるか否かで、異常検出回路ＦＤＥＴ２における異常の検出有無を、その異常の種類を含めて判定する。また、この際には、フォルト電流の電流値が高いほど、異常の検出有無をより早く判定することが可能である。
図１５の例では、例えば、異常検出回路ＦＤＥＴ２による過温度検出を演算処理回路ＭＰＵが認識するのに要する時間は、異常検出回路ＦＤＥＴ２による温度差異常検出を演算処理回路ＭＰＵが認識するのに要する時間よりも短い。したがって、より優先度が高い（例えば、危険リスクが高い）異常を、より電流値が高いフォルト電流に割り当てることが望ましい。これにより、例えば、各種部品の破壊をより確実に防止することが可能になる。
以上、本実施の形態３の電子制御ユニットを用いることで、１個の外部端子（電流モニタ端子）ＰＮｍ１で、複数の異常に加えてその種類を演算処理回路ＭＰＵに認識させることが可能になる。演算処理回路ＭＰＵは、例えば、異常の種類に応じて保護動作の動作内容を変えることができる。アナログディジタル変換回路ＡＤＣの入力レンジが限られる中でのこのような多重化は、実施の形態１等で述べたように、各規格範囲の幅を大幅に狭められることによって可能となる。なお、実施の形態２の場合のような温度の情報を組み合わせれば、各規格範囲の幅を更に狭めることができ、更なる多重化等も実現可能になる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
例えば、前述した各実施の形態では、検査装置を用いて電流モニタ信号ＶＩＳや温度モニタ信号ＶＦの測定と記憶回路ＭＥＭへの書き込みを行ったが、場合によっては、半導体チップＣＨＰ２にテスト回路を実装し、半導体チップＣＨＰ２自身が電流モニタ信号ＶＩＳや温度モニタ信号ＶＦの測定と記憶回路ＭＥＭへの書き込みを行ってもよい。具体的には、例えば、半導体チップＣＨＰ２の記憶回路ＭＥＭに予めテストプログラムを実装し、図５（ａ）のステップＳ１０３およびステップＳ１０５において、検査装置は、演算処理回路ＭＰＵに所定の命令を発行し、当該テストプログラムを実行させる。演算処理回路ＭＰＵは、当該テストプログラムに基づいて、アナログディジタル変換回路ＡＤＣで測定した電流モニタ信号ＶＩＳのディジタル信号等を記憶回路ＭＥＭに書き込む。
ＥＣＵ 電子制御ユニット
ＢＡＴ バッテリ
ＷＨ ワイヤハーネス
ＳＩＰ 半導体装置
ＣＨＰ１，ＣＨＰ２ 半導体チップ
ＩＧＥＮ 電流生成回路
Ｑｄ 電力供給用トランジスタ
Ｒｃｓ 電流検出用抵抗
ＦＤＥＴ 異常検出回路
ＤＲＶ ドライバ回路
ＩＬｓ センス電流
Ｉｆｔ フォルト電流
ＶＩＳ 電流モニタ信号
Ｑｃｓ センス用トランジスタ
ＳＥＮ センスイネーブル信号
ＦＥＮ フォルトイネーブル信号
ＭＥＭ 記憶回路
ＭＰＵ 演算処理回路
ＡＤＣ アナログディジタル変換回路
ＴＳＥＮ 温度センサ回路
ＶＦ 温度モニタ信号
ＣＮ コネクタ
ＰＣＢ 配線基板

Claims (18)

  1. １個のパッケージに搭載される第１の半導体チップおよび第２の半導体チップと、負荷駆動端子とを備える半導体装置であって、
    前記第１の半導体チップは、
    前記負荷駆動端子を介して負荷に電力を供給する電力供給用トランジスタと、
    前記電力供給用トランジスタを駆動するドライバ回路と、
    第１の端子と、
    前記第１の端子に結合され、流れる電流に応じた電圧を前記第１の端子に出力する電流検出用抵抗と、
    異常を検出する異常検出回路と、
    前記負荷駆動端子に流れる電流を反映したセンス電流と、前記異常検出回路が前記異常を検出したことを表すフォルト電流とを生成し、前記異常の検出有無に応じて前記センス電流か前記フォルト電流の一方を前記電流検出用抵抗に流す電流生成回路と、
    を有し、
    前記第２の半導体チップは、
    前記第１の端子に結合するための第２の端子と、
    前記第２の端子に入力されるアナログ信号を第１のディジタル信号に変換する第１のアナログディジタル変換回路と、
    前記半導体装置の検査工程で得られる前記フォルト電流の電流値を判定基準値として保持する記憶回路と、
    前記判定基準値に基づき規格範囲を定め、前記第１のディジタル信号が表す電流値が前記規格範囲内に含まれるか否かで前記異常検出回路における前記異常の検出有無を判定する演算処理回路と、
    を有する、
    半導体装置。
  2. 請求項１記載の半導体装置において、
    前記記憶回路は、第１の温度での前記判定基準値である第１の判定基準値と、第１の温度と異なる第２の温度での前記判定基準値である第２の判定基準値とを保持し、
    前記演算処理回路は、前記第１の判定基準値と前記第２の判定基準値の間の範囲を前記規格範囲として定める、
    半導体装置。
  3. 請求項２記載の半導体装置において、
    前記演算処理回路は、前記第１のディジタル信号が表す電流値が前記規格範囲内に所定の期間継続して含まれるか否かで前記異常の検出有無を判定する、
    半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第１の半導体チップは、さらに、
    温度を検出する温度センサ回路と、
    前記温度センサ回路からの温度モニタ信号を出力する第３の端子と、
    を有し、
    前記第２の半導体チップは、さらに、
    前記第３の端子に結合するための第４の端子と、
    前記第４の端子に入力されるアナログ信号を第２のディジタル信号に変換する第２のアナログディジタル変換回路と、
    を有し、
    前記記憶回路は、さらに、前記半導体装置の検査工程で得られる、前記第１の温度での前記温度モニタ信号のレベルを表す第１の信号レベルと、前記第２の温度での前記温度モニタ信号のレベルを表す第２の信号レベルとを保持し、
    前記演算処理回路は、前記第２のディジタル信号と、前記記憶回路に保持される前記第１の判定基準値、前記第１の信号レベル、前記第２の判定基準値および前記第２の信号レベルとに基づき前記規格範囲を定める、
    半導体装置。
  5. 請求項１記載の半導体装置において、
    前記負荷には、電力供給が開始された初期段階で突入電流が流れ、
    前記演算処理回路は、前記初期段階で前記異常の検出有無を判定する、
    半導体装置。
  6. 請求項５記載の半導体装置において、
    前記電流生成回路は、前記異常検出回路が第１の異常を検出したことを表す第１のフォルト電流と、前記第１の異常とは異なる種類の第２の異常を検出したことを表し、前記第１のフォルト電流とは電流値が異なる第２のフォルト電流とを生成し、前記異常の種類に応じて前記第１のフォルト電流か前記第２のフォルト電流を前記電流検出用抵抗に流し、
    前記記憶回路は、前記半導体装置の検査工程で得られる前記第１のフォルト電流の電流値と前記第２のフォルト電流の電流値とを、それぞれ、第１の異常の判定基準値および第２の異常の判定基準値として保持し、
    前記演算処理回路は、前記第１の異常の判定基準値に基づく第１の規格範囲と、前記第２の異常の判定基準値に基づく第２の規格範囲とを定め、前記第１のディジタル信号が表す電流値が前記第１の規格範囲内または前記第２の規格範囲内に含まれるか否かで前記異常検出回路における前記第１の異常または前記第２の異常の検出有無を判定する、
    半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第１の異常は、前記第２の異常よりも優先度が高く、
    前記電流生成回路が生成する前記第１のフォルト電流は、前記第２のフォルト電流よりも大きい、
    半導体装置。
  8. １個のパッケージで構成される半導体装置と前記半導体装置に結合されるコネクタとを搭載した配線基板を備える電子制御ユニットであって、
    前記半導体装置は、前記１個のパッケージに搭載される第１の半導体チップおよび第２の半導体チップと、負荷駆動端子とを備え、
    前記コネクタは、前記負荷駆動端子に前記配線基板上の配線を介して結合され、負荷に電力を供給する負荷駆動用のコネクタ端子を備え、
    前記第１の半導体チップは、
    前記負荷駆動端子および前記負荷駆動用のコネクタ端子を介して前記負荷に電力を供給する電力供給用トランジスタと、
    前記電力供給用トランジスタを駆動するドライバ回路と、
    第１の端子と、
    前記第１の端子に結合され、流れる電流に応じた電圧を前記第１の端子に出力する電流検出用抵抗と、
    異常を検出する異常検出回路と、
    前記負荷駆動端子に流れる電流を反映したセンス電流と、前記異常検出回路が前記異常を検出したことを表すフォルト電流とを生成し、前記異常の検出有無に応じて前記センス電流か前記フォルト電流の一方を前記電流検出用抵抗に流す電流生成回路と、
    を有し、
    前記第２の半導体チップは、
    前記第１の端子に結合するための第２の端子と、
    前記第２の端子に入力されるアナログ信号を第１のディジタル信号に変換する第１のアナログディジタル変換回路と、
    前記半導体装置の検査工程で得られる前記フォルト電流の電流値を判定基準値として保持する記憶回路と、
    前記判定基準値に基づき規格範囲を定め、前記第１のディジタル信号が表す電流値が前記規格範囲内に含まれるか否かで前記異常検出回路における前記異常の検出有無を判定する演算処理回路と、
    を有する、
    電子制御ユニット。
  9. 請求項８記載の電子制御ユニットにおいて、
    前記記憶回路は、第１の温度での前記判定基準値である第１の判定基準値と、第１の温度と異なる第２の温度での前記判定基準値である第２の判定基準値とを保持し、
    前記演算処理回路は、前記第１の判定基準値と前記第２の判定基準値の間の範囲を前記規格範囲として定める、
    電子制御ユニット。
  10. 請求項９記載の電子制御ユニットにおいて、
    前記第１の半導体チップは、さらに、
    温度を検出する温度センサ回路と、
    前記温度センサ回路からの温度モニタ信号を出力する第３の端子と、
    を有し、
    前記第２の半導体チップは、さらに、
    前記第３の端子に結合するための第４の端子と、
    前記第４の端子に入力されるアナログ信号を第２のディジタル信号に変換する第２のアナログディジタル変換回路と、
    を有し、
    前記記憶回路は、さらに、前記半導体装置の検査工程で得られる、前記第１の温度での前記温度モニタ信号のレベルを表す第１の信号レベルと、前記第２の温度での前記温度モニタ信号のレベルを表す第２の信号レベルとを保持し、
    前記演算処理回路は、前記第２のディジタル信号と、前記記憶回路に保持される前記第１の判定基準値、前記第１の信号レベル、前記第２の判定基準値および前記第２の信号レベルとに基づき前記規格範囲を定める、
    電子制御ユニット。
  11. 請求項８記載の電子制御ユニットにおいて、
    前記負荷には、電力供給が開始された初期段階で突入電流が流れ、
    前記演算処理回路は、前記初期段階で前記異常の検出有無を判定する、
    電子制御ユニット。
  12. 請求項１１記載の電子制御ユニットにおいて、
    前記電流生成回路は、前記異常検出回路が第１の異常を検出したことを表す第１のフォルト電流と、前記第１の異常とは異なる種類の第２の異常を検出したことを表し、前記第１のフォルト電流とは電流値が異なる第２のフォルト電流とを生成し、前記異常の種類に応じて前記第１のフォルト電流か前記第２のフォルト電流を前記電流検出用抵抗に流し、
    前記記憶回路は、前記半導体装置の検査工程で得られる前記第１のフォルト電流の電流値と前記第２のフォルト電流の電流値とを、それぞれ、第１の異常の判定基準値および第２の異常の判定基準値として保持し、
    前記演算処理回路は、前記第１の異常の判定基準値に基づく第１の規格範囲と、前記第２の異常の判定基準値に基づく第２の規格範囲とを定め、前記第１のディジタル信号が表す電流値が前記第１の規格範囲内または前記第２の規格範囲内に含まれるか否かで前記異常検出回路における前記第１の異常または前記第２の異常の検出有無を判定する、
    電子制御ユニット。
  13. 電源を生成するバッテリと、
    負荷と、
    前記バッテリに第１のワイヤハーネスを介して結合され、前記負荷に第２のワイヤハーネスを介して結合される電子制御ユニットと、
    を有する車両装置であって、
    前記電子制御ユニットは、１個のパッケージで構成される半導体装置と前記半導体装置に結合されるコネクタとを搭載した配線基板を備え、
    前記半導体装置は、前記１個のパッケージに搭載される第１の半導体チップおよび第２の半導体チップと、負荷駆動端子とを備え、
    前記コネクタは、前記第１のワイヤハーネスに結合される電源用のコネクタ端子と、前記負荷駆動端子に前記配線基板上の配線を介して結合され、前記負荷に前記第２のワイヤハーネスを介して電力を供給する負荷駆動用のコネクタ端子とを備え、
    前記第１の半導体チップは、
    前記負荷駆動端子および前記負荷駆動用のコネクタ端子を介して前記負荷に電力を供給する電力供給用トランジスタと、
    前記電力供給用トランジスタを駆動するドライバ回路と、
    第１の端子と、
    前記第１の端子に結合され、流れる電流に応じた電圧を前記第１の端子に出力する電流検出用抵抗と、
    異常を検出する異常検出回路と、
    前記負荷駆動端子に流れる電流を反映したセンス電流と、前記異常検出回路が前記異常を検出したことを表すフォルト電流とを生成し、前記異常の検出有無に応じて前記センス電流か前記フォルト電流の一方を前記電流検出用抵抗に流す電流生成回路と、
    を有し、
    前記第２の半導体チップは、
    前記第１の端子に結合するための第２の端子と、
    前記第２の端子に入力されるアナログ信号を第１のディジタル信号に変換する第１のアナログディジタル変換回路と、
    前記半導体装置の検査工程で得られる前記フォルト電流の電流値を判定基準値として保持する記憶回路と、
    前記判定基準値に基づき規格範囲を定め、前記第１のディジタル信号が表す電流値が前記規格範囲内に含まれるか否かで前記異常検出回路における前記異常の検出有無を判定する演算処理回路と、
    を有する、
    車両装置。
  14. 請求項１３記載の車両装置において、
    前記記憶回路は、第１の温度での前記判定基準値である第１の判定基準値と、第１の温度と異なる第２の温度での前記判定基準値である第２の判定基準値とを保持し、
    前記演算処理回路は、前記第１の判定基準値と前記第２の判定基準値の間の範囲を前記規格範囲として定める、
    車両装置。
  15. 請求項１４記載の車両装置において、
    前記第１の半導体チップは、さらに、
    温度を検出する温度センサ回路と、
    前記温度センサ回路からの温度モニタ信号を出力する第３の端子と、
    を有し、
    前記第２の半導体チップは、さらに、
    前記第３の端子に結合するための第４の端子と、
    前記第４の端子に入力されるアナログ信号を第２のディジタル信号に変換する第２のアナログディジタル変換回路と、
    を有し、
    前記記憶回路は、さらに、前記半導体装置の検査工程で得られる、前記第１の温度での前記温度モニタ信号のレベルを表す第１の信号レベルと、前記第２の温度での前記温度モニタ信号のレベルを表す第２の信号レベルとを保持し、
    前記演算処理回路は、前記第２のディジタル信号と、前記記憶回路に保持される前記第１の判定基準値、前記第１の信号レベル、前記第２の判定基準値および前記第２の信号レベルとに基づき前記規格範囲を定める、
    車両装置。
  16. 請求項１３記載の車両装置において、
    前記負荷には、電力供給が開始された初期段階で突入電流が流れ、
    前記演算処理回路は、前記初期段階で前記異常の検出有無を判定する、
    車両装置。
  17. 請求項１６記載の車両装置において、
    前記第２のワイヤハーネスは、前記記憶回路に保持される前記判定基準値を反映した径を有する、
    車両装置。
  18. 請求項１６記載の車両装置において、
    前記電流生成回路は、前記異常検出回路が第１の異常を検出したことを表す第１のフォルト電流と、前記第１の異常とは異なる種類の第２の異常を検出したことを表し、前記第１のフォルト電流とは電流値が異なる第２のフォルト電流とを生成し、前記異常の種類に応じて前記第１のフォルト電流か前記第２のフォルト電流を前記電流検出用抵抗に流し、
    前記記憶回路は、前記半導体装置の検査工程で得られる前記第１のフォルト電流の電流値と前記第２のフォルト電流の電流値とを、それぞれ、第１の異常の判定基準値および第２の異常の判定基準値として保持し、
    前記演算処理回路は、前記第１の異常の判定基準値に基づく第１の規格範囲と、前記第２の異常の判定基準値に基づく第２の規格範囲とを定め、前記第１のディジタル信号が表す電流値が前記第１の規格範囲内または前記第２の規格範囲内に含まれるか否かで前記異常検出回路における前記第１の異常または前記第２の異常の検出有無を判定する、
    車両装置。
JP2016178867A 2015-12-24 2016-09-13 半導体装置、電子制御ユニットおよび車両装置 Active JP6655510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/366,985 US10859624B2 (en) 2015-12-24 2016-12-01 Semiconductor device, electronic control unit and vehicle apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015251536 2015-12-24
JP2015251536 2015-12-24

Publications (2)

Publication Number Publication Date
JP2017120250A JP2017120250A (ja) 2017-07-06
JP6655510B2 true JP6655510B2 (ja) 2020-02-26

Family

ID=59271920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016178867A Active JP6655510B2 (ja) 2015-12-24 2016-09-13 半導体装置、電子制御ユニットおよび車両装置

Country Status (1)

Country Link
JP (1) JP6655510B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6970135B2 (ja) * 2019-03-28 2021-11-24 矢崎総業株式会社 ワイヤハーネス、及び、安全管理システム

Also Published As

Publication number Publication date
JP2017120250A (ja) 2017-07-06

Similar Documents

Publication Publication Date Title
US10859624B2 (en) Semiconductor device, electronic control unit and vehicle apparatus
JP5323451B2 (ja) 電源供給装置及び電源供給方法
JP4575333B2 (ja) 熱感知システム
JP5189929B2 (ja) 半導体スイッチ制御装置
US10222403B2 (en) Current detection method of semiconductor device and semiconductor device
US9042069B2 (en) Power supply controller
JP4579293B2 (ja) 電力供給制御装置
JP4755197B2 (ja) 電力供給制御装置
CN112882525B (zh) 稳压器用半导体集成电路、车载用电子设备
JPWO2006129548A1 (ja) 電力供給制御装置及び半導体装置
TW201251321A (en) High side switch circuit, interface circuit and electronic device
JP2019009633A (ja) 半導体装置および電子制御ユニット
JP6707054B2 (ja) 過電流保護装置及び車両用電子制御ユニット
US20180321287A1 (en) Using PCB Temperature Compensation Trace To Perform DCR Current Sensing In Power Supply Circuitry
TW201721832A (zh) 具熱感測功能的功率金氧半電晶體晶粒以及積體電路
JP6655510B2 (ja) 半導体装置、電子制御ユニットおよび車両装置
KR20160108214A (ko) 전자 장치
JP5225785B2 (ja) 過電流保護回路及びこれを用いた電源装置
JP6696334B2 (ja) 点火装置
JP5499792B2 (ja) センサ用出力集積回路およびセンサ装置
JP6658269B2 (ja) 過電流検出回路
JP5309637B2 (ja) 充電制御用半導体集積回路
JP2000329799A (ja) 過電流検出回路および電線保護回路
JP4651100B2 (ja) 電力供給制御装置
WO2020003930A1 (ja) 車載用の温度検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6655510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150