JP2000329799A - 過電流検出回路および電線保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 複数の素線が被覆されて形成された電線に流
れる電流が、その１本の素線とアースとの短絡により被
覆の劣化を引き起こすレベルの電流に対応する電流であ
るか否かを適正に判定する。 【解決手段】 電源部１とアースとの間にシャント抵抗
２、ＦＥＴ３、ランプ４が直列に接続されてなる。電線
７は、複数の素線が被覆されてなる。電流検出回路１０
は、シャント抵抗２に流れる負荷電流I_Lに対応する出力
電圧V_OUTを出力部１０ａから出力する。電圧発生回路２
０は電源電圧V_Bの１次関数電圧V_Oを出力部２０ａから出
力する。コンパレータ３０の非反転入力端子は遅延回路
１１を介して出力部１０ａに、反転入力端子は出力部２
０ａに、出力端子はトランジスタ４０のベースに接続さ
れ、トランジスタ４０のコレクタはＦＥＴ３のゲートに
接続され、エミッタは接地されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の素線が被覆
されて形成された電線により電源部と負荷とを接続し、
上記電線を介して電源部から負荷への電流供給を行う電
流供給回路での過電流を検出する過電流検出回路および
この過電流検出回路を備えた電線保護回路に関するもの
である。

【０００２】

【従来の技術】各種電装品において、ＦＥＴ、ＩＧＢＴ
等の半導体デバイスが採用されるケースが増えている。
半導体デバイス使用のメリットとして、 (1) リレーのような機械的接点がないため、信頼性が高
い (2) 接点接触時のカチカチ音や、ノイズがない (3) 高速スイッチングを活かした電力制御が可能 (4) リレーやスイッチと比べて小型化が可能 などが挙げられる。そして、最近では、半導体デバイス
自身に流れる電流レベルやその電流によって生じる温度
上昇を検出し、過電流であると判定すると自らが劣化す
る前に電流回路を遮断して自己の保護を図るようにした
自己保護機能を有する集積回路が実用化されている。

【０００３】

【発明が解決しようとする課題】ところが、上記従来の
自己保護機能を有する集積回路が過電流であると判定す
るのは、当該半導体デバイス自身に劣化・破壊のおそれ
があるレベルの電流が流れたときであった。これに対し
て、従来、例えば、自動車の衝突事故などの際に、複数
の素線が被覆されて形成された電線の１本の素線が車体
の金属部分と短絡した場合に、その１本の素線に流れる
短絡電流が、その素線が接触している電線の被覆の劣化
を生じさせるものであるか否かを判定するようなもの
は、未だ実用化されていない。

【０００４】これは、半導体デバイス自身が保護対象の
場合には、当該半導体デバイスに流れる電流を検出する
ことによってその電流が半導体デバイスの劣化を引き起
こすレベルであるか否かを判定することは容易である
が、１本の素線に流れる短絡電流を直接検出する手段が
なく、その短絡電流が被覆の劣化を引き起こすレベルに
あるか否かを判定することは困難であったためである。

【０００５】本発明は、上記問題を解決するもので、複
数の素線が被覆されて形成された電線に流れる電流が、
その１本の素線とアースとの短絡により被覆の劣化を引
き起こすレベルの電流に対応する電流であるか否かを適
正に判定することが可能な過電流検出回路を提供するこ
とを目的とする。

【０００６】また、本発明は、上記過電流検出回路を用
いて上記電線を好適に保護することが可能な電線保護回
路を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、複数の素線が
被覆されて形成された電線により電源部と負荷とを接続
し、上記電線を介して電源部から負荷への電流供給を行
う電流供給回路での過電流を検出する回路であって、上
記電線に介設された電流検出抵抗を有し、この電流検出
抵抗に流れる負荷電流に対応する対応電圧を第１出力部
から出力する電流検出回路と、上記電源部から電源ライ
ンに出力される電源電圧の関数に相当する電圧である関
数電圧を発生させて第２出力部から出力する電圧発生回
路と、上記対応電圧と上記関数電圧とを比較して上記関
数電圧より上記対応電圧が大きいときに過電流判定信号
を出力する過電流判定手段とを備え、上記電圧発生回路
は、上記関数電圧として、上記電線を形成する１本の素
線が上記電流検出抵抗と上記負荷との間でアースに短絡
することにより上記電流検出抵抗に劣化電流が流れた状
態で上記電流検出回路の上記第１出力部から出力される
電圧とほぼ同等レベルの電圧を発生させるもので、上記
劣化電流は、短絡した上記１本の素線に流れる電流であ
って当該１本の素線に接触している上記電線の被覆の劣
化を引き起こす最低レベルの電流である第１電流と、こ
のとき上記負荷に流れる電流である第２電流との和であ
る。

【０００８】この構成によれば、複数の素線が被覆され
て形成された電線により電源部と負荷とが接続され、こ
の電線を介して電源部から負荷への電流供給が行われ
る。上記電線には電流検出抵抗が介設されており、この
電流検出抵抗に流れる負荷電流に対応する対応電圧が第
１出力部から出力される。一方、電源部から電源ライン
に出力される電源電圧の関数に相当する電圧である関数
電圧が発生されて第２出力部から出力される。

【０００９】上記関数電圧として、上記電線を形成する
１本の素線が電流検出抵抗と負荷との間でアースに短絡
することにより電流検出抵抗に劣化電流が流れた状態で
電流検出回路の第１出力部から出力される電圧とほぼ同
等レベルの電圧が発生され、上記劣化電流は、短絡した
１本の素線に流れる電流であって当該１本の素線に接触
している電線の被覆の劣化を引き起こす最低レベルの電
流である第１電流と、このとき負荷に流れる電流である
第２電流との和であることにより、電流検出抵抗と負荷
との間における１本の素線の短絡による上記劣化電流を
的確に検出することが可能になる。

【００１０】また、上記第２電流は、上記負荷への印加
電圧が上記電源電圧の定格電圧であるときに上記負荷に
流れる定格電流を用いて表わされた、上記負荷への印加
電圧と上記負荷に流れる電流との関係である負荷電流電
圧特性に基づいて求められたものであるとしてもよい。

【００１１】この構成によれば、負荷への印加電圧が電
源電圧の定格電圧であるときに負荷に流れる定格電流を
用いて表わされた、負荷への印加電圧と負荷に流れる電
流との関係である負荷電流電圧特性に基づいて、負荷に
流れる第２電流が求められることにより、第２電流、ひ
いては劣化電流が精度良く求められ、これによって過電
流の判定が適正に行われることとなる。

【００１２】また、上記負荷はランプで、上記第２電流
は上記負荷電流電圧特性を表わす下記式に基づいて求め
られたものであるとしてもよい。 I＝K・(V／12)^0.55 ここで、I(Ａ)はランプに流れる電流、K(Ａ)はランプへ
の印加電圧が定格電圧12(Ｖ)のときのランプの定格電
流、V(Ｖ)はランプへの印加電圧である。

【００１３】この構成によれば、ランプの負荷電流電圧
特性に基づいて第２電流が精度良く求められ、これによ
って過電流の判定が適正に行われることとなる。

【００１４】また、上記電圧発生回路は、上記関数電圧
として、上記電源電圧の１次関数に相当する電圧である
１次関数電圧を発生させるものであるとしてもよい。こ
の構成によれば、電圧発生回路は、関数電圧として１次
関数電圧を発生させるものであることにより、電圧発生
回路を容易に構成することができる。

【００１５】また、上記電圧発生回路は、上記関数電圧
として、上記電源電圧の１次関数に相当する電圧である
１次関数電圧を発生させるもので、上記１次関数は、上
記負荷への印加電圧と上記負荷に流れる電流との関係を
近似した関係から求めたものであるとしてもよい。この
構成によれば、電圧発生回路は、関数電圧として、負荷
への印加電圧と負荷に流れる電流との関係を近似した関
係から求めた１次関数電圧を発生させるものであること
により、電圧発生回路を容易に構成することができる。

【００１６】また、上記電圧発生回路は、上記電源電圧
に基づいて所定レベルの基準電圧を生成する基準電圧生
成回路と、複数のトランジスタおよび複数の抵抗を有
し、上記基準電圧を増幅して得られる増幅基準電圧を第
３出力部から出力する電圧増幅回路と、上記増幅基準電
圧と上記電源電圧とから上記１次関数電圧を生成する１
次関数電圧生成回路とを備えたもので、上記基準電圧生
成回路は、バンドギャップリファレンス回路により構成
されたもので、上記１次関数電圧生成回路は、ＮＰＮト
ランジスタからなる第１トランジスタと、ＮＰＮトラン
ジスタからなる第２トランジスタと、ＰＮＰトランジス
タからなり、ベース−エミッタ間電圧が上記第１トラン
ジスタにほぼ等しい第３トランジスタと、第１抵抗と、
第２抵抗とから構成され、上記第１トランジスタのベー
スは上記第３出力部に接続され、当該第１トランジスタ
のコレクタは上記電源ラインに接続され、当該第１トラ
ンジスタのエミッタは上記第２トランジスタのコレクタ
及び上記第３トランジスタのベースに接続されており、
上記第２トランジスタのベースには所定のバイアス電圧
が印加され、当該第２トランジスタのエミッタは接地さ
れており、上記第３トランジスタのコレクタは接地さ
れ、当該第３トランジスタのエミッタは上記第１抵抗及
び上記第２抵抗からなる直列回路を介して上記電源ライ
ンに接続されており、上記第１抵抗及び上記第２抵抗の
接続点を上記第２出力部とするものであり、上記１次関
数電圧は、上記電源電圧と、上記基準電圧と、上記電圧
増幅回路における増幅率と、上記第１抵抗及び上記第２
抵抗の抵抗比とから表わされるものであるとしてもよ
い。

【００１７】この構成によれば、基準電圧生成回路によ
り、電源部から電源ラインに出力される電源電圧から所
定レベルの基準電圧が生成され、電圧増幅回路により、
基準電圧を増幅した増幅基準電圧が第３出力部から出力
される。ここで、基準電圧生成回路をバンドギャップリ
ファレンス回路により構成しているので、電源電圧変動
や温度変動の依存性が少ない基準電圧を得ることが可能
になる。また、電圧増幅回路により基準電圧を増幅して
いるので、原理上、低レベルの基準電圧しか生成できな
いバンドギャップリファレンス回路を用いることが可能
になる。

【００１８】１次関数電圧生成回路において、第２トラ
ンジスタのベースには所定のバイアス電圧が印加されて
いるので、第２トランジスタは定電流源として機能し、
これによって第３トランジスタのベース電位は、第１ト
ランジスタのベース電位から第１トランジスタのベース
−エミッタ間電圧だけ降下した電位になる。また、第３
トランジスタのエミッタ電位は、第３トランジスタのベ
ース電位から、第３トランジスタのベース−エミッタ間
電圧だけ上昇した電位になる。

【００１９】従って、第１トランジスタと第３トランジ
スタのベース−エミッタ間電圧が互いに等しければ、第
３トランジスタのエミッタ電位は、第１トランジスタの
ベース電位に等しくなる。一方、第１トランジスタのベ
ースは電圧増幅回路の出力部に接続されているので、第
３トランジスタのエミッタ電位は、増幅基準電圧に等し
くなる。

【００２０】また、第３トランジスタのエミッタと電源
ラインとの間に、第１抵抗及び第２抵抗からなる直列回
路が接続されているので、増幅基準電圧と電源電圧との
差が第１抵抗および第２抵抗によって分割されることと
なり、第１抵抗及び第２抵抗の接続点である第２出力部
に電源電圧の１次関数電圧が生成される。ここで、上記
１次関数電圧は、上記電源電圧と、上記基準電圧と、上
記電圧増幅回路における増幅率と、上記第１抵抗及び上
記第２抵抗の抵抗比とから表わされるものであることに
より、簡素な回路構成によって、劣化電流に対応する１
次関数電圧の生成が可能になる。

【００２１】なお、第１、第２、第３トランジスタは、
電圧フォロアとして機能し、第３トランジスタのエミッ
タ電位は、電源ラインから第２抵抗および第１抵抗を介
して第３トランジスタのエミッタに流入する電流に影響
されない。これによって、第３トランジスタのエミッタ
に生成される増幅基準電圧が精度良く一定レベルに保持
される。

【００２２】また、上記電流検出回路は、上記電流検出
抵抗の抵抗値の所定倍率である第１抵抗値を有する第３
抵抗と、第２抵抗値を有する第４抵抗と、ＰＮＰトラン
ジスタからなる第４トランジスタ及び第５トランジスタ
と、ＮＰＮトランジスタからなる第６トランジスタ及び
第７トランジスタとを備え、上記第４トランジスタと上
記第５トランジスタのベース−エミッタ間電圧は互いに
ほぼ等しく構成され、上記第６トランジスタと上記第７
トランジスタのベース−エミッタ間電圧は互いにほぼ等
しく構成されており、上記第４トランジスタのエミッタ
は、上記第３抵抗を介して上記電流検出抵抗の電源部側
に接続され、上記第４トランジスタのベースは、上記第
５トランジスタのベースに接続され、上記第４トランジ
スタのコレクタは、上記第６トランジスタのコレクタに
接続され、上記第５トランジスタのエミッタは、上記電
流検出抵抗の負荷側に接続され、上記第５トランジスタ
のコレクタは、当該第５トランジスタのベース及び上記
第７トランジスタのコレクタに接続され、上記第６トラ
ンジスタのベースは、当該第６トランジスタのコレクタ
及び上記第７トランジスタのベースに接続され、上記第
６トランジスタのエミッタは、上記第４抵抗を介して接
地され、上記第７トランジスタのエミッタとアースとの
間の抵抗値は、上記第２抵抗値に等しくなるように構成
されており、上記第６トランジスタのエミッタおよび上
記第７トランジスタのエミッタの少なくとも一方を上記
第１出力部とするものであるとしてもよい。

【００２３】この構成によれば、第４トランジスタと第
５トランジスタのベース−エミッタ間電圧が互いにほぼ
等しいので、電流検出抵抗の電源部側と第４トランジス
タのベースとの電位差から、第４トランジスタのエミッ
タ電流と第５トランジスタのエミッタ電流と電流検出抵
抗に流れる負荷電流と所定倍率の以上４つの値の関係が
得られる。これを第１の関係とする。

【００２４】また、第６トランジスタと第７トランジス
タとは、いわゆるカレントミラー回路を構成し、第６ト
ランジスタと第７トランジスタのベース−エミッタ間電
圧が互いにほぼ等しく、かつ、第６トランジスタのエミ
ッタとアースとの間の抵抗値と第７トランジスタのエミ
ッタとアースとの間の抵抗値とは同一の第２抵抗値であ
るので、第６トランジスタのコレクタ電流と第７トラン
ジスタのコレクタ電流とは等しくなる。これを第２の関
係とする。

【００２５】一方、一般にトランジスタのh_FE＝(コレク
タ電流)／(ベース電流)は十分大きいので、各トランジ
スタのエミッタ電流とコレクタ電流とは等しいとみなせ
る。従って、第６トランジスタのコレクタ電流と、第４
トランジスタのコレクタ電流と、第４トランジスタのエ
ミッタ電流とは互いに等しい。これを第３の関係とす
る。また、第７トランジスタのコレクタ電流と、第５ト
ランジスタのコレクタ電流と、第５トランジスタのエミ
ッタ電流とは互いに等しい。これを第４の関係とする。
また、第６トランジスタのコレクタ電流と、当該第６ト
ランジスタのエミッタ電流とは互いに等しく、第７トラ
ンジスタのコレクタ電流と、当該第７トランジスタのエ
ミッタ電流とは互いに等しい。これらを第５の関係とす
る。

【００２６】第２の関係、第３の関係及び第４の関係よ
り、第４トランジスタのエミッタ電流と第５トランジス
タのエミッタ電流とが互いに等しいことになる。また、
第３の関係及び第５の関係より、第４トランジスタのエ
ミッタ電流と第６トランジスタのエミッタ電流とが互い
に等しく、第５トランジスタのエミッタ電流と第７トラ
ンジスタのエミッタ電流とが互いに等しいことになる。

【００２７】従って、第６トランジスタのエミッタ及び
第７トランジスタのエミッタの少なくとも一方である第
１出力部の電圧が検出されると、第２抵抗値から第４ト
ランジスタのエミッタ電流を求めることが可能になり、
これによって、第１の関係を構成する４つの値のうちで
負荷電流を除く３つの値が既知となるので、負荷電流を
求めることが可能になる。このとき、第１の関係〜第５
の関係が高精度で成立していることから、第１出力部の
電圧が、負荷電流に精度良く比例した電圧となる。

【００２８】また、上記電源部は、車載バッテリからな
るものであるとしてもよい。

【００２９】また、上記電流検出回路および上記電圧発
生回路は、半導体ウェハ上に形成された集積回路により
構成してもよい。

【００３０】例えば、１次関数電圧の精度は、第１抵抗
と第２抵抗との抵抗比に依存するとともに、第１トラン
ジスタと第３トランジスタのベース−エミッタ間電圧の
等しい度合いに依存するが、各トランジスタおよび各抵
抗が半導体ウェハ上に形成された集積回路により構成さ
れているので、抵抗やトランジスタの相対的な特性が精
度良く一致するものが容易に得られる。すなわち、抵抗
値の比率やベース−エミッタ間電圧を高精度で等しくす
ることが容易に可能になる。これによって、電源電圧の
１次関数電圧が精度良く得られることとなる。

【００３１】また、例えば、第４トランジスタと第５ト
ランジスタとを隣接して形成し、第６トランジスタと第
７トランジスタとを隣接して形成することにより、ベー
ス−エミッタ間電圧などの特性を精度良く一致させるこ
とが可能になり、これによって、第４トランジスタのエ
ミッタ電流が負荷電流に更に精度良く比例したものとさ
れ、負荷電流と第１出力部の電圧とを更に高精度に比例
したものにすることが可能になる。

【００３２】また、本発明は、請求項１〜９のいずれか
に記載の過電流検出回路と、上記過電流判定信号が出力
されると、上記電線に流れる電流を遮断する回路遮断手
段とを備えたものである。

【００３３】この構成によれば、過電流判定信号が出力
されると、電線に流れる電流が遮断されることにより、
電線の被覆が好適に保護されることとなる。

【００３４】

【発明の実施の形態】図１は本発明に係る電線保護回路
が適用される自動車の電流供給回路を示す回路図であ
る。この電流供給回路は、電源部(車載バッテリ)１とア
ースとの間に、シャント抵抗２、ＦＥＴ３およびランプ
(負荷)４が直列に接続されてなり、スイッチ５がオンに
されると、チャージポンプ回路６が動作してＦＥＴ３の
ゲートに駆動電圧が印加されてＦＥＴ３がオンにされ、
電流が電源部１からランプ４に供給されて、ランプ４が
点灯するようになっている。

【００３５】シャント抵抗２は、抵抗値R_Sが既知の高精
度な低抵抗で、電流検出抵抗を構成する。電源部１とラ
ンプ４とを接続する電線７は、複数の素線が被覆されて
形成されている。また、スイッチ５は、電源部１からラ
ンプ４への電流供給のオンオフを指示する操作手段を構
成し、ＦＥＴ３は、電源部１からランプ４への電流供給
をオンオフさせるスイッチング素子を構成し、チャージ
ポンプ回路６は、ＦＥＴ３を駆動する駆動部を構成して
いる。

【００３６】電流検出回路１０は、シャント抵抗２に流
れる負荷電流I_Lに比例する出力電圧（対応電圧）V_OUTを
出力部(第１出力部)１０ａから出力するもので、その構
成については後述する。遅延回路１１は、コンデンサお
よび抵抗などからなり、ランプ４が点灯したときの突入
電流による出力電圧V_OUTの急上昇を抑制するものであ
る。電圧発生回路２０は、電源電圧V_Bの１次関数電圧V_O
を出力部（第２出力部）２０ａから出力するもので、そ
の構成については後述する。コンパレータ３０の非反転
入力端子は遅延回路１１を介して電流検出回路１０の出
力部１０ａに接続され、反転入力端子は電圧発生回路２
０の出力部２０ａに接続され、出力端子はＮＰＮトラン
ジスタ４０のベースに接続されている。トランジスタ４
０のコレクタはＦＥＴ３のゲートに接続され、エミッタ
は接地されている。

【００３７】そして、コンパレータ３０により電流検出
回路１０からの出力電圧V_OUTと電圧発生回路２０からの
１次関数電圧V_Oとが比較され、V_OUT＞V_Oになるとハイレ
ベルの電圧信号（過電流判定信号）が出力されてトラン
ジスタ４０がオンになり、トランジスタ４０のオンによ
りＦＥＴ３のゲートが接地されて、ＦＥＴ３がオフにさ
れ、ランプ４への電流供給が遮断されるようになってい
る。コンパレータ３０は過電流判定信号を出力する過電
流判定手段を構成し、トランジスタ４０およびＦＥＴ３
は電線７に流れる電流を遮断する回路遮断手段を構成す
る。

【００３８】図２は図１の電流検出回路１０の回路図で
ある。この電流検出回路１０は、図２に示すように、Ｐ
ＮＰトランジスタからなるトランジスタＱ１（第４トラ
ンジスタ）及びトランジスタＱ２（第５トランジスタ）
と、ＮＰＮトランジスタからなるトランジスタＱ３（第
６トランジスタ）及びトランジスタＱ４（第７トランジ
スタ）と、抵抗値がR₁の抵抗Ｒ１（第３抵抗）と、抵抗
値がR₂の抵抗Ｒ２（第４抵抗）とを備えている。

【００３９】トランジスタＱ１のエミッタは、抵抗Ｒ１
を介してシャント抵抗２の電源部１側に接続され、トラ
ンジスタＱ１のベースは、トランジスタＱ２のベースに
接続され、トランジスタＱ１のコレクタは、トランジス
タＱ３のコレクタに接続されている。トランジスタＱ２
のエミッタは、シャント抵抗２のランプ４側に接続さ
れ、トランジスタＱ２のコレクタは、当該トランジスタ
Ｑ２のベース及びトランジスタＱ４のコレクタに接続さ
れている。

【００４０】トランジスタＱ３のベースは、当該トラン
ジスタＱ３のコレクタ及びトランジスタＱ４のベースに
接続され、トランジスタＱ３のエミッタは、抵抗Ｒ２を
介して接地されている。トランジスタＱ４のエミッタ
は、トランジスタＱ３のエミッタに接続され、これによ
って、トランジスタＱ４のエミッタとアースとの間の抵
抗値は、抵抗Ｒ２の抵抗値に等しくなるように構成され
ている。

【００４１】なお、図２の回路において、ＰＮＰトラン
ジスタＱ１，Ｑ２からなるトランジスタ群Ｔ１及びＮＰ
ＮトランジスタＱ３，Ｑ４からなるトランジスタ群Ｔ２
は、それぞれ、同一半導体ウェハ上の隣接トランジスタ
を利用することなどにより、ベース−エミッタ間電圧V
_beの差がほとんど無視できるような構成にしている。

【００４２】例えば、ディスクリート部品で回路を構成
する場合には、隣接する２個のトランジスタを１つのパ
ッケージに収容したものが市販されているので、それを
利用すればよい。また、ＩＣを用いる場合には、半導体
ウェハ上でトランジスタＱ１とトランジスタＱ２を隣接
して配置し、トランジスタＱ３とトランジスタＱ４を隣
接して配置することにより、それぞれベース−エミッタ
間電圧V_beの差をほとんど無視できる程度のレベルにす
ることができる。なお、ＩＣによる作用効果について
は、さらに、電圧発生回路２０を例として後述する。

【００４３】次に、負荷電流I_Lに比例する出力電圧V_OUT
を出力部１０ａから出力する原理について説明する。

【００４４】まず、抵抗Ｒ１は、下記式(１)に示すよう
に、シャント抵抗２の抵抗値R_SのN倍（所定倍率）の抵
抗値R₁を有するものを採用している。 R₁＝N・R_S …(１) トランジスタＱ１，Ｑ２のベースとシャント抵抗２の電
源部１側との電位差について下記式(２)が得られる。

【００４５】 I₁₂・R₁＋V_be(Ｑ１) ＝(I₁₁＋I_L)・R_S＋V_be(Ｑ２) …(２) 但し、図２に示すように、I₁₁はトランジスタＱ２のエ
ミッタ電流、I₁₂はトランジスタＱ１のエミッタ電流、V
_be(Ｑ１)はトランジスタＱ１のベース−エミッタ間電
圧、V_be(Ｑ２)はトランジスタＱ２のベース−エミッタ
間電圧である。

【００４６】また、トランジスタＱ１とトランジスタＱ
２とは、上述したように、特性がほぼ同一のトランジス
タを採用しているので、下記式(３)が得られる。 V_be(Ｑ１)＝V_be(Ｑ２) …(３) 上記式(１)、式(３)を上記式(２)に代入すると、第１の
関係として下記式(４)が得られる。 I₁₂＝(I₁₁＋I_L)／N …(４) また、図２の回路において、トランジスタＱ３，Ｑ４
は、いわゆるカレントミラー回路を構成している。この
カレントミラー回路では、共通のエミッタ抵抗Ｒ２を接
続しており、かつ、上述したように特性がほぼ同一のト
ランジスタを採用していることからベース−エミッタ間
電圧が等しいので、第２の関係として下記式(５)が得ら
れる。 I_C(Ｑ３)＝I_C(Ｑ４) …(５) 但し、I_C(Ｑ３)はトランジスタＱ３のコレクタ電流、I_C
(Ｑ４)はトランジスタＱ４のコレクタ電流である。

【００４７】ここで、一般に、トランジスタのｈ_FE＝
(コレクタ電流)／(ベース電流)は十分に大きいので、各
トランジスタのエミッタ電流とコレクタ電流は等しいと
みなすことができ、第３の関係として下記式(６)、第４
の関係として下記式(７)が得られる。 I_C(Ｑ３)＝I₁₂ …(６) I_C(Ｑ４)＝I₁₁ …(７) さらに、第５の関係として下記式(８)が得られる。 I_C(Ｑ３)＝I_E(Ｑ３) I_C(Ｑ４)＝I_E(Ｑ４) …(８) 従って、上記式(５)、式(６)、式(７)より I₁₂＝I₁₁ …(９) となる。従って、上記式(４)、式(９)より、 I₁₂＝I₁₁＝I_L／(N−1) …(10) となる。また、上記式(６)、式(８)より、 I₁₂＝I_E(Ｑ３) …(11) となる。従って、上記式(10)、式(11)より、出力電圧V
_OUTは、 V_OUT＝2・R₂・I₁₁ ＝2・R₂・I_L／(N−1) …(12) となる。従って、抵抗Ｒ２の抵抗値R₂および数値Nが既
知であるので、下記式(13)によって負荷電流I_Lが求めら
れる。 I_L＝V_OUT・(N−1)／(2・R₂) …(13) 例えば、R_S＝10(ｍΩ)、R₁＝1(ｋΩ)、R₂＝33(ｋΩ)と
すると、I_L＝3(Ａ)のときはV_OUT＝2(Ｖ)となる。

【００４８】図３（ａ）は負荷電流I_Lの５(Ａ)から50
(Ａ)までの変化を示す図で、横軸には単位はない。図３
（ｂ）は、図３（ａ）のように負荷電流I_Lが変化したと
きの図２の回路における(負荷電流I_L)／(出力電圧V_OUT)
の変化を示す図である。

【００４９】図３（ｂ）において、図２の回路における
I_L／V_OUTの最小値は23.4、最大値は24.8で、I_L／V_OUTの
変動は±３％に納まっている。従って、図２の回路によ
れば、幅広い領域に亘って負荷電流I_Lを精度良く検出す
ることができる。

【００５０】このように、図２の電流検出回路１０によ
れば、トランジスタＱ１を抵抗Ｒ１を介してシャント抵
抗２の電源部１側に接続し、トランジスタＱ２をシャン
ト抵抗２のランプ４側に接続し、カレントミラー回路を
構成するトランジスタＱ３，Ｑ４をそれぞれトランジス
タＱ１，Ｑ２に接続することにより、負荷電流I_Lの一部
を精度良く分流し、その分流した電流の出力端を抵抗Ｒ
２を介して接地するようにしたので、負荷電流I_Lに比例
した出力電圧(対応電圧)V_OUTを精度良く得ることがで
き、これによって負荷電流I_Lを精度良く求めることがで
きる。

【００５１】図４は図１の電圧発生回路２０の回路図、
図５は図４の基準電圧生成回路２５の回路図である。

【００５２】この電圧発生回路２０は、図４に示すよう
に、電流バイアス回路２１と、電圧増幅回路２２と、１
次関数電圧生成回路２３と、バッファ回路２４と、基準
電圧生成回路２５とからなり、電源部１から電源ライン
２０ｂに出力される電源電圧V_Bの１次関数電圧V_Oを出力
部２０ａから出力するものである。

【００５３】電流バイアス回路２１において、ＮＰＮト
ランジスタＱ１１ａのコレクタが電源ライン２０ｂに接
続され、ベースがＮＰＮトランジスタＱ１１ｂのベース
に接続され、エミッタがＮＰＮトランジスタＱ１２のベ
ースに接続されるとともに、抵抗Ｒ１１を介して接地さ
れている。トランジスタＱ１１ｂのコレクタは、ベース
に接続されるとともに、抵抗Ｒ１２を介して電源ライン
２０ｂに接続されており、エミッタは、トランジスタＱ
１２のコレクタ及びＮＰＮトランジスタＱ１３のベース
に接続されている。トランジスタＱ１２のエミッタは接
地されている。

【００５４】ＰＮＰトランジスタＱ１４ａのエミッタは
電源ライン２０ｂに接続され、ベースはコレクタに接続
されるとともに、ＰＮＰトランジスタＱ１４ｂのベース
およびトランジスタＱ１３のコレクタに接続されてい
る。トランジスタＱ１３のエミッタは抵抗Ｒ１３を介し
て接地されている。トランジスタＱ１４ｂのエミッタは
電源ライン２０ｂに接続され、コレクタは抵抗Ｒ１４を
介してＮＰＮトランジスタＱ１５のコレクタおよびベー
スに接続されている。トランジスタＱ１５のエミッタは
接地されている。

【００５５】電圧増幅回路２２において、ＰＮＰトラン
ジスタＱ２１ａのエミッタは抵抗Ｒ２１ａを介して電源
ライン２０ｂに接続され、ベースはコレクタに接続され
るとともに、ＰＮＰトランジスタＱ２１ｂのベースに接
続され、さらにＮＰＮトランジスタＱ２２ａのコレクタ
に接続されている。トランジスタＱ２２ａのベースは抵
抗Ｒ２２ａを介して基準電圧生成回路２５の出力端子２
５ａに接続され、エミッタはＮＰＮトランジスタＱ２２
ｂのエミッタに接続されるとともに、抵抗Ｒ２３を介し
て接地されている。

【００５６】トランジスタＱ２１ｂのエミッタは抵抗Ｒ
２１ｂを介して電源ライン２０ｂに接続され、コレクタ
はトランジスタＱ２２ｂのコレクタに接続されるととも
に、ＮＰＮトランジスタＱ２３のベースに接続されてい
る。トランジスタＱ２２ａのコレクタとトランジスタＱ
２２ｂのコレクタとの間には、発振防止用のコンデンサ
Ｃ２１が接続されている。

【００５７】トランジスタＱ２２ｂのベースは抵抗Ｒ２
２ｂの一端に接続され、抵抗Ｒ２２ｂの他端は、抵抗Ｒ
２４を介して接地されるとともに、抵抗Ｒ２５を介して
トランジスタＱ２３のエミッタ（第３出力部）に接続さ
れている。すなわち抵抗Ｒ２２ｂの他端は直列接続され
た抵抗Ｒ２４，Ｒ２５の接続点に接続されている。トラ
ンジスタＱ２３のエミッタ（第３出力部）は、さらに、
１次関数電圧生成回路２３のＮＰＮトランジスタ（第１
トランジスタ）Ｑ３１のベースに接続され、トランジス
タＱ２３のコレクタは電源ライン２０ｂに接続されてい
る。

【００５８】この電圧増幅回路２２において、トランジ
スタＱ２１ａ，Ｑ２１ｂ，Ｑ２２ａ，Ｑ２２ｂと抵抗Ｒ
２１ａ，Ｒ２１ｂ，Ｒ２２ａ，Ｒ２２ｂ，Ｒ２３とによ
って、差動増幅部２２ａが構成され、トランジスタＱ２
３と抵抗Ｒ２４，Ｒ２５とによって、抵抗増幅部２２ｂ
が構成されている。トランジスタＱ２１ａとトランジス
タＱ２１ｂ、トランジスタＱ２２ａとトランジスタＱ２
２ｂは、それぞれ、互いに特性の等しい素子が採用され
ている。また、抵抗Ｒ２１ａと抵抗Ｒ２１ｂ、抵抗Ｒ２
２ａと抵抗Ｒ２２ｂは、それぞれ、互いに抵抗値の等し
い素子が採用されている。

【００５９】１次関数電圧生成回路２３において、トラ
ンジスタＱ３１のコレクタは電源ライン２０ｂに接続さ
れ、エミッタは、ＮＰＮトランジスタ（第２トランジス
タ）Ｑ３２のコレクタに接続されるとともに、ＰＮＰト
ランジスタ（第３トランジスタ）Ｑ３３のベースに接続
されている。トランジスタＱ３２のベースはトランジス
タＱ１５のコレクタに接続され、エミッタは接地されて
いる。トランジスタＱ３３のコレクタは接地され、エミ
ッタは抵抗（第１抵抗）Ｒ３１および抵抗（第２抵抗）
Ｒ３２からなる直列回路を介して電源ライン２０ｂに接
続されている。抵抗Ｒ３１，Ｒ３２の接続点は、抵抗Ｒ
４２ａを介してバッファ回路２４のＮＰＮトランジスタ
Ｑ４２ａのベースに接続されている。

【００６０】バッファ回路２４において、ＰＮＰトラン
ジスタＱ４１ａのエミッタは抵抗Ｒ４１ａを介して電源
ライン２０ｂに接続され、ベースはコレクタに接続され
るとともに、ＰＮＰトランジスタＱ４１ｂのベースに接
続され、さらにトランジスタＱ４２ａのコレクタに接続
されている。トランジスタＱ４２ａのエミッタはＮＰＮ
トランジスタＱ４２ｂのエミッタに接続されるととも
に、ＮＰＮトランジスタＱ４３のコレクタに接続されて
いる。トランジスタＱ４１ｂのエミッタは抵抗Ｒ４１ｂ
を介して電源ライン２０ｂに接続され、コレクタは、ト
ランジスタＱ４２ｂのコレクタに接続されるとともに、
ＮＰＮトランジスタＱ４４のベースに接続されている。
トランジスタＱ４２ａのコレクタとトランジスタＱ４２
ｂのコレクタとの間には、発振防止用のコンデンサＣ４
１が接続されている。トランジスタＱ４２ｂのベースは
抵抗Ｒ４２ｂの一端に接続され、抵抗Ｒ４２ｂの他端
は、トランジスタＱ４４のエミッタと、ＮＰＮトランジ
スタＱ４５のコレクタと、出力部２０ａとに接続されて
いる。トランジスタＱ４３，Ｑ４５のベースは、いずれ
もトランジスタＱ１５のコレクタに接続され、エミッタ
は、いずれも接地されており、トランジスタＱ４４のコ
レクタは電源ライン２０ｂに接続されている。

【００６１】図５において、基準電圧生成回路２５は、
ＰＮＰトランジスタＱ５１、ＮＰＮトランジスタＱ５２
〜Ｑ５５及びダイオードＤ５１などを備え、公知のバン
ドギャップリファレンス回路を構成しており、出力端子
２５ａから所定レベルの基準電圧V_Rを出力するものであ
る。

【００６２】バンドギャップリファレンス回路は、半導
体(一般的にはシリコン)のエネルギーバンドギャップ電
圧が材料によって定まっているため、これを基準電圧と
して利用したもので、シリコンのエネルギーバンドギャ
ップ電圧は1.11(Ｖ)であり、これに近い値を安定して得
ることができる。

【００６３】基準電圧生成回路２５のトランジスタＱ５
１のエミッタは抵抗を介して、電源部１及びダイオード
Ｄ５１のアノードに接続され、ベースはダイオードＤ５
１のカソードに接続されるとともに、抵抗を介して接地
され、コレクタはトランジスタＱ５２のベース及びトラ
ンジスタＱ５５のコレクタに接続されている。このトラ
ンジスタＱ５１は、ダイオードＤ５１及び抵抗の直列回
路からなるバイアス電圧回路により定電流源を構成して
いる。

【００６４】トランジスタＱ５２のコレクタは電源部１
に接続され、エミッタは出力端子２５ａに接続されてい
る。トランジスタＱ５３のコレクタはベースに接続され
るとともに、抵抗を介して出力端子２５ａに接続され、
ベースはトランジスタＱ５４のベースに接続され、エミ
ッタは接地されている。トランジスタＱ５４のコレクタ
はトランジスタＱ５５のベースに接続されるとともに、
抵抗を介して出力端子２５ａに接続され、エミッタは抵
抗を介して接地されている。トランジスタＱ５５のエミ
ッタは接地されている。

【００６５】次に、図４を参照しながら、以上のように
構成された電圧発生回路２０の動作について説明する。

【００６６】電流バイアス回路２１において、電源電圧
V_Bのレベルに依存しない基準電流I₀が抵抗Ｒ１４に流
れ、トランジスタＱ１５とともにカレントミラー回路を
構成するトランジスタＱ２，Ｑ４３，Ｑ４５のコレクタ
にも同一レベルの電流I₃₁，I₃₂，I₃₃が流れる。すなわ
ち、I₀＝I₃₁＝I₃₂＝I₃₃となる。

【００６７】一方、電圧増幅回路２２の差動増幅部２２
ａにおいて、抵抗Ｒ２１ａ，Ｒ２１ｂの抵抗値が等し
く、トランジスタＱ２１ａ，Ｑ２１ｂがカレントミラー
回路を構成しており、これによって、トランジスタＱ２
１ａのエミッタ電流I₂₁とトランジスタＱ２１ｂのエミ
ッタ電流I₂₂との関係は、I₂₁＝I₂₂になる。また、トラ
ンジスタＱ２２ａのベース電位V₂₁によって決まるトラ
ンジスタＱ２２ａのエミッタ電流I₂₃によってコレクタ
電流I₂₁が決まり、I₂₃≒I₂₁となる。

【００６８】ここで、図４に示すように、トランジスタ
Ｑ２２ｂのベース電位をV₂₂、抵抗Ｒ２４，Ｒ２５の接
続点の電位をV₂₃、トランジスタＱ２２ｂのエミッタ電
流をI ₂₄、トランジスタＱ２１ｂのコレクタからトラン
ジスタＱ２３のベースに流れる電流をI₂₅とする。

【００６９】このとき、V₂₁＞V₂₂になると、I₂₃＞I₂₄に
なるので電流I₂₅が増大する。従って、トランジスタＱ
２３のエミッタ電流が増大するため、抵抗Ｒ２４での電
圧降下が増大するので電位V₂₃が上昇し、これによって
電位V₂₂が上昇する。

【００７０】一方、V₂₁＜V₂₂になると、トランジスタＱ
２２ａのエミッタ電流I₂₃より大きい電流をトランジス
タＱ２２ｂがコレクタ電流で引こうとするので、電流I
₂₅が減少する。従って、トランジスタＱ２３のエミッタ
電流が減少するため、抵抗Ｒ２４での電圧降下が減少す
るので電位V₂₃が下降し、これによって電位V₂₂が下降す
る。

【００７１】以上の作用によって、常にV₂₁＝V₂₂となる
ように調整される。ここで、抵抗Ｒ２２ａ，Ｒ２２ｂの
抵抗値が互いに等しいので、V_R＝V₂₃となる。従って、
抵抗Ｒ２２ｂの他端、すなわち抵抗Ｒ２４，Ｒ２５の接
続点に、基準電圧生成回路２５の出力端子２５ａと同一
レベルの電圧、すなわち基準電圧V_Rが生成される。

【００７２】従って、トランジスタＱ２３のエミッタ
（第３出力部）の電位は、下記式(21)に示すような、基
準電圧V_Rが増幅された増幅基準電圧V_Aになる。 V_A＝V_R・(R₂₄＋R₂₅)／R₂₄ …(21) ただし、R₂₄，R₂₅は、抵抗Ｒ２４，Ｒ２５の抵抗値であ
る。

【００７３】トランジスタＱ３２のベースには一定電圧
が常に印加されており、上述したように、トランジスタ
Ｑ３２は、一定電流I₃₁を流す定電流源として動作して
いる。そこで、トランジスタＱ３１のベースに入力され
た電圧V_Aから、トランジスタＱ３１のベース−エミッタ
間電圧V_BE31分だけ降下した電圧(V_A−V_BE31)が、トラン
ジスタＱ３３のベースに印加される。従って、トランジ
スタＱ３３のエミッタの電位は、ベース電位よりベース
−エミッタ間電圧V_BE33分だけ高くなるので、(V_A−V
_BE31＋V_BE33)になる。

【００７４】ここで、トランジスタＱ３３として、その
ベース−エミッタ間電圧V_BE33が、V _BE33＝V_BE31である
ものを採用することにより、トランジスタＱ３３のエミ
ッタ電位は、トランジスタＱ３１のベースと同レベルの
V_Aになる。この関係は、ベース−エミッタ間電圧が一定
になるリニア領域でトランジスタＱ３１，Ｑ３３が動作
しているときに得られるもので、トランジスタ増幅率の
絶対値には影響されない。

【００７５】一方、バッファ回路２４は、出力部２０ａ
から外部回路への電流供給能力を向上させるためのもの
で、上述した電圧増幅回路２２の差動増幅部２２ａと同
様の作用によって、出力部２０ａの出力電圧V_Oは、抵抗
Ｒ３１，Ｒ３２の接続点の電位に等しくなる。

【００７６】従って、出力電圧V_Oは、トランジスタＱ３
３のエミッタ電位V_Aと、電源ライン２０ｂの電源電圧V_B
とを、抵抗（第１抵抗）Ｒ３１と抵抗（第２抵抗）Ｒ３
２とで分割した値になり、式(22)で表わされる。 V_O＝(V_B−V_A)・R₃₁／(R₃₁＋R₃₂)＋V_A ＝V_B・R₃₁／(R₃₁＋R₃₂)＋V_A・R₃₂／(R₃₁＋R₃₂) …(22) ただし、R₃₁，R₃₂は、抵抗Ｒ３１，Ｒ３２の抵抗値であ
る。この式(22)により、出力電圧V_Oは、抵抗値R₃₁，R₃₂
が極端に大きく、または小さくない限り、その比率に依
存し、絶対値には依存しないことが分かる。

【００７７】式(22)に式(21)を代入すると、 V_O＝V_B・R₃₁／(R₃₁＋R₃₂) ＋V_R・(R₂₄＋R₂₅)／R₂₄・R₃₂／(R₃₁＋R₃₂) …(23) となり、出力電圧V_Oとして、電源電圧V_Bの１次関数に相
当する電圧である１次関数電圧が得られる。

【００７８】このように、この電圧発生回路２０によれ
ば、オペアンプを用いることなく、トランジスタと抵抗
を有する簡単な電子回路によって、電源部１から出力さ
れる電源電圧V_Bの１次関数電圧V_Oを得ることができる。

【００７９】また、この１次関数電圧V_Oの精度は、抵抗
値やトランジスタ増幅率などの抵抗やトランジスタの絶
対的な精度ではなく、一対で構成される各素子間の相対
的な精度によって決まる。すなわち、式(23)に示すよう
に、抵抗Ｒ２４，Ｒ２５の抵抗比R₂₄／R₂₅や、抵抗Ｒ３
１，Ｒ３２の抵抗比R₃₁／R₃₂を高精度にすることによっ
て、式(23)の右辺第１項の電源電圧V_Bの係数や、その右
辺第２項を高精度なものにすることができる。

【００８０】また、上述したように、トランジスタＱ３
１，Ｑ３３のベース−エミッタ間電圧を等しくすること
により、トランジスタＱ３１のベース電位とトランジス
タＱ３３のエミッタ電位を等しくすることができ、これ
によって、１次関数電圧V_Oを高精度なものにすることが
できる。

【００８１】また、電源部１として、特に、定格DC12
(Ｖ)でありながら実際の使用環境では出力電圧が6〜16
(Ｖ)程度の範囲で変動する電源電圧の変動幅が大きい車
載バッテリとオルタネータとの並列回路又は車載バッテ
リを採用した場合でも、電源部１から出力される電源電
圧V_Bの１次関数電圧V_Oを精度良く得ることができる。

【００８２】なお、図４の電圧発生回路２０は、各抵抗
および各トランジスタが半導体ウェハ上に形成された集
積回路（Integrated Circuit、以下「ＩＣ」という。）
により構成するようにしてもよい。

【００８３】ここで、ＩＣにおける素子の特性のばらつ
きについて説明する。ＩＣは、半導体（一般にはシリコ
ン）のインゴットから切り出された１枚のウェハ上に公
知の回路形成工程によって多数の同一回路を形成した後
に、回路（チップ）毎にダイシングしてモールドするこ
とによって製造される。

【００８４】従って、ＩＣにおける素子の特性のばらつ
きは、１枚のウェハ内部のチップ間で発生するばらつき
と、ウェハ間のばらつきと、ウェハを切り出したインゴ
ット間のばらつきとに分けることができる。

【００８５】ＩＣにおける素子の特性のばらつきは、回
路形成工程におけるばらつき、すなわちエッチング工程
のばらつき、露光工程のばらつき、不純物拡散工程の拡
散度合いのばらつき、各工程における温度のばらつきな
どの要因によって生じる。

【００８６】このうちで、上記ばらつき要因であるエッ
チング、露光、不純物拡散の各工程はウェハ毎に行わ
れ、同一ウェハでは各工程の温度も同一であるので、１
枚のウェハ内部のチップ間では、特性のばらつきが生じ
にくい。特に、同一チップ内で近接して形成される素子
間におけるばらつきは、殆ど無視することができる。

【００８７】ここで、ＩＣで構成された形態の電圧発生
回路２０において、符号にａ，ｂを付した素子の関係
（例えば抵抗Ｒ２１ａと抵抗Ｒ２１ｂ、トランジスタＱ
２１ａとトランジスタＱ２１ｂなど）、１次関数電圧生
成回路２３におけるトランジスタＱ３１とトランジスタ
Ｑ３３の関係、電圧増幅回路２２における抵抗Ｒ２４と
抵抗Ｒ２５の関係、１次関数電圧生成回路２３における
抵抗（第１抵抗）Ｒ３１と抵抗（第２抵抗）Ｒ３２の関
係は、それぞれウェハ内部の同一チップにおいて近接し
て形成された素子の関係に当たる。

【００８８】従って、トランジスタＱ３１とトランジス
タＱ３３の特性の相対的なばらつき、抵抗Ｒ２４と抵抗
Ｒ２５の抵抗値の相対的なばらつき、抵抗Ｒ３１と抵抗
Ｒ３２の抵抗値の相対的なばらつきは、それぞれ非常に
低いレベルにすることができる。

【００８９】これによって、トランジスタＱ３１，Ｑ３
３の特性を精度よく一致させ、抵抗Ｒ２４，Ｒ２５の抵
抗値の比率及び抵抗Ｒ３１，Ｒ３２の抵抗値の比率を精
度よく一定値にすることができ、極めて相対的なばらつ
きの小さい高精度の電圧発生回路２０を容易に得ること
ができる。

【００９０】一方、電圧発生回路２０をディスクリート
の抵抗やトランジスタにより構成して同等の精度を得よ
うとすると、各素子の選別を行って抵抗値などの特性を
揃える必要があるために、非常な手間を要することにな
り、製造効率が低下することとなる。

【００９１】これに対して、電圧発生回路２０をＩＣに
より構成することによって、上述したように、電源電圧
の１次関数電圧を高精度に得ることが可能な電圧発生回
路を容易に実現することができる。また、電圧発生回路
２０を小型化することができる。

【００９２】また、基準電圧生成回路２５を構成するバ
ンドギャップリファレンス回路の回路構成は、上記図５
に示したものに限られず、他の回路構成を採用してもよ
い。

【００９３】次に、図１を参照しつつ、電圧発生回路２
０から出力される１次関数電圧V_Oのレベル設定について
説明する。上記式(23)において、定数を簡略化すると、 V_O＝a・V_B＋b …(24) となる。ここで、 a＝R₃₁／(R₃₁＋R₃₂) …(25) b＝V_R・(R₂₄＋R₂₅)／R₂₄・R₃₂／(R₃₁＋R₃₂)…(26) であるが、１次関数電圧V_Oのレベル設定は、式(25)、式
(26)における各抵抗値の設定に帰着する。

【００９４】ランプ４への印加電圧が定格電圧12(Ｖ)の
ときにランプ４の定格電流がK(Ａ)の場合には、ランプ
４に流れる電流I₁(Ａ)は、ランプ４の既知の電流電圧特
性に基づき、 I₁＝K・(V／12)^0.55 …(31) で与えられることが知られている。ただし、V(Ｖ)はラ
ンプ４への印加電圧である。

【００９５】ここで、電線７の定格電流をP(Ａ)とし、
ランプ４への印加電圧のばらつきの最大値が16(Ｖ)とし
て、印加電圧16(Ｖ)のときにP(Ａ)をランプ４に流すこ
とを考える。これは、上記式(31)より、 P＝K・(16／12)^0.55 …(32) と表わされる。

【００９６】このとき、電線７に流れる電流の電圧依存
性は、上記式(31)で決まるので、ランプ４に流れる電流
I₁(Ａ)は、式(31)，(32)から、 I₁＝P・(12／16)^0.55・(V／12)^0.55 ＝P・(V／16)^0.55 …(33) となって、ランプ４への印加電圧のばらつきの最大値で
ある印加電圧16(Ｖ)のときに、ランプ４にI₁＝P(Ａ)が
流れることになる。

【００９７】ここで、ランプ４への電流供給経路である
電線７の被覆が剥がれて、一点鎖線で示す１本の素線７
ａがランプ４の直前でアースと短絡した場合に、この短
絡した１本の素線７ａに流れる電流をI₂(Ａ)とすると、
発熱により当該１本の素線７ａに接触している電線７の
被覆の劣化を引き起こす最低レベルの電流（第１電流）
は、I₂＝Q(Ａ)であるとする。

【００９８】そして、この短絡した１本の素線７ａに流
れる電流I₂(Ａ)がI₂＝Q(Ａ)のときに、シャント抵抗２
に流れる負荷電流I_Lを劣化電流I_fとして、この劣化電流
I_fを求める。この劣化電流I_fは、Q(Ａ)と、このときに
ランプ４に流れる電流I₁（第２電流）との和、すなわち
I_f＝I₁＋Qになる。

【００９９】このときのＦＥＴ３のソース電位V₁は、 V₁＝(Q＋I₁)・ρL＋V …(34) で表わされる。ただし、ρ(Ω／ｍ)は、ＦＥＴ３からラ
ンプ４近傍の短絡箇所までの電線７の抵抗率、L(ｍ)
は、その間の長さである。

【０１００】式(34)を式(33)に代入してVを消去する
と、 I₁＝P・[[V₁−(Q＋I₁)]・ρL／16]^0.55 …(35) となる。

【０１０１】ここで、本実施形態では、式(35)において
0.55乗を0.5乗として、式(35)を下記式(36)に近似して
いる。この式(36)をさらに変形することによって、下記
式(37)が得られる。 I₁＝P・[[V₁−(Q＋I₁)・ρL]／16]^0.5 …(36) 16・I₁ ²＝P²・[V₁−(Q＋I₁)・ρL] 16・I₁ ²＋P²ρL・I₁＋P²(Q・ρL−V₁)＝０…(37) 式(37)はI₁についての２次方程式で、I₁＞０であるの
で、 I₁＝[−P²ρL＋[64P²V₁＋ρLP²(P²ρL−64Q)]^1/2]／32 …(38) となる。

【０１０２】従って、劣化電流I_fは、上記式(38)で求め
た電流（第２電流）I₁と定数Qとの和、 I_f＝I₁＋Q …(39) により求められる。

【０１０３】ところで、上記式(38)において定数を簡略
化すると、 I₁＝(c・V₁＋d)^1/2−e …(40) と表わされる。ただし、c＝P²／16、d＝ρLP²(P²ρL−6
4Q)／1024、e＝P²ρL／32である。すなわち、電流I
₁は、電圧V₁の平方根の関数で、これをグラフにすると
図６のＧ１（一点鎖線）に示すような形状になる。

【０１０４】ここで、図６のＧ１におけるI₁≧０，V₁≧
０の領域をＧ２（実線）に示すように直線で近似するこ
とができる。図６では、Ｇ１のｙ切片[(d)^1/2＋e]とV₁
＝ｆの点とを結ぶ直線で近似している。これによって、
上記式(40)は、 I₁＝g・V₁＋h …(41) と近似される。

【０１０５】これを上記式(39)に代入すると、 I_f＝g・V₁＋h＋Q …(42) が得られる。

【０１０６】ところで、ＦＥＴ３のソース電位V₁と電源
電圧V_Bとの関係は、 V_B＝V₁＋I_f(ρ₂・L₂＋R_S＋R_ON) …(43) で表わされる。ただし、ρ₂(Ω／ｍ)は電源部１からＦ
ＥＴ３のドレインまでの電線７の抵抗率、L₂(ｍ)はその
間の電線７の長さ、R_ONはＦＥＴ３のオン抵抗である。

【０１０７】従って、式(42)を式(43)に代入すると、 V_B＝(I_f−h−Q)／g＋I_f(ρ₂・L₂＋R_S＋R_ON)＝I_f(ρ₂・L₂
＋R_S＋R_ON＋1/g)−h/g−Q/g となるので、 I_f＝V_B／(ρ₂・L₂＋R_S＋R_ON＋1/g) ＋(h/g＋Q/g)／(ρ₂・L₂＋R_S＋R_ON＋1/g)…(44) となる。

【０１０８】このときに、電流検出回路１０から出力さ
れる出力電圧V_OUTは、上記式(12)より、 V_OUT＝2・R₂・I_f／(N−1) …(45) となるので、電圧発生回路２０から出力すべき１次関数
電圧V_Oは、 V_O＝2・R₂・I_f／(N−1) ＝2・R₂・V_B／[(ρ₂・L₂＋R_S＋R_ON＋1/g)・(N−1)] ＋2・R₂・(h/g＋Q/g)／[(ρ₂・L₂＋R_S＋R_ON＋1/g)・(N−1)]…(46) となる。

【０１０９】従って、上記式(24)と、式(46)とから、 a＝2・R₂／[(ρ₂・L₂＋R_S＋R_ON＋1/g)・(N−1)] …(47) b＝2・R₂・(h/g＋Q/g)／[(ρ₂・L₂＋R_S＋R_ON＋1/g)・(N−1)] …(48) となる。

【０１１０】そこで、 2・R₂／[(ρ₂・L₂＋R_S＋R_ON＋1/g)・(N−1)] ＝R₃₁／(R₃₁＋R₃₂) …(49) 2・R₂・(h/g＋Q/g)／[(ρ₂・L₂＋R_S＋R_ON＋1/g)・(N−1)] ＝V_R・(R₂₄＋R₂₅)／R₂₄・R₃₂／(R₃₁＋R₃₂) …(50) を満足するように、電圧発生回路２０の各抵抗値を設定
すればよい。

【０１１１】これによって、電圧発生回路２０から出力
される１次関数電圧V_Oは、電線７の被覆が劣化する劣化
電流I_fに対応するものになり、この１次関数電圧V_Oを判
定レベルとして、電流検出回路１０から出力される出力
電圧V_OUTとコンパレータ３０により比較することによ
り、シャント抵抗２に流れる負荷電流I_Lが電線７の被覆
の劣化するレベルであるか否かを好適に判定することが
できる。

【０１１２】そして、１次関数電圧V_Oより出力電圧V_OUT
が大きいときは、コンパレータ３０からハイレベルの電
圧信号を出力してトランジスタ４０をオンにすることに
よりＦＥＴ３をオフにすることができ、これによって電
源部１からの電流を遮断して電線７を保護することがで
きる。

【０１１３】また、劣化電流I_fを求める際には、電線７
の短絡箇所をランプ４の直前に設定しているが、この位
置よりＦＥＴ３に近い箇所で短絡した場合には、ＦＥＴ
３に近づくほどＦＥＴ３から短絡箇所までの電線７の抵
抗値が低下するので、短絡したときの電流レベルが増大
することとなる。従って、ランプ４の直前で素線７ａが
短絡したとして劣化電流I_fを求めておき、これを判定レ
ベルとすることにより、ＦＥＴ３からランプ４までの任
意の位置で短絡したときに、ＦＥＴ３をオフにすること
ができる。

【０１１４】図７は、複数の素線からなる導体の直径が
異なる種々の電線において、電源電圧V_Bの変化に対する
劣化電流I_fの変化を示す図で、V_B＝12(Ｖ)での劣化電流
I_fを１として規格化したものである。同図において、測
定値を■マークで示す破線Ａは導体の直径が0.3mm²の電
線を示し、測定値を▲マークで示す実線Ｂは直径が2.0m
m²の電線を示している。なお、直径が0.5mm²，0.85m
m²，1.25mm²の電線については、各測定値は破線Ａと実
線Ｂの間に存在しているが、便宜上、図示を省略してい
る。

【０１１５】図７から分かるように、各電線の劣化電流
I_fの電源電圧依存性は、ほぼ同一になっている。従っ
て、図７に示すいずれか１つの電線の劣化電流特性に合
わせて電圧発生回路２０の各抵抗値などを設定してお
き、実際に使用する電線の直径に合わせて電流検出回路
１０の出力電圧の絶対値を調整することによって、それ
ぞれの電線の直径に適正な電線保護回路を構成すること
ができる。

【０１１６】なお、本発明は、上記実施形態に限られ
ず、以下の変形形態を採用することができる。

【０１１７】（１）上記実施形態では、電圧発生回路２
０から出力する１次関数電圧V_Oを式(39)による劣化電流
I_fに対応する電圧としているが、これに限られず、式(3
3)による印加電圧16(Ｖ)のときの電流I₁＝P(Ａ)と、式
(39)による劣化電流I_fとの相加平均に対応する電圧とし
てもよい。

【０１１８】（２）上記実施形態では、負荷をランプ４
としているが、これに限られず、電流電圧特性が既知の
任意の負荷とすることができる。この場合には、式(31)
において、その負荷の電流電圧特性を適用すればよい。

【０１１９】（３）上記実施形態では、電圧発生回路２
０が１次関数電圧生成回路２３を備え、平方根関数の式
(40)を１次関数の式(41)に近似しているが、これに限ら
れない。１次関数電圧生成回路２３に代えて、例えば、
オペアンプなどからなる対数増幅回路を応用した既知の
平方根演算回路を備え、平方根関数の式(40)を実現する
ようにしてもよい。また、上記実施形態では、式(35)に
おいて0.55乗を0.5乗として、式(35)を式(36)に近似し
ているが、これに限られず、式(35)から直接I₁を求める
ようにしてもよく、あるいは式(35)を１次関数の式に近
似するようにしてもよい。

【０１２０】（４）図８は電流検出回路１０の変形形態
を示す回路図である。なお、図２と同一部材については
同一符号を付す。

【０１２１】図８に示す電流検出回路１０は、図２の回
路に加えて、抵抗値R₂の抵抗Ｒ３と、抵抗値R₂の抵抗Ｒ
６１〜Ｒ６４と、ベース−エミッタ間電圧がトランジス
タＱ１とほぼ等しいＰＮＰトランジスタＱ６１〜Ｑ６４
とを備えている。

【０１２２】そして、トランジスタＱ４のエミッタは、
トランジスタＱ３のエミッタに接続されずに、抵抗Ｒ３
を介して接地されている。また、ＰＮＰトランジスタＱ
６１〜Ｑ６４のエミッタは、それぞれトランジスタＱ１
のエミッタに接続され、ＰＮＰトランジスタＱ６１〜Ｑ
６４のベースは、それぞれトランジスタＱ１のベースに
接続され、ＰＮＰトランジスタＱ６１〜Ｑ６４のコレク
タは、それぞれ抵抗Ｒ６１〜Ｒ６４を介して接地されて
いる。

【０１２３】この形態によれば、抵抗Ｒ２，Ｒ６１〜Ｒ
６４に流れる電流は、互いに等しいレベルになるので、
それぞれI₁₂／5になることから、消費電力を低減するこ
とができ、これによってコンパレータ３０を低消費電力
の回路部品で構成することができ、回路の小型化及び低
コスト化を図ることができる。

【０１２４】なお、図８では、４個の抵抗Ｒ６１〜Ｒ６
４及びＰＮＰトランジスタＱ６１〜Ｑ６４を備えている
が、４個に限られず、所定数Ｍ個であればよい。これに
よって、Ｍ個の抵抗及び抵抗Ｒ２に流れる電流がI₁₂／
(Ｍ＋１)となり、消費電力を低減することができる。

【０１２５】また、この形態において、負荷電流を精度
良く検出するためにはトランジスタＱ１，Ｑ２，Ｑ６１
〜Ｑ６４の特性を一致させる必要があるので、トランジ
スタ回路をＩＣにより均質に構成することが好ましい。

【０１２６】（５）上記実施形態の図２では、トランジ
スタＱ３のコレクタとトランジスタＱ３のベースとを直
結しているが、これに代えて、図９に示すように、ＮＰ
ＮトランジスタＱ７を備えるようにしてもよい。すなわ
ち、トランジスタＱ７のベースをトランジスタＱ３のコ
レクタに接続し、エミッタをトランジスタＱ３のベース
に接続し、コレクタをシャント抵抗７の電源部１側に接
続する。

【０１２７】この形態によれば、トランジスタＱ３のコ
レクタ電流から引き抜かれる減少分が1／h_FEになるの
で、トランジスタＱ３，Ｑ４からなるカレントミラー回
路の特性を向上することができる。

【０１２８】

【発明の効果】以上説明したように、本発明によれば、
複数の素線が被覆されて形成された電線により電源部と
負荷とを接続し、上記電線を介して電源部から負荷への
電流供給を行う電流供給回路での過電流を検出する回路
であって、上記電線に介設された電流検出抵抗を有し、
この電流検出抵抗に流れる負荷電流に対応する対応電圧
を第１出力部から出力する電流検出回路と、上記電源部
から電源ラインに出力される電源電圧の関数に相当する
電圧である関数電圧を発生させて第２出力部から出力す
る電圧発生回路と、上記対応電圧と上記関数電圧とを比
較して上記関数電圧より上記対応電圧が大きいときに過
電流判定信号を出力する過電流判定手段とを備え、上記
電圧発生回路は、上記関数電圧として、上記電線を形成
する１本の素線が上記電流検出抵抗と上記負荷との間で
アースに短絡することにより上記電流検出抵抗に劣化電
流が流れた状態で上記電流検出回路の上記第１出力部か
ら出力される電圧とほぼ同等レベルの電圧を発生させる
もので、上記劣化電流は、短絡した上記１本の素線に流
れる電流であって当該１本の素線に接触している上記電
線の被覆の劣化を引き起こす最低レベルの電流である第
１電流と、このとき上記負荷に流れる電流である第２電
流との和であるとしたので、電流検出抵抗と負荷との間
における１本の素線の短絡による上記劣化電流を的確に
検出することができる。

【０１２９】また、上記第２電流は、上記負荷への印加
電圧が上記電源電圧の定格電圧であるときに上記負荷に
流れる定格電流を用いて表わされた、上記負荷への印加
電圧と上記負荷に流れる電流との関係である負荷電流電
圧特性に基づいて求められたものであるとすることによ
り、第２電流、ひいては劣化電流が精度良く求められ、
これによって過電流の判定を適正に行うことができる。

【０１３０】また、上記負荷はランプで、上記第２電流
は上記負荷電流電圧特性を表わす下記式に基づいて求め
られたものであるとすることにより、第２電流が精度良
く求められ、これによって過電流の判定を適正に行うこ
とができる。 I＝K・(V／12)^0.55 ここで、I(Ａ)はランプに流れる電流、K(Ａ)はランプへ
の印加電圧が定格電圧12(Ｖ)のときのランプの定格電
流、V(Ｖ)はランプへの印加電圧である。

【０１３１】また、上記電圧発生回路は、上記関数電圧
として、上記電源電圧の１次関数に相当する電圧である
１次関数電圧を発生させるものであるとすることによ
り、電圧発生回路を容易に構成することができる。

【０１３２】また、上記電圧発生回路は、上記関数電圧
として、上記電源電圧の１次関数に相当する電圧である
１次関数電圧を発生させるもので、上記１次関数は、上
記負荷への印加電圧と上記負荷に流れる電流との関係を
近似した関係から求めたものであるとすることにより、
電圧発生回路を容易に構成することができる。

【０１３３】また、上記電圧発生回路は、上記電源電圧
に基づいて所定レベルの基準電圧を生成する基準電圧生
成回路と、複数のトランジスタおよび複数の抵抗を有
し、上記基準電圧を増幅して得られる増幅基準電圧を第
３出力部から出力する電圧増幅回路と、上記増幅基準電
圧と上記電源電圧とから上記１次関数電圧を生成する１
次関数電圧生成回路とを備えたもので、上記基準電圧生
成回路は、バンドギャップリファレンス回路により構成
されたもので、上記１次関数電圧生成回路は、ＮＰＮト
ランジスタからなる第１トランジスタと、ＮＰＮトラン
ジスタからなる第２トランジスタと、ＰＮＰトランジス
タからなり、ベース−エミッタ間電圧が上記第１トラン
ジスタにほぼ等しい第３トランジスタと、第１抵抗と、
第２抵抗とから構成され、上記第１トランジスタのベー
スは上記第３出力部に接続され、当該第１トランジスタ
のコレクタは上記電源ラインに接続され、当該第１トラ
ンジスタのエミッタは上記第２トランジスタのコレクタ
及び上記第３トランジスタのベースに接続されており、
上記第２トランジスタのベースには所定のバイアス電圧
が印加され、当該第２トランジスタのエミッタは接地さ
れており、上記第３トランジスタのコレクタは接地さ
れ、当該第３トランジスタのエミッタは上記第１抵抗及
び上記第２抵抗からなる直列回路を介して上記電源ライ
ンに接続されており、上記第１抵抗及び上記第２抵抗の
接続点を上記第２出力部とするものであり、上記１次関
数電圧は、上記電源電圧と、上記基準電圧と、上記電圧
増幅回路における増幅率と、上記第１抵抗及び上記第２
抵抗の抵抗比とから表わされるものであるとすることに
より、簡素な回路構成によって、劣化電流に応じた１次
関数電圧を生成することができる。

【０１３４】また、上記電流検出回路は、上記電流検出
抵抗の抵抗値の所定倍率である第１抵抗値を有する第３
抵抗と、第２抵抗値を有する第４抵抗と、ＰＮＰトラン
ジスタからなる第４トランジスタ及び第５トランジスタ
と、ＮＰＮトランジスタからなる第６トランジスタ及び
第７トランジスタとを備え、上記第４トランジスタと上
記第５トランジスタのベース−エミッタ間電圧は互いに
ほぼ等しく構成され、上記第６トランジスタと上記第７
トランジスタのベース−エミッタ間電圧は互いにほぼ等
しく構成されており、上記第４トランジスタのエミッタ
は、上記第３抵抗を介して上記電流検出抵抗の電源部側
に接続され、上記第４トランジスタのベースは、上記第
５トランジスタのベースに接続され、上記第４トランジ
スタのコレクタは、上記第６トランジスタのコレクタに
接続され、上記第５トランジスタのエミッタは、上記電
流検出抵抗の負荷側に接続され、上記第５トランジスタ
のコレクタは、当該第５トランジスタのベース及び上記
第７トランジスタのコレクタに接続され、上記第６トラ
ンジスタのベースは、当該第６トランジスタのコレクタ
及び上記第７トランジスタのベースに接続され、上記第
６トランジスタのエミッタは、上記第４抵抗を介して接
地され、上記第７トランジスタのエミッタとアースとの
間の抵抗値は、上記第２抵抗値に等しくなるように構成
されており、上記第６トランジスタのエミッタおよび上
記第７トランジスタのエミッタの少なくとも一方を上記
第１出力部とするものであるとすることにより、第１出
力部の電圧を負荷電流に精度良く比例したものとするこ
とができる。

【０１３５】また、上記電流検出回路および上記電圧発
生回路は、半導体ウェハ上に形成された集積回路により
構成することにより、電源電圧の１次関数電圧を精度良
く得ることができる。また、第１出力部の電圧を負荷電
流に更に高精度に比例したものにすることができる。

【０１３６】また、本発明によれば、請求項１〜９のい
ずれかに記載の過電流検出回路と、上記過電流判定信号
が出力されると、上記電線に流れる電流を遮断する回路
遮断手段とを備えるようにしたので、複数の素線が被覆
されて形成された電線の被覆を好適に保護することがで
きる。

【図面の簡単な説明】

【図１】本発明に係る電線保護回路が適用される自動車
の電力供給回路を示す回路図である。

【図２】図１の電流検出回路の一例を示す回路図であ
る。

【図３】（ａ）は負荷電流の５(Ａ)から50(Ａ)までの変
化を示す図、（ｂ）は（ａ）のように負荷電流が変化し
たときの図２の回路における(負荷電流)／(出力電圧)の
変化を示す図である。

【図４】図１の電圧発生回路の一例を示す回路図であ
る。

【図５】図４の基準電圧生成回路の構成例を示す回路図
である。

【図６】電流が電圧の平方根の関数であるときに、これ
を直線で近似する状態を説明する図である。

【図７】複数の素線からなる導体の直径が異なる種々の
電線において、電源電圧の変化に対する素線１本の劣化
電流の変化を示す図である。

【図８】電流検出回路の変形形態の回路図である。

【図９】電流検出回路の変形形態の回路図である。

【符号の説明】

３ ＦＥＴ（回路遮断手段） １０ 電流検出回路 ２０ 電圧発生回路 ２２ 電圧増幅回路 ２３ １次関数電圧生成回路 ２５ 基準電圧生成回路 ３０ コンパレータ（過電流判定手段） ４０ トランジスタ（回路遮断手段） Ｑ１ トランジスタ（第４トランジスタ） Ｑ２ トランジスタ（第５トランジスタ） Ｑ３ トランジスタ（第６トランジスタ） Ｑ４ トランジスタ（第７トランジスタ） Ｑ３１ トランジスタ（第１トランジスタ） Ｑ３２ トランジスタ（第２トランジスタ） Ｑ３３ トランジスタ（第３トランジスタ） Ｒ１ 抵抗（第３抵抗） Ｒ２ 抵抗（第４抵抗） Ｒ３１ 抵抗（第１抵抗） Ｒ３２ 抵抗（第２抵抗）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｈ 7/20 Ｈ０２Ｈ 7/20 Ａ (72)発明者 水野 史章 愛知県名古屋市南区菊住１丁目７番10号 株式会社ハーネス総合技術研究所内 Ｆターム(参考） 2G014 AA04 AB38 AB41 AC18 2G035 AA16 AB03 AC01 AC02 AD02 AD03 AD04 AD10 AD54 AD56 5G004 AA04 AB02 BA03 BA04 DA02 DC04 EA01 FA01 5G053 AA01 AA02 BA01 CA02 EA03 EA09 EB02 EC03 FA05

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の素線が被覆されて形成された電線
   により電源部と負荷とを接続し、上記電線を介して電源
   部から負荷への電流供給を行う電流供給回路での過電流
   を検出する回路であって、 上記電線に介設された電流検出抵抗を有し、この電流検
   出抵抗に流れる負荷電流に対応する対応電圧を第１出力
   部から出力する電流検出回路と、 上記電源部から電源ラインに出力される電源電圧の関数
   に相当する電圧である関数電圧を発生させて第２出力部
   から出力する電圧発生回路と、 上記対応電圧と上記関数電圧とを比較して上記関数電圧
   より上記対応電圧が大きいときに過電流判定信号を出力
   する過電流判定手段とを備え、 上記電圧発生回路は、上記関数電圧として、上記電線を
   形成する１本の素線が上記電流検出抵抗と上記負荷との
   間でアースに短絡することにより上記電流検出抵抗に劣
   化電流が流れた状態で上記電流検出回路の上記第１出力
   部から出力される電圧とほぼ同等レベルの電圧を発生さ
   せるもので、 上記劣化電流は、短絡した上記１本の素線に流れる電流
   であって当該１本の素線に接触している上記電線の被覆
   の劣化を引き起こす最低レベルの電流である第１電流
   と、このとき上記負荷に流れる電流である第２電流との
   和であることを特徴とする過電流検出回路。
2. 【請求項２】 請求項１記載の過電流検出回路におい
   て、上記第２電流は、上記負荷への印加電圧が上記電源
   電圧の定格電圧であるときに上記負荷に流れる定格電流
   を用いて表わされた、上記負荷への印加電圧と上記負荷
   に流れる電流との関係である負荷電流電圧特性に基づい
   て求められたものであることを特徴とする過電流検出回
   路。
3. 【請求項３】 請求項２記載の過電流検出回路におい
   て、上記負荷はランプで、上記第２電流は上記負荷電流
   電圧特性を表わす下記式に基づいて求められたものであ
   ることを特徴とする過電流検出回路。 I＝K・(V／12)^0.55 ここで、I(Ａ)はランプに流れる電流、K(Ａ)はランプへ
   の印加電圧が定格電圧12(Ｖ)のときのランプの定格電
   流、V(Ｖ)はランプへの印加電圧である。
4. 【請求項４】 請求項１〜３のいずれかに記載の過電流
   検出回路において、上記電圧発生回路は、上記関数電圧
   として、上記電源電圧の１次関数に相当する電圧である
   １次関数電圧を発生させるものであることを特徴とする
   過電流検出回路。
5. 【請求項５】 請求項２または３記載の過電流検出回路
   において、 上記電圧発生回路は、上記関数電圧として、上記電源電
   圧の１次関数に相当する電圧である１次関数電圧を発生
   させるもので、上記１次関数は、上記負荷への印加電圧
   と上記負荷に流れる電流との関係を近似した関係から求
   めたものであることを特徴とする過電流検出回路。
6. 【請求項６】 請求項４または５記載の過電流検出回路
   において、上記電圧発生回路は、上記電源電圧に基づい
   て所定レベルの基準電圧を生成する基準電圧生成回路
   と、複数のトランジスタおよび複数の抵抗を有し、上記
   基準電圧を増幅して得られる増幅基準電圧を第３出力部
   から出力する電圧増幅回路と、上記増幅基準電圧と上記
   電源電圧とから上記１次関数電圧を生成する１次関数電
   圧生成回路とを備えたもので、 上記基準電圧生成回路は、バンドギャップリファレンス
   回路により構成されたもので、 上記１次関数電圧生成回路は、ＮＰＮトランジスタから
   なる第１トランジスタと、ＮＰＮトランジスタからなる
   第２トランジスタと、ＰＮＰトランジスタからなり、ベ
   ース−エミッタ間電圧が上記第１トランジスタにほぼ等
   しい第３トランジスタと、第１抵抗と、第２抵抗とから
   構成され、 上記第１トランジスタのベースは上記第３出力部に接続
   され、当該第１トランジスタのコレクタは上記電源ライ
   ンに接続され、当該第１トランジスタのエミッタは上記
   第２トランジスタのコレクタ及び上記第３トランジスタ
   のベースに接続されており、上記第２トランジスタのベ
   ースには所定のバイアス電圧が印加され、当該第２トラ
   ンジスタのエミッタは接地されており、上記第３トラン
   ジスタのコレクタは接地され、当該第３トランジスタの
   エミッタは上記第１抵抗及び上記第２抵抗からなる直列
   回路を介して上記電源ラインに接続されており、上記第
   １抵抗及び上記第２抵抗の接続点を上記第２出力部とす
   るものであり、 上記１次関数電圧は、上記電源電圧と、上記基準電圧
   と、上記電圧増幅回路における増幅率と、上記第１抵抗
   及び上記第２抵抗の抵抗比とから表わされるものである
   ことを特徴とする過電流検出回路。
7. 【請求項７】 請求項６記載の過電流検出回路におい
   て、上記電流検出回路は、上記電流検出抵抗の抵抗値の
   所定倍率である第１抵抗値を有する第３抵抗と、第２抵
   抗値を有する第４抵抗と、ＰＮＰトランジスタからなる
   第４トランジスタ及び第５トランジスタと、ＮＰＮトラ
   ンジスタからなる第６トランジスタ及び第７トランジス
   タとを備え、 上記第４トランジスタと上記第５トランジスタのベース
   −エミッタ間電圧は互いにほぼ等しく構成され、上記第
   ６トランジスタと上記第７トランジスタのベース−エミ
   ッタ間電圧は互いにほぼ等しく構成されており、 上記第４トランジスタのエミッタは、上記第３抵抗を介
   して上記電流検出抵抗の電源部側に接続され、上記第４
   トランジスタのベースは、上記第５トランジスタのベー
   スに接続され、上記第４トランジスタのコレクタは、上
   記第６トランジスタのコレクタに接続され、 上記第５トランジスタのエミッタは、上記電流検出抵抗
   の負荷側に接続され、上記第５トランジスタのコレクタ
   は、当該第５トランジスタのベース及び上記第７トラン
   ジスタのコレクタに接続され、 上記第６トランジスタのベースは、当該第６トランジス
   タのコレクタ及び上記第７トランジスタのベースに接続
   され、上記第６トランジスタのエミッタは、上記第４抵
   抗を介して接地され、 上記第７トランジスタのエミッタとアースとの間の抵抗
   値は、上記第２抵抗値に等しくなるように構成されてお
   り、 上記第６トランジスタのエミッタおよび上記第７トラン
   ジスタのエミッタの少なくとも一方を上記第１出力部と
   するものであることを特徴とする過電流検出回路。
8. 【請求項８】 請求項６または７記載の過電流検出回路
   において、上記電源部は、車載バッテリからなるもので
   あることを特徴とする過電流検出回路。
9. 【請求項９】 請求項６〜８のいずれかに記載の過電流
   検出回路において、上記電流検出回路および上記電圧発
   生回路は、半導体ウェハ上に形成された集積回路により
   構成されていることを特徴とする過電流検出回路。
10. 【請求項１０】 請求項１〜９のいずれかに記載の過電
    流検出回路と、上記過電流判定信号が出力されると、上
    記電線に流れる電流を遮断する回路遮断手段とを備えた
    ことを特徴とする電線保護回路。