JP6137969B2 - 電流検出回路、電流制御装置 - Google Patents

電流検出回路、電流制御装置 Download PDF

Info

Publication number
JP6137969B2
JP6137969B2 JP2013144769A JP2013144769A JP6137969B2 JP 6137969 B2 JP6137969 B2 JP 6137969B2 JP 2013144769 A JP2013144769 A JP 2013144769A JP 2013144769 A JP2013144769 A JP 2013144769A JP 6137969 B2 JP6137969 B2 JP 6137969B2
Authority
JP
Japan
Prior art keywords
correction value
current
low
current detection
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013144769A
Other languages
English (en)
Other versions
JP2015019229A (ja
Inventor
理仁 曽根原
理仁 曽根原
隆弘 川田
隆弘 川田
修一 宮岡
修一 宮岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2013144769A priority Critical patent/JP6137969B2/ja
Priority to PCT/JP2014/057645 priority patent/WO2015004951A1/ja
Publication of JP2015019229A publication Critical patent/JP2015019229A/ja
Application granted granted Critical
Publication of JP6137969B2 publication Critical patent/JP6137969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Description

本発明は、電流検出回路および電流制御装置に関する。
従来、車両に搭載される各種機器の電子制御化が進んでおり、これに伴って、電気信号を機械的運動や油圧に変換するために、モータやソレノイドなどの電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータを正確に制御するためには、制御対象の電動アクチュエータに流れる電流を常時、高精度に検出する必要がある。
電流を検出する一般的な方法としては、電流検出抵抗を検出対象の機器に対して直列に挿入し、その電流検出抵抗の両端電圧を測定する方法がある。しかし、このような方法では、電流検出抵抗による電力損失が生じるという問題がある。そこで、制御対象の電動アクチュエータを駆動するドライバ用トランジスタに対して、小型の電流検出用トランジスタ等により構成される電流検出回路を並列に接続し、この電流検出回路に流れる小電流を検出することで、低損失な電流検出を実現する方法が知られている（特許文献１）。
特開２００６−２０３４１５号公報
特許文献１に記載された駆動回路では、駆動用のＰＷＭ信号がそれぞれ入力されるハイサイドスイッチング素子とローサイドスイッチング素子に対して、ハイサイド電流検出回路とローサイド電流検出回路がそれぞれ並列に接続されている。これらの電流検出回路により、ハイサイドスイッチング素子とローサイドスイッチング素子にそれぞれ流れる電流を検出している。しかし、ハイサイドスイッチング素子とローサイドスイッチング素子の両方がオフするデッドタイム期間では、電流値を正常に検出することができない。また、ハイサイド電流検出回路とローサイド電流検出回路は、それぞれ個別の誤差要因を有しており、正確な電流検出結果を得るためには、この誤差要因を考慮した補正が必要である。このように、従来の電流検出方法では、正確な電流検出結果を得ることが困難という課題があった。
上記課題に鑑みて、本発明の主な目的は、低損失で正確な電流検出を可能とする電流検出回路を提供することにある。
本発明による電流検出回路は、電源からの電力供給を受けて負荷を駆動する負荷駆動回路に接続され、負荷駆動回路から負荷に出力される負荷電流を検出するものであり、負荷駆動回路は、電源の正極側に接続され、負荷に出力されるハイサイド電流を制御するハイサイドスイッチング素子と、電源の負極側に接続され、負荷に出力されるローサイド電流を制御するローサイドスイッチング素子と、を備える。電流検出回路は、ハイサイドスイッチング素子と並列に接続され、ハイサイド電流に比例したハイサイド検出電流を出力するハイサイド電流検出回路と、ローサイドスイッチング素子と並列に接続され、ローサイド電流に比例したローサイド検出電流を出力するローサイド電流検出回路と、ハイサイド検出電流とローサイド検出電流とを合わせた和電流を検出することにより、負荷電流を検出する負荷電流検出部と、負荷電流に対する和電流の誤差を補正するための平均補正値を算出する補正値平均部と、平均補正値に基づいて、負荷電流検出部による負荷電流の検出結果を補正した電流検出結果を出力する補正部と、を備える。
本発明の一態様による電流制御装置は、上記の電流検出回路と、補正部から出力された電流検出結果と、外部から入力される電流指示値とに基づいて、ハイサイドスイッチング素子およびローサイドスイッチング素子の動作を制御するためのＰＷＭ信号を生成するＰＷＭ信号生成部と、を備える。
本発明の他の一態様による電流制御装置は、電源の正極側に接続され、負荷に出力されるハイサイド電流を制御するハイサイドスイッチング素子と、電源の負極側に接続され、負荷に出力されるローサイド電流を制御するローサイドスイッチング素子と、ハイサイドスイッチング素子と並列に接続され、ハイサイド電流に比例したハイサイド検出電流を出力するハイサイド電流検出回路と、ローサイドスイッチング素子と並列に接続され、ローサイド電流に比例したローサイド検出電流を出力するローサイド電流検出回路と、ハイサイド検出電流とローサイド検出電流とを合わせた和電流を検出することにより、ハイサイド電流とローサイド電流とを合計した負荷電流を検出して電流検出結果を出力する負荷電流検出部と、負荷電流に対する和電流の誤差に応じて、外部から入力される電流指示値を補正するための平均補正値を算出する補正値平均部と、平均補正値に基づいて電流指示値を補正する補正部と、負荷電流検出部から出力された電流検出結果と、補正部により補正された電流指示値とに基づいて、ハイサイドスイッチング素子およびローサイドスイッチング素子の動作を制御するためのＰＷＭ信号を生成するＰＷＭ信号生成部と、を備える。
本発明によれば、低損失で、常時電流検出を可能とする高信頼な電流検出回路を提供できる。
本発明の第１の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。 本発明の第１の実施形態による補正値平均部７および補正部８の説明図である。 本発明の第１の実施形態における具体的な回路構成の一例を示す図である。 図３の回路構成例における各信号のタイミングチャートの一例である。 図３の回路構成例におけるデューティ算出部７３の構成ブロックの一例を示す図である。 図３の回路構成例におけるデューティ算出部７３の構成ブロックの他の一例を示す図である。 本発明の第１の実施形態における具体的な回路構成の他の一例を示す図である。 図７の回路構成例における各信号のタイミングチャートの一例である。 図７の回路構成例におけるデューティ算出部７３の構成ブロックの一例を示す図である。 本発明の第２の実施形態による補正値平均部７および補正部８の説明図である。 本発明の第２の実施形態によるデューティ算出部７３Ｄの構成ブロックの一例を示す図である。 本発明の第３の実施形態による補正値平均部７および補正部８の説明図である。 本発明の第４の実施形態による補正値平均部７および補正部８の説明図である。 本発明の第５の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。 本発明の第５の実施形態による補正値算出部１０Ａの説明図である。 本発明の第６の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。 本発明の第６の実施形態による補正値算出部１０Ｂの説明図である。 本発明の第７の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。 本発明の第７の実施形態による補正値算出部１０Ｃの説明図である。 本発明の第８の実施形態による補正値平均部７および補正部８の説明図である。 本発明の第８の実施形態によるハイサイドゲイン誤差補正値決定部７１Ａの説明図である。 本発明の第９の実施形態による補正値平均部７および補正部８の説明図である。 本発明の第９の実施形態によるハイサイドゲイン誤差補正値決定部７１Ｂの説明図である。 本発明の第１０の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。 本発明の第１１の実施形態による電流制御装置２００の構成を示すブロック図である。 本発明の第１２の実施形態による電流制御装置２００の構成を示すブロック図である。 本発明の第１２の実施形態による補正値平均部７および電流指示値補正部１０２の説明図の一例である。 本発明の第１２の実施形態による補正値平均部７および電流指示値補正部１０２の説明図の他の一例である。
以下の各実施形態では、低損失で、常時電流検出を可能とする高信頼な電流検出回路の構成及び動作について説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。図１に示す電流検出回路１００は、負荷駆動回路１に接続されており、負荷駆動回路１から電磁負荷４に出力される負荷電流Ｉｏｕｔを検出する。負荷駆動回路１は、電源から電源電圧ＶＢによる電力供給を受けて電磁負荷４を駆動するためのものであり、プリドライバ５と、ハイサイドスイッチング素子１１と、ローサイドスイッチング素子２１とを備えている。電流検出回路１００は、ハイサイド電流検出回路１２と、ローサイド電流検出回路２２と、検出抵抗３と、負荷電流検出部６と、補正値平均部７と、補正部８とを備えている。
プリドライバ５は、外部から入力されるＰＷＭ信号に応じて、ハイサイドゲート駆動信号ＩＮＨと、ローサイドゲート駆動信号ＩＮＬとを出力する。ハイサイドゲート駆動信号ＩＮＨは、ハイサイドスイッチング素子１１およびハイサイド電流検出回路１２に出力され、ローサイドゲート駆動信号ＩＮＬは、ローサイドスイッチング素子２１およびローサイド電流検出回路２２に出力される。
ハイサイドスイッチング素子１１とハイサイド電流検出回路１２とは、電源に対して互いに並列に接続されている。これらは、電源の正極側と電磁負荷４の間に接続されており、プリドライバ５から入力されるハイサイドゲート駆動信号ＩＮＨに応じて動作する。同様に、ローサイドスイッチング素子２１とローサイド電流検出回路２２とは、互いに並列に接続されている。これらは、電源の負極側およびグランド電位ＧＮＤと電磁負荷４の間に接続されており、プリドライバ５から入力されるローサイドゲート駆動信号ＩＮＬに応じて動作する。
ハイサイドスイッチング素子１１は、ハイサイドゲート駆動信号ＩＮＨに応じて動作し、ＯＮ状態またはＯＦＦ状態に切り替えられる。これにより、ハイサイドスイッチング素子１１に流れるハイサイド電流ＩｏｕｔＨが制御される。同様に、ローサイドスイッチング素子２１は、ローサイドゲート駆動信号ＩＮＬに応じて動作し、ＯＮ状態またはＯＦＦ状態に切り替えられる。これにより、ローサイドスイッチング素子２１に流れるローサイド電流ＩｏｕｔＬが制御される。
ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１は、電磁負荷４への出力端子ＯＵＴにそれぞれ接続されている。これにより、ハイサイドスイッチング素子１１からのハイサイド電流ＩｏｕｔＨと、ローサイドスイッチング素子２１からのローサイド電流ＩｏｕｔＬとが、合わせて負荷電流Ｉｏｕｔとして電磁負荷４へ出力され、電磁負荷４が駆動される。本実施形態による電流検出回路１００は、ハイサイド電流検出回路１２、ローサイド電流検出回路２２、検出抵抗３および負荷電流検出部６を用いて、この負荷電流Ｉｏｕｔを検出する。さらに、補正値平均部７および補正部８を用いて、負荷電流Ｉｏｕｔの検出結果を補正する。
ハイサイド電流検出回路１２は、ハイサイド電流ＩｏｕｔＨを検出し、ハイサイド電流ＩｏｕｔＨに比例したハイサイド検出電流ＩｃｕｒＨを出力する。このハイサイド検出電流ＩｃｕｒＨは、所定の比率ＲＨ（ＲＨ＞１）を用いて以下の式（１）で表される。
ＩｃｕｒＨ＝ＩｏｕｔＨ／ＲＨ ・・・（１）
ローサイド電流検出回路２２は、ローサイド電流ＩｏｕｔＬを検出し、ローサイド電流ＩｏｕｔＬに比例したローサイド検出電流ＩｃｕｒＬを出力する。このローサイド検出電流ＩｃｕｒＬは、所定の比率ＲＬ（ＲＬ＞１）を用いて以下の式（２）で表される。
ＩｃｕｒＬ＝ＩｏｕｔＬ／ＲＬ ・・・（２）
ハイサイド電流検出回路１２から出力されたハイサイド検出電流ＩｃｕｒＨと、ローサイド電流検出回路２２から出力されたローサイド検出電流ＩｃｕｒＬとは、検出抵抗３に入力される。すると、ハイサイド検出電流ＩｃｕｒＨとローサイド検出電流ＩｃｕｒＬとを合計した和電流Ｉｃｕｒが検出抵抗３に流れ、この和電流Ｉｃｕｒに応じた電圧が検出抵抗３の両端間に生じる。このようにして、検出抵抗３において和電流Ｉｃｕｒが電圧に変換される。
検出抵抗３の抵抗値をＲｃｕｒとすると、検出抵抗３には、以下の式（３）で表される電圧Ｖｃｕｒが現れる。
Ｖｃｕｒ＝Ｉｃｕｒ×Ｒｃｕｒ ・・・（３）
ここで、Ｉｃｕｒ＝ＩｃｕｒＨ＋ＩｃｕｒＬであるため、上記の式（３）は、前述の式（１）、（２）を用いて以下の式（４）のように変形することができる。
Ｖｃｕｒ＝（ＩｏｕｔＨ／ＲＨ＋ＩｏｕｔＬ／ＲＬ）×Ｒｃｕｒ ・・・（４）
上記の式（４）において、本実施形態の電流検出回路１００を構成するための好適な条件として、ＲＨ＝ＲＬ＝Ｒとする。この場合、Ｉｏｕｔ＝ＩｏｕｔＨ＋ＩｏｕｔＬであることから、式（４）をさらに以下の式（５）のように変形することができる。
Ｖｃｕｒ＝（Ｉｏｕｔ／Ｒ）×Ｒｃｕｒ ・・・（５）
上記の式（５）と式（３）から、以下の式（６）の関係が求められる。
Ｉｃｕｒ＝Ｉｏｕｔ／Ｒ ・・・（６）
上記の式（６）により、検出抵抗３では、検出対象である負荷電流Ｉｏｕｔを１／Ｒ倍した和電流Ｉｃｕｒが流れ、この和電流Ｉｃｕｒが電圧に変換されることが分かる。したがって、元の負荷電流Ｉｏｕｔをそのまま電圧に変換する場合と比べて、低損失化を図ることができる。
負荷電流検出部６は、検出抵抗３により変換された和電流Ｉｃｕｒの電圧値を検出し、その電圧値をデジタル値に変換して補正部８に出力する。こうして負荷電流検出部６において和電流Ｉｃｕｒを検出することで、和電流Ｉｃｕｒに応じた負荷電流Ｉｏｕｔの検出が行われる。なお、負荷電流検出部６は、たとえば周知のサンプルホールド回路やアナログデジタルコンバータ等を用いて構成される。
補正値平均部７は、負荷電流検出部６による和電流Ｉｃｕｒの検出結果を補正するための平均補正値を算出し、補正部８に出力する。この平均補正値は、後述するような負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するためのものであり、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１の通電期間の割合に応じて算出される。
補正部８は、補正値平均部７により算出された平均補正値に基づいて、負荷電流検出部６から負荷電流Ｉｏｕｔの検出結果として出力された和電流Ｉｃｕｒのデジタル電圧値を補正する。そして、補正後のデジタル電圧値を、負荷電流Ｉｏｕｔに対する電流検出回路１００の電流検出結果として出力する。
なお、上記の補正値平均部７および補正部８については、後でその構成や動作を詳しく説明する。
以上説明したように、本実施形態による電流検出回路１００において、ハイサイド電流検出回路１２とローサイド電流検出回路２２は、負荷電流Ｉｏｕｔに対して同一の比率Ｒで小さくしたハイサイド検出電流ＩｃｕｒＨとローサイド検出電流ＩｃｕｒＬをそれぞれ出力する。そのため、検出抵抗３で電圧変換を行う前にこれらの検出電流を合成するだけで、負荷電流Ｉｏｕｔに応じた和電流Ｉｃｕｒを常に得ることができる。したがって、特別な追加回路を設けることなく、和電流Ｉｃｕｒを検出することで負荷電流Ｉｏｕｔを常時検出することが可能となり、それによって電流制御の連続性の確保や、過電流などの異常検知の常時実行が可能となるため、制御の高信頼化に優位である。
ここで、ハイサイド検出電流ＩｃｕｒＨとローサイド検出電流ＩｃｕｒＬに対する比率ＲＨとＲＬについて、前述のようにＲＨ＝ＲＬ＝Ｒの条件を満たすためには、ハイサイド電流検出回路１２やローサイド電流検出回路２２を精度よく製造する必要がある。そのため、ハイサイドスイッチング素子１１およびハイサイド電流検出回路１２と、ローサイドスイッチング素子２１およびローサイド電流検出回路２２とは、同一のシリコン基板上に作られた半導体回路を用いて構成することが好ましい。さらに、その半導体回路を集積化することで、電流検出の高精度化に加えて、電流検出回路の小型化を図ることもできる。
次に、図１の補正値平均部７および補正部８の詳細について説明する。前述の式（４）〜（６）で説明したように、電流検出回路１００では、ＲＨ＝ＲＬ＝Ｒの条件を満たすことで、負荷電流Ｉｏｕｔに応じた和電流Ｉｃｕｒを常に得ることができる。しかし、ハイサイド電流検出回路１２およびローサイド電流検出回路２２は、個別の誤差要因をそれぞれ有しており、実際にはＲＨとＲＬを完全に一致させることは困難である。そのため、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の通電期間の割合に応じて、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差が生じる。すなわち、負荷電流検出部６による和電流Ｉｃｕｒの検出結果には、負荷電流Ｉｏｕｔに対して、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の通電期間の割合に応じた誤差が含まれている。
そこで、本発明では、補正値平均部７により、この誤差を補正するための平均補正値を算出し、これに基づいて、補正部８により、和電流Ｉｃｕｒの検出結果に対して補正を行う。これにより、負荷電流Ｉｏｕｔを正確に検出できるようにしている。
図２は、本発明の第１の実施形態による補正値平均部７および補正部８の説明図である。図２において、補正値平均部７は、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デューティ算出部７３および平均化演算部７４により構成されている。
ハイサイドゲイン誤差補正値記憶部７１には、ハイサイド電流検出回路１２のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値ＣｇａｉｎＨが記憶されている。ローサイドゲイン誤差補正値記憶部７２には、ローサイド電流検出回路２２のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値ＣｇａｉｎＬが記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２から平均化演算部７４にそれぞれ出力される。
デューティ算出部７３は、スイッチング周期内でのハイサイドスイッチング素子１１の通電期間の割合を示すハイサイドオンデューティＤｏｎＨと、ローサイドスイッチング素子２１の通電期間の割合を示すローサイドオンデューティＤｏｎＬとを算出する。デューティ算出部７３には、前述のハイサイドゲート駆動信号ＩＮＨ、ローサイドゲート駆動信号ＩＮＬ、またはＰＷＭ信号のいずれか1つ以上の信号が入力される。これらの入力信号に基づいて、デューティ算出部７３は、スイッチング周期を特定すると共に、ハイサイドスイッチング素子１１の通電期間、すなわちハイサイドスイッチング素子１１がＯＮ状態である期間と、ローサイドスイッチング素子２１の通電期間、すなわちローサイドスイッチング素子２１がＯＮ状態である期間とを特定することができる。デューティ算出部７３によるハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬの算出結果は、平均化演算部７４に出力される。
平均化演算部７４は、デューティ算出部７３によるハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬの算出結果に基づいて、ハイサイドゲイン誤差補正値ＣｇａｉｎＨとローサイドゲイン誤差補正値ＣｇａｉｎＬとの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨにハイサイドオンデューティＤｏｎＨを乗じた値と、ローサイドゲイン誤差補正値ＣｇａｉｎＬにローサイドオンデューティＤｏｎＬを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。平均化演算部７４により算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部７４から補正部８に出力される。
補正部８は、負荷電流検出部６から出力された和電流Ｉｃｕｒのデジタル電圧値を、平均化演算部７４から出力された平均補正値（時間平均ゲイン誤差）で割ることにより、負荷電流Ｉｏｕｔの検出結果に対する補正を行う。そして、算出された値を電流検出結果として出力する。
次に、負荷駆動回路１と電流検出回路１００における各信号の出力タイミングについて説明する。図３は、本発明の第１の実施形態における具体的な回路構成の一例を示す図である。この回路構成例は、図１に示したブロック図と比較して、負荷駆動回路１のハイサイドスイッチング素子１１およびローサイドスイッチング素子２１が、Ｎ型ＭＯＳＦＥＴによりそれぞれ構成されている。また、電磁負荷４がグランド電位ＧＮＤに接続されている。
図４は、図３の回路構成例における各信号のタイミングチャートの一例である。このタイミングチャートでは、プリドライバ５に入力されるＰＷＭ信号と、このＰＷＭ信号に応じてプリドライバ５から出力されるハイサイドゲート駆動信号ＩＮＨおよびローサイドゲート駆動信号ＩＮＬと、負荷駆動回路１から電磁負荷４に出力される負荷電流Ｉｏｕｔと、ハイサイド電流検出回路１２から出力されるハイサイド検出電流ＩｃｕｒＨと、ローサイド電流検出回路２２から出力されるローサイド検出電流ＩｃｕｒＬと、これらの検出電流の和電流Ｉｃｕｒとを示している。
なお、図４のタイミングチャートでは、ハイサイドゲート駆動信号ＩＮＨがＯＮの期間をハイサイドＯＮ期間Ｔ１、ローサイドゲート駆動信号ＩＮＬがＯＮの期間をローサイドＯＮ期間Ｔ２とそれぞれ定義している。また、ハイサイドＯＮ期間Ｔ１とローサイドＯＮ期間Ｔ２の間に設けられ、ハイサイドゲート駆動信号ＩＮＨとローサイドゲート駆動信号ＩＮＬがいずれもＯＦＦである期間をデッドタイム期間Ｔ３と定義している。このデッドタイム期間Ｔ３は、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の貫通電流が発生するのを防止するために設けられた期間である。さらに、ＰＷＭ信号がハイレベルである期間、すなわちハイサイドＯＮ期間Ｔ１に対応する期間をＰＷＭ信号ハイ期間Ｔ４と定義し、ＰＷＭ信号がローレベルである期間、すなわちローサイドＯＮ期間Ｔ２に対応する期間をＰＷＭ信号ロー期間Ｔ５と定義している。
ＰＷＭ信号では、上記のＰＷＭ信号ハイ期間Ｔ４とＰＷＭ信号ロー期間Ｔ５とが、所定の周期ごとに繰り返し現れる。この周期に相当する期間を、一周期期間Ｔ０と定義する。すなわち、Ｔ０＝Ｔ４＋Ｔ５である。また、ハイサイドゲート駆動信号ＩＮＨおよびローサイドゲート駆動信号ＩＮＬでは、上記のハイサイドＯＮ期間Ｔ１とローサイドＯＮ期間Ｔ２とが、間にデッドタイム期間Ｔ３を挟んで、ＰＷＭ信号と同じ周期で繰り返し現れる。すなわち、Ｔ０＝Ｔ１＋Ｔ２＋２×Ｔ３である。
図５は、図３の回路構成例におけるデューティ算出部７３の構成ブロックの一例を示す図である。図５において、デューティ算出部７３は、ハイサイドオン期間測定部７３１、一周期期間測定部７３２およびデューティ演算実施部７３３により構成されている。なお、補正値平均部７における他の構成と、補正部８の構成は、図２と同様である。
図５の例では、ハイサイドゲート駆動信号ＩＮＨがデューティ算出部７３に入力される。ハイサイドオン期間測定部７３１は、ハイサイドゲート駆動信号ＩＮＨに基づいて、図４に例示したハイサイドＯＮ期間Ｔ１を測定する。一周期期間測定部７３２は、ハイサイドゲート駆動信号ＩＮＨに基づいて、図４に例示した一周期期間Ｔ０を測定する。これらの測定結果は、デューティ演算実施部７３３に出力される。
デューティ演算実施部７３３は、ハイサイドＯＮ期間Ｔ１および一周期期間Ｔ０に基づいて、ハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬを算出するための算術演算を行う。具体的には、ハイサイドＯＮ期間Ｔ１を一周期期間Ｔ０で割ることにより、ハイサイドオンデューティＤｏｎＨを算出する。また、一周期期間Ｔ０からハイサイドＯＮ期間Ｔ１を引いた値を一周期期間Ｔ０で割ることにより、ローサイドオンデューティＤｏｎＬを算出する。なお、図３の回路では、デッドタイム期間Ｔ３中はローサイドスイッチング素子２１のボディダイオードを経由してローサイド電流ＩｏｕｔＬが流れる。そのため、ローサイドオンデューティＤｏｎＬの計算では、一周期期間Ｔ０からハイサイドＯＮ期間Ｔ１を引いた値、すなわちローサイドＯＮ期間Ｔ２にデッドタイム期間Ｔ３の２倍を加えた値を、ローサイドスイッチング素子２１の通電期間として扱っている。
図６は、図３の回路構成例におけるデューティ算出部７３の構成ブロックの他の一例を示す図である。図６において、デューティ算出部７３は、ハイ期間測定部７３４、一周期期間測定部７３２、デッドタイム期間記憶部７３５およびデューティ演算実施部７３３により構成されている。なお、補正値平均部７における他の構成と、補正部８の構成は、図２と同様である。
図６の例では、ＰＷＭ信号がデューティ算出部７３に入力される。ハイ期間測定部７３４は、ＰＷＭ信号に基づいて、図４に例示したＰＷＭ信号ハイ期間Ｔ４を測定する。一周期期間測定部７３２は、ＰＷＭ信号に基づいて、図４に例示した一周期期間Ｔ０を測定する。デッドタイム期間記憶部７３５には、図４に例示したデッドタイム期間Ｔ３の設定値が予め記憶されている。これらの測定結果および設定値は、デューティ演算実施部７３３に出力される。
デューティ演算実施部７３３は、ＰＷＭ信号ハイ期間Ｔ４、一周期期間Ｔ０およびデッドタイム期間Ｔ３に基づいて、ハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬを算出するための算術演算を行う。具体的には、ＰＷＭ信号ハイ期間Ｔ４からデッドタイム期間Ｔ３を引くことにより、ハイサイドＯＮ期間Ｔ１を求め、これを一周期期間Ｔ０で割ることにより、ハイサイドオンデューティＤｏｎＨを算出する。また、一周期期間Ｔ０からＰＷＭ信号ハイ期間Ｔ４を引くことにより、ＰＷＭ信号ロー期間Ｔ５を求め、これにデッドタイム期間Ｔ３を加えた値を一周期期間Ｔ０で割ることにより、ローサイドオンデューティＤｏｎＬを算出する。なお、このローサイドオンデューティＤｏｎＬの計算でも、図５の場合と同様に、一周期期間Ｔ０からハイサイドＯＮ期間Ｔ１を引いた値、すなわちローサイドＯＮ期間Ｔ２にデッドタイム期間Ｔ３の２倍を加えた値を、ローサイドスイッチング素子２１の通電期間として扱っている。
デッドタイム期間Ｔ３が既知であり、そのばらつきが小さい場合は、図６のような構成のデューティ算出部７３を採用することができる。これにより、ハイサイドゲート駆動信号ＩＮＨの代わりにＰＷＭ信号を用いて、ハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬを算出することができる。
図７は、本発明の第１の実施形態における具体的な回路構成の他の一例を示す図である。この回路構成例では、図１に示したブロック図と比較して、図３の例と同様に、負荷駆動回路１のハイサイドスイッチング素子１１およびローサイドスイッチング素子２１が、Ｎ型ＭＯＳＦＥＴによりそれぞれ構成されている。一方、図３の例とは異なり、電流負荷４がグランド電位ＧＮＤではなく電源電圧ＶＢに接続されている。
図８は、図７の回路構成例における各信号のタイミングチャートの一例である。このタイミングチャートでは、図４と比べて、ハイサイドゲート駆動信号ＩＮＨとローサイドゲート駆動信号ＩＮＬの波形が互いに入れ替わっている。また同様に、ハイサイド検出電流ＩｃｕｒＨとローサイド検出電流ＩｃｕｒＬの波形も互いに入れ替わっており、これに応じて負荷電流Ｉｏｕｔの波形が上下対称となっている。
図９は、図７の回路構成例におけるデューティ算出部７３の構成ブロックの一例を示す図である。図９において、デューティ算出部７３は、ローサイドオン期間測定部７３６、一周期期間測定部７３２およびデューティ演算実施部７３３により構成されている。なお、図９の例では、平均化演算部７４に対するハイサイドゲイン誤差補正値記憶部７１とローサイドゲイン誤差補正値記憶部７２の位置が、図２の位置から相互に入れ替えられているが、平均化演算部７４における演算内容は同じである。
図９の例では、ローサイドゲート駆動信号ＩＮＬがデューティ算出部７３に入力される。ローサイドオン期間測定部７３６は、ローサイドゲート駆動信号ＩＮＬに基づいて、図８に例示したローサイドＯＮ期間Ｔ２を測定する。一周期期間測定部７３２は、ローサイドゲート駆動信号ＩＮＬに基づいて、図８に例示した一周期期間Ｔ０を測定する。これらの測定結果は、デューティ演算実施部７３３に出力される。
デューティ演算実施部７３３は、ローサイドＯＮ期間Ｔ２および一周期期間Ｔ０に基づいて、ハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬを算出するための算術演算を行う。具体的には、ローサイドＯＮ期間Ｔ２を一周期期間Ｔ０で割ることにより、ローサイドオンデューティＤｏｎＬを算出する。また、一周期期間Ｔ０からローサイドＯＮ期間Ｔ２を引いた値を一周期期間Ｔ０で割ることにより、ハイサイドオンデューティＤｏｎＨを算出する。なお、図７の回路では、デッドタイム期間Ｔ３中はハイサイドスイッチング素子１１のボディダイオードを経由してハイサイド電流ＩｏｕｔＨが流れる。そのため、ハイサイドオンデューティＤｏｎＨの計算では、一周期期間Ｔ０からローサイドＯＮ期間Ｔ２を引いた値、すなわちハイサイドＯＮ期間Ｔ１にデッドタイム期間Ｔ３の２倍を加えた値を、ハイサイドスイッチング素子１１の通電期間として扱っている。
なお、デッドタイム期間Ｔ３が既知であり、そのばらつきが小さい場合は、図９において、図６で説明したようなデューティ算出部７３の構成を適用してもよい。これにより、ローサイドゲート駆動信号ＩＮＬの代わりにＰＷＭ信号を用いて、ハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬを算出することもできる。
以上説明した本発明の第１の実施形態によれば、以下の（１）、（２）のような作用効果を奏する。
（１）電流検出回路１００は、電源からの電力供給を受けて電磁負荷４を駆動する負荷駆動回路１に接続され、この負荷駆動回路１から電磁負荷４に出力される負荷電流Ｉｏｕｔを検出する。本実施形態において、負荷駆動回路１は、電源の正極側に接続され、電磁負荷４に出力されるハイサイド電流ＩｏｕｔＨを制御するハイサイドスイッチング素子１１と、電源の負極側に接続され、電磁負荷４に出力されるローサイド電流ＩｏｕｔＬを制御するローサイドスイッチング素子２１を備える。また、電流検出回路１００は、ハイサイドスイッチング素子１１と並列に接続され、ハイサイド電流ＩｏｕｔＨに比例したハイサイド検出電流ＩｃｕｒＨを出力するハイサイド電流検出回路１２と、ローサイドスイッチング素子２１と並列に接続され、ローサイド電流ＩｏｕｔＬに比例したローサイド検出電流ＩｃｕｒＬを出力するローサイド電流検出回路２２と、ハイサイド検出電流ＩｃｕｒＨとローサイド検出電流ＩｃｕｒＬとを合わせた和電流Ｉｃｕｒを検出することにより、負荷電流Ｉｏｕｔを検出する負荷電流検出部６と、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を算出する補正値平均部７と、平均補正値に基づいて、負荷電流検出部６による負荷電流Ｉｏｕｔの検出結果を補正した電流検出結果を出力する補正部８とを備える。このようにしたので、低損失で正確な電流検出を可能とする電流検出回路を提供することができる。
（２）補正値平均部７は、デューティ算出部７３および平均化演算部７４を備える。デューティ算出部７３は、ハイサイドスイッチング素子１１の通電期間の割合を示すハイサイドオンデューティＤｏｎＨと、ローサイドスイッチング素子２１の通電期間の割合を示すロ−サイドオンデューティＤｏｎＬとを算出する。平均化演算部７４は、ハイサイドオンデューティＤｏｎＨおよびロ−サイドオンデューティＤｏｎＬの算出結果に基づいて、ハイサイド電流検出回路１２のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値ＣｇａｉｎＨと、ローサイド電流検出回路２２のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値ＣｇａｉｎＬとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部７において、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。前述の第1の実施形態では、デッドタイム期間中にはローサイドスイッチング素子２１やハイサイドスイッチング素子１１のボディダイオードを経由して電流が流れることから、ローサイドスイッチング素子２１やハイサイドスイッチング素子１１の通電期間の一部としてデッドタイム期間を扱っていた。これに対して、以下に説明する第２の実施形態では、ローサイドスイッチング素子２１やハイサイドスイッチング素子１１がオンであるときのローサイド電流検出回路２２やハイサイド電流検出回路１２のゲイン誤差と、デッドタイム期間におけるこれらのゲイン誤差とが異なっており、その違いが無視できないような場合に、図１に示した補正値平均部７において、デッドタイム期間の影響を考慮して平均補正値を算出する例を説明する。
図１０は、本発明の第２の実施形態による補正値平均部７および補正部８の説明図である。図１０において、補正値平均部７は、図２に示したデューティ算出部７３に替えて、デューティ算出部７３Ｄを有している。このデューティ算出部７３Ｄと、図２のハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２および平均化演算部７４に加えて、さらにデッドタイムゲイン誤差補正値記憶部７５により、本実施形態の補正値平均部７が構成されている。
前述のように、ハイサイドゲイン誤差補正値記憶部７１とローサイドゲイン誤差補正値記憶部７２には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬがそれぞれ記憶されている。一方、デッドタイムゲイン誤差補正値記憶部７５には、デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値ＣｇａｉｎＤが記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デッドタイムゲイン誤差補正値記憶部７５から平均化演算部７４にそれぞれ出力される。
デューティ算出部７３Ｄは、ハイサイドゲート駆動信号ＩＮＨ、ローサイドゲート駆動信号ＩＮＬまたはＰＷＭ信号のいずれか１つ以上の入力信号に基づいて、第1の実施形態で説明したハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬに加えて、スイッチング周期内でのデッドタイム期間の割合を示すデッドタイムデューティＤｄｅａｄをさらに算出する。デューティ算出部７３ＤによるハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果は、平均化演算部７４に出力される。
平均化演算部７４は、デューティ算出部７３ＤによるハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果に基づいて、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬおよびデッドタイムゲイン誤差補正値ＣｇａｉｎＤの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨにハイサイドオンデューティＤｏｎＨを乗じた値と、ローサイドゲイン誤差補正値ＣｇａｉｎＬにローサイドオンデューティＤｏｎＬを乗じた値と、デッドタイムゲイン誤差補正値ＣｇａｉｎＤにデッドタイムデューティＤｄｅａｄを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。平均化演算部７４により算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部７４から補正部８に出力される。
補正部８は、負荷電流検出部６から出力された和電流Ｉｃｕｒのデジタル電圧値を、平均化演算部７４から出力された平均補正値（時間平均ゲイン誤差）で割ることにより、負荷電流Ｉｏｕｔの検出結果に対する補正を行う。そして、算出された値を電流検出結果として出力する。
図１１は、本発明の第２の実施形態によるデューティ算出部７３Ｄの構成ブロックの一例を示す図である。図１１において、デューティ算出部７３Ｄは、ハイサイドオン期間測定部７３１、ローサイドオン期間測定部７３６、ＮＯＲ論理ゲート７３７、デッドタイム期間測定部７３８およびデューティ演算実施部７３３により構成されている。なお、補正値平均部７における他の構成と、補正部８の構成は、図１０と同様である。
図１１の例では、ハイサイドゲート駆動信号ＩＮＨとローサイドゲート駆動信号ＩＮＬがデューティ算出部７３に入力される。ハイサイドオン期間測定部７３１は、第１の実施形態で説明した図５の例と同様に、ハイサイドゲート駆動信号ＩＮＨに基づいて、図４に例示したハイサイドＯＮ期間Ｔ１を測定する。ローサイドオン期間測定部７３６は、第１の実施形態で説明した図９の例と同様に、ローサイドゲート駆動信号ＩＮＬに基づいて、図４に例示したローサイドＯＮ期間Ｔ２を測定する。
ＮＯＲ論理ゲート７３７は、ハイサイドゲート駆動信号ＩＮＨとローサイド駆動信号ＩＮＬの否定論理和をデッドタイム期間測定部７３８に出力する。デッドタイム期間測定部７３８は、ＮＯＲ論理ゲート７３７からの出力信号に基づいて、ハイサイドゲート駆動信号ＩＮＨとローサイド駆動信号ＩＮＬが共にローレベルである期間を測定することにより、図４に例示したデッドタイム期間Ｔ３を測定する。
以上説明したように、ハイサイドオン期間測定部７３１、ローサイドオン期間測定部７３６およびデッドタイム期間測定部７３８により、ハイサイドＯＮ期間Ｔ１、ローサイドＯＮ期間Ｔ２およびデッドタイム期間Ｔ３がそれぞれ測定される。これらの測定結果は、デューティ演算実施部７３３に出力される。
デューティ演算実施部７３３は、ハイサイドＯＮ期間Ｔ１、ローサイドＯＮ期間Ｔ２およびデッドタイム期間Ｔ３に基づいて、ハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄを算出するための算術演算を行う。具体的には、ハイサイドＯＮ期間Ｔ１、ローサイドＯＮ期間Ｔ２およびデッドタイム期間Ｔ３を足し合わせることで一周期期間Ｔ０を求める。そして、ハイサイドＯＮ期間Ｔ１、ローサイドＯＮ期間Ｔ２およびデッドタイム期間Ｔ３を求められた一周期期間Ｔ０でそれぞれ割ることにより、ハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄを算出する。
以上説明した本発明の第２の実施形態によれば、補正値平均部７は、デューティ算出部７３Ｄおよび平均化演算部７４を備える。デューティ算出部７３Ｄは、ハイサイドスイッチング素子１１の通電期間の割合を示すハイサイドオンデューティＤｏｎＨと、ローサイドスイッチング素子２１の通電期間の割合を示すロ−サイドオンデューティＤｏｎＬと、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１が両方ともオフであるデッドタイム期間の割合を示すデッドタイムデューティＤｄｅａｄとを算出する。平均化演算部７４は、ハイサイドオンデューティＤｏｎＨ、ロ−サイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果に基づいて、ハイサイド電流検出回路１２のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値ＣｇａｉｎＨと、ローサイド電流検出回路２２のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値ＣｇａｉｎＬと、デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値ＣｇａｉｎＤとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部７において、さらにデッドタイム期間の影響を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。前述の第１の実施形態では、ハイサイド電流検出回路１２やローサイド電流検出回路２２の誤差要因として、ローサイドスイッチング素子２１やハイサイドスイッチング素子１１がオンであるときのゲイン誤差のみを考慮していた。これに対して、以下に説明する第３の実施形態では、これらのゲイン誤差に加えて、さらにオフセット誤差を考慮して平均補正値を算出する例を説明する。
図１２は、本発明の第３の実施形態による補正値平均部７および補正部８の説明図である。図１２において、補正値平均部７は、図２に示した平均化演算部７４に替えて、２つの平均化演算部７４Ａおよび７４Ｂを有している。これらの平均化演算部７４Ａおよび７４Ｂと、図２のハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２およびデューティ算出部７３に加えて、さらにハイサイドオフセット誤差補正値記憶部７６およびローサイドオフセット誤差補正値記憶部７７により、本実施形態の補正値平均部７が構成されている。
前述のように、ハイサイドゲイン誤差補正値記憶部７１とローサイドゲイン誤差補正値記憶部７２には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬがそれぞれ記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２から平均化演算部７４Ｂにそれぞれ出力される。一方、ハイサイドオフセット誤差補正値記憶部７６には、ハイサイド電流検出回路１２のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値ＣｏｆｆＨが記憶されている。また、ローサイドオフセット誤差補正値記憶部７７には、ローサイド電流検出回路２２のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値ＣｏｆｆＬが記憶されている。これらの補正値は、ハイサイドオフセット誤差補正値記憶部７６、ローサイドオフセット誤差補正値記憶部７７から平均化演算部７４Ａにそれぞれ出力される。
デューティ算出部７３は、第１の実施形態で説明したように、ハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬを算出し、その算出結果を平均化演算部７４Ａ、７４Ｂに出力する。なお、デューティ算出部７３は、第１の実施形態において、図５、６または９で説明したような構成のいずれかにより実現可能である。
平均化演算部７４Ａは、デューティ算出部７３によるハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬの算出結果に基づいて、ハイサイドオフセット誤差補正値ＣｏｆｆＨとローサイドオフセット誤差補正値ＣｏｆｆＬとの時間平均値を算出する。具体的には、ハイサイドオフセット誤差補正値ＣｏｆｆＨにハイサイドオンデューティＤｏｎＨを乗じた値と、ローサイドオフセット誤差補正値ＣｏｆｆＬにローサイドオンデューティＤｏｎＬを乗じた値とを加算することで、これらのオフセット誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部７４Ａにより算出されたオフセット誤差補正値の時間平均値、すなわち時間平均オフセット誤差は、前述の平均補正値として、平均化演算部７４Ａから補正部８に出力される。
平均化演算部７４Ｂは、デューティ算出部７３によるハイサイドオンデューティＤｏｎＨおよびローサイドオンデューティＤｏｎＬの算出結果に基づいて、第１の実施形態における平均化演算部７４と同様に、ハイサイドゲイン誤差補正値ＣｇａｉｎＨとローサイドゲイン誤差補正値ＣｇａｉｎＬとの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨにハイサイドオンデューティＤｏｎＨを乗じた値と、ローサイドゲイン誤差補正値ＣｇａｉｎＬにローサイドオンデューティＤｏｎＬを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部７４Ｂにより算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部７４Ｂから補正部８に出力される。
補正部８は、負荷電流検出部６から出力された和電流Ｉｃｕｒのデジタル電圧値から、平均化演算部７４Ａから出力された平均補正値（時間平均オフセット誤差）の分を差し引き、さらにこれを平均化演算部７４Ｂから出力された平均補正値（時間平均ゲイン誤差）で割ることにより、負荷電流Ｉｏｕｔの検出結果に対する補正を行う。そして、算出された値を電流検出結果として出力する。
以上説明した本発明の第３の実施形態によれば、補正値平均部７は、デューティ算出部７３および平均化演算部７４Ａ、７４Ｂを備える。デューティ算出部７３は、ハイサイドスイッチング素子１１の通電期間の割合を示すハイサイドオンデューティＤｏｎＨと、ローサイドスイッチング素子２１の通電期間の割合を示すロ−サイドオンデューティＤｏｎＬとを算出する。平均化演算部７４Ｂは、ハイサイドオンデューティＤｏｎＨおよびロ−サイドオンデューティＤｏｎＬの算出結果に基づいて、ハイサイド電流検出回路１２のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値ＣｇａｉｎＨと、ローサイド電流検出回路２２のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値ＣｇａｉｎＬとの時間平均値を算出し、上記の平均補正値として出力する。平均化演算部７４Ａは、ハイサイドオンデューティＤｏｎＨおよびロ−サイドオンデューティＤｏｎＬの算出結果に基づいて、ハイサイド電流検出回路１２のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値ＣｏｆｆＨと、ローサイド電流検出回路２２のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値ＣｏｆｆＬとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部７において、ゲイン誤差に加えてさらにオフセット誤差を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
なお、上記第３の実施形態において、必要な電流検出精度に対してゲイン誤差が無視できる程度に小さい場合は、図１２のうちゲイン誤差の補正に関わる部分は省略してもよい。すなわち、図１２の補正値平均部７から、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２および平均化演算部７４Ｂを削除すると共に、補正部８では、時間平均ゲイン誤差の補正を行わないようにして、時間平均オフセット誤差の補正のみを行うようにする。この場合にも、補正値平均部７において、オフセット誤差を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。本実施形態では、前述の第２の実施形態と第３の実施形態とを組み合わせることで、デッドタイム期間やオフセット誤差を考慮して平均補正値を算出する例を説明する。
図１３は、本発明の第４の実施形態による補正値平均部７および補正部８の説明図である。図１３において、補正値平均部７は、図１０に示した第２の実施形態と同様に、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デッドタイムゲイン誤差補正値記憶部７５およびデューティ算出部７３Ｄを有している。また、図１２に示した第３の実施形態と同様に、２つの平均化演算部７４Ａおよび７４Ｂと、ハイサイドオフセット誤差補正値記憶部７６およびローサイドオフセット誤差補正値記憶部７７とを有している。これらに加えて、さらにデッドタイムオフセット誤差補正値記憶部７８により、本実施形態の補正値平均部７が構成されている。
前述のように、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デッドタイムゲイン誤差補正値記憶部７５には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬ、デッドタイムゲイン誤差補正値ＣｇａｉｎＤがそれぞれ記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デッドタイムゲイン誤差補正値記憶部７５から平均化演算部７４Ｂにそれぞれ出力される。
また、ハイサイドオフセット誤差補正値記憶部７６、ローサイドオフセット誤差補正値記憶部７７には、前述のハイサイドオフセット誤差補正値ＣｏｆｆＨ、ローサイドオフセット誤差補正値ＣｏｆｆＬがそれぞれ記憶されている。さらに、デッドタイムオフセット誤差補正値記憶部７８には、デッドタイム期間におけるオフセット誤差に対して予め設定されたデッドタイムオフセット誤差補正値ＣｏｆｆＤが記憶されている。これらの補正値は、ハイサイドオフセット誤差補正値記憶部７６、ローサイドオフセット誤差補正値記憶部７７、デッドタイムオフセット誤差補正値記憶部７８から平均化演算部７４Ａにそれぞれ出力される。
デューティ算出部７３Ｄは、第２の実施形態で説明したように、ハイサイドゲート駆動信号ＩＮＨ、ローサイドゲート駆動信号ＩＮＬまたはＰＷＭ信号のいずれか１つ以上の入力信号に基づいて、ハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄを算出する。これらの算出結果は、デューティ算出部７３Ｄから平均化演算部７４Ａおよび７４Ｂに出力される。
平均化演算部７４Ａは、デューティ算出部７３ＤによるハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果に基づいて、ハイサイドオフセット誤差補正値ＣｏｆｆＨ、ローサイドオフセット誤差補正値ＣｏｆｆＬおよびデッドタイムオフセット誤差補正値ＣｏｆｆＤの時間平均値を算出する。具体的には、ハイサイドオフセット誤差補正値ＣｏｆｆＨにハイサイドオンデューティＤｏｎＨを乗じた値と、ローサイドオフセット誤差補正値ＣｏｆｆＬにローサイドオンデューティＤｏｎＬを乗じた値と、デッドタイムオフセット誤差補正値ＣｏｆｆＤにデッドタイムデューティＤｄｅａｄを乗じた値とを加算することで、これらのオフセット誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部７４Ａにより算出されたオフセット誤差補正値の時間平均値、すなわち時間平均オフセット誤差は、前述の平均補正値として、平均化演算部７４Ａから補正部８に出力される。
平均化演算部７４Ｂは、デューティ算出部７３ＤによるハイサイドオンデューティＤｏｎＨ、ローサイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果に基づいて、第２の実施形態における平均化演算部７４と同様に、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬおよびデッドタイムゲイン誤差補正値ＣｇａｉｎＤの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値ＣｇａｉｎＨにハイサイドオンデューティＤｏｎＨを乗じた値と、ローサイドゲイン誤差補正値ＣｇａｉｎＬにローサイドオンデューティＤｏｎＬを乗じた値と、デッドタイムゲイン誤差補正値ＣｇａｉｎＤにデッドタイムデューティＤｄｅａｄを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部７４Ｂにより算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部７４Ｂから補正部８に出力される。
補正部８は、第３の実施形態と同様の方法で、負荷電流Ｉｏｕｔの検出結果に対する補正を行う。すなわち、負荷電流検出部６から出力された和電流Ｉｃｕｒのデジタル電圧値から、平均化演算部７４Ａから出力された平均補正値（時間平均オフセット誤差）の分を差し引き、さらにこれを平均化演算部７４Ｂから出力された平均補正値（時間平均ゲイン誤差）で割ることで、負荷電流Ｉｏｕｔの検出結果としての和電流Ｉｃｕｒを補正する。そして、算出された値を電流検出結果として出力する。
以上説明した本発明の第４の実施形態によれば、補正値平均部７は、デューティ算出部７３Ｄおよび平均化演算部７４Ａ、７４Ｂを備える。デューティ算出部７３Ｄは、ハイサイドスイッチング素子１１の通電期間の割合を示すハイサイドオンデューティＤｏｎＨと、ローサイドスイッチング素子２１の通電期間の割合を示すロ−サイドオンデューティＤｏｎＬと、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１が両方ともオフであるデッドタイム期間の割合を示すデッドタイムデューティＤｄｅａｄとを算出する。平均化演算部７４Ｂは、ハイサイドオンデューティＤｏｎＨ、ロ−サイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果に基づいて、ハイサイド電流検出回路１２のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値ＣｇａｉｎＨと、ローサイド電流検出回路２２のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値ＣｇａｉｎＬと、デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値ＣｇａｉｎＤとの時間平均値を算出し、上記の平均補正値として出力する。平均化演算部７４Ａは、ハイサイドオンデューティＤｏｎＨ、ロ−サイドオンデューティＤｏｎＬおよびデッドタイムデューティＤｄｅａｄの算出結果に基づいて、ハイサイド電流検出回路１２のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値ＣｏｆｆＨと、ローサイド電流検出回路２２のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値ＣｏｆｆＬと、デッドタイム期間におけるオフセット誤差に対して予め設定されたデッドタイムオフセット誤差補正値ＣｏｆｆＤとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部７において、ゲイン誤差に加えてさらにオフセット誤差を考慮すると共に、デッドタイム期間の影響も考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
なお、上記第４の実施形態においても、第３の実施形態と同様に、必要な電流検出精度に対してゲイン誤差が無視できる程度に小さい場合は、図１３のうちゲイン誤差の補正に関わる部分は省略してもよい。すなわち、図１３の補正値平均部７から、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デッドタイムゲイン誤差補正値記憶部７５および平均化演算部７４Ｂを削除すると共に、補正部８では、時間平均ゲイン誤差の補正を行わないようにして、時間平均オフセット誤差の補正のみを行うようにする。この場合にも、補正値平均部７において、オフセット誤差を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。本実施形態では、電流検出回路１００の電流検出結果に基づいて、通電期間におけるハイサイド電流検出回路１２およびローサイド電流検出回路２２の誤差に対する補正値を算出し、その補正値を補正値平均部７に対して設定する例を説明する。
図１４は、本発明の第５の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。図１４において、図１に示した第１の実施形態との相違点は、電磁負荷４に替えて直流電流源９が負荷駆動回路１に負荷として接続されている点と、補正値平均部７に補正値算出部１０Ａが接続されている点である。
直流電流源９は、負荷駆動回路１から出力される負荷電流Ｉｏｕｔを任意に設定するための電流源である。この直流電流源９に対する電流設定値は、補正値算出部１０Ａに入力される。
補正値算出部１０Ａは、プリドライバ５に入力されるＰＷＭ信号と、直流電流源９に対する電流設定値と、補正部８による電流検出結果とに基づいて、ハイサイド電流検出回路１２およびローサイド電流検出回路２２におけるゲイン誤差とオフセット誤差の値を求める。そして、これらの誤差に対する補正値を決定し、補正値平均部７に出力して補正値の設定を行う。
本実施形態では、直流電流源９により電流設定値Ｉａ１、Ｉａ２（Ｉａ２＞Ｉａ１）を設定し、この電流設定値Ｉａ１、Ｉａ２に対して補正部８からそれぞれ出力される和電流Ｉｃｕｒの検出結果を、補正値算出部１０Ａにより電流検出値Ｉｄ１、Ｉｄ２として取得する。このとき、補正値平均部７におけるゲイン誤差補正値やオフセット誤差補正値を初期値（たとえば、ゲイン誤差補正値＝１、オフセット誤差補正値＝０）に設定しておくことで、第１〜第４の各実施形態で説明したような補正が補正部８において行われないようにする。また、プリドライバ５に対して所定のＰＷＭ信号を出力することにより、電流設定値Ｉａ１、Ｉａ２の各々に対して、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の通電期間を切り替える。これにより、ハイサイドスイッチング素子１１の通電時に和電流Ｉｃｕｒとして検出されたハイサイド検出電流ＩｃｕｒＨの検出値と、ローサイドスイッチング素子２１の通電時に和電流Ｉｃｕｒとして検出されたローサイド検出電流ＩｃｕｒＬの検出値とを、補正値算出部１０Ａにおいて電流検出値Ｉｄ１、Ｉｄ２としてそれぞれ取得できるようにする。
図１５は、本発明の第５の実施形態による補正値算出部１０Ａの説明図である。図１５において、補正値算出部１０Ａは、ハイサイド補正値算出部１０Ａ１、ローサイド補正値算出部１０Ａ２およびセレクタ１０Ａ３により構成されている。ハイサイド補正値算出部１０Ａ１は、セレクタ１０Ａ４、Ｉｄ１格納部１０Ａ５、Ｉｄ２格納部１０Ａ６および補正値演算実施部１０Ａ７により構成されている。なお、ローサイド補正値算出部１０Ａ２もハイサイド補正値算出部１０Ａ１と同様の構成を有しているが、図１５では図示を省略している。
セレクタ１０Ａ３は、ＰＷＭ信号に基づいて、補正部８から入力された電流検出結果をハイサイドとローサイドに振り分ける。ハイサイドの電流検出結果はハイサイド補正値算出部１０Ａ１に出力され、ローサイドの電流検出結果はローサイド補正値算出部１０Ａ２に出力される。
ハイサイド補正値算出部１０Ａ１において、セレクタ１０Ａ４は、直流電流源９に対する電流設定値に基づいて、セレクタ１０Ａ３から入力されたハイサイドの電流検出結果を、電流設定値Ｉａ１に対応する電流検出結果と、電流設定値Ｉａ２に対応する電流検出結果とに振り分ける。電流設定値Ｉａ１に対応する電流検出結果は、電流検出値Ｉｄ１としてＩｄ１格納部１０Ａ５に格納され、電流設定値Ｉａ２に対応する電流検出結果は、電流検出値Ｉｄ２としてＩｄ２格納部１０Ａ６に格納される。
補正値演算実施部１０Ａ７は、Ｉｄ１格納部１０Ａ５に格納されている電流検出値Ｉｄ１と、Ｉｄ２格納部１０Ａ６に格納されている電流検出値Ｉｄ２とに基づいて、前述のハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびハイサイドオフセット誤差補正値ＣｏｆｆＨを算出するための算術演算を行う。具体的には、電流検出値Ｉｄ２から電流検出値Ｉｄ１を引き、その値を電流設定値Ｉａ２とＩａ１の差で割ることにより、ハイサイドゲイン誤差補正値ＣｇａｉｎＨを算出する。また、求められたハイサイドゲイン誤差補正値ＣｇａｉｎＨを用いて、これに電流設定値Ｉａ１を掛けた値を電流検出値Ｉｄ１から引くことにより、ハイサイドオフセット誤差補正値ＣｏｆｆＨを算出する。
補正値演算実施部１０Ａ７により算出されたハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびハイサイドオフセット誤差補正値ＣｏｆｆＨは、補正値平均部７に出力される。補正値平均部７では、ハイサイドゲイン誤差補正値ＣｇａｉｎＨが前述のハイサイドゲイン誤差補正値記憶部７１に記憶され、ハイサイドオフセット誤差補正値ＣｏｆｆＨがハイサイドオフセット誤差補正値記憶部７６に記憶される。これにより、補正値平均部７において、ハイサイド電流検出回路１２のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
ローサイド補正値算出部１０Ａ２でも、セレクタ１０Ａ３から入力されたローサイドの電流検出結果に基づいて、上記のハイサイド補正値算出部１０Ａ１と同様の処理が行われる。その結果、ローサイドゲイン誤差補正値ＣｇａｉｎＬおよびローサイドオフセット誤差補正値ＣｏｆｆＬが算出される。算出されたローサイドゲイン誤差補正値ＣｇａｉｎＬおよびローサイドオフセット誤差補正値ＣｏｆｆＬは、補正値平均部７に出力される。補正値平均部７では、ローサイドゲイン誤差補正値ＣｇａｉｎＬが前述のローサイドゲイン誤差補正値記憶部７２に記憶され、ローサイドオフセット誤差補正値ＣｏｆｆＬがローサイドオフセット誤差補正値記憶部７７に記憶される。これにより、補正値平均部７において、ローサイド電流検出回路２２のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
以上説明した本発明の第５の実施形態によれば、負荷電流Ｉｏｕｔを任意に設定するための直流電流源９が負荷として負荷駆動回路１に接続されている。補正値平均部７において、ハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびハイサイドオフセット誤差補正値ＣｏｆｆＨは、直流電流源９による負荷電流Ｉｏｕｔの設定値Ｉａ１、Ｉａ２と、ハイサイドスイッチング素子１１の通電時に和電流Ｉｃｕｒとして検出されたハイサイド検出電流ＩｃｕｒＨの検出値Ｉｄ１、Ｉｄ２とに基づいて、補正値算出部１０Ａにより設定される。また、ローサイドゲイン誤差補正値ＣｇａｉｎＬおよびローサイドオフセット誤差補正値ＣｏｆｆＬは、直流電流源９による負荷電流Ｉｏｕｔの設定値Ｉａ１、Ｉａ２と、ローサイドスイッチング素子２１の通電時に和電流Ｉｃｕｒとして検出されたローサイド検出電流ＩｃｕｒＬの検出値Ｉｄ１、Ｉｄ２とに基づいて、補正値算出部１０Ａにより設定される。このようにしたので、補正値平均部７において、ハイサイド電流検出回路１２およびローサイド電流検出回路２２の実際のゲイン誤差やオフセット誤差を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための補正値を適切に設定することができる。
なお、上記第５の実施形態において、必要な電流検出精度に対してゲイン誤差やオフセット誤差が無視できる程度に小さい場合は、図１５のうちゲイン誤差やオフセット誤差の算出に関わる部分は省略してもよい。また、ハイサイド電流検出回路１２またはローサイド電流検出回路２２の誤差が無視できる程度に小さい場合は、それに応じて、ハイサイド補正値算出部１０Ａ１またはローサイド補正値算出部１０Ａ２を省略してもよい。
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。本実施形態では、前述の第６の実施形態において、さらにデッドタイム期間における誤差に対する補正値を算出し、その補正値を補正値平均部７に対して設定する例を説明する。
図１６は、本発明の第６の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。図１６において、図１４に示した第５の実施形態との相違点は、プリドライバ５にテストモード設定機能５Ｔが設けられている点と、補正値算出部１０Ａに替えて補正値算出部１０Ｂが補正値平均部７に接続されている点である。
補正値算出部１０Ｂは、プリドライバ５に入力されるＰＷＭ信号および所定のテストモード信号と、直流電流源９に対する電流設定値と、補正部８による電流検出結果とに基づいて、ハイサイド電流検出回路１２およびローサイド電流検出回路２２におけるゲイン誤差とオフセット誤差の値を求める。そして、これらの誤差に対する補正値を決定し、補正値平均部７に出力して補正値の設定を行う。
本実施形態において、プリドライバ５にテストモード信号が入力されると、プリドライバ５はテストモードに設定される。このテストモードにおいて、プリドライバ５はテストモード設定機能５Ｔを用いて、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１が同時に非通電状態となるように、ハイサイドゲート駆動信号ＩＮＨおよびローサイドゲート駆動信号ＩＮＬを出力する。これにより、デッドタイム期間を意図的に作り出して、このときの和電流Ｉｃｕｒを、補正値算出部１０Ａにおいて電流検出値Ｉｄ１、Ｉｄ２としてそれぞれ取得できるようにする。
図１７は、本発明の第６の実施形態による補正値算出部１０Ｂの説明図である。図１７において、補正値算出部１０Ｂは、ハイサイド補正値算出部１０Ｂ１、ローサイド補正値算出部１０Ｂ２、デッドタイム補正値算出部１０Ｂ３、セレクタ１０Ｂ４およびセレクタ１０Ｂ５により構成されている。ハイサイド補正値算出部１０Ｂ１は、セレクタ１０Ｂ６、Ｉｄ１格納部１０Ｂ７、Ｉｄ２格納部１０Ｂ８および補正値演算実施部１０Ｂ９により構成されている。なお、ローサイド補正値算出部１０Ｂ２およびデッドタイム補正値算出部１０Ｂ３もハイサイド補正値算出部１０Ｂ１と同様の構成を有しているが、図１７では図示を省略している。
セレクタ１０Ｂ４は、テストモード信号に基づいて、補正部８から入力された電流検出結果を通常モードとテストモードに振り分ける。通常モードの電流検出結果はセレクタ１０Ｂ５に出力され、テストモードの電流検出結果はデッドタイム補正値算出部１０Ｂ３に出力される。
セレクタ１０Ｂ５は、第５の実施形態で説明した図１５のセレクタ１０Ａ３と同様に、ＰＷＭ信号に基づいて、セレクタ１０Ｂ４から入力された電流検出結果をハイサイドとローサイドに振り分ける。ハイサイドの電流検出結果はハイサイド補正値算出部１０Ｂ１に出力され、ローサイドの電流検出結果はローサイド補正値算出部１０Ｂ２に出力される。
ハイサイド補正値算出部１０Ｂ１では、第５の実施形態で説明した図１５のハイサイド補正値算出部１０Ａ１と同様の処理を行う。すなわち、セレクタ１０Ｂ６では、直流電流源９に対する電流設定値に基づいて、セレクタ１０Ｂ５から入力されたハイサイドの電流検出結果を、電流設定値Ｉａ１に対応する電流検出結果と、電流設定値Ｉａ２に対応する電流検出結果とに振り分ける。電流設定値Ｉａ１に対応する電流検出結果は、電流検出値Ｉｄ１としてＩｄ１格納部１０Ｂ７に格納され、電流設定値Ｉａ２に対応する電流検出結果は、電流検出値Ｉｄ２としてＩｄ２格納部１０Ｂ８に格納される。これらの値に基づいて、補正値演算実施部１０Ｂ９により図１５の補正値演算実施部１０Ａ７と同様の算術演算を行うことで、ハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびハイサイドオフセット誤差補正値ＣｏｆｆＨを算出する。
補正値演算実施部１０Ｂ９により算出されたハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびハイサイドオフセット誤差補正値ＣｏｆｆＨは、補正値平均部７に出力される。補正値平均部７では、第５の実施形態で説明したように、ハイサイドゲイン誤差補正値ＣｇａｉｎＨがハイサイドゲイン誤差補正値記憶部７１に記憶され、ハイサイドオフセット誤差補正値ＣｏｆｆＨがハイサイドオフセット誤差補正値記憶部７６に記憶される。これにより、補正値平均部７において、ハイサイド電流検出回路１２のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
ローサイド補正値算出部１０Ｂ２でも、セレクタ１０Ｂ５から入力されたローサイドの電流検出結果に基づいて、上記のハイサイド補正値算出部１０Ｂ１と同様の処理が行われる。その結果、ローサイドゲイン誤差補正値ＣｇａｉｎＬおよびローサイドオフセット誤差補正値ＣｏｆｆＬが算出される。算出されたローサイドゲイン誤差補正値ＣｇａｉｎＬおよびローサイドオフセット誤差補正値ＣｏｆｆＬは、補正値平均部７に出力される。補正値平均部７では、ローサイドゲイン誤差補正値ＣｇａｉｎＬがローサイドゲイン誤差補正値記憶部７２に記憶され、ローサイドオフセット誤差補正値ＣｏｆｆＬがローサイドオフセット誤差補正値記憶部７７に記憶される。これにより、補正値平均部７において、ローサイド電流検出回路２２のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
また、デッドタイム補正値算出部１０Ｂ３においても、セレクタ１０Ｂ４から入力されたテストモードの電流検出結果に基づいて、上記のハイサイド補正値算出部１０Ｂ１やローサイド補正値算出部１０Ｂ２と同様の処理が行われる。その結果、デッドタイムゲイン誤差補正値ＣｇａｉｎＤおよびデッドタイムオフセット誤差補正値ＣｏｆｆＤが算出される。算出されたデッドタイムゲイン誤差補正値ＣｇａｉｎＤおよびデッドタイムオフセット誤差補正値ＣｏｆｆＤは、補正値平均部７に出力される。補正値平均部７では、デッドタイムゲイン誤差補正値ＣｇａｉｎＤが前述のデッドタイムゲイン誤差補正値記憶部７５に記憶され、デッドタイムオフセット誤差補正値ＣｏｆｆＤがデッドタイムオフセット誤差補正値記憶部７８に記憶される。これにより、補正値平均部７において、デッドタイム期間におけるゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
以上説明した本発明の第６の実施形態によれば、負荷電流Ｉｏｕｔを任意に設定するための直流電流源９が負荷として負荷駆動回路１に接続されている。補正値平均部７において、ハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびハイサイドオフセット誤差補正値ＣｏｆｆＨは、直流電流源９による負荷電流Ｉｏｕｔの設定値Ｉａ１、Ｉａ２と、ハイサイドスイッチング素子１１の通電時に和電流Ｉｃｕｒとして検出されたハイサイド検出電流ＩｃｕｒＨの検出値Ｉｄ１、Ｉｄ２とに基づいて、補正値算出部１０Ｂにより設定される。また、ローサイドゲイン誤差補正値ＣｇａｉｎＬおよびローサイドオフセット誤差補正値ＣｏｆｆＬは、直流電流源９による負荷電流Ｉｏｕｔの設定値Ｉａ１、Ｉａ２と、ローサイドスイッチング素子２１の通電時に和電流Ｉｃｕｒとして検出されたローサイド検出電流ＩｃｕｒＬの検出値Ｉｄ１、Ｉｄ２とに基づいて、補正値算出部１０Ｂにより設定される。さらに、デッドタイムゲイン誤差補正値ＣｇａｉｎＤおよびデッドタイムオフセット誤差補正値ＣｏｆｆＤは、直流電流源９による負荷電流Ｉｏｕｔの設定値Ｉａ１、Ｉａ２と、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１の非通電時に検出された和電流Ｉｃｕｒの検出値Ｉｄ１、Ｉｄ２とに基づいて、補正値算出部１０Ｂにより設定される。このようにしたので、補正値平均部７において、通電期間およびデッドタイム期間におけるハイサイド電流検出回路１２およびローサイド電流検出回路２２の実際のゲイン誤差やオフセット誤差を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための補正値を適切に設定することができる。
なお、上記第６の実施形態においても、必要な電流検出精度に対してゲイン誤差やオフセット誤差が無視できる程度に小さい場合は、図１７のうちゲイン誤差やオフセット誤差の算出に関わる部分は省略してもよい。また、通電期間やデッドタイム期間におけるハイサイド電流検出回路１２またはローサイド電流検出回路２２の誤差が無視できる程度に小さい場合は、それに応じて、ハイサイド補正値算出部１０Ｂ１、ローサイド補正値算出部１０Ｂ２またはデッドタイム補正値算出部１０Ｂ３を省略してもよい。
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。本実施形態では、電流検出回路１００の電流検出結果に基づいて、前述の第５の実施形態とは異なる方法で、通電期間におけるハイサイド電流検出回路１２およびローサイド電流検出回路２２の誤差に対する補正値を算出し、その補正値を補正値平均部７に対して設定する例を説明する。
図１８は、本発明の第７の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。図１８において、図１に示した第１の実施形態との相違点は、電磁負荷４に負荷電流測定器４１が接続されている点と、補正値平均部７に補正値算出部１０Ｃが接続されている点である。
負荷電流測定器４１は、負荷駆動回路１から出力されて電磁負荷４に流れる負荷電流Ｉｏｕｔを測定するためのものであり、たとえばシャント抵抗やホール素子を用いた電流センサにより実現することができる。負荷電流Ｉｏｕｔへの影響が小さくなるように、負荷電流測定器４１には低損失なものを用いることが好ましい。負荷電流測定器４１による負荷電流Ｉｏｕｔの測定値は、補正値算出部１０Ｃに入力される。
補正値算出部１０Ｃは、プリドライバ５に入力されるＰＷＭ信号のデューティ設定値と、負荷電流測定器４１による負荷電流Ｉｏｕｔの測定値と、補正部８による電流検出結果とに基づいて、ハイサイド電流検出回路１２およびローサイド電流検出回路２２におけるゲイン誤差とオフセット誤差の値を求める。そして、これらの誤差に対する補正値を決定し、補正値平均部７に出力して補正値の設定を行う。
本実施形態では、所定のデューティ設定値Ｄｕｔｙ１、Ｄｕｔｙ２（０％＜Ｄｕｔｙ１＜Ｄｕｔｙ２＜１００％）をＰＷＭ信号において設定する。そして、このデューティ設定値Ｄｕｔｙ１、Ｄｕｔｙ２のＰＷＭ信号に対して負荷駆動回路１からそれぞれ出力される負荷電流Ｉｏｕｔを負荷電流測定器４１により測定し、その測定結果を、補正値算出部１０Ｃにより負荷電流測定値Ｉｏｕｔ１、Ｉｏｕｔ２として取得する。また、デューティ設定値Ｄｕｔｙ１、Ｄｕｔｙ２のＰＷＭ信号に対して補正部８からそれぞれ出力される和電流Ｉｃｕｒの検出結果を、補正値算出部１０Ｃにより電流検出値Ｉｄ１、Ｉｄ２として取得する。このとき、補正値平均部７におけるゲイン誤差補正値やオフセット誤差補正値を初期値（たとえば、ゲイン誤差補正値＝１、オフセット誤差補正値＝０）に設定しておくことで、第１〜第４の各実施形態で説明したような補正が補正部８において行われないようにする。なお、本実施形態では、プリドライバ５に入力されるＰＷＭ信号において、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の通電期間の割合に応じたデューティ設定値を任意に設定可能であるものとする。
図１９は、本発明の第７の実施形態による補正値算出部１０Ｃの説明図である。図１９において、補正値算出部１０Ｃは、セレクタ１０Ｃ１、セレクタ１０Ｃ２、Ｉｏｕｔ１格納部１０Ｃ３、Ｉｏｕｔ２格納部１０Ｃ４、Ｉｄ１格納部１０Ｃ５、Ｉｄ２格納部１０Ｃ６および補正値演算実施部１０Ｃ７により構成されている。
セレクタ１０Ｃ１は、ＰＷＭ信号のデューティ設定値に基づいて、負荷電流測定器４１から入力された負荷電流測定値を、デューティ設定値Ｄｕｔｙ１に対応する負荷電流測定値Ｉｏｕｔ１と、デューティ設定値Ｄｕｔｙ２に対応する負荷電流測定値Ｉｏｕｔ２とに振り分ける。負荷電流測定値Ｉｏｕｔ１はＩｏｕｔ１格納部１０Ｃ３に格納され、負荷電流測定値Ｉｏｕｔ２はＩｏｕｔ２格納部１０Ｃ４に格納される。
セレクタ１０Ｃ２は、ＰＷＭ信号のデューティ設定値に基づいて、補正部８から入力された電流検出結果を、デューティ設定値Ｄｕｔｙ１に対応する電流検出値Ｉｄ１と、デューティ設定値Ｄｕｔｙ２に対応する電流検出値Ｉｄ２とに振り分ける。電流検出値Ｉｄ１はＩｄ１格納部１０Ｃ５に格納され、電流検出値Ｉｄ２はＩｄ２格納部１０Ｃ６に格納される。
補正値演算実施部１０Ｃ７は、Ｉｏｕｔ１格納部１０Ｃ３、Ｉｏｕｔ２格納部１０Ｃ４にそれぞれ格納されている負荷電流測定値Ｉｏｕｔ１、Ｉｏｕｔ２と、Ｉｄ１格納部１０Ｃ５、Ｉｄ２格納部１０Ｃ６にそれぞれ格納されている電流検出値Ｉｄ１、Ｉｄ２とに基づいて、前述のハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびローサイドゲイン誤差補正値ＣｇａｉｎＬを算出するための算術演算を行う。具体的には、電流検出値Ｉｄ１、Ｉｄ２を負荷電流測定値Ｉｏｕｔ１、Ｉｏｕｔ２でそれぞれ割ることにより、デューティ設定値Ｄｕｔｙ１、Ｄｕｔｙ２に対するゲイン誤差補正値を算出し、これらを用いた線形近似により、ＰＷＭ信号のデューティが０％、１００％のときのゲイン誤差補正値を求める。こうして求められたデューティ０％、１００％のゲイン誤差補正値は、ローサイドゲイン誤差補正値ＣｇａｉｎＬ、ハイサイドゲイン誤差補正値ＣｇａｉｎＨとして、補正値平均部７に出力される。
補正値平均部７では、ローサイドゲイン誤差補正値ＣｇａｉｎＬが前述のローサイドゲイン誤差補正値記憶部７２に記憶され、ハイサイドゲイン誤差補正値ＣｇａｉｎＨがハイサイドゲイン誤差補正値記憶部７１に記憶される。これにより、補正値平均部７において、ローサイド電流検出回路２２のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
以上説明した本発明の第７の実施形態によれば、電磁負荷４には、負荷電流Ｉｏｕｔを測定するための負荷電流測定器４１が接続されている。また、プリドライバ５に入力されるＰＷＭ信号において、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の通電期間の割合に応じたデューティ設定値を任意に設定可能である。補正値平均部７において、ハイサイドゲイン誤差補正値ＣｇａｉｎＨおよびローサイドゲイン誤差補正値ＣｇａｉｎＬは、デューティ設定値Ｄｕｔｙ１、Ｄｕｔｙ２と、負荷電流Ｉｏｕｔの測定値Ｉｏｕｔ１、Ｉｏｕｔ２と、和電流Ｉｃｕｒの検出値Ｉｄ１、Ｉｄ２とに基づいて、補正値算出部１０Ｃにより設定される。このようにしたので、補正値平均部７において、電磁負荷４の特性に応じたハイサイド電流検出回路１２およびローサイド電流検出回路２２のゲイン誤差を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための補正値を適切に設定することができる。
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。本実施形態では、補正値平均部７において平均補正値を算出する際に用いるハイサイドゲイン誤差補正値やローサイドゲイン誤差補正値の温度に対する依存性が無視できない場合に、これらを温度に応じて変化させる例を説明する。
図２０は、本発明の第８の実施形態による補正値平均部７および補正部８の説明図である。図２０において、図２に示した第１の実施形態との相違点は、ハイサイドゲイン誤差補正値記憶部７１およびローサイドゲイン誤差補正値記憶部７２に替えて、ハイサイドゲイン誤差補正値決定部７１Ａおよびローサイドゲイン誤差補正値決定部７２Ａが設けられている点である。
ハイサイドゲイン誤差補正値決定部７１Ａおよびローサイドゲイン誤差補正値決定部７２Ａには、電流検出回路１００内に設けられた不図示の温度測定手段により測定された電流検出回路１００の温度測定結果が入力される。この温度測定結果に基づいて、ハイサイドゲイン誤差補正値決定部７１Ａ、ローサイドゲイン誤差補正値決定部７２Ａは、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬをそれぞれ決定し、平均化演算部７４に出力する。
図２１は、本発明の第８の実施形態によるハイサイドゲイン誤差補正値決定部７１Ａの説明図である。図２１において、ハイサイドゲイン誤差補正値決定部７１Ａは、第１ハイサイドゲイン誤差補正値記憶部７１Ａ１、第２ハイサイドゲイン誤差補正値記憶部７１Ａ２、第３ハイサイドゲイン誤差補正値記憶部７１Ａ３およびゲイン誤差演算部７１Ａ４により構成されている。
第１ハイサイドゲイン誤差補正値記憶部７１Ａ１、第２ハイサイドゲイン誤差補正値記憶部７１Ａ２、第３ハイサイドゲイン誤差補正値記憶部７１Ａ３には、温度Ｔａ、Ｔｂ、Ｔｃ（Ｔａ＜Ｔｂ＜Ｔｃ）で予め取得されたハイサイドゲイン誤差補正値ＨＡ、ＨＢ、ＨＣがそれぞれ記憶されている。なお、これらの値は、たとえば前述の第５〜第７の各実施形態で説明したような方法を用いて取得することができる。
ゲイン誤差演算部７１Ａ４は、第１ハイサイドゲイン誤差補正値記憶部７１Ａ１、第２ハイサイドゲイン誤差補正値記憶部７１Ａ２、第３ハイサイドゲイン誤差補正値記憶部７１Ａ３にそれぞれ記憶されているハイサイドゲイン誤差補正値ＨＡ、ＨＢ、ＨＣと、温度測定手段から入力された温度測定結果とに基づいて、ハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定するための演算を行う。ここでは、入力された温度測定結果が示す温度Ｔをハイサイド電流検出回路１２の温度として、その温度Ｔにおけるハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定する。具体的には、Ｔ＜Ｔｂであれば、温度Ｔａ、Ｔｂとこれに対応するハイサイドゲイン誤差補正値ＨＡ、ＨＢとを用いた線形近似により、温度Ｔにおけるハイサイドゲイン誤差補正値ＣｇａｉｎＨを算出し、Ｔｂ＜Ｔであれば、温度Ｔｂ、Ｔｃとこれに対応するハイサイドゲイン誤差補正値ＨＢ、ＨＣとを用いた線形近似により、温度Ｔにおけるハイサイドゲイン誤差補正値ＣｇａｉｎＨを算出する。
以上説明したような演算をゲイン誤差演算部７１Ａ４で行うことにより、ハイサイドゲイン誤差補正値決定部７１Ａは、ハイサイド電流検出回路１２の温度に基づいてハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定することができる。
なお、ローサイドゲイン誤差補正値決定部７２Ａも、図２１に示したハイサイドゲイン誤差補正値決定部７１Ａと同様の構成を有しており、温度測定手段から入力された温度測定結果が示す温度Ｔをローサイド電流検出回路２２の温度として、その温度Ｔに基づいてローサイドゲイン誤差補正値ＣｇａｉｎＬを算出する。これにより、ローサイドゲイン誤差補正値決定部７２Ａは、ローサイド電流検出回路２２の温度に基づいてローサイドゲイン誤差補正値ＣｇａｉｎＬを決定することができる。
以上説明した本発明の第８の実施形態によれば、補正値平均部７は、ハイサイドゲイン誤差補正値決定部７１Ａにより、ハイサイド電流検出回路１２の温度に基づいてハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定し、ローサイドゲイン誤差補正値決定部７２Ａにより、ローサイド電流検出回路２２の温度に基づいてローサイドゲイン誤差補正値ＣｇａｉｎＬを決定する。このようにしたので、補正値平均部７において、ハイサイド電流検出回路１２およびローサイド電流検出回路２２のゲイン誤差の温度依存性を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための補正値を適切に設定することができる。
なお、上記第８の実施形態において、ハイサイド電流検出回路１２の温度とローサイド電流検出回路２２の温度を別々に測定してもよい。また、上記第８の実施形態では、温度測定値に基づいてゲイン誤差のみを決定する例を説明したが、オフセット誤差やデッドタイム期間における誤差についても、同様の方法により、温度測定値に基づいてこれらを決定することができる。
（第９の実施形態）
次に、本発明の第９の実施形態について説明する。本実施形態では、前述の第８の実施形態において、さらにハイサイドゲイン誤差補正値やローサイドゲイン誤差補正値の電圧に対する依存性についても無視できない場合に、これらを温度と電圧に応じて変化させる例を説明する。
図２２は、本発明の第９の実施形態による補正値平均部７および補正部８の説明図である。図２２において、図２０に示した第８の実施形態との相違点は、ハイサイドゲイン誤差補正値決定部７１Ａおよびローサイドゲイン誤差補正値決定部７２Ａに替えて、ハイサイドゲイン誤差補正値決定部７１Ｂおよびローサイドゲイン誤差補正値決定部７２Ｂが設けられている点である。
ハイサイドゲイン誤差補正値決定部７１Ｂおよびローサイドゲイン誤差補正値決定部７２Ｂには、電流検出回路１００内に設けられた不図示の温度測定手段および電圧測定手段によりそれぞれ測定された電流検出回路１００の温度測定結果および電圧測定結果が入力される。この温度測定結果と電圧測定結果に基づいて、ハイサイドゲイン誤差補正値決定部７１Ｂ、ローサイドゲイン誤差補正値決定部７２Ｂは、ハイサイドゲイン誤差補正値ＣｇａｉｎＨ、ローサイドゲイン誤差補正値ＣｇａｉｎＬをそれぞれ決定し、平均化演算部７４に出力する。
図２３は、本発明の第９の実施形態によるハイサイドゲイン誤差補正値決定部７１Ｂの説明図である。図２３において、ハイサイドゲイン誤差補正値決定部７１Ｂは、第１補正値算出部７１Ｂ２、第２補正値算出部７１Ｂ３、第３補正値算出部７１Ｂ４およびゲイン誤差演算部７１Ｂ９により構成されている。第１補正値算出部７１Ｂ２は、第１ハイサイドゲイン誤差補正値記憶部７１Ｂ５、第２ハイサイドゲイン誤差補正値記憶部７１Ｂ６、第３ハイサイドゲイン誤差補正値記憶部７１Ｂ７および第１補正値演算実施部７１Ｂ８により構成されている。なお、第２補正値算出部７１Ｂ３および第３補正値算出部７１Ｂ４も第１補正値算出部７１Ｂ２と同様の構成を有しているが、図２３では図示を省略している。
第１補正値算出部７１Ｂ２において、第１ハイサイドゲイン誤差補正値記憶部７１Ｂ５、第２ハイサイドゲイン誤差補正値記憶部７１Ｂ６、第３ハイサイドゲイン誤差補正値記憶部７１Ｂ７には、温度Ｔａにおいて、電圧Ｖａ、Ｖｂ、Ｖｃ（Ｖａ＜Ｖｂ＜Ｖｃ）で予め取得されたハイサイドゲイン誤差補正値ＨＡＡ、ＨＡＢ、ＨＡＣがそれぞれ記憶されている。なお、これらの値は、たとえば前述の第５〜第７の各実施形態で説明したような方法を用いて取得することができる。
第１補正値演算実施部７１Ｂ８は、第１ハイサイドゲイン誤差補正値記憶部７１Ｂ５、第２ハイサイドゲイン誤差補正値記憶部７１Ｂ６、第３ハイサイドゲイン誤差補正値記憶部７１Ｂ７にそれぞれ記憶されているハイサイドゲイン誤差補正値ＨＡＡ、ＨＡＢ、ＨＡＣと、電圧測定手段から入力された電圧測定結果とに基づいて、温度Ｔａ、電圧Ｖにおけるハイサイドゲイン誤差補正値ＨＡＶを決定するための演算を行う。ここでは、入力された電圧測定結果が示す電圧Ｖをハイサイド電流検出回路１２の電圧として、その電圧Ｖと温度Ｔａにおけるハイサイドゲイン誤差補正値ＨＡＶを決定する。具体的には、Ｖ＜Ｖｂであれば、電圧Ｖａ、Ｖｂとこれに対応するハイサイドゲイン誤差補正値ＨＡＡ、ＨＡＢとを用いた線形近似により、温度Ｔａ、電圧Ｖにおけるハイサイドゲイン誤差補正値ＨＡＶを算出し、Ｖｂ＜Ｖであれば、電圧Ｖｂ、Ｖｃとこれに対応するハイサイドゲイン誤差補正値ＨＡＢ、ＨＡＣとを用いた線形近似により、温度Ｔａにおけるハイサイドゲイン誤差補正値ＨＡＶを算出する。こうして算出されたハイサイドゲイン誤差補正値ＨＡＶは、ゲイン誤差演算部７１Ｂ９に出力される。
第２補正値算出部７１Ｂ３、第３補正値算出部７１Ｂ４でも、温度Ｔｂ、Ｔｃにおいて３種類の電圧で予め取得されたハイサイドゲイン誤差補正値に基づいて、上記の第１補正値算出部７１Ｂ２と同様の処理がそれぞれ行われる。その結果、温度Ｔｂにおけるハイサイドゲイン誤差補正値ＨＢＶと、温度Ｔｃにおけるハイサイドゲイン誤差補正値ＨＣＶとがそれぞれ算出され、ゲイン誤差演算部７１Ｂ９に出力される。
ゲイン誤差演算部７１Ｂ９は、第１補正値算出部７１Ｂ２、第２補正値算出部７１Ｂ３、第３補正値算出部７１Ｂ４でそれぞれ算出されたハイサイドゲイン誤差補正値ＨＡＶ、ＨＢＶ、ＨＣＶと、温度測定手段から入力された温度測定結果とに基づいて、第８の実施形態で説明した図２１のゲイン誤差演算部７１Ａ４と同様の演算を行うことにより、入力された温度測定結果が示す温度Ｔをハイサイド電流検出回路１２の温度として、その温度Ｔにおけるハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定する。すなわち、Ｔ＜Ｔｂであれば、温度Ｔａ、Ｔｂとこれに対応するハイサイドゲイン誤差補正値ＨＡＶ、ＨＢＶとを用いた線形近似により、温度Ｔにおけるハイサイドゲイン誤差補正値ＣｇａｉｎＨを算出し、Ｔｂ＜Ｔであれば、温度Ｔｂ、Ｔｃとこれに対応するハイサイドゲイン誤差補正値ＨＢＶ、ＨＣＶとを用いた線形近似により、温度Ｔにおけるハイサイドゲイン誤差補正値ＣｇａｉｎＨを算出する。
以上説明したような演算を第１補正値算出部７１Ｂ２、第２補正値算出部７１Ｂ３、第３補正値算出部７１Ｂ４およびゲイン誤差演算部７１Ｂ９で行うことにより、ハイサイドゲイン誤差補正値決定部７１Ｂは、ハイサイド電流検出回路１２の温度と電圧に基づいてハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定することができる。
なお、ローサイドゲイン誤差補正値決定部７２Ｂも、図２３に示したハイサイドゲイン誤差補正値決定部７１Ｂと同様の構成を有しており、温度測定手段から入力された温度測定結果が示す温度Ｔと、電圧測定手段から入力された電圧測定結果が示す電圧Ｖとを、ローサイド電流検出回路２２の温度、電圧として、その温度Ｔおよび電圧Ｖに基づいてローサイドゲイン誤差補正値ＣｇａｉｎＬを算出する。これにより、ローサイドゲイン誤差補正値決定部７２Ｂは、ローサイド電流検出回路２２の温度と電圧に基づいてローサイドゲイン誤差補正値ＣｇａｉｎＬを決定することができる。
以上説明した本発明の第９の実施形態によれば、補正値平均部７は、ハイサイドゲイン誤差補正値決定部７１Ｂにより、ハイサイド電流検出回路１２の温度と電圧に基づいてハイサイドゲイン誤差補正値ＣｇａｉｎＨを決定し、ローサイドゲイン誤差補正値決定部７２Ｂにより、ローサイド電流検出回路２２の温度と電圧に基づいてローサイドゲイン誤差補正値ＣｇａｉｎＬを決定する。このようにしたので、補正値平均部７において、ハイサイド電流検出回路１２およびローサイド電流検出回路２２のゲイン誤差の温度依存性および電圧依存性を考慮して、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差を補正するための補正値を適切に設定することができる。
なお、上記第９の実施形態において、ハイサイド電流検出回路１２の温度や電圧とローサイド電流検出回路２２の温度や電圧とを別々に測定してもよい。また、上記第９の実施形態では、温度測定値と電圧測定値に基づいてゲイン誤差のみを決定する例を説明したが、オフセット誤差やデッドタイム期間における誤差についても、同様の方法により、温度測定値と電圧測定値に基づいてこれらを決定することができる。さらに、温度測定値を用いずに電圧測定値のみに基づいて、これらの誤差を決定してもよい。
（第１０の実施形態）
次に、本発明の第１０の実施形態について説明する。本実施形態では、検出抵抗３により変換された和電流Ｉｃｕｒの電圧値から、ハイサイドスイッチング素子１１やローサイドスイッチング素子２１のスイッチング動作等によるノイズを除去して、負荷電流検出部６によりデジタル値に変換する例を説明する。
図２４は、本発明の第１０の実施形態による電流検出回路１００とその周辺の構成を示すブロック図である。図２４において、図１に示した第１の実施形態との相違点は、検出抵抗３と負荷電流検出部６の間にローパスフィルタ３１が設けられている点である。
本実施形態において、負荷電流検出部６は、和電流Ｉｃｕｒに応じて検出抵抗３に生じる電圧をローパスフィルタ３１を介して検出し、その電圧値をデジタル値に変換して補正部８に出力する。
和電流Ｉｃｕｒには、ハイサイドスイッチング素子１１やローサイドスイッチング素子２１のスイッチング動作等により生じたノイズが含まれている場合がある。このような場合、ノイズの影響により、和電流Ｉｃｕｒから負荷電流Ｉｏｕｔを正確に検出するのが困難となる。そこで本実施形態では、検出抵抗３と負荷電流検出部６の間にローパスフィルタ３１を設け、このローパスフィルタ３１を介して和電流Ｉｃｕｒを検出することにより、ノイズを除去して負荷電流Ｉｏｕｔを正確に検出できるようにしている。
なお、ノイズを効果的に除去するためには、ローパスフィルタ３１の時定数をある程度大きくする必要があるが、時定数が大きくなるほど、ローパスフィルタ３１からの出力における遅延も大きくなる。したがって、ハイサイド電流検出回路１２から出力されるハイサイド検出電流ＩｃｕｒＨと、ローサイド電流検出回路２２から出力されるローサイド検出電流ＩｃｕｒＬとを切り替えて、これらを個別に補正するのは困難である。しかし、電流検出回路１００では前述のように、補正値平均部７により、ハイサイドスイッチング素子１１とローサイドスイッチング素子２１の通電期間の割合に応じた平均補正値を算出し、この平均補正値を用いて、補正部８により、和電流Ｉｃｕｒの検出結果を補正している。そのため、ローパスフィルタ３１の時定数を大きくしても、和電流Ｉｃｕｒの検出結果を正しく補正することができる。
以上説明した本発明の第１０の実施形態によれば、電流検出回路１００は、負荷電流Ｉｏｕｔに応じた和電流Ｉｃｕｒを流すための検出抵抗３と、検出抵抗３と負荷電流検出部６の間に設けられたローパスフィルタ３１とを備える。負荷電流検出部６は、和電流Ｉｃｕｒに応じて検出抵抗３に生じる電圧をローパスフィルタ３１を介して検出することにより、和電流Ｉｃｕｒを検出する。このようにしたので、ハイサイドスイッチング素子１１やローサイドスイッチング素子２１のスイッチング動作等により生じたノイズの影響を取り除いて、負荷電流Ｉｏｕｔを高精度に検出することができる。
なお、以上説明した第１０の実施形態と、前述の第１〜第９の各実施形態とを任意に組み合わせてもよい。このようにすれば、第１〜第９の各実施形態で説明したような作用効果に加えて、さらに上記のような作用効果を奏することができる。
（第１１の実施形態）
次に、本発明の第１１の実施形態について説明する。本実施形態では、補正部８により補正された和電流Ｉｃｕｒの検出結果に基づいて、プリドライバ５に対するＰＷＭ信号を発生する例を説明する。
図２５は、本発明の第１１の実施形態による電流制御装置２００の構成を示すブロック図である。図２５に示す電流制御装置２００は、第１の実施形態で説明した図１の負荷駆動回路１および電流検出回路１００と、ＰＷＭ信号生成部１０１により構成されている。
本実施形態の電流制御装置２００において、負荷電流検出部６により検出されて補正部８により補正された和電流Ｉｃｕｒの検出結果は、負荷電流Ｉｏｕｔに対する電流検出回路１００の電流検出結果として、ＰＷＭ信号生成部１０１に入力される。
ＰＷＭ信号生成部１０１には、補正部８からの電流検出結果と、外部からの電流指示値とが入力される。これらに基づいて、ＰＷＭ信号生成部１０１は、負荷駆動回路１のハイサイドスイッチング素子１１およびローサイドスイッチング素子２１の動作を制御するためのＰＷＭ信号を生成し、プリドライバ５に出力する。具体的には、補正部８からの電流検出結果が電流指示値と等しくなるように、プリドライバ５に出力するＰＷＭ信号のデューティを調整する。
以上説明した本発明の第１１の実施形態によれば、電流制御装置２００は、電流検出回路１００とＰＷＭ信号生成部１０１を備える。ＰＷＭ信号生成部１０１は、補正部８から出力された電流検出結果と、外部から入力される電流指示値とに基づいて、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１の動作を制御するためのＰＷＭ信号を生成する。このようにしたので、電流検出回路１００の電流検出結果を用いて、負荷電流Ｉｏｕｔを高精度に制御することができる。
なお、以上説明した第１１の実施形態と、前述の第１〜第１０の各実施形態とを任意に組み合わせてもよい。このようにすれば、第１〜第１０の各実施形態で説明したような作用効果に加えて、さらに上記のような作用効果を奏することができる。
（第１２の実施形態）
次に、本発明の第１２の実施形態について説明する。本実施形態では、補正値平均部７により算出された平均補正値に基づいて、外部から入力される電流指示値を補正し、これを用いてプリドライバ５に対するＰＷＭ信号を発生する例を説明する。
図２６は、本発明の第１２の実施形態による電流制御装置２００の構成を示すブロック図である。図２６に示す電流制御装置２００は、第１の実施形態で説明した図１の負荷駆動回路１と、電流検出回路１５０、補正値平均部７、ＰＷＭ信号生成部１０１および電流指示値補正部１０２により構成されている。
本実施形態の電流制御装置２００において、電流検出回路１５０は、第１の実施形態で説明した図１の電流検出回路１００とは異なり、補正値平均部７および補正部８を有していない。この電流検出回路１５０では、負荷電流検出部６から出力された和電流Ｉｃｕｒの検出結果は、補正されずにそのままＰＷＭ信号生成部１０１に入力される。
補正値平均部７は、第１〜第４、第８、第９の各実施形態で説明した方法のいずれかを用いて、平均補正値を算出する。補正値平均部７により算出された平均補正値は、電流指示値補正部１０２に出力される。
電流指示値補正部１０２は、補正値平均部７により算出された平均補正値に基づいて、外部から入力される電流指示値を補正する。そして、補正後の電流指示値をＰＷＭ信号生成部１０１に出力する。
ＰＷＭ信号生成部１０１は、負荷電流検出部６からの電流検出結果と、電流指示値補正部１０２により補正された電流指示値とに基づいて、前述の第１１の実施形態と同様に、負荷駆動回路１のハイサイドスイッチング素子１１およびローサイドスイッチング素子２１の動作を制御するためのＰＷＭ信号を生成し、プリドライバ５に出力する。すなわち、負荷電流検出部６からの電流検出結果が補正後の電流指示値と等しくなるように、プリドライバ５に出力するＰＷＭ信号のデューティを調整する。
図２７は、本発明の第１２の実施形態による補正値平均部７および電流指示値補正部１０２の説明図の一例である。図２７において、補正値平均部７は、図２に示した第１の実施形態と同様に、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デューティ算出部７３および平均化演算部７４により構成されている。これらの各構成における動作内容は、第１の実施形態で説明したのと同じである。
電流指示値補正部１０２は、外部からの電流指示値に平均化演算部７４から出力された平均補正値（時間平均ゲイン誤差）を掛けることにより、電流指示値に対する補正を行う。そして、算出された値を補正後の電流指示値として出力する。
図２８は、本発明の第１２の実施形態による補正値平均部７および電流指示値補正部１０２の説明図の他の一例である。図２８において、補正値平均部７は、図１２に示した第３の実施形態と同様に、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２、デューティ算出部７３、平均化演算部７４Ａおよび７４Ｂ、ハイサイドオフセット誤差補正値記憶部７６およびローサイドオフセット誤差補正値記憶部７７により構成されている。これらの各構成における動作内容は、第３の実施形態で説明したのと同じである。なお、図２８では、図１２と比べて、ハイサイドゲイン誤差補正値記憶部７１、ローサイドゲイン誤差補正値記憶部７２および平均化演算部７４Ｂと、ハイサイドオフセット誤差補正値記憶部７６、ローサイドオフセット誤差補正値記憶部７７および平均化演算部７４Ａとの位置が互いに入れ替わっているが、これらの動作内容はそれぞれ同一であり変更はない。
電流指示値補正部１０２は、外部からの電流指示値に、平均化演算部７４Ｂから出力された平均補正値（時間平均ゲイン誤差）を掛け、さらにこれに平均化演算部７４Ａから出力された平均補正値（時間平均オフセット誤差）を加えることにより、電流指示値に対する補正を行う。そして、算出された値を補正後の電流指示値として出力する。
以上説明した本発明の第１２の実施形態によれば、電流制御装置２００は、負荷駆動回路１、電流検出回路１５０、補正値平均部７、ＰＷＭ信号生成部１０１および電流指示値補正部１０２を備える。負荷駆動回路１は、電源の正極側に接続され、電磁負荷４に出力されるハイサイド電流ＩｏｕｔＨを制御するハイサイドスイッチング素子１１と、電源の負極側に接続され、電磁負荷４に出力されるローサイド電流ＩｏｕｔＬを制御するローサイドスイッチング素子２１とを有する。電流検出回路１５０は、ハイサイドスイッチング素子１１と並列に接続され、ハイサイド電流ＩｏｕｔＨに比例したハイサイド検出電流ＩｃｕｒＨを出力するハイサイド電流検出回路１２と、ローサイドスイッチング素子２１と並列に接続され、ローサイド電流ＩｏｕｔＬに比例したローサイド検出電流ＩｃｕｒＬを出力するローサイド電流検出回路２２と、ハイサイド検出電流ＩｃｕｒＨとローサイド検出電流ＩｃｕｒＬとを合わせた和電流Ｉｃｕｒを検出することにより、ハイサイド電流ＩｏｕｔＨとローサイド電流ＩｏｕｔＬとを合計した負荷電流Ｉｏｕｔを検出して電流検出結果を出力する負荷電流検出部６とを有する。補正値平均部７は、負荷電流Ｉｏｕｔに対する和電流Ｉｃｕｒの誤差に応じて、外部から入力される電流指示値を補正するための平均補正値を算出し、この平均補正値に基づいて、電流指示値補正部１０２は、電流指示値を補正する。ＰＷＭ信号生成部１０１は、負荷電流検出部６から出力された電流検出結果と、電流指示値補正部１０２により補正された電流指示値とに基づいて、ハイサイドスイッチング素子１１およびローサイドスイッチング素子２１の動作を制御するためのＰＷＭ信号を生成する。このようにしたので、前述の第１１の実施形態と同様に、電流検出回路１５０の電流検出結果を用いて、負荷電流Ｉｏｕｔを高精度に制御することができる。
なお、以上説明した第１２の実施形態についても、第１１の実施形態と同様に、前述の第１〜第１０の各実施形態とを任意に組み合わせてもよい。このようにすれば、第１〜第１０の各実施形態で説明したような作用効果に加えて、さらに上記のような作用効果を奏することができる。
なお、本発明は以上説明した各実施形態に限定されるものではなく、様々な変形例が含まれる。たとえば、上記の各実施形態は、本発明を詳細に分かりやすく説明したものであるため、必ずしも各実施形態で説明した全ての構成を備える必要はない。また、いずれかの実施形態の構成の一部を他の実施形態と置き換えたり、他の実施形態の構成を加えたりすることも可能である。すなわち、各実施例の構成のうち任意の部分について、追加・削除・置換が可能である。
また、以上説明した各実施形態では、回路内の各構成要素間を接続する制御線や信号線について、説明上必要と考えられるものを示しているが、実際の制御線や信号線はこれに限定されない。実際には、ほとんど全ての構成要素が相互に接続されていると考えて差し支えない。
１ 負荷駆動回路
３ 検出抵抗
４ 電磁負荷
５ プリドライバ
６ 負荷電流検出部
７ 補正値平均部
８ 補正部
１０Ａ、１０Ｂ、１０Ｃ 補正値算出部
１１ ハイサイドスイッチング素子
１２ ハイサイド電流検出回路
２１ ローサイドスイッチング素子
２２ ローサイド電流検出回路
３１ ローパスフィルタ
４１ 負荷電流測定器
７１ ハイサイドゲイン誤差補正値記憶部
７１Ａ、７１Ｂ ハイサイドゲイン誤差補正値決定部
７２ ローサイドゲイン誤差補正値記憶部
７２Ａ、７２Ｂ ローサイドゲイン誤差補正値決定部
７３、７３Ｄ デューティ算出部
７４、７４Ａ、７４Ｂ 平均化演算部
７５ デッドタイムゲイン誤差補正値記憶部
７６ ハイサイドオフセット誤差補正値記憶部
７７ ローサイドオフセット誤差補正値記憶部
７８ デッドタイムオフセット補正値記憶部
１００、１５０ 電流検出回路
１０１ ＰＷＭ信号生成部
１０２ 電流指示値補正部
２００ 電流制御装置

Claims (13)

  1. 電源からの電力供給を受けて負荷を駆動する負荷駆動回路に接続され、前記負荷駆動回路から前記負荷に出力される負荷電流を検出する電流検出回路であって、
    前記負荷駆動回路は、
    前記電源の正極側に接続され、前記負荷に出力されるハイサイド電流を制御するハイサイドスイッチング素子と、
    前記電源の負極側に接続され、前記負荷に出力されるローサイド電流を制御するローサイドスイッチング素子と、を備え、
    前記電流検出回路は、
    前記ハイサイドスイッチング素子と並列に接続され、前記ハイサイド電流に比例したハイサイド検出電流を出力するハイサイド電流検出回路と、
    前記ローサイドスイッチング素子と並列に接続され、前記ローサイド電流に比例したローサイド検出電流を出力するローサイド電流検出回路と、
    前記ハイサイド検出電流と前記ローサイド検出電流とを合わせた和電流を検出することにより、前記負荷電流を検出する負荷電流検出部と、
    前記負荷電流に対する前記和電流の誤差を補正するための平均補正値を算出する補正値平均部と、
    前記平均補正値に基づいて、前記負荷電流検出部による前記負荷電流の検出結果を補正した電流検出結果を出力する補正部と、を備えることを特徴とする電流検出回路。
  2. 請求項１に記載の電流検出回路において、
    前記補正値平均部は、
    前記ハイサイドスイッチング素子の通電期間の割合を示すハイサイドオンデューティと、前記ローサイドスイッチング素子の通電期間の割合を示すロ−サイドオンデューティとを算出するデューティ算出部と、
    前記ハイサイドオンデューティおよび前記ロ−サイドオンデューティの算出結果に基づいて、前記ハイサイド電流検出回路のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値と、前記ローサイド電流検出回路のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値との時間平均値を算出し、前記平均補正値として出力する平均化演算部と、を備えることを特徴とする電流検出回路。
  3. 請求項１に記載の電流検出回路において、
    前記補正値平均部は、
    前記ハイサイドスイッチング素子の通電期間の割合を示すハイサイドオンデューティと、前記ローサイドスイッチング素子の通電期間の割合を示すロ−サイドオンデューティと、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子が両方ともオフであるデッドタイム期間の割合を示すデッドタイムデューティとを算出するデューティ算出部と、
    前記ハイサイドオンデューティ、前記ロ−サイドオンデューティおよび前記デッドタイムデューティの算出結果に基づいて、前記ハイサイド電流検出回路のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値と、前記ローサイド電流検出回路のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値と、前記デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値との時間平均値を算出し、前記平均補正値として出力する平均化演算部と、を備えることを特徴とする電流検出回路。
  4. 請求項１に記載の電流検出回路において、
    前記補正値平均部は、
    前記ハイサイドスイッチング素子の通電期間の割合を示すハイサイドオンデューティと、前記ローサイドスイッチング素子の通電期間の割合を示すロ−サイドオンデューティとを算出するデューティ算出部と、
    前記ハイサイドオンデューティおよび前記ロ−サイドオンデューティの算出結果に基づいて、前記ハイサイド電流検出回路のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値と、前記ローサイド電流検出回路のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値との時間平均値を算出し、前記平均補正値として出力する第１の平均化演算部と、
    前記ハイサイドオンデューティおよび前記ロ−サイドオンデューティの算出結果に基づいて、前記ハイサイド電流検出回路のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値と、前記ローサイド電流検出回路のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値との時間平均値を算出し、前記平均補正値として出力する第２の平均化演算部と、を備えることを特徴とする電流検出回路。
  5. 請求項１に記載の電流検出回路において、
    前記補正値平均部は、
    前記ハイサイドスイッチング素子の通電期間の割合を示すハイサイドオンデューティと、前記ローサイドスイッチング素子の通電期間の割合を示すロ−サイドオンデューティと、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子が両方ともオフであるデッドタイム期間の割合を示すデッドタイムデューティとを算出するデューティ算出部と、
    前記ハイサイドオンデューティ、前記ロ−サイドオンデューティおよび前記デッドタイムデューティの算出結果に基づいて、前記ハイサイド電流検出回路のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値と、前記ローサイド電流検出回路のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値と、前記デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値との時間平均値を算出し、前記平均補正値として算出する第１の平均化演算部と、
    前記ハイサイドオンデューティ、前記ロ−サイドオンデューティおよび前記デッドタイムデューティの算出結果に基づいて、前記ハイサイド電流検出回路のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値と、前記ローサイド電流検出回路のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値と、前記デッドタイム期間におけるオフセット誤差に対して予め設定されたデッドタイムオフセット誤差補正値との時間平均値を算出し、前記平均補正値として出力する第２の平均化演算部と、を備えることを特徴とする電流検出回路。
  6. 請求項４または５に記載の電流検出回路において、
    前記負荷電流を任意に設定するための直流電流源が前記負荷として接続され、
    前記ハイサイドゲイン誤差補正値および前記ハイサイドオフセット誤差補正値は、前記直流電流源による前記負荷電流の設定値と、前記ハイサイドスイッチング素子の通電時に前記和電流として検出された前記ハイサイド検出電流の検出値とに基づいて設定され、
    前記ローサイドゲイン誤差補正値および前記ローサイドオフセット誤差補正値は、前記直流電流源による前記負荷電流の設定値と、前記ローサイドスイッチング素子の通電時に前記和電流として検出された前記ローサイド検出電流の検出値とに基づいて設定されることを特徴とする電流検出回路。
  7. 請求項５に記載の電流検出回路において、
    前記負荷電流を任意に設定するための直流電流源が前記負荷として接続され、
    前記ハイサイドゲイン誤差補正値および前記ハイサイドオフセット誤差補正値は、前記直流電流源による前記負荷電流の設定値と、前記ハイサイドスイッチング素子の通電時に前記和電流として検出された前記ハイサイド検出電流の検出値とに基づいて設定され、
    前記ローサイドゲイン誤差補正値および前記ローサイドオフセット誤差補正値は、前記直流電流源による前記負荷電流の設定値と、前記ローサイドスイッチング素子の通電時に前記和電流として検出された前記ローサイド検出電流の検出値とに基づいて設定され、
    前記デッドタイムゲイン誤差補正値および前記デッドタイムオフセット誤差補正値は、前記直流電流源による前記負荷電流の設定値と、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の非通電時に検出された前記和電流の検出値とに基づいて設定されることを特徴とする電流検出回路。
  8. 請求項２乃至５のいずれか一項に記載の電流検出回路において、
    前記負荷には、前記負荷電流を測定するための負荷電流測定器が接続され、
    前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子の通電期間の割合に応じたデューティ設定値を任意に設定可能であり、
    前記ハイサイドゲイン誤差補正値および前記ローサイドゲイン誤差補正値は、前記デューティ設定値と、前記負荷電流の測定値と、前記和電流の検出値とに基づいて設定されることを特徴とする電流検出回路。
  9. 請求項２乃至５のいずれか一項に記載の電流検出回路において、
    前記補正値平均部は、前記ハイサイド電流検出回路の温度に基づいて前記ハイサイドゲイン誤差補正値を決定し、前記ローサイド電流検出回路の温度に基づいて前記ローサイドゲイン誤差補正値を決定することを特徴とする電流検出回路。
  10. 請求項２乃至５のいずれか一項に記載の電流検出回路において、
    前記補正値平均部は、前記ハイサイド電流検出回路の温度と電圧に基づいて前記ハイサイドゲイン誤差補正値を決定し、前記ローサイド電流検出回路の温度と電圧に基づいて前記ローサイドゲイン誤差補正値を決定することを特徴とする電流検出回路。
  11. 請求項１乃至５のいずれか一項に記載の電流検出回路において、
    前記和電流を流すための抵抗と、
    前記抵抗と前記負荷電流検出部の間に設けられたローパスフィルタと、をさらに備え、
    前記負荷電流検出部は、前記和電流に応じて前記抵抗に生じる電圧を前記ローパスフィルタを介して検出することにより、前記和電流を検出することを特徴とする電流検出回路。
  12. 請求項１乃至５のいずれか一項に記載の電流検出回路と、
    前記補正部から出力された前記電流検出結果と、外部から入力される電流指示値とに基づいて、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の動作を制御するためのＰＷＭ信号を生成するＰＷＭ信号生成部と、を備えることを特徴とする電流制御装置。
  13. 電源の正極側に接続され、負荷に出力されるハイサイド電流を制御するハイサイドスイッチング素子と、
    前記電源の負極側に接続され、前記負荷に出力されるローサイド電流を制御するローサイドスイッチング素子と、
    前記ハイサイドスイッチング素子と並列に接続され、前記ハイサイド電流に比例したハイサイド検出電流を出力するハイサイド電流検出回路と、
    前記ローサイドスイッチング素子と並列に接続され、前記ローサイド電流に比例したローサイド検出電流を出力するローサイド電流検出回路と、
    前記ハイサイド検出電流と前記ローサイド検出電流とを合わせた和電流を検出することにより、前記ハイサイド電流と前記ローサイド電流とを合計した負荷電流を検出して電流検出結果を出力する負荷電流検出部と、
    前記負荷電流に対する前記和電流の誤差に応じて、外部から入力される電流指示値を補正するための平均補正値を算出する補正値平均部と、
    前記平均補正値に基づいて前記電流指示値を補正する補正部と、
    前記負荷電流検出部から出力された前記電流検出結果と、前記補正部により補正された電流指示値とに基づいて、前記ハイサイドスイッチング素子および前記ローサイドスイッチング素子の動作を制御するためのＰＷＭ信号を生成するＰＷＭ信号生成部と、を備えることを特徴とする電流制御装置。
JP2013144769A 2013-07-10 2013-07-10 電流検出回路、電流制御装置 Active JP6137969B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013144769A JP6137969B2 (ja) 2013-07-10 2013-07-10 電流検出回路、電流制御装置
PCT/JP2014/057645 WO2015004951A1 (ja) 2013-07-10 2014-03-20 電流検出回路、電流制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013144769A JP6137969B2 (ja) 2013-07-10 2013-07-10 電流検出回路、電流制御装置

Publications (2)

Publication Number Publication Date
JP2015019229A JP2015019229A (ja) 2015-01-29
JP6137969B2 true JP6137969B2 (ja) 2017-05-31

Family

ID=52279650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013144769A Active JP6137969B2 (ja) 2013-07-10 2013-07-10 電流検出回路、電流制御装置

Country Status (2)

Country Link
JP (1) JP6137969B2 (ja)
WO (1) WO2015004951A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019070745A (ja) 2017-10-10 2019-05-09 信越化学工業株式会社 ペリクルフレーム及びペリクル
CN108646086A (zh) * 2018-07-11 2018-10-12 盖泽工业（天津）有限公司 一种用于多负载的开窗器全范围电流检测电路
WO2023248363A1 (ja) * 2022-06-21 2023-12-28 日立Astemo株式会社 電力変換装置、および電力変換装置における直流電流の推定方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455683B2 (ja) * 1998-10-08 2003-10-14 富士通テン株式会社 負荷電流検出回路
JP3580297B2 (ja) * 2002-04-01 2004-10-20 日産自動車株式会社 電流検出機能付き半導体装置
JP2006203415A (ja) * 2005-01-19 2006-08-03 Toyota Motor Corp リニアソレノイド駆動回路
JP2010206699A (ja) * 2009-03-05 2010-09-16 Hitachi Automotive Systems Ltd ソレノイド電流制御回路
JP2011004103A (ja) * 2009-06-18 2011-01-06 Hitachi Automotive Systems Ltd ソレノイドの電流推定方法，自動変速機制御装置およびブレーキ制御装置
JP5395127B2 (ja) * 2011-07-14 2014-01-22 日立オートモティブシステムズ株式会社 電流制御用半導体素子およびそれを用いた制御装置
JP2013055620A (ja) * 2011-09-06 2013-03-21 Hitachi Automotive Systems Ltd 電流制御装置

Also Published As

Publication number Publication date
WO2015004951A1 (ja) 2015-01-15
JP2015019229A (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5280332B2 (ja) 電流制御用半導体素子およびそれを用いた制御装置
JP7004585B2 (ja) 半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法
JP5395127B2 (ja) 電流制御用半導体素子およびそれを用いた制御装置
US8890554B2 (en) Current control device for electric load
US20070064460A1 (en) Apparatus and method for current control in h-bridge load drivers
JP5814892B2 (ja) 電流検出回路及びそれを用いた電流制御装置
JP5464204B2 (ja) 発光駆動装置
JP2008206348A (ja) 半導体装置
EP1884784B1 (en) Circuit and method for detecting electric current
JP2010206699A (ja) ソレノイド電流制御回路
JP6137969B2 (ja) 電流検出回路、電流制御装置
US8803497B2 (en) Current detector of inductive load
JP2021035232A (ja) 電力変換装置
US9170587B2 (en) Current control semiconductor element and control device using the same
CN107275037B (zh) 用于对流经用电器的电流进行可信度测试的方法和设备
US7791302B2 (en) Method for measuring a motor current
JP5516350B2 (ja) 負荷駆動回路
JP5706502B2 (ja) 電子制御装置
CN115606080A (zh) 电力变换装置
CN114096857A (zh) 用于测量流经pwm控制电感负载的电流的设备和方法
JP2006262677A (ja) 電流検出方法
JP5699984B2 (ja) 電流モニタ回路
KR101089937B1 (ko) Ｐｗｍ 컨버터용 전해 커패시터의 ｅｓｒ 추정 방법 및 그 시스템
JP2009027900A (ja) インバータの出力電圧検出誤差補正方法および誤差補正回路
CN105075101A (zh) 电力转换装置、具备其的电动机驱动装置、具备其的鼓风机、压缩机、以及具备这些的空调机、冰箱和制冷机

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170425

R150 Certificate of patent or registration of utility model

Ref document number: 6137969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170927

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350