以下の各実施形態では、低損失で、常時電流検出を可能とする高信頼な電流検出回路の構成及び動作について説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態による電流検出回路100とその周辺の構成を示すブロック図である。図1に示す電流検出回路100は、負荷駆動回路1に接続されており、負荷駆動回路1から電磁負荷4に出力される負荷電流Ioutを検出する。負荷駆動回路1は、電源から電源電圧VBによる電力供給を受けて電磁負荷4を駆動するためのものであり、プリドライバ5と、ハイサイドスイッチング素子11と、ローサイドスイッチング素子21とを備えている。電流検出回路100は、ハイサイド電流検出回路12と、ローサイド電流検出回路22と、検出抵抗3と、負荷電流検出部6と、補正値平均部7と、補正部8とを備えている。
プリドライバ5は、外部から入力されるPWM信号に応じて、ハイサイドゲート駆動信号INHと、ローサイドゲート駆動信号INLとを出力する。ハイサイドゲート駆動信号INHは、ハイサイドスイッチング素子11およびハイサイド電流検出回路12に出力され、ローサイドゲート駆動信号INLは、ローサイドスイッチング素子21およびローサイド電流検出回路22に出力される。
ハイサイドスイッチング素子11とハイサイド電流検出回路12とは、電源に対して互いに並列に接続されている。これらは、電源の正極側と電磁負荷4の間に接続されており、プリドライバ5から入力されるハイサイドゲート駆動信号INHに応じて動作する。同様に、ローサイドスイッチング素子21とローサイド電流検出回路22とは、互いに並列に接続されている。これらは、電源の負極側およびグランド電位GNDと電磁負荷4の間に接続されており、プリドライバ5から入力されるローサイドゲート駆動信号INLに応じて動作する。
ハイサイドスイッチング素子11は、ハイサイドゲート駆動信号INHに応じて動作し、ON状態またはOFF状態に切り替えられる。これにより、ハイサイドスイッチング素子11に流れるハイサイド電流IoutHが制御される。同様に、ローサイドスイッチング素子21は、ローサイドゲート駆動信号INLに応じて動作し、ON状態またはOFF状態に切り替えられる。これにより、ローサイドスイッチング素子21に流れるローサイド電流IoutLが制御される。
ハイサイドスイッチング素子11およびローサイドスイッチング素子21は、電磁負荷4への出力端子OUTにそれぞれ接続されている。これにより、ハイサイドスイッチング素子11からのハイサイド電流IoutHと、ローサイドスイッチング素子21からのローサイド電流IoutLとが、合わせて負荷電流Ioutとして電磁負荷4へ出力され、電磁負荷4が駆動される。本実施形態による電流検出回路100は、ハイサイド電流検出回路12、ローサイド電流検出回路22、検出抵抗3および負荷電流検出部6を用いて、この負荷電流Ioutを検出する。さらに、補正値平均部7および補正部8を用いて、負荷電流Ioutの検出結果を補正する。
ハイサイド電流検出回路12は、ハイサイド電流IoutHを検出し、ハイサイド電流IoutHに比例したハイサイド検出電流IcurHを出力する。このハイサイド検出電流IcurHは、所定の比率RH(RH>1)を用いて以下の式(1)で表される。
IcurH=IoutH/RH ・・・(1)
ローサイド電流検出回路22は、ローサイド電流IoutLを検出し、ローサイド電流IoutLに比例したローサイド検出電流IcurLを出力する。このローサイド検出電流IcurLは、所定の比率RL(RL>1)を用いて以下の式(2)で表される。
IcurL=IoutL/RL ・・・(2)
ハイサイド電流検出回路12から出力されたハイサイド検出電流IcurHと、ローサイド電流検出回路22から出力されたローサイド検出電流IcurLとは、検出抵抗3に入力される。すると、ハイサイド検出電流IcurHとローサイド検出電流IcurLとを合計した和電流Icurが検出抵抗3に流れ、この和電流Icurに応じた電圧が検出抵抗3の両端間に生じる。このようにして、検出抵抗3において和電流Icurが電圧に変換される。
検出抵抗3の抵抗値をRcurとすると、検出抵抗3には、以下の式(3)で表される電圧Vcurが現れる。
Vcur=Icur×Rcur ・・・(3)
ここで、Icur=IcurH+IcurLであるため、上記の式(3)は、前述の式(1)、(2)を用いて以下の式(4)のように変形することができる。
Vcur=(IoutH/RH+IoutL/RL)×Rcur ・・・(4)
上記の式(4)において、本実施形態の電流検出回路100を構成するための好適な条件として、RH=RL=Rとする。この場合、Iout=IoutH+IoutLであることから、式(4)をさらに以下の式(5)のように変形することができる。
Vcur=(Iout/R)×Rcur ・・・(5)
上記の式(5)と式(3)から、以下の式(6)の関係が求められる。
Icur=Iout/R ・・・(6)
上記の式(6)により、検出抵抗3では、検出対象である負荷電流Ioutを1/R倍した和電流Icurが流れ、この和電流Icurが電圧に変換されることが分かる。したがって、元の負荷電流Ioutをそのまま電圧に変換する場合と比べて、低損失化を図ることができる。
負荷電流検出部6は、検出抵抗3により変換された和電流Icurの電圧値を検出し、その電圧値をデジタル値に変換して補正部8に出力する。こうして負荷電流検出部6において和電流Icurを検出することで、和電流Icurに応じた負荷電流Ioutの検出が行われる。なお、負荷電流検出部6は、たとえば周知のサンプルホールド回路やアナログデジタルコンバータ等を用いて構成される。
補正値平均部7は、負荷電流検出部6による和電流Icurの検出結果を補正するための平均補正値を算出し、補正部8に出力する。この平均補正値は、後述するような負荷電流Ioutに対する和電流Icurの誤差を補正するためのものであり、ハイサイドスイッチング素子11およびローサイドスイッチング素子21の通電期間の割合に応じて算出される。
補正部8は、補正値平均部7により算出された平均補正値に基づいて、負荷電流検出部6から負荷電流Ioutの検出結果として出力された和電流Icurのデジタル電圧値を補正する。そして、補正後のデジタル電圧値を、負荷電流Ioutに対する電流検出回路100の電流検出結果として出力する。
なお、上記の補正値平均部7および補正部8については、後でその構成や動作を詳しく説明する。
以上説明したように、本実施形態による電流検出回路100において、ハイサイド電流検出回路12とローサイド電流検出回路22は、負荷電流Ioutに対して同一の比率Rで小さくしたハイサイド検出電流IcurHとローサイド検出電流IcurLをそれぞれ出力する。そのため、検出抵抗3で電圧変換を行う前にこれらの検出電流を合成するだけで、負荷電流Ioutに応じた和電流Icurを常に得ることができる。したがって、特別な追加回路を設けることなく、和電流Icurを検出することで負荷電流Ioutを常時検出することが可能となり、それによって電流制御の連続性の確保や、過電流などの異常検知の常時実行が可能となるため、制御の高信頼化に優位である。
ここで、ハイサイド検出電流IcurHとローサイド検出電流IcurLに対する比率RHとRLについて、前述のようにRH=RL=Rの条件を満たすためには、ハイサイド電流検出回路12やローサイド電流検出回路22を精度よく製造する必要がある。そのため、ハイサイドスイッチング素子11およびハイサイド電流検出回路12と、ローサイドスイッチング素子21およびローサイド電流検出回路22とは、同一のシリコン基板上に作られた半導体回路を用いて構成することが好ましい。さらに、その半導体回路を集積化することで、電流検出の高精度化に加えて、電流検出回路の小型化を図ることもできる。
次に、図1の補正値平均部7および補正部8の詳細について説明する。前述の式(4)〜(6)で説明したように、電流検出回路100では、RH=RL=Rの条件を満たすことで、負荷電流Ioutに応じた和電流Icurを常に得ることができる。しかし、ハイサイド電流検出回路12およびローサイド電流検出回路22は、個別の誤差要因をそれぞれ有しており、実際にはRHとRLを完全に一致させることは困難である。そのため、ハイサイドスイッチング素子11とローサイドスイッチング素子21の通電期間の割合に応じて、負荷電流Ioutに対する和電流Icurの誤差が生じる。すなわち、負荷電流検出部6による和電流Icurの検出結果には、負荷電流Ioutに対して、ハイサイドスイッチング素子11とローサイドスイッチング素子21の通電期間の割合に応じた誤差が含まれている。
そこで、本発明では、補正値平均部7により、この誤差を補正するための平均補正値を算出し、これに基づいて、補正部8により、和電流Icurの検出結果に対して補正を行う。これにより、負荷電流Ioutを正確に検出できるようにしている。
図2は、本発明の第1の実施形態による補正値平均部7および補正部8の説明図である。図2において、補正値平均部7は、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デューティ算出部73および平均化演算部74により構成されている。
ハイサイドゲイン誤差補正値記憶部71には、ハイサイド電流検出回路12のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値CgainHが記憶されている。ローサイドゲイン誤差補正値記憶部72には、ローサイド電流検出回路22のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値CgainLが記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72から平均化演算部74にそれぞれ出力される。
デューティ算出部73は、スイッチング周期内でのハイサイドスイッチング素子11の通電期間の割合を示すハイサイドオンデューティDonHと、ローサイドスイッチング素子21の通電期間の割合を示すローサイドオンデューティDonLとを算出する。デューティ算出部73には、前述のハイサイドゲート駆動信号INH、ローサイドゲート駆動信号INL、またはPWM信号のいずれか1つ以上の信号が入力される。これらの入力信号に基づいて、デューティ算出部73は、スイッチング周期を特定すると共に、ハイサイドスイッチング素子11の通電期間、すなわちハイサイドスイッチング素子11がON状態である期間と、ローサイドスイッチング素子21の通電期間、すなわちローサイドスイッチング素子21がON状態である期間とを特定することができる。デューティ算出部73によるハイサイドオンデューティDonHおよびローサイドオンデューティDonLの算出結果は、平均化演算部74に出力される。
平均化演算部74は、デューティ算出部73によるハイサイドオンデューティDonHおよびローサイドオンデューティDonLの算出結果に基づいて、ハイサイドゲイン誤差補正値CgainHとローサイドゲイン誤差補正値CgainLとの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値CgainHにハイサイドオンデューティDonHを乗じた値と、ローサイドゲイン誤差補正値CgainLにローサイドオンデューティDonLを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。平均化演算部74により算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部74から補正部8に出力される。
補正部8は、負荷電流検出部6から出力された和電流Icurのデジタル電圧値を、平均化演算部74から出力された平均補正値(時間平均ゲイン誤差)で割ることにより、負荷電流Ioutの検出結果に対する補正を行う。そして、算出された値を電流検出結果として出力する。
次に、負荷駆動回路1と電流検出回路100における各信号の出力タイミングについて説明する。図3は、本発明の第1の実施形態における具体的な回路構成の一例を示す図である。この回路構成例は、図1に示したブロック図と比較して、負荷駆動回路1のハイサイドスイッチング素子11およびローサイドスイッチング素子21が、N型MOSFETによりそれぞれ構成されている。また、電磁負荷4がグランド電位GNDに接続されている。
図4は、図3の回路構成例における各信号のタイミングチャートの一例である。このタイミングチャートでは、プリドライバ5に入力されるPWM信号と、このPWM信号に応じてプリドライバ5から出力されるハイサイドゲート駆動信号INHおよびローサイドゲート駆動信号INLと、負荷駆動回路1から電磁負荷4に出力される負荷電流Ioutと、ハイサイド電流検出回路12から出力されるハイサイド検出電流IcurHと、ローサイド電流検出回路22から出力されるローサイド検出電流IcurLと、これらの検出電流の和電流Icurとを示している。
なお、図4のタイミングチャートでは、ハイサイドゲート駆動信号INHがONの期間をハイサイドON期間T1、ローサイドゲート駆動信号INLがONの期間をローサイドON期間T2とそれぞれ定義している。また、ハイサイドON期間T1とローサイドON期間T2の間に設けられ、ハイサイドゲート駆動信号INHとローサイドゲート駆動信号INLがいずれもOFFである期間をデッドタイム期間T3と定義している。このデッドタイム期間T3は、ハイサイドスイッチング素子11とローサイドスイッチング素子21の貫通電流が発生するのを防止するために設けられた期間である。さらに、PWM信号がハイレベルである期間、すなわちハイサイドON期間T1に対応する期間をPWM信号ハイ期間T4と定義し、PWM信号がローレベルである期間、すなわちローサイドON期間T2に対応する期間をPWM信号ロー期間T5と定義している。
PWM信号では、上記のPWM信号ハイ期間T4とPWM信号ロー期間T5とが、所定の周期ごとに繰り返し現れる。この周期に相当する期間を、一周期期間T0と定義する。すなわち、T0=T4+T5である。また、ハイサイドゲート駆動信号INHおよびローサイドゲート駆動信号INLでは、上記のハイサイドON期間T1とローサイドON期間T2とが、間にデッドタイム期間T3を挟んで、PWM信号と同じ周期で繰り返し現れる。すなわち、T0=T1+T2+2×T3である。
図5は、図3の回路構成例におけるデューティ算出部73の構成ブロックの一例を示す図である。図5において、デューティ算出部73は、ハイサイドオン期間測定部731、一周期期間測定部732およびデューティ演算実施部733により構成されている。なお、補正値平均部7における他の構成と、補正部8の構成は、図2と同様である。
図5の例では、ハイサイドゲート駆動信号INHがデューティ算出部73に入力される。ハイサイドオン期間測定部731は、ハイサイドゲート駆動信号INHに基づいて、図4に例示したハイサイドON期間T1を測定する。一周期期間測定部732は、ハイサイドゲート駆動信号INHに基づいて、図4に例示した一周期期間T0を測定する。これらの測定結果は、デューティ演算実施部733に出力される。
デューティ演算実施部733は、ハイサイドON期間T1および一周期期間T0に基づいて、ハイサイドオンデューティDonHおよびローサイドオンデューティDonLを算出するための算術演算を行う。具体的には、ハイサイドON期間T1を一周期期間T0で割ることにより、ハイサイドオンデューティDonHを算出する。また、一周期期間T0からハイサイドON期間T1を引いた値を一周期期間T0で割ることにより、ローサイドオンデューティDonLを算出する。なお、図3の回路では、デッドタイム期間T3中はローサイドスイッチング素子21のボディダイオードを経由してローサイド電流IoutLが流れる。そのため、ローサイドオンデューティDonLの計算では、一周期期間T0からハイサイドON期間T1を引いた値、すなわちローサイドON期間T2にデッドタイム期間T3の2倍を加えた値を、ローサイドスイッチング素子21の通電期間として扱っている。
図6は、図3の回路構成例におけるデューティ算出部73の構成ブロックの他の一例を示す図である。図6において、デューティ算出部73は、ハイ期間測定部734、一周期期間測定部732、デッドタイム期間記憶部735およびデューティ演算実施部733により構成されている。なお、補正値平均部7における他の構成と、補正部8の構成は、図2と同様である。
図6の例では、PWM信号がデューティ算出部73に入力される。ハイ期間測定部734は、PWM信号に基づいて、図4に例示したPWM信号ハイ期間T4を測定する。一周期期間測定部732は、PWM信号に基づいて、図4に例示した一周期期間T0を測定する。デッドタイム期間記憶部735には、図4に例示したデッドタイム期間T3の設定値が予め記憶されている。これらの測定結果および設定値は、デューティ演算実施部733に出力される。
デューティ演算実施部733は、PWM信号ハイ期間T4、一周期期間T0およびデッドタイム期間T3に基づいて、ハイサイドオンデューティDonHおよびローサイドオンデューティDonLを算出するための算術演算を行う。具体的には、PWM信号ハイ期間T4からデッドタイム期間T3を引くことにより、ハイサイドON期間T1を求め、これを一周期期間T0で割ることにより、ハイサイドオンデューティDonHを算出する。また、一周期期間T0からPWM信号ハイ期間T4を引くことにより、PWM信号ロー期間T5を求め、これにデッドタイム期間T3を加えた値を一周期期間T0で割ることにより、ローサイドオンデューティDonLを算出する。なお、このローサイドオンデューティDonLの計算でも、図5の場合と同様に、一周期期間T0からハイサイドON期間T1を引いた値、すなわちローサイドON期間T2にデッドタイム期間T3の2倍を加えた値を、ローサイドスイッチング素子21の通電期間として扱っている。
デッドタイム期間T3が既知であり、そのばらつきが小さい場合は、図6のような構成のデューティ算出部73を採用することができる。これにより、ハイサイドゲート駆動信号INHの代わりにPWM信号を用いて、ハイサイドオンデューティDonHおよびローサイドオンデューティDonLを算出することができる。
図7は、本発明の第1の実施形態における具体的な回路構成の他の一例を示す図である。この回路構成例では、図1に示したブロック図と比較して、図3の例と同様に、負荷駆動回路1のハイサイドスイッチング素子11およびローサイドスイッチング素子21が、N型MOSFETによりそれぞれ構成されている。一方、図3の例とは異なり、電流負荷4がグランド電位GNDではなく電源電圧VBに接続されている。
図8は、図7の回路構成例における各信号のタイミングチャートの一例である。このタイミングチャートでは、図4と比べて、ハイサイドゲート駆動信号INHとローサイドゲート駆動信号INLの波形が互いに入れ替わっている。また同様に、ハイサイド検出電流IcurHとローサイド検出電流IcurLの波形も互いに入れ替わっており、これに応じて負荷電流Ioutの波形が上下対称となっている。
図9は、図7の回路構成例におけるデューティ算出部73の構成ブロックの一例を示す図である。図9において、デューティ算出部73は、ローサイドオン期間測定部736、一周期期間測定部732およびデューティ演算実施部733により構成されている。なお、図9の例では、平均化演算部74に対するハイサイドゲイン誤差補正値記憶部71とローサイドゲイン誤差補正値記憶部72の位置が、図2の位置から相互に入れ替えられているが、平均化演算部74における演算内容は同じである。
図9の例では、ローサイドゲート駆動信号INLがデューティ算出部73に入力される。ローサイドオン期間測定部736は、ローサイドゲート駆動信号INLに基づいて、図8に例示したローサイドON期間T2を測定する。一周期期間測定部732は、ローサイドゲート駆動信号INLに基づいて、図8に例示した一周期期間T0を測定する。これらの測定結果は、デューティ演算実施部733に出力される。
デューティ演算実施部733は、ローサイドON期間T2および一周期期間T0に基づいて、ハイサイドオンデューティDonHおよびローサイドオンデューティDonLを算出するための算術演算を行う。具体的には、ローサイドON期間T2を一周期期間T0で割ることにより、ローサイドオンデューティDonLを算出する。また、一周期期間T0からローサイドON期間T2を引いた値を一周期期間T0で割ることにより、ハイサイドオンデューティDonHを算出する。なお、図7の回路では、デッドタイム期間T3中はハイサイドスイッチング素子11のボディダイオードを経由してハイサイド電流IoutHが流れる。そのため、ハイサイドオンデューティDonHの計算では、一周期期間T0からローサイドON期間T2を引いた値、すなわちハイサイドON期間T1にデッドタイム期間T3の2倍を加えた値を、ハイサイドスイッチング素子11の通電期間として扱っている。
なお、デッドタイム期間T3が既知であり、そのばらつきが小さい場合は、図9において、図6で説明したようなデューティ算出部73の構成を適用してもよい。これにより、ローサイドゲート駆動信号INLの代わりにPWM信号を用いて、ハイサイドオンデューティDonHおよびローサイドオンデューティDonLを算出することもできる。
以上説明した本発明の第1の実施形態によれば、以下の(1)、(2)のような作用効果を奏する。
(1)電流検出回路100は、電源からの電力供給を受けて電磁負荷4を駆動する負荷駆動回路1に接続され、この負荷駆動回路1から電磁負荷4に出力される負荷電流Ioutを検出する。本実施形態において、負荷駆動回路1は、電源の正極側に接続され、電磁負荷4に出力されるハイサイド電流IoutHを制御するハイサイドスイッチング素子11と、電源の負極側に接続され、電磁負荷4に出力されるローサイド電流IoutLを制御するローサイドスイッチング素子21を備える。また、電流検出回路100は、ハイサイドスイッチング素子11と並列に接続され、ハイサイド電流IoutHに比例したハイサイド検出電流IcurHを出力するハイサイド電流検出回路12と、ローサイドスイッチング素子21と並列に接続され、ローサイド電流IoutLに比例したローサイド検出電流IcurLを出力するローサイド電流検出回路22と、ハイサイド検出電流IcurHとローサイド検出電流IcurLとを合わせた和電流Icurを検出することにより、負荷電流Ioutを検出する負荷電流検出部6と、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を算出する補正値平均部7と、平均補正値に基づいて、負荷電流検出部6による負荷電流Ioutの検出結果を補正した電流検出結果を出力する補正部8とを備える。このようにしたので、低損失で正確な電流検出を可能とする電流検出回路を提供することができる。
(2)補正値平均部7は、デューティ算出部73および平均化演算部74を備える。デューティ算出部73は、ハイサイドスイッチング素子11の通電期間の割合を示すハイサイドオンデューティDonHと、ローサイドスイッチング素子21の通電期間の割合を示すロ−サイドオンデューティDonLとを算出する。平均化演算部74は、ハイサイドオンデューティDonHおよびロ−サイドオンデューティDonLの算出結果に基づいて、ハイサイド電流検出回路12のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値CgainHと、ローサイド電流検出回路22のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値CgainLとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部7において、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。前述の第1の実施形態では、デッドタイム期間中にはローサイドスイッチング素子21やハイサイドスイッチング素子11のボディダイオードを経由して電流が流れることから、ローサイドスイッチング素子21やハイサイドスイッチング素子11の通電期間の一部としてデッドタイム期間を扱っていた。これに対して、以下に説明する第2の実施形態では、ローサイドスイッチング素子21やハイサイドスイッチング素子11がオンであるときのローサイド電流検出回路22やハイサイド電流検出回路12のゲイン誤差と、デッドタイム期間におけるこれらのゲイン誤差とが異なっており、その違いが無視できないような場合に、図1に示した補正値平均部7において、デッドタイム期間の影響を考慮して平均補正値を算出する例を説明する。
図10は、本発明の第2の実施形態による補正値平均部7および補正部8の説明図である。図10において、補正値平均部7は、図2に示したデューティ算出部73に替えて、デューティ算出部73Dを有している。このデューティ算出部73Dと、図2のハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72および平均化演算部74に加えて、さらにデッドタイムゲイン誤差補正値記憶部75により、本実施形態の補正値平均部7が構成されている。
前述のように、ハイサイドゲイン誤差補正値記憶部71とローサイドゲイン誤差補正値記憶部72には、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainLがそれぞれ記憶されている。一方、デッドタイムゲイン誤差補正値記憶部75には、デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値CgainDが記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デッドタイムゲイン誤差補正値記憶部75から平均化演算部74にそれぞれ出力される。
デューティ算出部73Dは、ハイサイドゲート駆動信号INH、ローサイドゲート駆動信号INLまたはPWM信号のいずれか1つ以上の入力信号に基づいて、第1の実施形態で説明したハイサイドオンデューティDonHおよびローサイドオンデューティDonLに加えて、スイッチング周期内でのデッドタイム期間の割合を示すデッドタイムデューティDdeadをさらに算出する。デューティ算出部73DによるハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果は、平均化演算部74に出力される。
平均化演算部74は、デューティ算出部73DによるハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果に基づいて、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainLおよびデッドタイムゲイン誤差補正値CgainDの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値CgainHにハイサイドオンデューティDonHを乗じた値と、ローサイドゲイン誤差補正値CgainLにローサイドオンデューティDonLを乗じた値と、デッドタイムゲイン誤差補正値CgainDにデッドタイムデューティDdeadを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。平均化演算部74により算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部74から補正部8に出力される。
補正部8は、負荷電流検出部6から出力された和電流Icurのデジタル電圧値を、平均化演算部74から出力された平均補正値(時間平均ゲイン誤差)で割ることにより、負荷電流Ioutの検出結果に対する補正を行う。そして、算出された値を電流検出結果として出力する。
図11は、本発明の第2の実施形態によるデューティ算出部73Dの構成ブロックの一例を示す図である。図11において、デューティ算出部73Dは、ハイサイドオン期間測定部731、ローサイドオン期間測定部736、NOR論理ゲート737、デッドタイム期間測定部738およびデューティ演算実施部733により構成されている。なお、補正値平均部7における他の構成と、補正部8の構成は、図10と同様である。
図11の例では、ハイサイドゲート駆動信号INHとローサイドゲート駆動信号INLがデューティ算出部73に入力される。ハイサイドオン期間測定部731は、第1の実施形態で説明した図5の例と同様に、ハイサイドゲート駆動信号INHに基づいて、図4に例示したハイサイドON期間T1を測定する。ローサイドオン期間測定部736は、第1の実施形態で説明した図9の例と同様に、ローサイドゲート駆動信号INLに基づいて、図4に例示したローサイドON期間T2を測定する。
NOR論理ゲート737は、ハイサイドゲート駆動信号INHとローサイド駆動信号INLの否定論理和をデッドタイム期間測定部738に出力する。デッドタイム期間測定部738は、NOR論理ゲート737からの出力信号に基づいて、ハイサイドゲート駆動信号INHとローサイド駆動信号INLが共にローレベルである期間を測定することにより、図4に例示したデッドタイム期間T3を測定する。
以上説明したように、ハイサイドオン期間測定部731、ローサイドオン期間測定部736およびデッドタイム期間測定部738により、ハイサイドON期間T1、ローサイドON期間T2およびデッドタイム期間T3がそれぞれ測定される。これらの測定結果は、デューティ演算実施部733に出力される。
デューティ演算実施部733は、ハイサイドON期間T1、ローサイドON期間T2およびデッドタイム期間T3に基づいて、ハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadを算出するための算術演算を行う。具体的には、ハイサイドON期間T1、ローサイドON期間T2およびデッドタイム期間T3を足し合わせることで一周期期間T0を求める。そして、ハイサイドON期間T1、ローサイドON期間T2およびデッドタイム期間T3を求められた一周期期間T0でそれぞれ割ることにより、ハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadを算出する。
以上説明した本発明の第2の実施形態によれば、補正値平均部7は、デューティ算出部73Dおよび平均化演算部74を備える。デューティ算出部73Dは、ハイサイドスイッチング素子11の通電期間の割合を示すハイサイドオンデューティDonHと、ローサイドスイッチング素子21の通電期間の割合を示すロ−サイドオンデューティDonLと、ハイサイドスイッチング素子11およびローサイドスイッチング素子21が両方ともオフであるデッドタイム期間の割合を示すデッドタイムデューティDdeadとを算出する。平均化演算部74は、ハイサイドオンデューティDonH、ロ−サイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果に基づいて、ハイサイド電流検出回路12のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値CgainHと、ローサイド電流検出回路22のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値CgainLと、デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値CgainDとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部7において、さらにデッドタイム期間の影響を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。前述の第1の実施形態では、ハイサイド電流検出回路12やローサイド電流検出回路22の誤差要因として、ローサイドスイッチング素子21やハイサイドスイッチング素子11がオンであるときのゲイン誤差のみを考慮していた。これに対して、以下に説明する第3の実施形態では、これらのゲイン誤差に加えて、さらにオフセット誤差を考慮して平均補正値を算出する例を説明する。
図12は、本発明の第3の実施形態による補正値平均部7および補正部8の説明図である。図12において、補正値平均部7は、図2に示した平均化演算部74に替えて、2つの平均化演算部74Aおよび74Bを有している。これらの平均化演算部74Aおよび74Bと、図2のハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72およびデューティ算出部73に加えて、さらにハイサイドオフセット誤差補正値記憶部76およびローサイドオフセット誤差補正値記憶部77により、本実施形態の補正値平均部7が構成されている。
前述のように、ハイサイドゲイン誤差補正値記憶部71とローサイドゲイン誤差補正値記憶部72には、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainLがそれぞれ記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72から平均化演算部74Bにそれぞれ出力される。一方、ハイサイドオフセット誤差補正値記憶部76には、ハイサイド電流検出回路12のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値CoffHが記憶されている。また、ローサイドオフセット誤差補正値記憶部77には、ローサイド電流検出回路22のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値CoffLが記憶されている。これらの補正値は、ハイサイドオフセット誤差補正値記憶部76、ローサイドオフセット誤差補正値記憶部77から平均化演算部74Aにそれぞれ出力される。
デューティ算出部73は、第1の実施形態で説明したように、ハイサイドオンデューティDonHおよびローサイドオンデューティDonLを算出し、その算出結果を平均化演算部74A、74Bに出力する。なお、デューティ算出部73は、第1の実施形態において、図5、6または9で説明したような構成のいずれかにより実現可能である。
平均化演算部74Aは、デューティ算出部73によるハイサイドオンデューティDonHおよびローサイドオンデューティDonLの算出結果に基づいて、ハイサイドオフセット誤差補正値CoffHとローサイドオフセット誤差補正値CoffLとの時間平均値を算出する。具体的には、ハイサイドオフセット誤差補正値CoffHにハイサイドオンデューティDonHを乗じた値と、ローサイドオフセット誤差補正値CoffLにローサイドオンデューティDonLを乗じた値とを加算することで、これらのオフセット誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部74Aにより算出されたオフセット誤差補正値の時間平均値、すなわち時間平均オフセット誤差は、前述の平均補正値として、平均化演算部74Aから補正部8に出力される。
平均化演算部74Bは、デューティ算出部73によるハイサイドオンデューティDonHおよびローサイドオンデューティDonLの算出結果に基づいて、第1の実施形態における平均化演算部74と同様に、ハイサイドゲイン誤差補正値CgainHとローサイドゲイン誤差補正値CgainLとの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値CgainHにハイサイドオンデューティDonHを乗じた値と、ローサイドゲイン誤差補正値CgainLにローサイドオンデューティDonLを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部74Bにより算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部74Bから補正部8に出力される。
補正部8は、負荷電流検出部6から出力された和電流Icurのデジタル電圧値から、平均化演算部74Aから出力された平均補正値(時間平均オフセット誤差)の分を差し引き、さらにこれを平均化演算部74Bから出力された平均補正値(時間平均ゲイン誤差)で割ることにより、負荷電流Ioutの検出結果に対する補正を行う。そして、算出された値を電流検出結果として出力する。
以上説明した本発明の第3の実施形態によれば、補正値平均部7は、デューティ算出部73および平均化演算部74A、74Bを備える。デューティ算出部73は、ハイサイドスイッチング素子11の通電期間の割合を示すハイサイドオンデューティDonHと、ローサイドスイッチング素子21の通電期間の割合を示すロ−サイドオンデューティDonLとを算出する。平均化演算部74Bは、ハイサイドオンデューティDonHおよびロ−サイドオンデューティDonLの算出結果に基づいて、ハイサイド電流検出回路12のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値CgainHと、ローサイド電流検出回路22のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値CgainLとの時間平均値を算出し、上記の平均補正値として出力する。平均化演算部74Aは、ハイサイドオンデューティDonHおよびロ−サイドオンデューティDonLの算出結果に基づいて、ハイサイド電流検出回路12のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値CoffHと、ローサイド電流検出回路22のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値CoffLとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部7において、ゲイン誤差に加えてさらにオフセット誤差を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
なお、上記第3の実施形態において、必要な電流検出精度に対してゲイン誤差が無視できる程度に小さい場合は、図12のうちゲイン誤差の補正に関わる部分は省略してもよい。すなわち、図12の補正値平均部7から、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72および平均化演算部74Bを削除すると共に、補正部8では、時間平均ゲイン誤差の補正を行わないようにして、時間平均オフセット誤差の補正のみを行うようにする。この場合にも、補正値平均部7において、オフセット誤差を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
(第4の実施形態)
次に、本発明の第4の実施形態について説明する。本実施形態では、前述の第2の実施形態と第3の実施形態とを組み合わせることで、デッドタイム期間やオフセット誤差を考慮して平均補正値を算出する例を説明する。
図13は、本発明の第4の実施形態による補正値平均部7および補正部8の説明図である。図13において、補正値平均部7は、図10に示した第2の実施形態と同様に、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デッドタイムゲイン誤差補正値記憶部75およびデューティ算出部73Dを有している。また、図12に示した第3の実施形態と同様に、2つの平均化演算部74Aおよび74Bと、ハイサイドオフセット誤差補正値記憶部76およびローサイドオフセット誤差補正値記憶部77とを有している。これらに加えて、さらにデッドタイムオフセット誤差補正値記憶部78により、本実施形態の補正値平均部7が構成されている。
前述のように、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デッドタイムゲイン誤差補正値記憶部75には、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainL、デッドタイムゲイン誤差補正値CgainDがそれぞれ記憶されている。これらの補正値は、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デッドタイムゲイン誤差補正値記憶部75から平均化演算部74Bにそれぞれ出力される。
また、ハイサイドオフセット誤差補正値記憶部76、ローサイドオフセット誤差補正値記憶部77には、前述のハイサイドオフセット誤差補正値CoffH、ローサイドオフセット誤差補正値CoffLがそれぞれ記憶されている。さらに、デッドタイムオフセット誤差補正値記憶部78には、デッドタイム期間におけるオフセット誤差に対して予め設定されたデッドタイムオフセット誤差補正値CoffDが記憶されている。これらの補正値は、ハイサイドオフセット誤差補正値記憶部76、ローサイドオフセット誤差補正値記憶部77、デッドタイムオフセット誤差補正値記憶部78から平均化演算部74Aにそれぞれ出力される。
デューティ算出部73Dは、第2の実施形態で説明したように、ハイサイドゲート駆動信号INH、ローサイドゲート駆動信号INLまたはPWM信号のいずれか1つ以上の入力信号に基づいて、ハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadを算出する。これらの算出結果は、デューティ算出部73Dから平均化演算部74Aおよび74Bに出力される。
平均化演算部74Aは、デューティ算出部73DによるハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果に基づいて、ハイサイドオフセット誤差補正値CoffH、ローサイドオフセット誤差補正値CoffLおよびデッドタイムオフセット誤差補正値CoffDの時間平均値を算出する。具体的には、ハイサイドオフセット誤差補正値CoffHにハイサイドオンデューティDonHを乗じた値と、ローサイドオフセット誤差補正値CoffLにローサイドオンデューティDonLを乗じた値と、デッドタイムオフセット誤差補正値CoffDにデッドタイムデューティDdeadを乗じた値とを加算することで、これらのオフセット誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部74Aにより算出されたオフセット誤差補正値の時間平均値、すなわち時間平均オフセット誤差は、前述の平均補正値として、平均化演算部74Aから補正部8に出力される。
平均化演算部74Bは、デューティ算出部73DによるハイサイドオンデューティDonH、ローサイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果に基づいて、第2の実施形態における平均化演算部74と同様に、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainLおよびデッドタイムゲイン誤差補正値CgainDの時間平均値を算出する。具体的には、ハイサイドゲイン誤差補正値CgainHにハイサイドオンデューティDonHを乗じた値と、ローサイドゲイン誤差補正値CgainLにローサイドオンデューティDonLを乗じた値と、デッドタイムゲイン誤差補正値CgainDにデッドタイムデューティDdeadを乗じた値とを加算することで、これらのゲイン誤差補正値を通電期間に応じて加重平均した時間平均値を算出する。こうして平均化演算部74Bにより算出されたゲイン誤差補正値の時間平均値、すなわち時間平均ゲイン誤差は、前述の平均補正値として、平均化演算部74Bから補正部8に出力される。
補正部8は、第3の実施形態と同様の方法で、負荷電流Ioutの検出結果に対する補正を行う。すなわち、負荷電流検出部6から出力された和電流Icurのデジタル電圧値から、平均化演算部74Aから出力された平均補正値(時間平均オフセット誤差)の分を差し引き、さらにこれを平均化演算部74Bから出力された平均補正値(時間平均ゲイン誤差)で割ることで、負荷電流Ioutの検出結果としての和電流Icurを補正する。そして、算出された値を電流検出結果として出力する。
以上説明した本発明の第4の実施形態によれば、補正値平均部7は、デューティ算出部73Dおよび平均化演算部74A、74Bを備える。デューティ算出部73Dは、ハイサイドスイッチング素子11の通電期間の割合を示すハイサイドオンデューティDonHと、ローサイドスイッチング素子21の通電期間の割合を示すロ−サイドオンデューティDonLと、ハイサイドスイッチング素子11およびローサイドスイッチング素子21が両方ともオフであるデッドタイム期間の割合を示すデッドタイムデューティDdeadとを算出する。平均化演算部74Bは、ハイサイドオンデューティDonH、ロ−サイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果に基づいて、ハイサイド電流検出回路12のゲイン誤差に対して予め設定されたハイサイドゲイン誤差補正値CgainHと、ローサイド電流検出回路22のゲイン誤差に対して予め設定されたローサイドゲイン誤差補正値CgainLと、デッドタイム期間におけるゲイン誤差に対して予め設定されたデッドタイムゲイン誤差補正値CgainDとの時間平均値を算出し、上記の平均補正値として出力する。平均化演算部74Aは、ハイサイドオンデューティDonH、ロ−サイドオンデューティDonLおよびデッドタイムデューティDdeadの算出結果に基づいて、ハイサイド電流検出回路12のオフセット誤差に対して予め設定されたハイサイドオフセット誤差補正値CoffHと、ローサイド電流検出回路22のオフセット誤差に対して予め設定されたローサイドオフセット誤差補正値CoffLと、デッドタイム期間におけるオフセット誤差に対して予め設定されたデッドタイムオフセット誤差補正値CoffDとの時間平均値を算出し、上記の平均補正値として出力する。このようにしたので、補正値平均部7において、ゲイン誤差に加えてさらにオフセット誤差を考慮すると共に、デッドタイム期間の影響も考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
なお、上記第4の実施形態においても、第3の実施形態と同様に、必要な電流検出精度に対してゲイン誤差が無視できる程度に小さい場合は、図13のうちゲイン誤差の補正に関わる部分は省略してもよい。すなわち、図13の補正値平均部7から、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デッドタイムゲイン誤差補正値記憶部75および平均化演算部74Bを削除すると共に、補正部8では、時間平均ゲイン誤差の補正を行わないようにして、時間平均オフセット誤差の補正のみを行うようにする。この場合にも、補正値平均部7において、オフセット誤差を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための平均補正値を正確かつ容易に算出することができる。
(第5の実施形態)
次に、本発明の第5の実施形態について説明する。本実施形態では、電流検出回路100の電流検出結果に基づいて、通電期間におけるハイサイド電流検出回路12およびローサイド電流検出回路22の誤差に対する補正値を算出し、その補正値を補正値平均部7に対して設定する例を説明する。
図14は、本発明の第5の実施形態による電流検出回路100とその周辺の構成を示すブロック図である。図14において、図1に示した第1の実施形態との相違点は、電磁負荷4に替えて直流電流源9が負荷駆動回路1に負荷として接続されている点と、補正値平均部7に補正値算出部10Aが接続されている点である。
直流電流源9は、負荷駆動回路1から出力される負荷電流Ioutを任意に設定するための電流源である。この直流電流源9に対する電流設定値は、補正値算出部10Aに入力される。
補正値算出部10Aは、プリドライバ5に入力されるPWM信号と、直流電流源9に対する電流設定値と、補正部8による電流検出結果とに基づいて、ハイサイド電流検出回路12およびローサイド電流検出回路22におけるゲイン誤差とオフセット誤差の値を求める。そして、これらの誤差に対する補正値を決定し、補正値平均部7に出力して補正値の設定を行う。
本実施形態では、直流電流源9により電流設定値Ia1、Ia2(Ia2>Ia1)を設定し、この電流設定値Ia1、Ia2に対して補正部8からそれぞれ出力される和電流Icurの検出結果を、補正値算出部10Aにより電流検出値Id1、Id2として取得する。このとき、補正値平均部7におけるゲイン誤差補正値やオフセット誤差補正値を初期値(たとえば、ゲイン誤差補正値=1、オフセット誤差補正値=0)に設定しておくことで、第1〜第4の各実施形態で説明したような補正が補正部8において行われないようにする。また、プリドライバ5に対して所定のPWM信号を出力することにより、電流設定値Ia1、Ia2の各々に対して、ハイサイドスイッチング素子11とローサイドスイッチング素子21の通電期間を切り替える。これにより、ハイサイドスイッチング素子11の通電時に和電流Icurとして検出されたハイサイド検出電流IcurHの検出値と、ローサイドスイッチング素子21の通電時に和電流Icurとして検出されたローサイド検出電流IcurLの検出値とを、補正値算出部10Aにおいて電流検出値Id1、Id2としてそれぞれ取得できるようにする。
図15は、本発明の第5の実施形態による補正値算出部10Aの説明図である。図15において、補正値算出部10Aは、ハイサイド補正値算出部10A1、ローサイド補正値算出部10A2およびセレクタ10A3により構成されている。ハイサイド補正値算出部10A1は、セレクタ10A4、Id1格納部10A5、Id2格納部10A6および補正値演算実施部10A7により構成されている。なお、ローサイド補正値算出部10A2もハイサイド補正値算出部10A1と同様の構成を有しているが、図15では図示を省略している。
セレクタ10A3は、PWM信号に基づいて、補正部8から入力された電流検出結果をハイサイドとローサイドに振り分ける。ハイサイドの電流検出結果はハイサイド補正値算出部10A1に出力され、ローサイドの電流検出結果はローサイド補正値算出部10A2に出力される。
ハイサイド補正値算出部10A1において、セレクタ10A4は、直流電流源9に対する電流設定値に基づいて、セレクタ10A3から入力されたハイサイドの電流検出結果を、電流設定値Ia1に対応する電流検出結果と、電流設定値Ia2に対応する電流検出結果とに振り分ける。電流設定値Ia1に対応する電流検出結果は、電流検出値Id1としてId1格納部10A5に格納され、電流設定値Ia2に対応する電流検出結果は、電流検出値Id2としてId2格納部10A6に格納される。
補正値演算実施部10A7は、Id1格納部10A5に格納されている電流検出値Id1と、Id2格納部10A6に格納されている電流検出値Id2とに基づいて、前述のハイサイドゲイン誤差補正値CgainHおよびハイサイドオフセット誤差補正値CoffHを算出するための算術演算を行う。具体的には、電流検出値Id2から電流検出値Id1を引き、その値を電流設定値Ia2とIa1の差で割ることにより、ハイサイドゲイン誤差補正値CgainHを算出する。また、求められたハイサイドゲイン誤差補正値CgainHを用いて、これに電流設定値Ia1を掛けた値を電流検出値Id1から引くことにより、ハイサイドオフセット誤差補正値CoffHを算出する。
補正値演算実施部10A7により算出されたハイサイドゲイン誤差補正値CgainHおよびハイサイドオフセット誤差補正値CoffHは、補正値平均部7に出力される。補正値平均部7では、ハイサイドゲイン誤差補正値CgainHが前述のハイサイドゲイン誤差補正値記憶部71に記憶され、ハイサイドオフセット誤差補正値CoffHがハイサイドオフセット誤差補正値記憶部76に記憶される。これにより、補正値平均部7において、ハイサイド電流検出回路12のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
ローサイド補正値算出部10A2でも、セレクタ10A3から入力されたローサイドの電流検出結果に基づいて、上記のハイサイド補正値算出部10A1と同様の処理が行われる。その結果、ローサイドゲイン誤差補正値CgainLおよびローサイドオフセット誤差補正値CoffLが算出される。算出されたローサイドゲイン誤差補正値CgainLおよびローサイドオフセット誤差補正値CoffLは、補正値平均部7に出力される。補正値平均部7では、ローサイドゲイン誤差補正値CgainLが前述のローサイドゲイン誤差補正値記憶部72に記憶され、ローサイドオフセット誤差補正値CoffLがローサイドオフセット誤差補正値記憶部77に記憶される。これにより、補正値平均部7において、ローサイド電流検出回路22のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
以上説明した本発明の第5の実施形態によれば、負荷電流Ioutを任意に設定するための直流電流源9が負荷として負荷駆動回路1に接続されている。補正値平均部7において、ハイサイドゲイン誤差補正値CgainHおよびハイサイドオフセット誤差補正値CoffHは、直流電流源9による負荷電流Ioutの設定値Ia1、Ia2と、ハイサイドスイッチング素子11の通電時に和電流Icurとして検出されたハイサイド検出電流IcurHの検出値Id1、Id2とに基づいて、補正値算出部10Aにより設定される。また、ローサイドゲイン誤差補正値CgainLおよびローサイドオフセット誤差補正値CoffLは、直流電流源9による負荷電流Ioutの設定値Ia1、Ia2と、ローサイドスイッチング素子21の通電時に和電流Icurとして検出されたローサイド検出電流IcurLの検出値Id1、Id2とに基づいて、補正値算出部10Aにより設定される。このようにしたので、補正値平均部7において、ハイサイド電流検出回路12およびローサイド電流検出回路22の実際のゲイン誤差やオフセット誤差を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための補正値を適切に設定することができる。
なお、上記第5の実施形態において、必要な電流検出精度に対してゲイン誤差やオフセット誤差が無視できる程度に小さい場合は、図15のうちゲイン誤差やオフセット誤差の算出に関わる部分は省略してもよい。また、ハイサイド電流検出回路12またはローサイド電流検出回路22の誤差が無視できる程度に小さい場合は、それに応じて、ハイサイド補正値算出部10A1またはローサイド補正値算出部10A2を省略してもよい。
(第6の実施形態)
次に、本発明の第6の実施形態について説明する。本実施形態では、前述の第6の実施形態において、さらにデッドタイム期間における誤差に対する補正値を算出し、その補正値を補正値平均部7に対して設定する例を説明する。
図16は、本発明の第6の実施形態による電流検出回路100とその周辺の構成を示すブロック図である。図16において、図14に示した第5の実施形態との相違点は、プリドライバ5にテストモード設定機能5Tが設けられている点と、補正値算出部10Aに替えて補正値算出部10Bが補正値平均部7に接続されている点である。
補正値算出部10Bは、プリドライバ5に入力されるPWM信号および所定のテストモード信号と、直流電流源9に対する電流設定値と、補正部8による電流検出結果とに基づいて、ハイサイド電流検出回路12およびローサイド電流検出回路22におけるゲイン誤差とオフセット誤差の値を求める。そして、これらの誤差に対する補正値を決定し、補正値平均部7に出力して補正値の設定を行う。
本実施形態において、プリドライバ5にテストモード信号が入力されると、プリドライバ5はテストモードに設定される。このテストモードにおいて、プリドライバ5はテストモード設定機能5Tを用いて、ハイサイドスイッチング素子11およびローサイドスイッチング素子21が同時に非通電状態となるように、ハイサイドゲート駆動信号INHおよびローサイドゲート駆動信号INLを出力する。これにより、デッドタイム期間を意図的に作り出して、このときの和電流Icurを、補正値算出部10Aにおいて電流検出値Id1、Id2としてそれぞれ取得できるようにする。
図17は、本発明の第6の実施形態による補正値算出部10Bの説明図である。図17において、補正値算出部10Bは、ハイサイド補正値算出部10B1、ローサイド補正値算出部10B2、デッドタイム補正値算出部10B3、セレクタ10B4およびセレクタ10B5により構成されている。ハイサイド補正値算出部10B1は、セレクタ10B6、Id1格納部10B7、Id2格納部10B8および補正値演算実施部10B9により構成されている。なお、ローサイド補正値算出部10B2およびデッドタイム補正値算出部10B3もハイサイド補正値算出部10B1と同様の構成を有しているが、図17では図示を省略している。
セレクタ10B4は、テストモード信号に基づいて、補正部8から入力された電流検出結果を通常モードとテストモードに振り分ける。通常モードの電流検出結果はセレクタ10B5に出力され、テストモードの電流検出結果はデッドタイム補正値算出部10B3に出力される。
セレクタ10B5は、第5の実施形態で説明した図15のセレクタ10A3と同様に、PWM信号に基づいて、セレクタ10B4から入力された電流検出結果をハイサイドとローサイドに振り分ける。ハイサイドの電流検出結果はハイサイド補正値算出部10B1に出力され、ローサイドの電流検出結果はローサイド補正値算出部10B2に出力される。
ハイサイド補正値算出部10B1では、第5の実施形態で説明した図15のハイサイド補正値算出部10A1と同様の処理を行う。すなわち、セレクタ10B6では、直流電流源9に対する電流設定値に基づいて、セレクタ10B5から入力されたハイサイドの電流検出結果を、電流設定値Ia1に対応する電流検出結果と、電流設定値Ia2に対応する電流検出結果とに振り分ける。電流設定値Ia1に対応する電流検出結果は、電流検出値Id1としてId1格納部10B7に格納され、電流設定値Ia2に対応する電流検出結果は、電流検出値Id2としてId2格納部10B8に格納される。これらの値に基づいて、補正値演算実施部10B9により図15の補正値演算実施部10A7と同様の算術演算を行うことで、ハイサイドゲイン誤差補正値CgainHおよびハイサイドオフセット誤差補正値CoffHを算出する。
補正値演算実施部10B9により算出されたハイサイドゲイン誤差補正値CgainHおよびハイサイドオフセット誤差補正値CoffHは、補正値平均部7に出力される。補正値平均部7では、第5の実施形態で説明したように、ハイサイドゲイン誤差補正値CgainHがハイサイドゲイン誤差補正値記憶部71に記憶され、ハイサイドオフセット誤差補正値CoffHがハイサイドオフセット誤差補正値記憶部76に記憶される。これにより、補正値平均部7において、ハイサイド電流検出回路12のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
ローサイド補正値算出部10B2でも、セレクタ10B5から入力されたローサイドの電流検出結果に基づいて、上記のハイサイド補正値算出部10B1と同様の処理が行われる。その結果、ローサイドゲイン誤差補正値CgainLおよびローサイドオフセット誤差補正値CoffLが算出される。算出されたローサイドゲイン誤差補正値CgainLおよびローサイドオフセット誤差補正値CoffLは、補正値平均部7に出力される。補正値平均部7では、ローサイドゲイン誤差補正値CgainLがローサイドゲイン誤差補正値記憶部72に記憶され、ローサイドオフセット誤差補正値CoffLがローサイドオフセット誤差補正値記憶部77に記憶される。これにより、補正値平均部7において、ローサイド電流検出回路22のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
また、デッドタイム補正値算出部10B3においても、セレクタ10B4から入力されたテストモードの電流検出結果に基づいて、上記のハイサイド補正値算出部10B1やローサイド補正値算出部10B2と同様の処理が行われる。その結果、デッドタイムゲイン誤差補正値CgainDおよびデッドタイムオフセット誤差補正値CoffDが算出される。算出されたデッドタイムゲイン誤差補正値CgainDおよびデッドタイムオフセット誤差補正値CoffDは、補正値平均部7に出力される。補正値平均部7では、デッドタイムゲイン誤差補正値CgainDが前述のデッドタイムゲイン誤差補正値記憶部75に記憶され、デッドタイムオフセット誤差補正値CoffDがデッドタイムオフセット誤差補正値記憶部78に記憶される。これにより、補正値平均部7において、デッドタイム期間におけるゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
以上説明した本発明の第6の実施形態によれば、負荷電流Ioutを任意に設定するための直流電流源9が負荷として負荷駆動回路1に接続されている。補正値平均部7において、ハイサイドゲイン誤差補正値CgainHおよびハイサイドオフセット誤差補正値CoffHは、直流電流源9による負荷電流Ioutの設定値Ia1、Ia2と、ハイサイドスイッチング素子11の通電時に和電流Icurとして検出されたハイサイド検出電流IcurHの検出値Id1、Id2とに基づいて、補正値算出部10Bにより設定される。また、ローサイドゲイン誤差補正値CgainLおよびローサイドオフセット誤差補正値CoffLは、直流電流源9による負荷電流Ioutの設定値Ia1、Ia2と、ローサイドスイッチング素子21の通電時に和電流Icurとして検出されたローサイド検出電流IcurLの検出値Id1、Id2とに基づいて、補正値算出部10Bにより設定される。さらに、デッドタイムゲイン誤差補正値CgainDおよびデッドタイムオフセット誤差補正値CoffDは、直流電流源9による負荷電流Ioutの設定値Ia1、Ia2と、ハイサイドスイッチング素子11およびローサイドスイッチング素子21の非通電時に検出された和電流Icurの検出値Id1、Id2とに基づいて、補正値算出部10Bにより設定される。このようにしたので、補正値平均部7において、通電期間およびデッドタイム期間におけるハイサイド電流検出回路12およびローサイド電流検出回路22の実際のゲイン誤差やオフセット誤差を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための補正値を適切に設定することができる。
なお、上記第6の実施形態においても、必要な電流検出精度に対してゲイン誤差やオフセット誤差が無視できる程度に小さい場合は、図17のうちゲイン誤差やオフセット誤差の算出に関わる部分は省略してもよい。また、通電期間やデッドタイム期間におけるハイサイド電流検出回路12またはローサイド電流検出回路22の誤差が無視できる程度に小さい場合は、それに応じて、ハイサイド補正値算出部10B1、ローサイド補正値算出部10B2またはデッドタイム補正値算出部10B3を省略してもよい。
(第7の実施形態)
次に、本発明の第7の実施形態について説明する。本実施形態では、電流検出回路100の電流検出結果に基づいて、前述の第5の実施形態とは異なる方法で、通電期間におけるハイサイド電流検出回路12およびローサイド電流検出回路22の誤差に対する補正値を算出し、その補正値を補正値平均部7に対して設定する例を説明する。
図18は、本発明の第7の実施形態による電流検出回路100とその周辺の構成を示すブロック図である。図18において、図1に示した第1の実施形態との相違点は、電磁負荷4に負荷電流測定器41が接続されている点と、補正値平均部7に補正値算出部10Cが接続されている点である。
負荷電流測定器41は、負荷駆動回路1から出力されて電磁負荷4に流れる負荷電流Ioutを測定するためのものであり、たとえばシャント抵抗やホール素子を用いた電流センサにより実現することができる。負荷電流Ioutへの影響が小さくなるように、負荷電流測定器41には低損失なものを用いることが好ましい。負荷電流測定器41による負荷電流Ioutの測定値は、補正値算出部10Cに入力される。
補正値算出部10Cは、プリドライバ5に入力されるPWM信号のデューティ設定値と、負荷電流測定器41による負荷電流Ioutの測定値と、補正部8による電流検出結果とに基づいて、ハイサイド電流検出回路12およびローサイド電流検出回路22におけるゲイン誤差とオフセット誤差の値を求める。そして、これらの誤差に対する補正値を決定し、補正値平均部7に出力して補正値の設定を行う。
本実施形態では、所定のデューティ設定値Duty1、Duty2(0%<Duty1<Duty2<100%)をPWM信号において設定する。そして、このデューティ設定値Duty1、Duty2のPWM信号に対して負荷駆動回路1からそれぞれ出力される負荷電流Ioutを負荷電流測定器41により測定し、その測定結果を、補正値算出部10Cにより負荷電流測定値Iout1、Iout2として取得する。また、デューティ設定値Duty1、Duty2のPWM信号に対して補正部8からそれぞれ出力される和電流Icurの検出結果を、補正値算出部10Cにより電流検出値Id1、Id2として取得する。このとき、補正値平均部7におけるゲイン誤差補正値やオフセット誤差補正値を初期値(たとえば、ゲイン誤差補正値=1、オフセット誤差補正値=0)に設定しておくことで、第1〜第4の各実施形態で説明したような補正が補正部8において行われないようにする。なお、本実施形態では、プリドライバ5に入力されるPWM信号において、ハイサイドスイッチング素子11とローサイドスイッチング素子21の通電期間の割合に応じたデューティ設定値を任意に設定可能であるものとする。
図19は、本発明の第7の実施形態による補正値算出部10Cの説明図である。図19において、補正値算出部10Cは、セレクタ10C1、セレクタ10C2、Iout1格納部10C3、Iout2格納部10C4、Id1格納部10C5、Id2格納部10C6および補正値演算実施部10C7により構成されている。
セレクタ10C1は、PWM信号のデューティ設定値に基づいて、負荷電流測定器41から入力された負荷電流測定値を、デューティ設定値Duty1に対応する負荷電流測定値Iout1と、デューティ設定値Duty2に対応する負荷電流測定値Iout2とに振り分ける。負荷電流測定値Iout1はIout1格納部10C3に格納され、負荷電流測定値Iout2はIout2格納部10C4に格納される。
セレクタ10C2は、PWM信号のデューティ設定値に基づいて、補正部8から入力された電流検出結果を、デューティ設定値Duty1に対応する電流検出値Id1と、デューティ設定値Duty2に対応する電流検出値Id2とに振り分ける。電流検出値Id1はId1格納部10C5に格納され、電流検出値Id2はId2格納部10C6に格納される。
補正値演算実施部10C7は、Iout1格納部10C3、Iout2格納部10C4にそれぞれ格納されている負荷電流測定値Iout1、Iout2と、Id1格納部10C5、Id2格納部10C6にそれぞれ格納されている電流検出値Id1、Id2とに基づいて、前述のハイサイドゲイン誤差補正値CgainHおよびローサイドゲイン誤差補正値CgainLを算出するための算術演算を行う。具体的には、電流検出値Id1、Id2を負荷電流測定値Iout1、Iout2でそれぞれ割ることにより、デューティ設定値Duty1、Duty2に対するゲイン誤差補正値を算出し、これらを用いた線形近似により、PWM信号のデューティが0%、100%のときのゲイン誤差補正値を求める。こうして求められたデューティ0%、100%のゲイン誤差補正値は、ローサイドゲイン誤差補正値CgainL、ハイサイドゲイン誤差補正値CgainHとして、補正値平均部7に出力される。
補正値平均部7では、ローサイドゲイン誤差補正値CgainLが前述のローサイドゲイン誤差補正値記憶部72に記憶され、ハイサイドゲイン誤差補正値CgainHがハイサイドゲイン誤差補正値記憶部71に記憶される。これにより、補正値平均部7において、ローサイド電流検出回路22のゲイン誤差とオフセット誤差に対する補正値の設定が行われる。
以上説明した本発明の第7の実施形態によれば、電磁負荷4には、負荷電流Ioutを測定するための負荷電流測定器41が接続されている。また、プリドライバ5に入力されるPWM信号において、ハイサイドスイッチング素子11とローサイドスイッチング素子21の通電期間の割合に応じたデューティ設定値を任意に設定可能である。補正値平均部7において、ハイサイドゲイン誤差補正値CgainHおよびローサイドゲイン誤差補正値CgainLは、デューティ設定値Duty1、Duty2と、負荷電流Ioutの測定値Iout1、Iout2と、和電流Icurの検出値Id1、Id2とに基づいて、補正値算出部10Cにより設定される。このようにしたので、補正値平均部7において、電磁負荷4の特性に応じたハイサイド電流検出回路12およびローサイド電流検出回路22のゲイン誤差を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための補正値を適切に設定することができる。
(第8の実施形態)
次に、本発明の第8の実施形態について説明する。本実施形態では、補正値平均部7において平均補正値を算出する際に用いるハイサイドゲイン誤差補正値やローサイドゲイン誤差補正値の温度に対する依存性が無視できない場合に、これらを温度に応じて変化させる例を説明する。
図20は、本発明の第8の実施形態による補正値平均部7および補正部8の説明図である。図20において、図2に示した第1の実施形態との相違点は、ハイサイドゲイン誤差補正値記憶部71およびローサイドゲイン誤差補正値記憶部72に替えて、ハイサイドゲイン誤差補正値決定部71Aおよびローサイドゲイン誤差補正値決定部72Aが設けられている点である。
ハイサイドゲイン誤差補正値決定部71Aおよびローサイドゲイン誤差補正値決定部72Aには、電流検出回路100内に設けられた不図示の温度測定手段により測定された電流検出回路100の温度測定結果が入力される。この温度測定結果に基づいて、ハイサイドゲイン誤差補正値決定部71A、ローサイドゲイン誤差補正値決定部72Aは、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainLをそれぞれ決定し、平均化演算部74に出力する。
図21は、本発明の第8の実施形態によるハイサイドゲイン誤差補正値決定部71Aの説明図である。図21において、ハイサイドゲイン誤差補正値決定部71Aは、第1ハイサイドゲイン誤差補正値記憶部71A1、第2ハイサイドゲイン誤差補正値記憶部71A2、第3ハイサイドゲイン誤差補正値記憶部71A3およびゲイン誤差演算部71A4により構成されている。
第1ハイサイドゲイン誤差補正値記憶部71A1、第2ハイサイドゲイン誤差補正値記憶部71A2、第3ハイサイドゲイン誤差補正値記憶部71A3には、温度Ta、Tb、Tc(Ta<Tb<Tc)で予め取得されたハイサイドゲイン誤差補正値HA、HB、HCがそれぞれ記憶されている。なお、これらの値は、たとえば前述の第5〜第7の各実施形態で説明したような方法を用いて取得することができる。
ゲイン誤差演算部71A4は、第1ハイサイドゲイン誤差補正値記憶部71A1、第2ハイサイドゲイン誤差補正値記憶部71A2、第3ハイサイドゲイン誤差補正値記憶部71A3にそれぞれ記憶されているハイサイドゲイン誤差補正値HA、HB、HCと、温度測定手段から入力された温度測定結果とに基づいて、ハイサイドゲイン誤差補正値CgainHを決定するための演算を行う。ここでは、入力された温度測定結果が示す温度Tをハイサイド電流検出回路12の温度として、その温度Tにおけるハイサイドゲイン誤差補正値CgainHを決定する。具体的には、T<Tbであれば、温度Ta、Tbとこれに対応するハイサイドゲイン誤差補正値HA、HBとを用いた線形近似により、温度Tにおけるハイサイドゲイン誤差補正値CgainHを算出し、Tb<Tであれば、温度Tb、Tcとこれに対応するハイサイドゲイン誤差補正値HB、HCとを用いた線形近似により、温度Tにおけるハイサイドゲイン誤差補正値CgainHを算出する。
以上説明したような演算をゲイン誤差演算部71A4で行うことにより、ハイサイドゲイン誤差補正値決定部71Aは、ハイサイド電流検出回路12の温度に基づいてハイサイドゲイン誤差補正値CgainHを決定することができる。
なお、ローサイドゲイン誤差補正値決定部72Aも、図21に示したハイサイドゲイン誤差補正値決定部71Aと同様の構成を有しており、温度測定手段から入力された温度測定結果が示す温度Tをローサイド電流検出回路22の温度として、その温度Tに基づいてローサイドゲイン誤差補正値CgainLを算出する。これにより、ローサイドゲイン誤差補正値決定部72Aは、ローサイド電流検出回路22の温度に基づいてローサイドゲイン誤差補正値CgainLを決定することができる。
以上説明した本発明の第8の実施形態によれば、補正値平均部7は、ハイサイドゲイン誤差補正値決定部71Aにより、ハイサイド電流検出回路12の温度に基づいてハイサイドゲイン誤差補正値CgainHを決定し、ローサイドゲイン誤差補正値決定部72Aにより、ローサイド電流検出回路22の温度に基づいてローサイドゲイン誤差補正値CgainLを決定する。このようにしたので、補正値平均部7において、ハイサイド電流検出回路12およびローサイド電流検出回路22のゲイン誤差の温度依存性を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための補正値を適切に設定することができる。
なお、上記第8の実施形態において、ハイサイド電流検出回路12の温度とローサイド電流検出回路22の温度を別々に測定してもよい。また、上記第8の実施形態では、温度測定値に基づいてゲイン誤差のみを決定する例を説明したが、オフセット誤差やデッドタイム期間における誤差についても、同様の方法により、温度測定値に基づいてこれらを決定することができる。
(第9の実施形態)
次に、本発明の第9の実施形態について説明する。本実施形態では、前述の第8の実施形態において、さらにハイサイドゲイン誤差補正値やローサイドゲイン誤差補正値の電圧に対する依存性についても無視できない場合に、これらを温度と電圧に応じて変化させる例を説明する。
図22は、本発明の第9の実施形態による補正値平均部7および補正部8の説明図である。図22において、図20に示した第8の実施形態との相違点は、ハイサイドゲイン誤差補正値決定部71Aおよびローサイドゲイン誤差補正値決定部72Aに替えて、ハイサイドゲイン誤差補正値決定部71Bおよびローサイドゲイン誤差補正値決定部72Bが設けられている点である。
ハイサイドゲイン誤差補正値決定部71Bおよびローサイドゲイン誤差補正値決定部72Bには、電流検出回路100内に設けられた不図示の温度測定手段および電圧測定手段によりそれぞれ測定された電流検出回路100の温度測定結果および電圧測定結果が入力される。この温度測定結果と電圧測定結果に基づいて、ハイサイドゲイン誤差補正値決定部71B、ローサイドゲイン誤差補正値決定部72Bは、ハイサイドゲイン誤差補正値CgainH、ローサイドゲイン誤差補正値CgainLをそれぞれ決定し、平均化演算部74に出力する。
図23は、本発明の第9の実施形態によるハイサイドゲイン誤差補正値決定部71Bの説明図である。図23において、ハイサイドゲイン誤差補正値決定部71Bは、第1補正値算出部71B2、第2補正値算出部71B3、第3補正値算出部71B4およびゲイン誤差演算部71B9により構成されている。第1補正値算出部71B2は、第1ハイサイドゲイン誤差補正値記憶部71B5、第2ハイサイドゲイン誤差補正値記憶部71B6、第3ハイサイドゲイン誤差補正値記憶部71B7および第1補正値演算実施部71B8により構成されている。なお、第2補正値算出部71B3および第3補正値算出部71B4も第1補正値算出部71B2と同様の構成を有しているが、図23では図示を省略している。
第1補正値算出部71B2において、第1ハイサイドゲイン誤差補正値記憶部71B5、第2ハイサイドゲイン誤差補正値記憶部71B6、第3ハイサイドゲイン誤差補正値記憶部71B7には、温度Taにおいて、電圧Va、Vb、Vc(Va<Vb<Vc)で予め取得されたハイサイドゲイン誤差補正値HAA、HAB、HACがそれぞれ記憶されている。なお、これらの値は、たとえば前述の第5〜第7の各実施形態で説明したような方法を用いて取得することができる。
第1補正値演算実施部71B8は、第1ハイサイドゲイン誤差補正値記憶部71B5、第2ハイサイドゲイン誤差補正値記憶部71B6、第3ハイサイドゲイン誤差補正値記憶部71B7にそれぞれ記憶されているハイサイドゲイン誤差補正値HAA、HAB、HACと、電圧測定手段から入力された電圧測定結果とに基づいて、温度Ta、電圧Vにおけるハイサイドゲイン誤差補正値HAVを決定するための演算を行う。ここでは、入力された電圧測定結果が示す電圧Vをハイサイド電流検出回路12の電圧として、その電圧Vと温度Taにおけるハイサイドゲイン誤差補正値HAVを決定する。具体的には、V<Vbであれば、電圧Va、Vbとこれに対応するハイサイドゲイン誤差補正値HAA、HABとを用いた線形近似により、温度Ta、電圧Vにおけるハイサイドゲイン誤差補正値HAVを算出し、Vb<Vであれば、電圧Vb、Vcとこれに対応するハイサイドゲイン誤差補正値HAB、HACとを用いた線形近似により、温度Taにおけるハイサイドゲイン誤差補正値HAVを算出する。こうして算出されたハイサイドゲイン誤差補正値HAVは、ゲイン誤差演算部71B9に出力される。
第2補正値算出部71B3、第3補正値算出部71B4でも、温度Tb、Tcにおいて3種類の電圧で予め取得されたハイサイドゲイン誤差補正値に基づいて、上記の第1補正値算出部71B2と同様の処理がそれぞれ行われる。その結果、温度Tbにおけるハイサイドゲイン誤差補正値HBVと、温度Tcにおけるハイサイドゲイン誤差補正値HCVとがそれぞれ算出され、ゲイン誤差演算部71B9に出力される。
ゲイン誤差演算部71B9は、第1補正値算出部71B2、第2補正値算出部71B3、第3補正値算出部71B4でそれぞれ算出されたハイサイドゲイン誤差補正値HAV、HBV、HCVと、温度測定手段から入力された温度測定結果とに基づいて、第8の実施形態で説明した図21のゲイン誤差演算部71A4と同様の演算を行うことにより、入力された温度測定結果が示す温度Tをハイサイド電流検出回路12の温度として、その温度Tにおけるハイサイドゲイン誤差補正値CgainHを決定する。すなわち、T<Tbであれば、温度Ta、Tbとこれに対応するハイサイドゲイン誤差補正値HAV、HBVとを用いた線形近似により、温度Tにおけるハイサイドゲイン誤差補正値CgainHを算出し、Tb<Tであれば、温度Tb、Tcとこれに対応するハイサイドゲイン誤差補正値HBV、HCVとを用いた線形近似により、温度Tにおけるハイサイドゲイン誤差補正値CgainHを算出する。
以上説明したような演算を第1補正値算出部71B2、第2補正値算出部71B3、第3補正値算出部71B4およびゲイン誤差演算部71B9で行うことにより、ハイサイドゲイン誤差補正値決定部71Bは、ハイサイド電流検出回路12の温度と電圧に基づいてハイサイドゲイン誤差補正値CgainHを決定することができる。
なお、ローサイドゲイン誤差補正値決定部72Bも、図23に示したハイサイドゲイン誤差補正値決定部71Bと同様の構成を有しており、温度測定手段から入力された温度測定結果が示す温度Tと、電圧測定手段から入力された電圧測定結果が示す電圧Vとを、ローサイド電流検出回路22の温度、電圧として、その温度Tおよび電圧Vに基づいてローサイドゲイン誤差補正値CgainLを算出する。これにより、ローサイドゲイン誤差補正値決定部72Bは、ローサイド電流検出回路22の温度と電圧に基づいてローサイドゲイン誤差補正値CgainLを決定することができる。
以上説明した本発明の第9の実施形態によれば、補正値平均部7は、ハイサイドゲイン誤差補正値決定部71Bにより、ハイサイド電流検出回路12の温度と電圧に基づいてハイサイドゲイン誤差補正値CgainHを決定し、ローサイドゲイン誤差補正値決定部72Bにより、ローサイド電流検出回路22の温度と電圧に基づいてローサイドゲイン誤差補正値CgainLを決定する。このようにしたので、補正値平均部7において、ハイサイド電流検出回路12およびローサイド電流検出回路22のゲイン誤差の温度依存性および電圧依存性を考慮して、負荷電流Ioutに対する和電流Icurの誤差を補正するための補正値を適切に設定することができる。
なお、上記第9の実施形態において、ハイサイド電流検出回路12の温度や電圧とローサイド電流検出回路22の温度や電圧とを別々に測定してもよい。また、上記第9の実施形態では、温度測定値と電圧測定値に基づいてゲイン誤差のみを決定する例を説明したが、オフセット誤差やデッドタイム期間における誤差についても、同様の方法により、温度測定値と電圧測定値に基づいてこれらを決定することができる。さらに、温度測定値を用いずに電圧測定値のみに基づいて、これらの誤差を決定してもよい。
(第10の実施形態)
次に、本発明の第10の実施形態について説明する。本実施形態では、検出抵抗3により変換された和電流Icurの電圧値から、ハイサイドスイッチング素子11やローサイドスイッチング素子21のスイッチング動作等によるノイズを除去して、負荷電流検出部6によりデジタル値に変換する例を説明する。
図24は、本発明の第10の実施形態による電流検出回路100とその周辺の構成を示すブロック図である。図24において、図1に示した第1の実施形態との相違点は、検出抵抗3と負荷電流検出部6の間にローパスフィルタ31が設けられている点である。
本実施形態において、負荷電流検出部6は、和電流Icurに応じて検出抵抗3に生じる電圧をローパスフィルタ31を介して検出し、その電圧値をデジタル値に変換して補正部8に出力する。
和電流Icurには、ハイサイドスイッチング素子11やローサイドスイッチング素子21のスイッチング動作等により生じたノイズが含まれている場合がある。このような場合、ノイズの影響により、和電流Icurから負荷電流Ioutを正確に検出するのが困難となる。そこで本実施形態では、検出抵抗3と負荷電流検出部6の間にローパスフィルタ31を設け、このローパスフィルタ31を介して和電流Icurを検出することにより、ノイズを除去して負荷電流Ioutを正確に検出できるようにしている。
なお、ノイズを効果的に除去するためには、ローパスフィルタ31の時定数をある程度大きくする必要があるが、時定数が大きくなるほど、ローパスフィルタ31からの出力における遅延も大きくなる。したがって、ハイサイド電流検出回路12から出力されるハイサイド検出電流IcurHと、ローサイド電流検出回路22から出力されるローサイド検出電流IcurLとを切り替えて、これらを個別に補正するのは困難である。しかし、電流検出回路100では前述のように、補正値平均部7により、ハイサイドスイッチング素子11とローサイドスイッチング素子21の通電期間の割合に応じた平均補正値を算出し、この平均補正値を用いて、補正部8により、和電流Icurの検出結果を補正している。そのため、ローパスフィルタ31の時定数を大きくしても、和電流Icurの検出結果を正しく補正することができる。
以上説明した本発明の第10の実施形態によれば、電流検出回路100は、負荷電流Ioutに応じた和電流Icurを流すための検出抵抗3と、検出抵抗3と負荷電流検出部6の間に設けられたローパスフィルタ31とを備える。負荷電流検出部6は、和電流Icurに応じて検出抵抗3に生じる電圧をローパスフィルタ31を介して検出することにより、和電流Icurを検出する。このようにしたので、ハイサイドスイッチング素子11やローサイドスイッチング素子21のスイッチング動作等により生じたノイズの影響を取り除いて、負荷電流Ioutを高精度に検出することができる。
なお、以上説明した第10の実施形態と、前述の第1〜第9の各実施形態とを任意に組み合わせてもよい。このようにすれば、第1〜第9の各実施形態で説明したような作用効果に加えて、さらに上記のような作用効果を奏することができる。
(第11の実施形態)
次に、本発明の第11の実施形態について説明する。本実施形態では、補正部8により補正された和電流Icurの検出結果に基づいて、プリドライバ5に対するPWM信号を発生する例を説明する。
図25は、本発明の第11の実施形態による電流制御装置200の構成を示すブロック図である。図25に示す電流制御装置200は、第1の実施形態で説明した図1の負荷駆動回路1および電流検出回路100と、PWM信号生成部101により構成されている。
本実施形態の電流制御装置200において、負荷電流検出部6により検出されて補正部8により補正された和電流Icurの検出結果は、負荷電流Ioutに対する電流検出回路100の電流検出結果として、PWM信号生成部101に入力される。
PWM信号生成部101には、補正部8からの電流検出結果と、外部からの電流指示値とが入力される。これらに基づいて、PWM信号生成部101は、負荷駆動回路1のハイサイドスイッチング素子11およびローサイドスイッチング素子21の動作を制御するためのPWM信号を生成し、プリドライバ5に出力する。具体的には、補正部8からの電流検出結果が電流指示値と等しくなるように、プリドライバ5に出力するPWM信号のデューティを調整する。
以上説明した本発明の第11の実施形態によれば、電流制御装置200は、電流検出回路100とPWM信号生成部101を備える。PWM信号生成部101は、補正部8から出力された電流検出結果と、外部から入力される電流指示値とに基づいて、ハイサイドスイッチング素子11およびローサイドスイッチング素子21の動作を制御するためのPWM信号を生成する。このようにしたので、電流検出回路100の電流検出結果を用いて、負荷電流Ioutを高精度に制御することができる。
なお、以上説明した第11の実施形態と、前述の第1〜第10の各実施形態とを任意に組み合わせてもよい。このようにすれば、第1〜第10の各実施形態で説明したような作用効果に加えて、さらに上記のような作用効果を奏することができる。
(第12の実施形態)
次に、本発明の第12の実施形態について説明する。本実施形態では、補正値平均部7により算出された平均補正値に基づいて、外部から入力される電流指示値を補正し、これを用いてプリドライバ5に対するPWM信号を発生する例を説明する。
図26は、本発明の第12の実施形態による電流制御装置200の構成を示すブロック図である。図26に示す電流制御装置200は、第1の実施形態で説明した図1の負荷駆動回路1と、電流検出回路150、補正値平均部7、PWM信号生成部101および電流指示値補正部102により構成されている。
本実施形態の電流制御装置200において、電流検出回路150は、第1の実施形態で説明した図1の電流検出回路100とは異なり、補正値平均部7および補正部8を有していない。この電流検出回路150では、負荷電流検出部6から出力された和電流Icurの検出結果は、補正されずにそのままPWM信号生成部101に入力される。
補正値平均部7は、第1〜第4、第8、第9の各実施形態で説明した方法のいずれかを用いて、平均補正値を算出する。補正値平均部7により算出された平均補正値は、電流指示値補正部102に出力される。
電流指示値補正部102は、補正値平均部7により算出された平均補正値に基づいて、外部から入力される電流指示値を補正する。そして、補正後の電流指示値をPWM信号生成部101に出力する。
PWM信号生成部101は、負荷電流検出部6からの電流検出結果と、電流指示値補正部102により補正された電流指示値とに基づいて、前述の第11の実施形態と同様に、負荷駆動回路1のハイサイドスイッチング素子11およびローサイドスイッチング素子21の動作を制御するためのPWM信号を生成し、プリドライバ5に出力する。すなわち、負荷電流検出部6からの電流検出結果が補正後の電流指示値と等しくなるように、プリドライバ5に出力するPWM信号のデューティを調整する。
図27は、本発明の第12の実施形態による補正値平均部7および電流指示値補正部102の説明図の一例である。図27において、補正値平均部7は、図2に示した第1の実施形態と同様に、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デューティ算出部73および平均化演算部74により構成されている。これらの各構成における動作内容は、第1の実施形態で説明したのと同じである。
電流指示値補正部102は、外部からの電流指示値に平均化演算部74から出力された平均補正値(時間平均ゲイン誤差)を掛けることにより、電流指示値に対する補正を行う。そして、算出された値を補正後の電流指示値として出力する。
図28は、本発明の第12の実施形態による補正値平均部7および電流指示値補正部102の説明図の他の一例である。図28において、補正値平均部7は、図12に示した第3の実施形態と同様に、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72、デューティ算出部73、平均化演算部74Aおよび74B、ハイサイドオフセット誤差補正値記憶部76およびローサイドオフセット誤差補正値記憶部77により構成されている。これらの各構成における動作内容は、第3の実施形態で説明したのと同じである。なお、図28では、図12と比べて、ハイサイドゲイン誤差補正値記憶部71、ローサイドゲイン誤差補正値記憶部72および平均化演算部74Bと、ハイサイドオフセット誤差補正値記憶部76、ローサイドオフセット誤差補正値記憶部77および平均化演算部74Aとの位置が互いに入れ替わっているが、これらの動作内容はそれぞれ同一であり変更はない。
電流指示値補正部102は、外部からの電流指示値に、平均化演算部74Bから出力された平均補正値(時間平均ゲイン誤差)を掛け、さらにこれに平均化演算部74Aから出力された平均補正値(時間平均オフセット誤差)を加えることにより、電流指示値に対する補正を行う。そして、算出された値を補正後の電流指示値として出力する。
以上説明した本発明の第12の実施形態によれば、電流制御装置200は、負荷駆動回路1、電流検出回路150、補正値平均部7、PWM信号生成部101および電流指示値補正部102を備える。負荷駆動回路1は、電源の正極側に接続され、電磁負荷4に出力されるハイサイド電流IoutHを制御するハイサイドスイッチング素子11と、電源の負極側に接続され、電磁負荷4に出力されるローサイド電流IoutLを制御するローサイドスイッチング素子21とを有する。電流検出回路150は、ハイサイドスイッチング素子11と並列に接続され、ハイサイド電流IoutHに比例したハイサイド検出電流IcurHを出力するハイサイド電流検出回路12と、ローサイドスイッチング素子21と並列に接続され、ローサイド電流IoutLに比例したローサイド検出電流IcurLを出力するローサイド電流検出回路22と、ハイサイド検出電流IcurHとローサイド検出電流IcurLとを合わせた和電流Icurを検出することにより、ハイサイド電流IoutHとローサイド電流IoutLとを合計した負荷電流Ioutを検出して電流検出結果を出力する負荷電流検出部6とを有する。補正値平均部7は、負荷電流Ioutに対する和電流Icurの誤差に応じて、外部から入力される電流指示値を補正するための平均補正値を算出し、この平均補正値に基づいて、電流指示値補正部102は、電流指示値を補正する。PWM信号生成部101は、負荷電流検出部6から出力された電流検出結果と、電流指示値補正部102により補正された電流指示値とに基づいて、ハイサイドスイッチング素子11およびローサイドスイッチング素子21の動作を制御するためのPWM信号を生成する。このようにしたので、前述の第11の実施形態と同様に、電流検出回路150の電流検出結果を用いて、負荷電流Ioutを高精度に制御することができる。
なお、以上説明した第12の実施形態についても、第11の実施形態と同様に、前述の第1〜第10の各実施形態とを任意に組み合わせてもよい。このようにすれば、第1〜第10の各実施形態で説明したような作用効果に加えて、さらに上記のような作用効果を奏することができる。
なお、本発明は以上説明した各実施形態に限定されるものではなく、様々な変形例が含まれる。たとえば、上記の各実施形態は、本発明を詳細に分かりやすく説明したものであるため、必ずしも各実施形態で説明した全ての構成を備える必要はない。また、いずれかの実施形態の構成の一部を他の実施形態と置き換えたり、他の実施形態の構成を加えたりすることも可能である。すなわち、各実施例の構成のうち任意の部分について、追加・削除・置換が可能である。
また、以上説明した各実施形態では、回路内の各構成要素間を接続する制御線や信号線について、説明上必要と考えられるものを示しているが、実際の制御線や信号線はこれに限定されない。実際には、ほとんど全ての構成要素が相互に接続されていると考えて差し支えない。