JP2003031415A - 誘導性負荷制御装置，誘導性負荷制御装置の出荷検査方法，及びａ／ｄ変換器選別方法 - Google Patents

Abstract

(57)【要約】 【課題】 誘導性負荷制御装置にて回路追加せずに電流
制御精度を向上させる。 【解決手段】 リニアソレノイドＬ１に直列の電流検出
抵抗Ｒ１と、該抵抗Ｒ１の両端電圧ＶＨ，ＶＬを夫々入
力して、その入力電圧よりも一定電圧だけ高い電圧を出
力するレベルシフト回路Ｃ１，Ｄ１とを備え、一定周期
毎に、レベルシフト回路Ｃ１，Ｄ１の出力をＡ／Ｄ変換
器６にＡ／Ｄ変換させて、その両変換値の差分をソレノ
イドＬ１に流れる電流値として検出し、その検出値が目
標値となるように、通電用スイッチング素子２２，２１
を駆動するためのＰＷＭ信号のデューティ比を制御する
ＥＣＵ１では、ＰＷＭ信号のデューティ比が０％の場合
に、上記両回路Ｃ１，Ｄ１の出力をＡ／Ｄ変換して、そ
の両変換値の差分を、両回路Ｃ１，Ｄ１の出力特性差を
表すオフセット値として算出する。そして、ＰＷＭ信号
のデューティ比算出に用いる上記検出値を、そのオフセ
ット値を用い補正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘導性負荷の電流
を制御する誘導性負荷制御装置に関するものである。

【０００２】

【従来の技術】従来より、リニアソレノイド等の誘導性
負荷に流れる電流をフィードバック（Ｆ／Ｂ）制御する
技術が、特開平１１−３０８１０７号公報や特開２００
０−１１４０３８号公報などに開示されている。

【０００３】ここで、特開２０００−１１４０３８号公
報に記載の装置の具体例を、図１２を用いて説明する。
図１２に示すように、リニアソレノイドＬに流れる電流
を制御する制御装置１００は、リニアソレノイドＬへの
通電経路においてリニアソレノイドＬに対し直列に接続
されたスイッチング素子Ｔｒと、上記通電経路において
リニアソレノイドＬ及びスイッチング素子Ｔｒに対し直
列に接続された電流検出抵抗Ｒと、電流検出抵抗Ｒの高
圧側の端子電圧ＶＨを入力し、その入力電圧ＶＨよりも
所定の一定電圧Ｖｓだけ高い電圧（＝ＶＨ＋Ｖｓ）を出
力するレベルシフト回路１０２と、電流検出抵抗Ｒの低
圧側の端子電圧ＶＬを入力し、その入力電圧ＶＬよりも
上記一定電圧Ｖｓだけ高い電圧（＝ＶＬ＋Ｖｓ）を出力
するレベルシフト回路１０３と、両レベルシフト回路１
０２，１０３の各出力ＶＨｓ，ＶＬｓを、マルチプレク
サ（ＭＰＸ）１０４を介して択一的に取り込み、その取
り込んだ電圧をデジタル値に変換（Ａ／Ｄ変換）するＡ
／Ｄ変換器１０５と、ＣＰＵ１０６と、ＣＰＵ１０６か
らのデータに応じたデューティ比のＰＷＭ（パルス幅変
調）信号を、スイッチング素子Ｔｒへ駆動信号として出
力するＰＷＭ信号出力部１０７とを備えている。

【０００４】そして更に、この制御装置１００には、両
レベルシフト回路１０２，１０３の入力側をＣＰＵ１０
６からの指令に応じて直結するスイッチ１０８が設けら
れている。つまり、スイッチ１０８の接点を抵抗Ｒの高
圧側Ｐ１から低圧側Ｐ２に切り替えれば、両レベルシフ
ト回路１０２，１０３の入力端子が直結されるようにな
っている。

【０００５】また、この制御装置１００において、電流
検出抵抗Ｒの低圧側の端子は、当該装置１００のパワー
系接地端子（即ち、リニアソレノイドＬの電流が流れる
接地端子）Ｅ０１に接続されており、Ａ／Ｄ変換器１０
５やＣＰＵ１０６等の信号系半導体回路の接地端子は、
当該装置１００の制御系接地端子（信号系接地端子）Ｅ
１に接続されている。そして、パワー系接地端子Ｅ０１
と制御系接地端子Ｅ１との各々は、当該装置１００の外
部に配設された別々のグランド線を介してバッテリ（図
示省略）のマイナス端子に接続されている。

【０００６】このような制御装置１００において、通常
時には、スイッチ１０８の接点が抵抗Ｒの高圧側Ｐ１に
なっており、両レベルシフト回路１０２，１０３の入力
端子が直結されない状態にされている。そして、ＣＰＵ
１０６が、一定周期毎に、レベルシフト回路１０２の出
力ＶＨｓとレベルシフト回路１０３の出力ＶＬｓとをＡ
／Ｄ変換器１０５に順次Ａ／Ｄ変換させて、その両Ａ／
Ｄ変換値の差分（＝ＶＨｓ−ＶＬｓであり、理想的には
＝ＶＨ−ＶＬ）をリニアソレノイドに流れる電流値とし
て検出すると共に、その検出値を目標値にするためのＰ
ＷＭ信号のデューティ比を計算し、その計算したデュー
ティ比を示すデータをＰＷＭ信号出力部１０７へ出力す
る。

【０００７】すると、ＰＷＭ信号出力部１０７は、ＣＰ
Ｕ１０６からのデータに対応したデューティ比のＰＷＭ
信号をスイッチング素子Ｔｒに出力することとなり、こ
れにより、スイッチング素子Ｔｒがデューティ駆動さ
れ、リニアソレノイドＬに流れる電流が目標値と一致す
るように制御される。

【０００８】ここで、レベルシフト回路１０２，１０３
を設けている理由は、制御系接地端子Ｅ１（即ち、Ａ／
Ｄ変換器１０５の接地端子）の電圧ＶＥ１がパワー系接
地端子Ｅ０１の電圧ＶＥ０１より大きくなった場合（Ｖ
Ｅ１＞ＶＥ０１）でも、Ａ／Ｄ変換器１０５に正の電圧
（ＶＥ１以上の電圧）が入力されるようにして、電流検
出抵抗の高圧側の端子電圧ＶＨと低圧側の端子電圧ＶＬ
との差分（＝ＶＨ−ＶＬ）を確実に検出できるようにす
るためと、Ａ／Ｄ変換器には、一般に、０Ｖ付近の入力
電圧では正確なＡ／Ｄ変換値を出さない性質（いわゆる
０点誤差）があり、その０点誤差の影響を回避するため
である。

【０００９】ところが、このようなレベルシフト回路１
０２，１０３を設けると、今度は、その両レベルシフト
回路１０２，１０３の出力特性差により、電流制御精度
が低下するという問題が生じる。つまり、両レベルシフ
ト回路１０２，１０３におけるレベルシフト電圧Ｖｓが
全く同じであれば良いが、そのレベルシフト電圧Ｖｓに
差があると、レベルシフト回路１０２の出力ＶＨｓのＡ
／Ｄ変換値と、レベルシフト回路１０３の出力ＶＬｓの
Ａ／Ｄ変換値との差分（＝ＶＨｓ−ＶＬｓ）が、電流検
出抵抗Ｒの高圧側の端子電圧ＶＨと低圧側の端子電圧Ｖ
Ｌとの差分（＝ＶＨ−ＶＬ）に一致しなくなり、リニア
ソレノイドＬに流れる電流値（実電流値）を正確に検出
することができなくなるからである。

【００１０】そこで、図１２の制御装置１００では、Ｃ
ＰＵ１０６が、電流フィードバック制御を行わない時
（リニアソレノイドＬの実電流値を検出しない時）に、
スイッチ１０８により、両レベルシフト回路１０２，１
０３の入力端子を直結させると共に、その状態で、レベ
ルシフト回路１０２の出力ＶＨｓとレベルシフト回路１
０３の出力ＶＬｓとをＡ／Ｄ変換器１０５にＡ／Ｄ変換
させて、その両Ａ／Ｄ変換値の差分を、両レベルシフト
回路１０２，１０３の出力特性差を表すオフセット値Ｖ
ｏｆとして算出するようにしている。

【００１１】そして、ＣＰＵ１０６は、電流フィードバ
ック制御を実施する通常時には、レベルシフト回路１０
２の出力ＶＨｓのＡ／Ｄ変換値とレベルシフト回路１０
３の出力ＶＬｓのＡ／Ｄ変換値との差分（＝ＶＨｓ−Ｖ
Ｌｓ）から、上記オフセット値Ｖｏｆを引くことで、電
流検出値に相当する上記差分（＝ＶＨｓ−ＶＬｓ）を補
正し、この補正により、両レベルシフト回路１０２，１
０３の出力特性差の影響を無くすようにしている。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来の制御装置１００では、両レベルシフト回路１０２，
１０３の入力端子を直結させるためのスイッチ１０８が
必要となり、その分、コストと故障率との増加を招いて
しまう。そして、このことは、制御対象のリニアソレノ
イドの数が多くなるほど顕著になる。

【００１３】また、上記従来技術では、Ａ／Ｄ変換器の
特性に関した電流検出精度の向上を図ることができず、
制御精度を上げるには限界がある。本発明は、こうした
問題に鑑みなされたものであり、誘導性負荷の電流を制
御する誘導性負荷制御装置において、特別な回路を追加
することなく、電流制御精度を向上させることを目的と
している。

【００１４】

【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた請求項１に記載の誘導性負荷
制御装置は、前述した従来装置と同様に、誘導性負荷に
電流を流すための通電経路において誘導性負荷に対し直
列に接続され、その誘導性負荷に流れる電流を制御する
ために所定周期のＰＷＭ信号で駆動されるスイッチング
手段と、上記通電経路において誘導性負荷及びスイッチ
ング手段に対し直列に接続された電流検出抵抗と、該電
流検出抵抗の高圧側の端子電圧ＶＨを入力し、その入力
電圧ＶＨよりも所定の一定電圧Ｖｓだけ高い電圧を出力
する第１のレベルシフト回路と、電流検出抵抗の低圧側
の端子電圧ＶＬを入力し、その入力電圧ＶＬよりも上記
一定電圧Ｖｓだけ高い電圧を出力する第２のレベルシフ
ト回路と、Ａ／Ｄ変換器及び制御手段とを備えている。
そして、制御手段は、一定周期毎に、第１のレベルシフ
ト回路の出力ＶＨｓと第２のレベルシフト回路の出力Ｖ
ＬｓとをＡ／Ｄ変換器にＡ／Ｄ変換させて、その両Ａ／
Ｄ変換値の差分（＝ＶＨｓ−ＶＬｓ）を誘導性負荷に流
れる電流値として検出し、その検出値が目標値となるよ
うに、スイッチング手段へのＰＷＭ信号のデューティ比
を制御する。

【００１５】ここで特に、請求項１の誘導性負荷制御装
置には、オフセット値算出手段が設けられており、その
オフセット値算出手段は、制御手段によって制御される
スイッチング手段へのＰＷＭ信号のデューティ比が、そ
のスイッチング手段をＰＷＭ信号の１周期に亘りオフさ
せる０％の場合に、両レベルシフト回路の出力をＡ／Ｄ
変換器にＡ／Ｄ変換させて、その両Ａ／Ｄ変換値から、
前記両レベルシフト回路の出力特性差を表すオフセット
値を算出する。例えば、オフセット値算出手段手段は、
上記両Ａ／Ｄ変換値の差分をオフセット値として算出す
る。

【００１６】そして、この請求項１の誘導性負荷制御装
置において、制御手段は、ＰＷＭ信号のデューティ比を
制御するのに用いる前記検出値（即ち、第１のレベルシ
フト回路の出力ＶＨｓのＡ／Ｄ変換値と、第２のレベル
シフト回路の出力ＶＬｓのＡ／Ｄ変換値との差分を）
を、上記オフセット値算出手段により算出されているオ
フセット値を用いて補正するように構成されている。

【００１７】つまり、請求項１の誘導性負荷制御装置で
は、従来装置のように両レベルシフト回路の入力側をス
イッチ等で直結するのではなく、スイッチング手段への
ＰＷＭ信号のデューティ比が０％になって、スイッチン
グ手段が継続してオフ状態となり、誘導性負荷及び電流
検出抵抗に電流が流れなくなって、両レベルシフト回路
への入力電圧が同じになっている時に、両レベルシフト
回路の出力をＡ／Ｄ変換器にＡ／Ｄ変換させて、その両
Ａ／Ｄ変換値の差分から、両レベルシフト回路の出力特
性差を表すオフセット値であって、両レベルシフト回路
の出力特性差による電流検出誤差を補正するための補正
値を算出するようにしている。

【００１８】このような請求項１の誘導性負荷制御装置
によれば、図１２におけるスイッチ１０８のような特別
な回路を追加しなくても、誘導性負荷に流れる電流値を
正確に検出することができ、延いては、電流制御精度を
向上させることができる。尚、この種の誘導性負荷制御
装置において、誘導性負荷及び電流検出抵抗には、図９
（ａ）に例示するように、スイッチング手段へのＰＷＭ
信号のデューティ比を０％にした後でも、少しの時間は
誘導性負荷のリアクタンス分によって電流が流れる。ま
た、Ｆ／Ｂ制御の方法にもよるが、図９（ｂ）に例示す
るように、ＰＷＭ信号のデューティ比をいきなり０％に
するのではなく徐々に小さくしていく場合においても、
ＰＷＭ信号のデューティ比が完全に０％となってから少
しの時間は誘導性負荷及び電流検出抵抗に電流が流れる
こととなる。

【００１９】このため、請求項２に記載のように、オフ
セット値算出手段は、スイッチング手段へのＰＷＭ信号
のデューティ比が０％になって、その状態が一定時間以
上継続した時点から、動作を開始するように構成すれ
ば、誘導性負荷及び電流検出抵抗の電流が確実に０Ａと
なっている時に、オフセット値の学習（即ち、両レベル
シフト回路の出力をＡ／Ｄ変換器にＡ／Ｄ変換させて、
その両Ａ／Ｄ変換値からオフセット値を算出する動作）
を行うことができる。尚、上記一定時間は、スイッチン
グ手段へのＰＷＭ信号のデューティ比が０％になってか
ら、誘導性負荷及び電流検出抵抗に流れる電流が確実に
０Ａになると見なされる時間（図９（ａ）における１０
０ｍｓや図９（ｂ）における１０ｍｓ）以上の時間に設
定しておけば良い。

【００２０】次に、請求項３に記載の誘導性負荷制御装
置では、請求項１，２の誘導性負荷制御装置において、
制御手段は、オフセット値算出手段により算出されてい
るオフセット値が無い場合には、データの書き換えが可
能な不揮発性メモリ（例えば、ＥＥＰＲＯＭやフラッシ
ュＲＯＭ）から読み出したオフセット値を用いて、前記
検出値を補正するように構成されている。

【００２１】このような請求項３の誘導性負荷制御装置
によれば、製造工場での出荷検査時に、上記不揮発性メ
モリに適切なオフセット値を書き込んでおくことによ
り、オフセット値算出手段が一度も動作していない場合
でも、前記検出値の補正が行われることとなり、電流制
御精度を向上させることができる。

【００２２】また、オフセット値算出手段により算出さ
れてＲＡＭやスタンバイＲＡＭ（電源が常時供給された
ＲＡＭ）等の記憶手段に記憶されている最新のオフセッ
ト値を、所定のバックアップ条件が成立する毎に（例え
ば定期的に）、上記不揮発性メモリへコピー（即ちバッ
クアップの為のコピー）しておけば、上記記憶手段内の
最新のオフセット値が何等かの原因で消失してしまって
も、上記不揮発性メモリからオフセット値算出手段によ
り算出されたオフセット値を読み出して使用することが
できる。

【００２３】ここで、このような請求項３の誘導性負荷
制御装置において、製造工場での出荷検査時に、上記不
揮発性メモリにオフセット値を書き込む際には、請求項
４に記載の出荷検査方法を実施するのが好ましい。即
ち、請求項４に記載の出荷検査方法では、上記不揮発性
メモリに初期値（例えば、前記制御手段による補正に関
して無効な値である０）が記憶されている状態で、誘導
性負荷制御装置を実際に動作させて、誘導性負荷に流れ
る電流を計測し、その計測値と前記目標値（即ち、当該
誘導性負荷制御装置が誘導性負荷に流そうとしている電
流の目標値）との差が規格範囲から外れている場合にの
み、前記計測値から、誘導性負荷に流れる電流と前記目
標値との差を前記規格範囲内に納めるためのオフセット
値を算出して、そのオフセット値を上記不揮発性メモリ
に書き込む。

【００２４】そして、このような請求項４の出荷検査方
法によれば、誘導性負荷の実電流値（計測値）と目標値
との差が規格範囲から外れた場合にのみ、不揮発性メモ
リ内のオフセット値を書き直すこととなる。換言すれ
ば、不揮発性メモリに記憶されている初期値でも誘導性
負荷の実電流値と目標値との差が規格範囲に入るのであ
れば、その誘導性負荷制御装置の不揮発性メモリに対し
てはオフセット値の書き換えを行わないこととなる。よ
って、出荷検査の所要時間を短縮することができる。

【００２５】ところで、Ａ／Ｄ変換器は、Ａ／Ｄ変換の
精度面において、下記（１）〜（４）の特性を持ってい
る。 （１）０点誤差：入力可能な最小電圧（＝０Ｖ）を入力
してもＡ／Ｄ変換値が０にならない、又は、最小電圧付
近の電圧（＞０Ｖ）を入力しても、Ａ／Ｄ変換値が０と
なってしまう特性。

【００２６】（２）フルスケール誤差：入力可能な最大
電圧（＝５Ｖ）を入力してもＡ／Ｄ変換値が理論上の最
大値にならない、又は、最大電圧付近の電圧（＜５Ｖ）
を入力しても、Ａ／Ｄ変換値が最大値となってしまう特
性。 （３）非直線性，微分直線性：図１０に示すように、入
力電圧の変化に対する出力値（実際のＡ／Ｄ変換値）の
変化が、直線的にならず、少し湾曲する特性。

【００２７】（４）総合精度：全ての精度を合わせたも
の。ここで、本発明者は、前述した従来装置１００のよ
うに、電流検出抵抗Ｒの両端の各電圧（レベルシフト回
路１０２，１０３を設ける場合にはＶＨｓ，ＶＬｓであ
り、レベルシフト回路１０２，１０３を設けない構成の
場合にはＶＨ，ＶＬである）を１つのＡ／Ｄ変換器によ
り切り替えてＡ／Ｄ変換する場合、その装置に用いるＡ
／Ｄ変換器について、図１０に示す「相対精度の場合の
誤差」が重要であることに気付いた。

【００２８】即ち、まず、相対精度の場合の誤差（以
下、相対誤差という）とは、２つの異なる入力電圧Ａ，
ＢについてのＡ／Ｄ変換値の理論値に対する誤差同士の
差であり、電圧Ａの実際のＡ／Ｄ変換値を変換値Ａと
し、電圧Ｂの実際のＡ／Ｄ変換値を変換値Ｂとし、電圧
ＡのＡ／Ｄ変換値の理論値を理論値Ａとし、電圧ＢのＡ
／Ｄ変換値の理論値を理論値Ｂとすると、下記の式１で
表すことができる。

【００２９】 相対誤差＝（変換値Ａ−理論値Ａ）−（変換値Ｂ−理論値Ｂ） …式１ そして、電流検出抵抗の両端の各電圧を同じＡ／Ｄ変換
器でＡ／Ｄ変換する場合、例えば、電流検出抵抗の低圧
側の電圧を電圧Ａとし、電流検出抵抗の高圧側の電圧を
電圧Ｂとすると、電圧ＡをＡ／Ｄ変換したＡ／Ｄ変換値
の理論値に対する誤差（図１０において、入力電圧がＡ
の時の絶対精度の場合の誤差（＝変換値Ａ−理論値
Ａ））と、電圧ＢをＡ／Ｄ変換したＡ／Ｄ変換値の理論
値に対する誤差（図１０において、入力電圧がＢの時の
絶対精度の場合の誤差（＝変換値Ｂ−理論値Ｂ））とが
同じであれば、両Ａ／Ｄ変換値の差分を誘導性負荷に流
れる電流値として検出する性格上、絶対精度の場合の誤
差は相殺されて、誘導性負荷の実電流値を正確に検出す
ることができる。これに対し、Ａ／Ｄ変換器に入力され
る電流検出抵抗の両端の各電圧Ａ，Ｂについて、上記絶
対精度の場合の誤差同士の差（即ち、相対誤差）が大き
ければ、その分だけ電流検出精度が低下して、電流制御
精度が悪化することとなる。尚、こうした相対誤差は、
０点誤差或いはフルスケール誤差と、非直線性，微分直
線性誤差とが加味されて発生する。

【００３０】そこで、請求項５に記載の発明では、誘導
性負荷に電流を流すための通電経路において前記誘導性
負荷に対し直列に接続され、前記誘導性負荷に流れる電
流を制御するために所定周期のＰＷＭ信号で駆動される
スイッチング手段と、前記通電経路において前記誘導性
負荷及び前記スイッチング手段に対し直列に接続された
電流検出抵抗と、Ａ／Ｄ変換器と、前記電流検出抵抗の
両端の各電圧を前記Ａ／Ｄ変換器に切り替えてＡ／Ｄ変
換させて、その両Ａ／Ｄ変換値の差分を前記誘導性負荷
に流れる電流値として検出し、その検出値が目標値とな
るように、前記スイッチング手段へのＰＷＭ信号のデュ
ーティ比を制御する制御手段とを備えた誘導性負荷制御
装置において、その誘導性負荷制御装置に搭載する前記
Ａ／Ｄ変換を、以下のように選別するようにしている。

【００３１】まず、検査対象のＡ／Ｄ変換器に、ある電
圧Ａを印加してＡ／Ｄ変換させたＡ／Ｄ変換値（変換値
Ａ）を測定すると共に、その検査対象のＡ／Ｄ変換器
に、電圧Ａとは異なる電圧Ｂを印加してＡ／Ｄ変換させ
たＡ／Ｄ変換値（変換値Ｂ）を測定する。

【００３２】そして、前記検査対象のＡ／Ｄ変換器に電
圧ＡをＡ／Ｄ変換させた場合のＡ／Ｄ変換値の理論値
（理論値Ａ）に対する変換値Ａの誤差（＝変換値Ａ−理
論値Ａ）と、前記検査対象のＡ／Ｄ変換器に電圧ＢをＡ
／Ｄ変換させた場合のＡ／Ｄ変換値の理論値（理論値
Ｂ）に対する変換値Ｂの誤差（＝変換値Ｂ−理論値Ｂ）
との差（即ち、２つの入力電圧が電圧Ａと電圧Ｂである
時の相対誤差）が、ある基準値範囲内であることを確認
したＡ／Ｄ変換器のみを、誘導性負荷制御装置に搭載す
る。

【００３３】このような請求項５のＡ／Ｄ変換器選別方
法においては、上記電圧Ａ，Ｂの各々を、誘導性負荷制
御装置にてＡ／Ｄ変換器に入力される電流検出抵抗の両
端の各電圧付近の値に設定しておけば良く、このＡ／Ｄ
変換器選別方法が適用された誘導性負荷制御装置によれ
ば、Ａ／Ｄ変換器の上記（１）〜（４）の特性に影響さ
れず、且つ、特別な回路を追加しなくても、誘導性負荷
の実電流値を高精度に検出して、電流制御精度を向上さ
せることができる。

【００３４】尚、請求項５のＡ／Ｄ変換器選別方法にお
ける電圧Ａと電圧Ｂとの電圧差は、請求項６に記載のよ
うに、誘導性負荷制御装置が動作する際に電流検出抵抗
の両端にかかる平均電圧の最大値以上に設定しておくこ
とが好ましい。例えば、図１１に示すように、電流検出
抵抗の抵抗値が０．５Ωであり、その電流検出抵抗に流
れる平均電流の最大値（換言すれば、誘導性負荷制御装
置が誘導性負荷に流そうとする電流の目標値の最大値）
が１Ａであるとすると、電流検出抵抗の両端の平均電位
差は最大でも０．５Ｖであるが、この種の誘導性負荷制
御装置では、スイッチング手段をＰＷＭ信号でデューテ
ィ駆動しているため、誘導性負荷及び電流検出抵抗に流
れる電流は、ＰＷＭ信号に応じて脈動することとなり、
電流検出抵抗の両端の電位差の瞬時最大値は、電流検出
抵抗の両端にかかる平均電圧の最大値である上記０．５
Ｖ以上となる。このため、相対誤差が基準値範囲内であ
ることを検査するための入力電圧Ａ，Ｂとしては、その
両電圧の差が０．５Ｖ以上である２つの電圧を選ぶと良
い。

【００３５】より具体的に説明すると、例えば、電流検
出抵抗の抵抗値が０．５Ωであると共に、その電流検出
抵抗の一端が接地電位（グランドライン）に接続されて
おり、また、電流検出抵抗に流れる平均電流の最大値が
１Ａであり、更に、誘導性負荷制御装置に搭載されたＡ
／Ｄ変換器には、電流検出抵抗の両端の各電圧がレベル
シフト回路により１Ｖ上昇された形で入力されるものと
すると、図１０に例示するように、一方の電圧Ａは、レ
ベルシフト回路によるレベルシフト電圧に相当する１Ｖ
付近の電圧とし、他方の電圧Ｂは、電圧Ａよりも０．５
Ｖ以上高い例えば２Ｖ付近の電圧とすれば良い。つま
り、この例の場合には、電流検出抵抗の両端にかかる平
均電圧の最大値が０．５Ｖであるため、電圧Ｂは「電圧
Ａ＋０．５Ｖ」以上の値に設定すれば良く、このように
設定すれば、誘導性負荷制御装置の十分な電流検出精度
及び電流制御精度を、その装置における全ての電流制御
領域で確保することができる。

【００３６】

【発明の実施の形態】以下、本発明が適用された実施形
態の電子制御装置について、図面を用いて説明する。ま
ず図１は、本実施形態の電子制御装置（以下、ＥＣＵと
いう）１の構成を表すブロック図である。

【００３７】本実施形態のＥＣＵ１は、自動車に搭載さ
れたエンジンを目標状態に制御するものであり、そのた
めに、少なくとも、エンジンに設けられた複数（本実施
形態では４個）のリニアソレノイドＬ１〜Ｌ４（図では
Ｌ１のみ示す）を各々に通電制御する。

【００３８】そして、このＥＣＵ１には、リニアソレノ
イドＬ１〜Ｌ４の通電制御を主な目的として構成された
制御ＩＣ２と、エンジンコントロール用のホストＣＰＵ
３とが備えられており、制御ＩＣ２は、ホストＣＰＵ３
にて演算された各リニアソレノイドＬ１〜Ｌ４に流すべ
き電流を表すデータ（目標電流値）に従って、各リニア
ソレノイドＬ１〜Ｌ４に流れる電流をフィードバック制
御する。

【００３９】ここで、制御ＩＣ２は、電流コントローラ
としてのＣＰＵ４と、Ａ／Ｄ変換器６と、そのＡ／Ｄ変
換器６のＡ／Ｄ変換結果が格納されると共に、ＣＰＵ４
からアクセス可能なＡ／Ｄデータ受渡用のＲＡＭ７と、
ホストＣＰＵ３と当該ＩＣ２とのインターフェースであ
って、ホストＣＰＵ３とＣＰＵ４との間のデータ転送を
実現するダイレクト・メモリ・アクセス回路（ＤＭＡ）
８とを備えている。

【００４０】更に、制御ＩＣ２は、各リニアソレノイド
Ｌ１〜Ｌ４をデューティ制御するためのＰＷＭ信号ＰＷ
Ｍ１〜ＰＷＭ４を夫々生成して出力するＰＷＭ信号出力
回路９と、ＰＷＭ信号出力回路９がＰＷＭ信号ＰＷＭ１
〜ＰＷＭ４を生成するために用いるＰＷＭデータ（ＰＷ
Ｍ指示値）が、ＣＰＵ４によって格納されるＰＷＭデー
タ受渡用のレジスタ１０と、当該ＩＣ２の外部に設けら
れる発振子１２に接続されて所定周波数（本実施形態で
は例えば２０ＭＨｚ）のクロック信号ＣＫ１を出力する
と共に、そのクロック信号ＣＫ１を内蔵の分周器１３ａ
で分周した分周信号ＣＫ２（本実施形態では例えば１０
ＭＨｚ）も出力する発振回路１３とを備えている。

【００４１】そして、ＣＰＵ４には、発振回路１３から
のクロック信号ＣＫ１が動作クロックとして供給され、
Ａ／Ｄ変換器６とＰＷＭ信号出力回路９との各々には、
発振回路１３内の分周器１３ａから出力される分周信号
ＣＫ２が動作クロックとして供給される。

【００４２】また、制御ＩＣ２には、ＣＰＵ４が実行す
るプログラムなどが格納されたＲＯＭ１４と、ＣＰＵ４
が処理の実行に用いるＲＡＭ１５と、データの書き換え
が可能な不揮発性メモリとしてのＥＥＰＲＯＭ１６とが
備えられている。ＲＡＭ１５の一部の記憶領域は、車載
バッテリの電力を元に生成される電源が常時供給された
スタンバイＲＡＭ（以下、ＳＲＡＭと記す）として使用
されており、そのＳＲＡＭ内のデータは、車載バッテリ
が外されたりバッテリ上がりが起こらない限り、基本的
には継続して保存されるようになっている。一方、ＥＥ
ＰＲＯＭ１６は、ＳＲＡＭに保存されるデータのうち
で、確実に継続保存する必要がある学習値等のデータを
バックアップ保存することを主な目的として設けられて
おり、そのＥＥＰＲＯＭ１６には、例えば定期的にＳＲ
ＡＭ内のデータがバックアップのためにコピーされる。
また、データの書き換えが可能な不揮発性メモリとして
は、ＥＥＰＲＯＭ１６に代えて、フラッシュＲＯＭを用
いることも可能である。

【００４３】このような制御ＩＣ２において、ＣＰＵ４
は、各リニアソレノイドＬ１〜Ｌ４をデューティ制御す
るためのＰＷＭ信号ＰＷＭ１〜ＰＷＭ４のデューティ比
を一定周期毎に計算し、その計算結果をＰＷＭデータ
（ＰＷＭ指示値）としてＰＷＭデータ受渡用のレジスタ
１０に格納する。ＰＷＭデータは、ＰＷＭ信号の１周期
時間を表す周期データと、ＰＷＭ信号の１周期内に該Ｐ
ＷＭ信号をアクティブレベル（即ち、リニアソレノイド
に通電する方のレベルであり、本実施形態ではハイレベ
ル）に保持すべきオン時間を表すオン時間データとから
なっている。

【００４４】そして、ＰＷＭ信号出力回路９は、レジス
タ１０から各リニアソレノイドＬ１〜Ｌ４に対するＰＷ
Ｍデータを定期的に読み込み、その各ＰＷＭデータが示
すデューティ比のＰＷＭ信号ＰＷＭ１〜ＰＷＭ４を夫々
生成して出力する。具体的に説明すると、ＰＷＭ信号出
力回路９は、出力する各ＰＷＭ信号ＰＷＭ１〜ＰＷＭ４
について、そのＰＷＭ信号の周期を、該当するＰＷＭデ
ータの周期データが示す周期に設定すると共に、その周
期中に、該当するＰＷＭデータのオン時間データが示す
時間だけ、そのＰＷＭ信号の出力レベルをアクティブレ
ベル（ハイレベル）にすることにより、各ＰＷＭ信号Ｐ
ＷＭ１〜ＰＷＭ４を、該当するＰＷＭデータが示すデュ
ーティ比の信号にする。

【００４５】尚、このようなＰＷＭ信号出力回路につい
ては、例えば特開平１１−３０８１０７号公報や特開２
０００−１１６１８２号公報に詳しく記載されている。
また、本実施形態において、ＰＷＭ信号ＰＷＭ１〜ＰＷ
Ｍ４の周期は一定であり、ＰＷＭデータ中の周期データ
は変更されないため、以下の説明において、ＰＷＭデー
タとは、上記オン時間データのことを指すものとする。

【００４６】一方、ＤＭＡ８は、ホストＣＰＵ３に内蔵
されたＲＡＭから各リニアソレノイドＬ１〜Ｌ４の目標
電流値を読み込んでＣＰＵ４に入力させ、また、ＣＰＵ
４からの各種データをホストＣＰＵ３に入力させる。ま
た、本実施形態のＥＣＵ１において、電流制御の対象と
なるリニアソレノイドＬ１は、バッテリの正極（電源電
圧＋Ｂ）からバッテリの負極（グランド）に至る通電経
路中に配置されている。そして、その通電経路における
リニアソレノイドＬ１の電源電圧＋Ｂ側には、所謂ハイ
サイドスイッチとしてのＰチャンネルＭＯＳＦＥＴ（ス
イッチング手段に相当し、以下単にＦＥＴという）２１
が設けられており、そのＦＥＴ２１のゲートには、エミ
ッタがグランドに接続されたＮＰＮトランジスタ２２の
コレクタが接続されている。

【００４７】ＮＰＮトランジスタ２２は、ＦＥＴ２１の
ゲートを接地することにより、該ＦＥＴ２１をオンさせ
るためのものであり、このＮＰＮトランジスタ２２のベ
ースには、ＰＷＭ信号出力回路９からリニアソレノイド
Ｌ１通電用のＰＷＭ信号ＰＷＭ１が入力される。

【００４８】このため、ＮＰＮトランジスタ２２及びＦ
ＥＴ２１は、ＰＷＭ信号ＰＷＭ１がハイレベルであると
きに、オン状態となって、バッテリからリニアソレノイ
ドＬ１への通電経路を導通させ、逆に、ＰＷＭ信号ＰＷ
Ｍ１がローレベルであるときに、オフ状態となり、リニ
アソレノイドＬ１への通電経路を遮断する。

【００４９】そして、リニアソレノイドＬ１が接続され
るＦＥＴ２１のドレインとグランドとの間には、リニア
ソレノイドＬ１のフライバックエネルギーを吸収するた
めのダイオード２３が、アノードをグランド側にして接
続されている。尚、図示は省略しているが、他の３つの
リニアソレノイドＬ２〜Ｌ４についても、リニアソレノ
イドＬ１と同様のスイッチング素子（ＮＰＮトランジス
タ２２及びＦＥＴ２１）とダイオード２３とが夫々設け
られており、ＰＷＭ信号出力回路９から出力されるＰＷ
Ｍ信号ＰＷＭ２〜ＰＷＭ４に従い、各スイッチング素子
がオン・オフして、各リニアソレノイドＬ２〜Ｌ４に流
れる電流がデューティ制御されるようになっている。

【００５０】そして更に、リニアソレノイドＬ１のグラ
ンド側には、電流検出抵抗Ｒ１が設けられている。つま
り、電源電圧＋Ｂだけ電位差のある通電経路中に、スイ
ッチング手段としてのＦＥＴ２１と、誘導性負荷として
のリニアソレノイドＬ１と、電流検出抵抗Ｒ１とが、直
列に接続されている。

【００５１】このため、電流検出抵抗Ｒ１の両端α１，
β１には、リニアソレノイドＬ１に流れる電流に応じた
検出信号としての電圧が発生することとなる。尚、電流
検出抵抗Ｒ１の両端α１，β１の電圧波形は図２のよう
になり、高圧側（Ｈ側）の端子α１の電圧波形は、勿
論、低圧側（Ｌ側）の端子β１の電圧波形よりも大きく
変動する。

【００５２】また、本ＥＣＵ１において、電流検出抵抗
Ｒ１の両端α１，β１は、入力保護抵抗Ａ１，Ｂ１を介
して、制御ＩＣ２に接続されている。そして、電流検出
抵抗Ｒ１の両端α１，β１の各電圧ＶＨ，ＨＬは、制御
ＩＣ２に内蔵された同一構成のレベルシフト回路（入力
電圧よりも一定電圧Ｖｓだけ高い電圧を出力する回路）
Ｃ１，Ｄ１を介して、制御ＩＣ２内のマルチプレクサ
（ＭＰＸ）２４に入力され、更に、そのマルチプレクサ
２４を介してＡ／Ｄ変換器６に択一的に入力される。つ
まり、本ＥＣＵ１においても、図１２の従来装置１００
と同様に、Ａ／Ｄ変換器６には、電流検出抵抗Ｒ１の両
端の各電圧として、レベルシフト回路Ｃ１の出力ＶＨｓ
（＝ＶＨ＋Ｖｓ）とレベルシフト回路Ｄ１の出力ＶＬｓ
（＝ＶＬ＋Ｖｓ）とが、マルチプレクサ２４を介して入
力されるようにしている。

【００５３】尚、本実施形態では、レベルシフト回路Ｃ
１が第１のレベルシフト回路に相当し、レベルシフト回
路Ｄ１が第２のレベルシフト回路に相当している。そし
て、レベルシフト回路Ｃ１，Ｄ１を設けている理由は、
図１２の従来装置１００について述べた理由と同じであ
る。つまり、本ＥＣＵ１においても、電流検出抵抗Ｒ１
の低圧側の端子β１は、当該ＥＣＵ１のパワー系接地端
子（即ち、リニアソレノイドＬ１の電流が流れる接地端
子）Ｅ０１に接続されており、Ａ／Ｄ変換器６やＣＰＵ
４等を内蔵する制御ＩＣ２の接地端子は、当該ＥＣＵ１
の制御系接地端子Ｅ１に接続されている。そして、パワ
ー系接地端子Ｅ０１と制御系接地端子Ｅ１との各々は、
ＥＣＵ１の外部に配設された別々のグランド線を介して
バッテリのマイナス端子に接続されている。このため、
両接地端子Ｅ１，Ｅ０１の電圧変動により、制御系接地
端子Ｅ１（即ちＡ／Ｄ変換器６の接地端子）の電圧ＶＥ
１がパワー系接地端子Ｅ０１の電圧ＶＥ０１より大きく
なった場合（ＶＥ１＞ＶＥ０１）でも、Ａ／Ｄ変換器６
にＶＥ１以上の正の電圧が入力されるように、レベルシ
フト回路Ｃ１，Ｄ１を設けている。そして更に、レベル
シフト回路Ｃ１，Ｄ１を設けることで、Ａ／Ｄ変換器６
を、前述の０点誤差の影響が無い領域で動作させること
もできる。

【００５４】また、図示は省略しているが、本ＥＣＵ１
には、他の３つのリニアソレノイドＬ２〜Ｌ４について
も、上記電流検出抵抗Ｒ１と同様の電流検出抵抗Ｒ２〜
Ｒ４と、上記入力保護抵抗Ａ１，Ｂ１と同様の入力保護
抵抗Ａ２，Ｂ２〜Ａ４，Ｂ４とが夫々設けられている。
そして、制御ＩＣ２の内部においても、他の３つのリニ
アソレノイドＬ２〜Ｌ４に対応して、上記レベルシフト
回路Ｃ１，Ｄ１と同様のレベルシフト回路Ｃ２，Ｄ２〜
Ｃ４，Ｄ４が夫々設けられている。

【００５５】一方更に、本ＥＣＵ１において、制御ＩＣ
２内のマルチプレクサ２４には、エンジンの冷却水温セ
ンサや吸気温センサ等の各種センサからのアナログ信号
も入力されている。そして、マルチプレクサ２４を制御
することにより、４つの電流検出抵抗Ｒ１〜Ｒ４の両端
の各電圧と、上記各種センサからの信号とを、択一的に
Ａ／Ｄ変換器６へ入力させることができるようになって
いる。

【００５６】このため、Ａ／Ｄ変換器６は、ＣＰＵ４か
らの要求に応じて、上記４つの電流検出抵抗Ｒ１〜Ｒ４
の両端の各電圧と、上記各種センサからの信号との何れ
かを、マルチプレクサ２４を介して択一的に取り込み、
その取り込んだ信号をデジタル値に変換（Ａ／Ｄ変換）
して、該デジタル値（Ａ／Ｄ変換結果）をＡ／Ｄデータ
受渡用のＲＡＭ７に格納する。

【００５７】次に、制御ＩＣ２内のＣＰＵ４の動作につ
いて、更に詳しく説明する。まず、ＣＰＵ４は、図２に
て「Ａ／Ｄタイミング」と記した最下段に示すように、
一定周期Ｔ（本実施形態では１００μｓ）毎に、上記４
つの電流検出抵抗Ｒ１〜Ｒ４の両端の各電圧をＡ／Ｄ変
換器６にＡ／Ｄ変換させる。尚、Ａ／Ｄ変換器６は、電
流検出抵抗Ｒ１〜Ｒ４の両端の各電圧を、Ｒ１の高圧側
→Ｒ１の低圧側→Ｒ２の高圧側→Ｒ２の低圧側→Ｒ３の
高圧側→Ｒ３の低圧側→Ｒ４の高圧側→Ｒ４の低圧側、
という順に１つずつＡ／Ｄ変換する。また、周期Ｔは、
図２に示すように、ＰＷＭ信号ＰＷＭ１〜ＰＷＭ４の周
期（ＰＷＭ周期）に比べて十分に短い時間となってい
る。

【００５８】そして、ＣＰＵ４は、Ａ／Ｄ変換器６が上
記各電圧についてのＡ／Ｄ変換を完了して、４つの抵抗
Ｒ１〜Ｒ４分のＡ／Ｄ変換結果（即ち合計８個のＡ／Ｄ
変換値）をＡ／Ｄデータ受渡用のＲＡＭ７に格納する毎
に、そのタイミングで起動される演算ルーチンにより、
上記ＲＡＭ７から電流検出抵抗Ｒ１〜Ｒ４の両端の各電
圧のＡ／Ｄ変換値を取り込むと共に、各リニアソレノイ
ドＬ１〜Ｌ４の目標電流値をホストＣＰＵ３からＤＳＰ
８を介して取り込み、更に、その取り込んだＡ／Ｄ変換
値と目標電流値とから、各リニアソレノイドＬ１〜Ｌ４
に流れる電流を目標電流値にするためのＰＷＭ信号ＰＷ
Ｍ１〜ＰＷＭ４のデューティ比を計算して、その計算結
果に応じた各リニアソレノイドＬ１〜Ｌ４毎のＰＷＭデ
ータをＰＷＭデータ受渡用のレジスタ１０に格納する。

【００５９】また、ＣＰＵ４は、電流検出抵抗Ｒ１〜Ｒ
４の各電圧をＡ／Ｄ変換器６にＡ／Ｄ変換させる周期で
あって、上記演算ルーチンを実行する周期Ｔ（＝１００
μｓ）よりも十分に長い一定周期毎に、冷却水温センサ
や吸気温センサからの信号をＡ／Ｄ変換器６にＡ／Ｄ変
換させる。そして、そのＡ／Ｄ変換値を、ＤＭＡ８を介
してホストＣＰＵ３に送る。尚、このようなセンサ信号
のＡ／Ｄ変換値は、ホストＣＰＵ３にて、エンジンへの
燃料噴射量などの計算に用いられる。

【００６０】次に、ＣＰＵ４が上記演算ルーチンで行う
デューティ比計算用の処理（即ち、ＰＷＭデータを求め
るための計算処理であり、以下、デューティ比計算処理
という）の内容について、図３を用いて説明する。尚、
図３は、ＣＰＵ４がＰＷＭ信号のデューティ比（ＰＷＭ
データ）を計算するために行うデューティ比計算処理の
内容を表す機能ブロック図である。そして、以下では、
リニアソレノイドＬ１についてのデューティ比計算処理
について説明するが、他のリニアソレノイドＬ２〜Ｌ４
についても、夫々同じ内容の処理が行われる。

【００６１】図３に示すように、ＣＰＵ４は、リニアソ
レノイドＬ１に流れる電流をホストＣＰＵ３からの目標
電流値Ｖｔに制御するためのＰＷＭデータを求めるため
に、目標値なまし部３０，誤差検出部４０，及び減算部
５０，５２を備えている。そして、ホストＣＰＵ３から
の目標電流値Ｖｔが、目標値なまし部３０に入力され
る。

【００６２】目標電流値Ｖｔが目標値なまし部３０に入
力されると、その目標電流値Ｖｔがなまし演算部３１に
てなまされて、乗算部３２でゲインＭが乗算される。こ
こで、なまし演算部３１の伝達関数は、１／（ｍｍ・ｓ
＋１）で表される。尚、ｍｍは積分定数である。そし
て、このなまし演算部３１では、入力される目標電流値
Ｖｔに対して、例えば下記式２の１／２５６なまし演算
を行うことで、その目標電流値Ｖｔの平均値Ｖｔａｖｒ
を求めている。

【００６３】 Ｖｔａｖｒ＝（Ｖｔ＋２５５×Ｖｔａｖｒの前回値）／２５６ …式２ つまり、目標電流値Ｖｔは、例えば、０ｍＡ→５００ｍ
Ａといった具合にステップ値として与えられるため、こ
の値を直接制御に用いると実際の電流値がオーバーシュ
ートを起こしてしまう。このため、それを防止する目的
で、なまし演算部３１により目標電流値Ｖｔをなますよ
うにしている。また、乗算部３２にて、なまし演算部３
１の出力値（平均値）ＶｔａｖｒにゲインＭを乗ずるこ
とにより、目標電流値Ｖｔのなまし値と、Ａ／Ｄ変換器
６のＡ／Ｄ変換値から求められる電流値（後述するＶＩ
Ｏ’）とのＬＳＢが調節される。

【００６４】そして、このような目標値なまし部３０の
出力値（目標なまし値）ＶＲＦは、誤差検出部４０に入
力される。また、減算部５０には、Ａ／Ｄ変換器６によ
る電流検出抵抗Ｒ１の高圧側（Ｈ側）のＡ／Ｄ変換値
（即ち、端子α１側の電圧のＡ／Ｄ変換値であり、レベ
ルシフト回路Ｃ１の出力ＶＨｓのＡ／Ｄ変換値）ＶＩＯ
Ｈと、Ａ／Ｄ変換器６による電流検出抵抗Ｒ１の低圧側
（Ｌ側）のＡ／Ｄ変換値（即ち、端子β１側の電圧のＡ
／Ｄ変換値であり、レベルシフト回路Ｄ１の出力ＶＬｓ
のＡ／Ｄ変換値）ＶＩＯＬとが、夫々入力されている。

【００６５】そして、減算部５０にて、「ＶＩＯＨ−Ｖ
ＩＯＬ」の演算が行わて、該減算部５０の出力値（即
ち、ＶＩＯＨとＶＩＯＬとの差分であり、電流検出抵抗
Ｒ１の両端の電圧差）ＶＩＯが、補正手段としての減算
部５２に入力される。尚、電流検出抵抗Ｒ１の両端の電
圧差ＶＩＯは、電流検出抵抗Ｒ１及びリニアソレノイド
Ｌ１に流れている実電流値に比例する値であり、リニア
ソレノイドＬ１に流れている電流の検出値（電流検出
値）に相当する。

【００６６】減算部５２には、ＳＲＡＭ内に記憶されて
いるオフセット値Ｖｏｆも入力され、その減算部５２に
て、「ＶＩＯ−Ｖｏｆ」の補正演算が行われる。そし
て、その減算部５２の演算結果ＶＩＯ’（＝ＶＩＯＨ−
ＶＩＯＬ−Ｖｏｆ）が、補正後の電流検出値に相当する
値として、誤差検出部４０に入力される。

【００６７】ここで、オフセット値Ｖｏｆは、前述した
従来装置１００の場合と同様に、レベルシフト回路Ｃ
１，Ｄ１の出力特性差を表すと共に、その出力特性差を
補償するためのものであり、基本的には、後述する図４
のオフセット学習処理により算出されてＳＲＡＭに記憶
されているものである。また、本ＥＣＵ１が初めて動作
した場合や、バッテリ上がり又はバッテリ外れが生じた
場合等、ＳＲＡＭ内にオフセット学習処理によって算出
されているオフセット値Ｖｏｆが無い場合には、ＥＥＰ
ＲＯＭ１６からＳＲＡＭにオフセット値Ｖｏｆが読み出
され、その読み出されたオフセット値Ｖｏｆが減算部５
２での演算に用いられる。尚、この時にＥＥＰＲＯＭ１
６から読み出されるオフセット値は、本ＥＣＵ１の製造
工場での出荷検査時にて該ＥＥＰＲＯＭ１６に書き込ま
れた出荷時初期値か、或いは、ＳＲＡＭから当該ＥＥＰ
ＲＯＭ１６にバックアップ保存されたオフセット値であ
る。

【００６８】誤差検出部４０では、目標値なまし部３０
からの目標なまし値ＶＲＦと減算部５２の出力値ＶＯ
Ｉ’とが減算部４１に入力され、その減算部４１にて、
「ＶＲＦ−ＶＩＯ’」の演算が行われる。そして、積分
演算部４２にて、減算部４１の算出結果Ｘ（＝ＶＲＦ−
ＶＩＯ’）が積分される。ここで、積分演算部４２の伝
達関数は、１／（ｇｇ・ｓ＋１）で表される。尚、ｇｇ
は積分定数である。そして更に、乗算部４３にて、積分
演算部４２の出力Ｙに対して誤差ゲインＧが乗算され
る。

【００６９】このようにして、補正後の電圧差ＶＩＯ’
と目標なまし値ＶＲＦとの誤差分が算出され、その誤差
分が、加算部４４にて、目標なまし値ＶＲＦに加算され
る。更に、誤差検出部４０では、乗算部４５にて、加算
部４４の出力に対しゲインＰが乗算され、この乗算によ
りＬＳＢが調節されたデータが、ＰＷＭ信号ＰＷＭ１の
デューティ比を表すＰＷＭデータとして、ＰＷＭデータ
受け渡し用のレジスタ１０に格納されるようになってい
る。

【００７０】従って、誤差検出部４０の動作としては、
目標なまし値ＶＲＦと電流検出抵抗Ｒ１の両端の補正後
の電圧差ＶＩＯ’とを比較し、目標なまし値よりも実電
流値が小さい場合（ＶＩＯ’＜ＶＲＦ）には、リニアソ
レノイドＬ１に電流をもっと流すべくＰＷＭデータの値
を増大させる。一方、目標なまし値よりも実電流値が大
きい場合（ＶＩＯ’＞ＶＲＦ）には、リニアソレノイド
Ｌ１への電流を減らすべくＰＷＭデータの値を減少させ
る。

【００７１】このように、レジスタ１０にＰＷＭデータ
が格納されると、ＰＷＭ信号出力回路９にて、そのＰＷ
Ｍデータに対応したデューティ比のＰＷＭ信号ＰＷＭ１
が生成され、そのＰＷＭ信号ＰＷＭ１がＮＰＮトランジ
スタ２２に出力される。そして、このＰＷＭ信号ＰＷＭ
１により、ＮＰＮトランジスタ２２及びＦＥＴ２１がデ
ューティ駆動され、リニアソレノイドＬ１の電流が制御
される。具体的には、ＰＷＭデータの値が０ならば、Ｐ
ＷＭ信号のデューティ比が０％になり、ＮＰＮトランジ
スタ２２及びＦＥＴ２１がＰＷＭ信号の１周期に亘って
オフ状態となるため、リニアソレノイドＬ１及び電流検
出抵抗Ｒ１に流れる電流は０Ａとなる。また、ＰＷＭデ
ータの値が大きくなるほど、ＮＰＮトランジスタ２２及
びＦＥＴ２１がオンする時間割合が増大して、リニアソ
レノイドＬ１及び電流検出抵抗Ｒ１に流れる電流は大き
くなる。

【００７２】次に、ＣＰＵ４が上記減算部５２での補正
演算（ＶＩＯ−Ｖｏｆ）に用いるオフセット値Ｖｏｆを
算出するために実行するオフセット学習処理の内容につ
いて、図４及び図５を用いて説明する。尚、ここでも、
４つのリニアソレノイドＬ１〜Ｌ４のうち、リニアソレ
ノイドＬ１についてのみ説明するが、他のリニアソレノ
イドＬ２〜Ｌ４についても夫々同じ内容の処理が行われ
る。

【００７３】まず、ＣＰＵ４は、図５に示すように、リ
ニアソレノイドＬ１に対応するＰＷＭ信号ＰＷＭ１のデ
ューティ比が前述のデューティ比計算処理によって０％
になると（即ち、誤差検出部４０の乗算部４５からレジ
スタ１０へのＰＷＭ信号ＰＷＭ１のＰＷＭデータが０に
なると）、その状態の継続時間を計測し、その計測値が
一定時間Ｔｗに達すると、図４（ａ）に示すオフセット
学習処理を実行する。尚、上記一定時間Ｔｗは、ＮＰＮ
トランジスタ２２及びＦＥＴ２１へのＰＷＭ信号ＰＷＭ
１のデューティ比が０％になってから、リニアソレノイ
ドＬ１及び電流検出抵抗Ｒ１に流れる電流が確実に０Ａ
になると見なされる時間以上の時間（例えば１００ｍ
ｓ）に設定されている。

【００７４】そして、図４（ａ）に示すように、ＣＰＵ
４がオフセット学習処理の実行を開始すると、まず、ス
テップ（以下単に、Ｓと記す）１１０にて、レベルシフ
ト回路Ｃ１の出力ＶＨｓをＡ／Ｄ変換器６にＡ／Ｄ変換
させて、そのＡ／Ｄ変換値（以下、Ｈ側電圧という）を
Ａ／Ｄデータ受渡用ＲＡＭ７から取り込む。

【００７５】次に、Ｓ１２０にて、レベルシフト回路Ｄ
１の出力ＶＬｓをＡ／Ｄ変換器６にＡ／Ｄ変換させて、
そのＡ／Ｄ変換値（以下、Ｌ側電圧という）をＡ／Ｄデ
ータ受渡用ＲＡＭ７から取り込む。そして、続くＳ１３
０にて、上記Ｓ１１０及びＳ１２０で取り込んだ両Ａ／
Ｄ変換値の差分（＝Ｈ側電圧−Ｌ側電圧）を、レベルシ
フト回路Ｃ１とレベルシフト回路Ｄ１との出力特性差で
ある誤差として算出する。そして更に、続くＳ１４０に
て、上記Ｓ１３０で算出した誤差を、オフセット値Ｖｏ
ｆとしてＳＲＡＭに記憶し、その後、当該オフセット学
習処理を終了する。

【００７６】つまり、このオフセット学習処理では、Ｐ
ＷＭ信号ＰＷＭ１のデューティ比が０％になって、ＮＰ
Ｎトランジスタ２２及びＦＥＴ２１が継続してオフ状態
となり、リニアソレノイドＬ１及び電流検出抵抗Ｒ１に
電流が流れなくなって、両レベルシフト回路Ｃ１，Ｄ１
への入力電圧が同じになっている時に、両レベルシフト
回路Ｃ１，Ｄ１の出力ＶＨｓ，ＶＬｓをＡ／Ｄ変換器６
にＡ／Ｄ変換させて、その両Ａ／Ｄ変換値の差分を、レ
ベルシフト回路Ｃ１，Ｄ１の出力特性差を表すオフセッ
ト値Ｖｏｆとして算出しＳＲＡＭに記憶するようにして
いる。尚、このようなオフセット学習処理は、上記一定
時間Ｔｗが経過した時に１回だけ実行するのでも良い
が、ＰＷＭ信号ＰＷＭ１のデューティ比が０％になって
いる間、定期的に繰り返し実行するようにしても良い。

【００７７】そして、本ＥＣＵ１では、ＣＰＵ４が、図
３のデューティ比計算処理にて、ＰＷＭ信号ＰＷＭ１の
デューティ比を計算するのに用いる電流検出値（＝ＶＩ
Ｏ＝ＶＩＯＨ−ＶＩＯＬ）を、上記オフセット学習処理
で算出されているオフセット値Ｖｏｆを用いて補正する
ようにしている。詳しくは、レベルシフト回路Ｃ１の出
力ＶＨｓのＡ／Ｄ変換値ＶＩＯＨとレベルシフト回路Ｄ
１の出力ＶＬｓのＡ／Ｄ変換値ＶＩＯＬとの差分ＶＩＯ
から、上記オフセット値Ｖｏｆを引くことで、電流検出
値に相当する上記差分ＶＩＯを補正し、その補正後の差
分ＶＩＯ’を用いてＰＷＭ信号ＰＷＭ１のデューティ比
を計算することにより、両レベルシフト回路Ｃ１，Ｄ１
の出力特性差の影響を無くすようにしている。

【００７８】よって、このような本実施形態のＥＣＵ１
によれば、図１２に示した従来装置１００におけるスイ
ッチ１０８のような特別な回路を追加しなくても、リニ
アソレノイドＬ１〜Ｌ４に流れる電流値を正確に検出す
ることができ、延いては、電流制御精度を向上させるこ
とができる。

【００７９】尚、本実施形態では、ＣＰＵ４による図３
のデューティ比計算処理が、制御手段に相当し、ＣＰＵ
４による図４（ａ）のオフセット学習処理が、オフセッ
ト値算出手段に相当している。また、オフセット値算出
手段としてのオフセット学習処理としては、図４（ａ）
のオフセット学習処理に代えて、図４（ｂ）のオフセッ
ト学習処理を実行するようにしても良い。

【００８０】即ち、図４（ｂ）のオフセット学習処理で
は、図４（ａ）のＳ１１０〜Ｓ１３０と同じＳ１１０〜
Ｓ１３０の処理を行った後、続くＳ１５０にて、上記Ｓ
１３０で今回算出した誤差（＝Ｈ側電圧−Ｌ側電圧）に
対して、例えば下記式３の１／１２８なまし演算を行う
ことで、その誤差の平均値を求める。尚、式３における
「記憶値」とは、前回の処理で求めた誤差の平均値であ
る。

【００８１】 誤差の平均値＝（今回の誤差＋１２７×記憶値）／１２８ …式３ そして、続くＳ１６０にて、上記Ｓ１５０で算出した誤
差の平均値を、オフセット値ＶｏｆとしてＳＲＡＭに記
憶し、その後、当該オフセット学習処理を終了する。

【００８２】このような図４（ｂ）のオフセット学習処
理を実施するようにすれば、オフセット値Ｖｏｆの精度
及び信頼性が向上し、リニアソレノイドの電流検出精度
及び電流制御精度を一層向上させることができるように
なる。一方また、オフセット学習処理としては、図４
（ａ），（ｂ）のＳ１１０，Ｓ１２０と同じ処理を行っ
た後、複数回の当該オフセット学習処理で取り込んだＨ
側電圧とＬ側電圧から、そのＨ側電圧の最大値と最小値
とを夫々決定すると共に、そのＬ側電圧の最大値と最小
値とを夫々決定するピークホールド処理を実施し、更
に、下記の式４〜６からオフセット値Ｖｏｆを算出する
ようにしても良い。

【００８３】 Ｈ側電圧の平均値＝（Ｈ側電圧の最大値＋Ｈ側電圧の最小値）／２ …式４ Ｌ側電圧の平均値＝（Ｌ側電圧の最大値＋Ｌ側電圧の最小値）／２ …式５ オフセット値Ｖｏｆ＝Ｈ側電圧の平均値−Ｌ側電圧の平均値 …式６ そして、このようなオフセット学習処理によっても、オ
フセット値Ｖｏｆの精度及び信頼性を向上させることが
できる。

【００８４】ところで、本実施形態のＥＣＵ１におい
て、ＣＰＵ４は、前述したように、ＳＲＡＭ内にオフセ
ット学習処理によって算出されているオフセット値Ｖｏ
ｆが無い場合（例えば、当該ＥＣＵ１が初めて動作した
場合や、バッテリ上がり又はバッテリ外れによってＳＲ
ＡＭ内のデータが消えた場合等）には、ＥＥＰＲＯＭ１
６からＳＲＡＭにオフセット値Ｖｏｆを読み出して、そ
のオフセット値Ｖｏｆを減算部５２での補正演算に用い
るようにしている。そして、オフセット学習処理が一度
も実行されていない状況でＥＥＰＲＯＭ１６からＳＲＡ
Ｍに読み出されるオフセット値は、本ＥＣＵ１の製造工
場における出荷検査時に、そのＥＥＰＲＯＭ１６に書き
込まれた出荷時初期値となる。

【００８５】そこで次に、本ＥＣＵ１の製造工場での出
荷検査時にて、ＥＥＰＲＯＭ１６にオフセット値の出荷
時初期値を書き込むために実施される出荷検査処理につ
いて、図６を用いて説明する。尚、この出荷検査処理
は、製造されたＥＣＵ１に車両搭載状態と同様の負荷及
び信号線が接続された状態で、パーソナルコンピュータ
等を主要部とした自動検査装置により実施される。ま
た、ここでも、４つのリニアソレノイドＬ１〜Ｌ４のう
ち、リニアソレノイドＬ１を例に挙げて、そのリニアソ
レノイドＬ１についてのみ説明する。

【００８６】図６に示すように、この出荷検査処理で
は、まず、ＥＣＵ１に搭載されているＥＥＰＲＯＭ１６
に、オフセット値Ｖｏｆの初期値として、減算部５２の
補正演算に関して無効な値である０を書き込む（Ｓ２１
０）。そして、ホストＣＰＵ３から制御ＩＣ２のＣＰＵ
４へ目標電流値Ｉinを与えて、ＥＣＵ１を実際に動作さ
せ（Ｓ２２０）、リニアソレノイドＬ１に実際に流れる
電流（実電流値）Ｉout を計測する（Ｓ２３０）。

【００８７】次に、計測した実電流値Ｉout と目標電流
値Ｉinとの差Ｉsa（＝Ｉin−Ｉout）を求め（Ｓ２４
０）、その差Ｉsaが規格範囲内（本実施形態では、−１
０ｍＡ〜１０ｍＡの範囲内）であるか否かを判定する
（Ｓ２５０）。そして、差Ｉsaが規格範囲内であれば
（Ｓ２５０：ＹＥＳ）、そのまま当該出荷検査処理を終
了する。よって、この場合には、Ｓ２１０でＥＥＰＲＯ
Ｍ１６に書き込んだ初期値（＝０）が、そのまま出荷時
初期値となる。

【００８８】これに対して、上記差Ｉsaが規格範囲内で
なければ（Ｓ２５０：ＮＯ）、その差Ｉsaに電流検出抵
抗Ｒ１の設計上の抵抗値ｒを乗じた値（＝ｒ×Ｉsa）
を、リニアソレノイドＬ１に流れる電流と目標電流値Ｉ
inとの差を上記規格範囲内に納めるためのオフセット値
として算出し、そのオフセット値をＥＥＰＲＯＭ１６に
更新して書き込む（Ｓ２６０）。

【００８９】その後、再び制御ＩＣ２のＣＰＵ４へ目標
電流値Ｉinを与えて、ＥＣＵ１を実際に動作させ（Ｓ２
７０）、リニアソレノイドＬ１に実際に流れる電流（実
電流値）Ｉout を計測する（Ｓ２８０）。そして、計測
した実電流値Ｉout と目標電流値Ｉinとの差Ｉsa（＝Ｉ
in−Ｉout ）を求め（Ｓ２９０）、その差Ｉsaが上記規
格範囲内であるか否かを判定して（Ｓ２９５）、差Ｉsa
が規格範囲内であれば（Ｓ２９５：ＹＥＳ）、当該出荷
検査処理を終了する。よって、この場合には、Ｓ２６０
でＥＥＰＲＯＭ１６に書き込まれた「ｒ×Ｉsa」が、オ
フセット値の出荷時初期値となる。

【００９０】また、Ｓ２９５で差Ｉsaが規格範囲内でな
いと判定した場合には（Ｓ２９５：ＮＯ）、そのＥＣＵ
１は不良品であると判断して、当該ＥＣＵ１を予め定め
られた場所に分別する。つまり、この出荷検査処理で
は、ＥＣＵ１を実際に動作させて計測したリニアソレノ
イドＬ１の実電流値Ｉout と目標電流値Ｉinとの差Ｉsa
が、規格範囲から外れている場合（Ｓ２５０：ＮＯ）に
のみ、計測した実電流値Ｉout から、リニアソレノイド
Ｌ１に流れる電流と目標電流値Ｉinとの差を上記規格範
囲内に納めるためのオフセット値（＝ｒ×Ｉsa）を算出
して、その算出したオフセット値をＥＥＰＲＯＭ１６に
書き込むようにしている（Ｓ２６０）。

【００９１】そして、このような出荷検査処理によれ
ば、リニアソレノイドＬ１の実電流値（計測値）Ｉout
と目標電流値Ｉinとの差Ｉsaが規格範囲から外れた場合
にのみ、ＥＥＰＲＯＭ１６内のオフセット値を書き直す
こととなるため、出荷検査の所要時間を短縮することが
できる。

【００９２】一方、本実施形態のＥＣＵ１では、電流検
出抵抗Ｒ１〜Ｒ４の両端の各電圧を１つのＡ／Ｄ変換器
６により切り替えてＡ／Ｄ変換しているため、Ａ／Ｄ変
換器６の前述した相対誤差（相対精度の場合の誤差）
が、電流検出精度及び電流制御精度に影響する。

【００９３】このため、本実施形態のＥＣＵ１では、図
７に示す選別処理に合格したＡ／Ｄ変換器だけを、Ａ／
Ｄ変換器６として用いるようにしている。図７に示すよ
うに、この選別処理では、まず、検査対象のＡ／Ｄ変換
器に、ある電圧Ａを印加して（Ｓ３１０）、その電圧Ａ
に対するＡ／Ｄ変換値（以下、変換値Ａと記す）を取得
する（Ｓ３２０）。また、検査対象のＡ／Ｄ変換器に、
電圧Ａとは異なる電圧Ｂを印加して（Ｓ３３０）、その
電圧Ｂに対するＡ／Ｄ変換値（以下、変換値Ｂと記す）
を取得する（Ｓ３４０）。

【００９４】ここで、電圧Ａと電圧Ｂは、以下のような
電圧に設定している。まず、本ＥＣＵ１における電流検
出抵抗Ｒ１〜Ｒ４の抵抗値ｒは、０．５Ωである。ま
た、電流検出抵抗Ｒ１〜Ｒ４に流れる平均電流の最大値
（即ち、リニアソレノイドＬ１〜Ｌ４に対する制御電流
値の最大値）は、１Ａである。よって、電流検出抵抗Ｒ
１〜Ｒ４の両端にかかる平均電圧の最大値は０．５Ｖで
ある。

【００９５】このため、本実施形態では、まず、電圧Ａ
と電圧Ｂとの電圧差が０．５Ｖ以上となるように、電圧
Ｂを、図１０に示す如く、電圧Ａよりも１Ｖ高い電圧に
設定している。これは、図１１を用いて説明したよう
に、電流検出抵抗Ｒ１〜Ｒ４に流れる電流はＰＷＭ信号
に応じて脈動するため、電流検出抵抗Ｒ１〜Ｒ４の両端
の電位差の瞬時最大値は、電流検出抵抗Ｒ１〜Ｒ４の両
端にかかる平均電圧の最大値（＝０．５Ｖ）以上となる
ためである。

【００９６】また、本ＥＣＵ１において、電流検出抵抗
Ｒ１〜Ｒ４の一端は接地電位（グランドライン）に接続
されていると共に、本ＥＣＵ１に搭載されるＡ／Ｄ変換
器６には、電流検出抵抗Ｒ１〜Ｒ４の両端の各電圧がレ
ベルシフト回路Ｃ１，Ｄ１〜Ｃ４，Ｄ４により１Ｖ上昇
された形で入力される。つまり、レベルシフト回路Ｃ
１，Ｄ１〜Ｃ４，Ｄ４におけるレベルシフト電圧Ｖｓの
理論値は１Ｖとなっている。

【００９７】このため、本実施形態では、電圧Ａを、図
１０に示す如く、レベルシフト回路Ｃ１，Ｄ１〜Ｃ４，
Ｄ４のレベルシフト電圧Ｖｓに相当する１Ｖとしてい
る。よって、結局、本実施形態では、電圧Ａを１Ｖと
し、電圧Ｂを２Ｖとしている。図７に戻り、選別処理で
は、検査対象のＡ／Ｄ変換器に電圧ＡをＡ／Ｄ変換させ
た場合のＡ／Ｄ変換値の理論値を理論値Ａとし、検査対
象のＡ／Ｄ変換器に電圧ＢをＡ／Ｄ変換させた場合のＡ
／Ｄ変換値の理論値を理論値Ｂとすると、次に、「変換
値Ａ−理論値Ａ」を誤差Ａとして算出し（Ｓ３５０）、
「変換値Ｂ−理論値Ｂ」を誤差Ｂとして算出する（Ｓ３
６０）。尚、誤差Ａは、電圧ＡについてのＡ／Ｄ変換値
の理論値Ａに対する誤差（入力電圧が電圧Ａの時の絶対
精度の場合の誤差）であり、同様に、誤差Ｂは、電圧Ｂ
についてのＡ／Ｄ変換値の理論値Ｂに対する誤差（入力
電圧が電圧Ｂの時の絶対精度の誤差）である（図１０参
照）。

【００９８】次に、選別処理では、「誤差Ａ−誤差Ｂ」
を、相対誤差として算出し（Ｓ３７０）、その相対誤差
が所定の基準値範囲内（本実施形態では、−５ｍＶ〜５
ｍＶの範囲内）であるか否かを判定する（Ｓ３８０）。
そして、相対誤差が基準値範囲内であれば（Ｓ３８０：
ＹＥＳ）、その検査対象のＡ／Ｄ変換器は、合格（検査
ＯＫ）であるとして、ＥＣＵ１に搭載する（Ｓ３９
０）。また、相対誤差が基準値範囲内でなければ（Ｓ３
８０：ＮＯ）、その検査対象のＡ／Ｄ変換器は、不合格
（検査ＮＧ）であるとして、ＥＣＵ１に搭載しないよう
にする（Ｓ３９５）。

【００９９】つまり、この選別処理では、理論値Ａに対
する変換値Ａの誤差（＝変換値Ａ−理論値Ａ）と、理論
値Ｂに対する変換値Ｂの誤差（＝変換値Ｂ−理論値Ｂ）
との差（即ち、２つの入力電圧が電圧Ａと電圧Ｂである
時の相対誤差）が、基準値範囲内であることを確認した
Ａ／Ｄ変換器のみを、ＥＣＵ１に搭載するようにしてい
る。

【０１００】そして、このような選別処理によって選別
されたＡ／Ｄ変換器がＡ／Ｄ変換器６として搭載される
ＥＣＵ１によれば、Ａ／Ｄ変換器６の前述した（１）〜
（４）の特性に影響されず、且つ、特別な回路を追加し
なくても、リニアソレノイドＬ１〜Ｌ４の実電流値を高
精度に検出して、電流制御精度を向上させることができ
る。

【０１０１】尚、図７にて一点鎖線で囲んだＳ３５０，
Ｓ３６０，及びＳ３７０の処理は、図８（ａ）のように
変更することができる。即ち、変換値Ａと変換値Ｂとを
取得した後、「変換値Ａ−変換値Ｂ」を変換値差として
算出し（Ｓ３５５）、その変換値差から理論値差（＝理
論値Ａ−理論値Ｂ）を引いて、相対誤差を算出するので
ある（Ｓ３７５）。

【０１０２】このようにすれば、Ｓ３７５で用いる理論
値差は、予め計算して固定値として用意しておくことが
できるため、選別処理における計算負荷を小さくするこ
とができる。また、図７にて点線で囲んだＳ３５０〜Ｓ
３９５の処理は、図８（ｂ）のように変更することがで
きる。

【０１０３】即ち、変換値Ａと変換値Ｂとを取得した
後、「変換値Ａ−変換値Ｂ」を変換値差として算出し
（Ｓ３５５）、その変換値差が「理論値差±５ｍＶ」の
範囲内であるか否かを判定する（Ｓ３８５）。そして、
変換値差が「理論値差±５ｍＶ」の範囲内であれば（Ｓ
３８５：ＹＥＳ）、その検査対象のＡ／Ｄ変換器は、合
格であるとして、ＥＣＵ１に搭載する（Ｓ３９０）。ま
た、変換値差が「理論値差±５ｍＶ」の範囲内でなけれ
ば（Ｓ３８５：ＮＯ）、その検査対象のＡ／Ｄ変換器
は、不合格であるとして、ＥＣＵ１に搭載しないように
する（Ｓ３９５）。

【０１０４】このようにすれば、相対誤差そのものを算
出する手間が省けるため、選別処理における計算負荷を
一層小さくすることができる。以上、本発明の一実施形
態について説明したが、本発明は、種々の形態を採り得
ることは言うまでもない。

【０１０５】例えば、 図７，図８に示したＡ／Ｄ変換
器の選別処理は、前述のＥＣＵ１からレベルシフト回路
Ｃ１，Ｄ１〜Ｃ４，Ｄ４を除いた構成のＥＣＵに対して
も適用することができる。また、ＥＣＵ１において、Ｃ
ＰＵ４は、ＤＳＰであっても良い。また、ＣＰＵ４に代
えて、それと同様の動作を行うハードウエアロジック回
路（プログラマブルではない論理集積回路）を用いても
良い。

【０１０６】一方、制御するリニアソレノイドの数は４
個に限るものではなく、４個よりも少或いは４個よりも
多であっても良い。

【図面の簡単な説明】

【図１】 実施形態の電子制御装置（ＥＣＵ）の構成を
表すブロック図である。

【図２】 ＰＷＭ信号の周期とＡ／Ｄ変換及び計算処理
の実施周期との関係、及び電流検出抵抗の両端電圧の波
形を表すタイムチャートである。

【図３】 ＣＰＵがＰＷＭ信号のデューティ比（ＰＷＭ
データ）を計算するために行うデューティ比計算処理の
内容を表す機能ブロック図である。

【図４】 ＣＰＵが電流検出値補正用のオフセット値を
算出するために実行するオフセット学習処理を表すフロ
ーチャートである。

【図５】 図４のオフセット学習処理の実施タイミング
を説明するタイムチャートである。

【図６】 ＥＣＵの出荷検査時にて、ＥＥＰＲＯＭにオ
フセット値の出荷時初期値を書き込むために実施される
出荷検査処理を表すフローチャートである。

【図７】 ＥＣＵに用いるＡ／Ｄ変換器を選別するため
に実施されるＡ／Ｄ変換器の選別処理を表すフローチャ
ートである。

【図８】 図７の変形例を表すフローチャートである。

【図９】 請求項２に係る発明の作用を説明する説明図
である。

【図１０】 Ａ／Ｄ変換器の相対精度の場合の誤差（相
対誤差）を説明する説明図である。

【図１１】 請求項６に係る発明を説明する説明図であ
る。

【図１２】 従来装置の構成を表すブロック図である。

【符号の説明】

１…電子制御装置（ＥＣＵ）、２…制御ＩＣ、３…ホス
トＣＰＵ、４…ＣＰＵ、６…Ａ／Ｄ変換器、７…Ａ／Ｄ
データ受渡用ＲＡＭ、８…ダイレクト・メモリ・アクセ
ス回路（ＤＭＡ）、９…ＰＷＭ信号出力回路、１０…Ｐ
ＷＭデータ受渡用レジスタ、１２…発振子、１３…発振
回路、１３ａ…分周器、１４…ＲＯＭ、１５…ＲＡＭ、
１６…ＥＥＰＲＯＭ、２１…ＰチャンネルＭＯＳＦＥ
Ｔ、２２…ＮＰＮトランジスタ、２３…ダイオード、２
４…マルチプレクサ、３０…目標値なまし部、３１…な
まし演算部、３２，４３，４５…乗算部、４０…誤差検
出部、４１，５０，５２…減算部、４２…積分演算部、
４４…加算部、Ａ１，Ｂ１…入力保護抵抗、Ｃ１，Ｄ１
…レベルシフト回路、Ｌ１…リニアソレノイド、Ｒ１…
電流検出抵抗

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3G301 LC02 MA11 NA01 NA04 NA06 NA08 NB20 NC01 NC07 ND01 ND21 ND41 NE17 NE23 PA10Z PE08Z PG02A PG02Z 5H410 BB05 CC02 DD02 DD05 DD06 EA11 EB09 EB13 EB25 EB27 EB37 FF05 FF25 GG07 JJ05 5J022 AA01 BA03 CC02 CD02 CF07

Claims (6)

【特許請求の範囲】
1. 【請求項１】 誘導性負荷に電流を流すための通電経路
   において前記誘導性負荷に対し直列に接続され、前記誘
   導性負荷に流れる電流を制御するために所定周期のＰＷ
   Ｍ信号で駆動されるスイッチング手段と、 前記通電経路において前記誘導性負荷及び前記スイッチ
   ング手段に対し直列に接続された電流検出抵抗と、 該電流検出抵抗の高圧側の端子電圧を入力し、その入力
   電圧よりも所定の一定電圧だけ高い電圧を出力する第１
   のレベルシフト回路と、 前記電流検出抵抗の低圧側の端子電圧を入力し、その入
   力電圧よりも前記一定電圧だけ高い電圧を出力する第２
   のレベルシフト回路と、 Ａ／Ｄ変換器と、 一定周期毎に、前記第１のレベルシフト回路の出力と前
   記第２のレベルシフト回路の出力とを前記Ａ／Ｄ変換器
   にＡ／Ｄ変換させて、その両Ａ／Ｄ変換値の差分を前記
   誘導性負荷に流れる電流値として検出し、その検出値が
   目標値となるように、前記スイッチング手段への前記Ｐ
   ＷＭ信号のデューティ比を制御する制御手段と、 を備えた誘導性負荷制御装置において、 前記スイッチング手段へのＰＷＭ信号のデューティ比
   が、該スイッチング手段を前記ＰＷＭ信号の１周期に亘
   りオフさせる０％の場合に、前記両レベルシフト回路の
   出力を前記Ａ／Ｄ変換器にＡ／Ｄ変換させて、その両Ａ
   ／Ｄ変換値から、前記両レベルシフト回路の出力特性差
   を表すオフセット値を算出するオフセット値算出手段を
   備え、 前記制御手段は、前記ＰＷＭ信号のデューティ比を制御
   するのに用いる前記検出値を、前記オフセット値算出手
   段により算出されているオフセット値を用いて補正する
   ように構成されていること、 を特徴とする誘導性負荷制御装置。
2. 【請求項２】 請求項１に記載の誘導性負荷制御装置に
   おいて、 前記オフセット値算出手段は、前記スイッチング手段へ
   のＰＷＭ信号のデューティ比が０％になって、その状態
   が一定時間以上継続した時点から、動作を開始するこ
   と、 を特徴とする誘導性負荷制御装置。
3. 【請求項３】 請求項１又は請求項２に記載の誘導性負
   荷制御装置において、 前記制御手段は、前記オフセット値算出手段により算出
   されているオフセット値が無い場合には、前記検出値
   を、データの書き換えが可能な不揮発性メモリから読み
   出したオフセット値を用いて補正するように構成されて
   いること、 を特徴とする誘導性負荷制御装置。
4. 【請求項４】 請求項３に記載の誘導性負荷制御装置の
   出荷検査方法であって、 前記不揮発性メモリに初期値が記憶されている状態で、
   前記誘導性負荷制御装置を実際に動作させて、前記誘導
   性負荷に流れる電流を計測し、 該計測値と前記目標値との差が規格範囲から外れている
   場合にのみ、前記計測値から、前記誘導性負荷に流れる
   電流と前記目標値との差を前記規格範囲内に納めるため
   のオフセット値を算出して、該オフセット値を前記不揮
   発性メモリに書き込むこと、 を特徴とする誘導性負荷制御装置の出荷検査方法。
5. 【請求項５】 誘導性負荷に電流を流すための通電経路
   において前記誘導性負荷に対し直列に接続され、前記誘
   導性負荷に流れる電流を制御するために所定周期のＰＷ
   Ｍ信号で駆動されるスイッチング手段と、 前記通電経路において前記誘導性負荷及び前記スイッチ
   ング手段に対し直列に接続された電流検出抵抗と、 Ａ／Ｄ変換器と、 前記電流検出抵抗の両端の各電圧を前記Ａ／Ｄ変換器に
   切り替えてＡ／Ｄ変換させて、その両Ａ／Ｄ変換値の差
   分を前記誘導性負荷に流れる電流値として検出し、その
   検出値が目標値となるように、前記スイッチング手段へ
   の前記ＰＷＭ信号のデューティ比を制御する制御手段
   と、 を備えた誘導性負荷制御装置に用いられ、その誘導性負
   荷制御装置に搭載する前記Ａ／Ｄ変換を選別するための
   選別方法であって、 検査対象のＡ／Ｄ変換器に、ある電圧Ａを印加してＡ／
   Ｄ変換させたＡ／Ｄ変換値（以下、第１の変換値とい
   う）を測定すると共に、 前記検査対象のＡ／Ｄ変換器に、前記電圧Ａとは異なる
   電圧Ｂを印加してＡ／Ｄ変換させたＡ／Ｄ変換値（以
   下、第２の変換値という）を測定し、 前記検査対象のＡ／Ｄ変換器に前記電圧ＡをＡ／Ｄ変換
   させた場合のＡ／Ｄ変換値の理論値に対する前記第１の
   変換値の誤差と、前記検査対象のＡ／Ｄ変換器に前記電
   圧ＢをＡ／Ｄ変換させた場合のＡ／Ｄ変換値の理論値に
   対する前記第２の変換値の誤差との差が、ある基準値範
   囲内であることを確認したＡ／Ｄ変換器のみを、前記誘
   導性負荷制御装置に搭載すること、 を特徴とする誘導性負荷制御装置のＡ／Ｄ変換器選別方
   法。
6. 【請求項６】 請求項５に記載の誘導性負荷制御装置の
   Ａ／Ｄ変換器選別方法において、 前記電圧Ａと前記電圧Ｂとの電圧差は、 前記誘導性負荷制御装置が動作する際に前記電流検出抵
   抗の両端にかかる平均電圧の最大値以上であること、 を特徴とする誘導性負荷制御装置のＡ／Ｄ変換器選別方
   法。