JP3270314B2 - デイジタル保護制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル保護制
御装置に係り、特に、入力変成器を含めたアナログ入力
部のゲイン、位相、オフセット調整を自動的に行うに好
適なディジタル保護制御装置に関する。

【０００２】

【従来の技術】従来のデイジタル保護制御装置として
は、電力系統ディジタル保護リレーに用いたものが知ら
れている。この種の装置は、アナログ入力部，ディジタ
ル演算処理部，整定部及び出力部を備えて構成されてお
り、このアナログ入力部は、高調波除去用のアナログフ
ィルタ，サンプルホールド回路，マルチプレクサ，Ａ／
Ｄ変換器から構成されている。この装置によれば、アナ
ログ入力信号のうち基本波に重畳した高調波成分をアナ
ログフィルタにより除去し、アナログフィルタの出力信
号を電気角３０度（サンプリング周波数６００Ｈｚまた
は７２０Ｈｚ）の周期でサンプリングし、アナログ信号
をディジタル信号に変換するようにしている。そして、
このディジタル信号から電力系統の電圧及び電流の大き
さ、またはインピーダンスを求めて保護リレーを動作さ
せている。

【０００３】かかる従来のデイジタル保護制御装置にお
いては、電力系統のフルスケール電流や電圧に応じて、
ゲイン調整や複数チャンネル間の位相調整、及びオフセ
ット調整を行う必要があり、これらを自動調整する方法
としては、例えば、特開昭６４−３７８５号公報に記載
のものが知られている。

【０００４】

【発明が解決しようとする課題】しかしながら、かかる
従来の自動調整方法にあっては、オフセット調整を行う
際の基準電源と、ゲイン調整若しくは位相調整を行う際
の基準電源とは別個のものを必要とする問題があった。
即ち、オフセット調整に際しては、０Ｖの直流を入力と
して、最初にオフセットの調整を行い、引き続き、５０
Ｈｚ若しくは６０Ｈｚの交流基準電源を入力として、ゲ
イン調整及び位相調整を行うがあり、調整に時間を要す
るという問題があった。

【０００５】本発明の目的は、調整の容易なデイジタル
保護制御装置を提供するにある。

【０００６】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、電力系統の電気量を示すアナログ信号を
フィルタリングするアナログフィルタ手段と、このアナ
ログフィルタ手段によってフィルタリングされたアナロ
グ信号をデイジタル信号に変換するアナログ／デイジタ
ル変換手段と有し、このアナログ／デイジタル変換手段
によって変換されたデイジタル信号に基づいて電力系統
の保護制御を行うデイジタル保護制御装置において、直
流分の信号を通過させる第１のデイジタルフィルタと、
所定の基本周波数の交流分の信号を通過させる第２のデ
イジタルフィルタと、アナログ入力系によって発生する
オフセット誤差，ゲイン誤差及び位相誤差の内、上記第
１のデイジタルフィルタから出力する直流信号をオフセ
ット誤差として求め、この求められたオフセット誤差に
基づいて上記オフセット補正係数を演算し、上記第２の
デイジタルフィルタから出力する信号から波高値を求
め、予め設定されている基準波高値との比をゲイン誤差
補正係数として演算し、上記第２のデイジタルフィルタ
から出力する信号の内、上記アナログフィルタを介して
入力した信号と、上記アナログフィルタを介することな
く直接入力した信号の位相差を求め、この位相差から上
記アナログフィルタの理論値を差し引いて補正するべき
位相誤差を求め、この位相誤差に基づいて、第３のデイ
ジタルフィルタのフィルタ係数を選択し、このフィルタ
係数を位相誤差補正係数として求める補正係数演算手段
と、この補正係数演算手段によって求められた上記各補
正係数に基づいて、上記オフセット誤差，ゲイン誤差及
び位相誤差を補正する補正手段とを備え、上記補正係数
演算手段による誤差調整時には、上記アナログフィルタ
を介して所定の基準信号を入力し、また、上記アナログ
フィルタを介することなく直接上記所定の基準信号を入
力し、上記補正係数演算手段は、この基準信号に対して
上記アナログ入力系によって上記各誤差が重畳された信
号に基づいて上記各誤差に対する補正係数を演算し、上
記補正手段による運用時には、電力系統のアナログ信号
を上記アナログフィルタを介して入力し、上記補正手段
は、この入力した信号に対して上記補正係数演算手段に
よって予め求められた各補正係数を用いて誤差の補正を
行うようにしたものであり、かかる構成とすることによ
り、単一の基準信号を用いるだけで、オフセット誤差，
ゲイン誤差及び位相誤差の調整を容易に行い得るものと
なる。

【０００７】

【０００８】

【０００９】

【００１０】

【００１１】

【００１２】

【００１３】上記デイジタル保護制御装置において、好
ましくは、上記位相誤差を補正する補正手段は、位相回
路を備え、上記補正係数演算手段は、上記第２のデイジ
タルフィルタから出力する信号の内、上記アナログフィ
ルタを介して入力した信号と、上記アナログフィルタを
介することなく直接入力した信号の位相差を求め、この
位相差から上記アナログフィルタの理論値を差し引いて
補正するべき位相誤差を求め、この位相誤差に基づい
て、上記位相回路による位相補正する係数を選択し、こ
の係数を位相誤差補正係数とするようにしたものであ
る。

【００１４】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図１乃至図８を用いて説明する。

【００１５】図１は、本発明の一実施の形態によるデイ
ジタル保護制御装置による調整時ののブロック図であ
る。

【００１６】最初に、デイジタル保護制御装置の構成に
ついて説明する。デイジタル保護制御装置は、アナログ
入力基板１００，マスタコントロール基板２００及びア
ナログ入力基板１００とマスタコントロール基板２００
とに接続され、両者の間のデータの転送を行うシステム
バス３００から構成されている。

【００１７】アナログ入力基板１００は、ｎ個の折り返
し誤差防止用のアナログフィルタ１１０−１，１１０−
２，…，１１０−ｎを有しており、入力変成器（ＣＴ，
ＰＴ）１０からの信号が入力し、高長波分を除去する。
このアナログフィルタ１１０は、通常、８個若しくは１
２個から構成され、電力系統の電流信号のＡ相，Ｂ相，
Ｃ相及び零相用として４個を使用し、電力系統の電圧信
号のＡ相，Ｂ相，Ｃ相及び零相用として４個を使用する
場合には、８個使用し、さらに、他の電力系統の電流信
号のＡ相，Ｂ相，Ｃ相及び零相用として４個を使用する
場合には、１２個使用される。

【００１８】アナログフィルタ１１０の出力は、マルチ
プレクサ１２０に入力する。マルチプレクサ１２０は、
９チャンネル若しくは１３チャンネルの入力を有し、ア
ナログフィルタ１１０の個数の他に、基準入力用のチャ
ンネルを備えている。マルチプレクサ１２０は、アナロ
グフィルタ１１０の出力及び基準入力を順次切り替えて
出力可能である。マルチプレクサ１２０の出力は、アナ
ログ・デイジタル変換器Ａ／Ｄ１３０により、デイジタ
ル信号に変換される。アナログ・デイジタル変換器Ａ／
Ｄ１３０は、所定の周期、例えば、電気角３０゜毎にサ
ンプリングされて、デイジタル信号に変換する。

【００１９】アナログ・デイジタル変換器Ａ／Ｄ１３０
によりデイジタル信号に変換された信号は、デユアルポ
ートメモリＤＰＲＡＭ１４０に一旦記憶される。デイジ
タルシグナルプロセッサＤＳＰ１５０は、記憶手段であ
るＲＯＭ１６０に格納された命令に基づいて、デユアル
ポートメモリＤＰＲＡＭ１４０に一旦記憶されたデイジ
タル信号をバス１８０を介して読みだし、所定の演算，
例えば、オフセット誤差検出演算，ゲイン誤差演算及び
位相誤差検出演算を行う。これらの演算の詳細について
は、図３乃至図８を用いて後述する。デユアルポートメ
モリＤＰＲＡＭ１４０を使用することにより、各チャン
ネルの信号をＡ／Ｄ変換する毎にＣＰＵから割り込みを
掛ける必要がなくなり、例えば、１３チャンネル分のＡ
／Ｄ変換が終了した時点でＣＰＵから割り込みを掛け
て、取込を行えばよく、ＣＰＵの負担が軽減する。求め
られた各誤差補正係数は、一旦、デユアルポートメモリ
ＤＰＲＡＭ１７０に記憶される。

【００２０】デユアルポートメモリＤＰＲＡＭ１７０に
記憶されたオフセット誤差，ゲイン誤差及び位相誤差の
各補正係数のデータは、システムバス３００を介して、
マスタコントロール基板２００に転送される。

【００２１】システムバス３００は、マスタコントロー
ル基板２００の中のインターフェースＩ／Ｆ２１０に接
続されており、オフセット誤差，ゲイン誤差及び位相誤
差の補正係数の各データは、システムバスインターフェ
イス回路Ｉ／Ｆ２１０及びバス２５０を介して、電気的
に消去可能な不揮発性メモリＥＥＰＲＯＭ２２０に記憶
される。不揮発性メモリＥＥＰＲＯＭ２２０に格納され
た補正係数のデータは、一度格納すれば、電源が断にな
っても消去されることはなく、この補正係数は、使用環
境によって経年変化することもない。即ち、一度調整を
行えば、再度書換えるまで、補正係数を記憶しておける
ので、安定したオフセット，ゲイン及び位相の補正が可
能である。

【００２２】マイクロコンピュータＣＰＵ２３０は、Ｒ
ＯＭ２４０に格納された命令語に基づいて、システムバ
スインターフェイス回路Ｉ／Ｆ２１０から不揮発性メモ
リＥＥＰＲＯＭ２２０へのデータの転送の制御を行う。
また、バス２５０には、インターフェイス回路Ｉ／Ｆ２
６０が接続され、このインターフェイス回路Ｉ／Ｆ２６
０を介して、パーソナルコンピュータＰＣ４００が接続
されている。インターフェイス回路Ｉ／Ｆ２６０として
は、ＲＳ２３２Ｃインターフェイスが使用される。

【００２３】パーソナルコンピュータＰＣ４００は、フ
ルスケールに対する定格入力値の信号の波高値を設定す
る入力手段として用いられる。パーソナルコンピュータ
ＰＣ４００により設定した波高値は、ＣＰＵ２３０によ
って制御されて、インターフェイス回路２６０，バス２
５０，システムバスインターフェイス回路Ｉ／Ｆ２１
０，システムバス３００を介して、デユアルポートメモ
リＤＰＲＡＭ１７０に格納される。

【００２４】さらに、調整時には、基本周波数（５０Ｈ
ｚ又は６０Ｈｚ）の基準信号を出力する高精度発振器５
１０及び精密電力アンプ５２０が用意され、高精度発振
器５１０の出力信号は、精密電力アンプ５２０を介して
入力変成器１０に入力する。入力変成器１０に入力した
信号は、アナログフィルタ１１０を介してマルチプレク
サ１２０に入力する。また、位相誤差を補正するため
に、高精度発振器５１０の出力信号は、直接、マルチプ
レクサ１２０にも入力する。ここで、高精度発振器５１
０と精密電力アンプ５２０は、一体化された装置が用意
されており、精密電力アンプ５２０の出力信号として
は、±１０Ｖ，５０Ｈｚ（又は６０Ｈｚ）の交流信号
（電流及び電圧）において、オフセット誤差が１ｍＶ以
内、電圧・電流ゲイン誤差が０．１％以内、位相誤差が
零となっている。また、高精度発振器５１０の出力は、
マルチプレクサ１２０にも直接入力するが、この入力信
号と、精密電力アンプ５２０の出力信号の位相誤差も零
となっている。

【００２５】次に、図１に示した回路の動作、即ち、誤
差調整の方法について説明する。

【００２６】最初に、オフセット誤差の調整について説
明する。上述したように、精密電力アンプ５２０の出力
信号は、１０Ｖｐ−ｐの出力に対してオフセット誤差が
１ｍＶ以内となるように調整されている。この精密電力
アンプ５２０の出力信号が、入力変成器１０，アナログ
フィルタ１１０及びマルチプレクサ１２０を介して、ア
ナログ／デイジタル変換器１３０に取り込まれる間に、
これらのアナログ回路によって、オフセット誤差が重畳
される。

【００２７】オフセット誤差の重畳した信号は、デジタ
ルシグナルプロセッサＤＳＰ１５０に取り込まれ、オフ
セット誤差量が検出される。この検出方法の詳細につい
ては、図３を用いて後述するが、デジタルシグナルプロ
セッサＤＳＰ１５０内には、直流分のみを通過するロー
パスノッチフィルタ特性を有するデイジタルフィルタを
構成することにより、オフセット分のみを独立して検出
可能としている。

【００２８】次に、ゲイン誤差の調整について説明す
る。上述したように、精密電力アンプ５２０の出力信号
は、１０Ｖｐ−ｐの出力に対してゲイン誤差が０．１％
以内となるように調整されている。この精密電力アンプ
５２０の出力信号が、入力変成器１０，アナログフィル
タ１１０及びマルチプレクサ１２０を介して、アナログ
／デイジタル変換器１３０に取り込まれる間に、これら
のアナログ回路によって、ゲイン誤差が重畳される。

【００２９】ゲイン誤差の重畳した信号は、デジタルシ
グナルプロセッサＤＳＰ１５０に取り込まれ、パーソナ
ルコンピュータ４００によって設定された波高値（ここ
では、１０Ｖｐ−ｐ）と比較することによって、ゲイン
誤差量が検出される。この検出方法の詳細については、
図５を用いて後述するが、デジタルシグナルプロセッサ
ＤＳＰ１５０内には、基本周波数成分のみを通過するバ
ンドパスフィルタ特性を有するデイジタルフィルタを構
成することにより、オフセット誤差からは独立して、ゲ
イン誤差を検出可能としている。

【００３０】次に、位相誤差の調整について説明する。
上述したように、精密電力アンプ５２０の出力信号と、
高精度発振器５１０から直接マルチプレクサ１２０に入
力する信号の位相誤差は、零となるように調整されてい
る。この精密電力アンプ５２０の出力信号が、入力変成
器１０，アナログフィルタ１１０及びマルチプレクサ１
２０を介して、アナログ／デイジタル変換器１３０に取
り込まれる間に、これらのアナログ回路によって、位相
誤差が重畳される。

【００３１】位相誤差の重畳した信号は、デジタルシグ
ナルプロセッサＤＳＰ１５０に取り込まれ、また、基準
となる高精度発振器５１０から直接マルチプレクサ１２
０を介して入力する信号も、デジタルシグナルプロセッ
サＤＳＰ１５０に取り込まれる。そこで、デジタルシグ
ナルプロセッサＤＳＰ１５０は、両者の信号の位相を比
較することによって、位相誤差量が検出される。この検
出方法の詳細については、図７を用いて後述するが、デ
ジタルシグナルプロセッサＤＳＰ１５０内には、基本周
波数成分のみを通過するバンドパスフィルタ特性を有す
るデイジタルフィルタを構成することにより、オフセッ
ト誤差からは独立して、位相誤差を検出可能としてい
る。

【００３２】以上のようにして、オフセット誤差、ゲイ
ン誤差及び位相誤差が検出され、それぞれの補正係数が
求められる。この時、マルチプレクサ１２０により、８
チャネンネル若しくは１２チャンネルのそれぞれについ
て、オフセット誤差、ゲイン誤差及び位相誤差の補正係
数が求められる。

【００３３】求められた補正係数は、デユアルポートメ
モリＤＰＲＡＭ１７０，システムバス３００，システム
バスインターフェイス２１０を介して不揮発性メモリＥ
ＥＰＲＯＭ２２０に格納される。

【００３４】以上述べた本発明の一実施の形態によれ
ば、単一の基準電源である高精度発振器及び精密電力ア
ンプを用いるのみで、オフセット補正係数，ゲイン補正
係数及び位相補正係数を求めることが可能となる。従っ
て、従来のように、オフセット誤差の調整には、直流電
源を用意に、また、ゲイン誤差及び位相誤差の調整に
は、交流電源を用意して、これらを交換して補正係数を
求めるという手間がいらず、調整は、容易となる。

【００３５】また、位相誤差の調整に関しては、絶対的
位相誤差の補正係数を求めることが可能となる。即ち、
従来は、例えば、８チャンネルの入力信号のいづれか１
チャンネルの信号を基準として、この基準チャンネル信
号に対する他のチャンネルの位相誤差を検出するように
していたが、この基準となる信号自体も、入力変成器や
アナログフィルタの位相誤差を有しているため、あくま
で、従来は、この位相誤差を有する基準信号に対する相
対的な位相誤差の検出しか行うことができなかった。し
かしながら、予め、マルチプレクサに直接入力する信号
を基準信号として用いるようにしており、この信号に
は、入力変成器やアナログフィルタの位相誤差は含まれ
ておらず、かかる基準信号に対する位相誤差を検出する
ようにしているので、絶対的位相誤差を検出可能とな
る。

【００３６】また、さらに、従来用いていたサンプルホ
ールド回路を使用しないため、このサンプルホールド回
路の誤差がなくなるとともに、低コスト化が可能とな
る。

【００３７】次に、図２を用いて、運用時の構成につい
て説明する。図２は、本発明の一実施の形態によるデイ
ジタル保護制御装置のブロック構成図である。

【００３８】図２において、入力変成器１０，アナログ
入力基板１００，マスタコントロール基板２００，シス
テムバス３００及びパーソナルコンピュータＰＣ４００
の構成は、図１と同様である。

【００３９】運用時には、電力系統のアナログ信号（電
流・電圧）が、入力変成器１０を介して、アナログ入力
基板１００に入力する。電力系統のアナログ信号として
は、所定の電力系統の電流信号のＡ相，Ｂ相，Ｃ相及び
零相，この電力系統の電圧信号のＡ相，Ｂ相，Ｃ相及び
零相，及び他の電力系統の電流信号のＡ相，Ｂ相，Ｃ相
及び零相の１２チャンネル分の信号が入力する。それぞ
れの信号は、それぞれアナログフィルタ１１０−１，１
１０−２，…１１０−１２によって折り返し誤差を防止
するため、高調波分を除去され、マルチプレクサ１２０
によって、時分割的にアナログ・デイジタル変換器１３
０に入力され、デイジタル信号に変換される。変換され
た１２チャンネル分のデイジタル信号は、順次、デユア
ルポートメモリＤＰＲＡＭ１４０に記憶される。

【００４０】デイジタルシグナルプロセッサＤＳＰ１５
０は、不揮発性メモリＲＯＭ１６０に記憶された命令に
従って、読み出される。また、マスタコントロール基板
２００の不揮発性メモリＥＥＰＲＯＭ２２０に格納され
ている各チャンネル毎のオフセット誤差，ゲイン誤差及
び位相誤差の補正係数は、システムバスインターフェイ
スＩ／Ｆ２１０，システムバス３００及びデユアルポー
トメモリＤＰＲＡＭ１７０を介して、デイジタルシグナ
ルプロセッサＤＳＰ１５０に読み出される。デイジタル
シグナルプロセッサＤＳＰ１５０は、入力変成器１０か
ら読み込まれた電力系統の信号について、不揮発性メモ
リＥＥＰＲＯＭ２２０から読み出された各チャンネル毎
のオフセット誤差，ゲイン誤差及び位相誤差の補正係数
を用いて補正を行う。

【００４１】補正された電力系統の信号は、デユアルポ
ートメモリＤＰＲＡＭ１７０，システムバス３００，シ
ステムバスインターフェイスＩ／Ｆ２１０を介して、マ
イクロコンンピュータＣＰＵ２３０に取り込まれる。不
揮発性メモリＥＥＰＲＯＭ２２０には、予め、パーソナ
ルコンピュータ４００からデジタル保護制御装置の動作
条件である整定値が入力、格納されているため、マイク
ロコンンピュータＣＰＵ２３０は、この整定値に基づく
整定条件を電力系統の状態が満たす場合には、保護動作
を行う制御信号を外部の開閉器に出力する。

【００４２】以上のようにして、オフセット誤差，ゲイ
ン誤差及び位相誤差の補正された電力系統の信号を用い
て、精度良く、保護制御動作を行うことが可能となる。

【００４３】次に、図３及び図４を用いて、オフセット
誤差の補正係数を算出する方法について詳述する。図３
は、本発明の一実施の形態によるデイジタル保護制御装
置による調整時のオフセット誤差の補正係数の算出及び
運用時にこの補正係数を用いて補正するためのブロック
構成図であり、図４は、デジタルフィルタの周波数特性
図である。

【００４４】図３において、調整時には、高精度発振器
５１０の出力は、精密電力アンプ５２０によって増幅さ
れる。精密電力アンプ５２０の出力信号は、１０Ｖｐ−
ｐの出力に対してオフセット誤差が１ｍＶ以内となるよ
うに調整されている。即ち、曲線５２０Ａにて示すよう
に、オフセット誤差の殆どない信号が、精密電力アンプ
５２０から出力される。

【００４５】精密電力アンプ５２０の出力信号が、入力
変成器１０，アナログフィルタ１１０及びマルチプレク
サ１２０を介して、アナログ／デイジタル変換器１３０
に取り込まれる間に、これらのアナログ回路によって、
オフセット誤差が重畳される。

【００４６】即ち、曲線１２０Ａで示されるように、直
流分のオフセット誤差Ｖｏｆｆを含む信号となる。オフ
セット誤差の重畳した信号は、デジタルシグナルプロセ
ッサＤＳＰ１５０に取り込まれ、オフセット誤差量が検
出される。なお、ここでは、入力変成器１０，アナログ
フィルタ１１０及びマルチプレクサ１２０は、それぞ
れ、１個づつのみ示しているが、実際には、図１におい
て説明したように、８チャンネル若しくは１２チャンネ
ルあり、ここでは、代表して１チャンネル分のみを図示
している。

【００４７】デジタルシグナルプロセッサＤＳＰ１５０
の中には、デイジタルフィルタ手段１５２ａとオフセッ
ト補正係数演算手段１５２ｂによって構成される。デイ
ジタルフィルタ手段１５２ａは、図４に示す周波数特性
を有している。即ち、高精度発振器５１０の基本周波数
ｆ１の信号成分は通過を阻止し、低周波の直流成分のみ
を通過するローパスノッチフィルタの特性を有するよう
に構成する。従って、デイジタルフィルタ手段１５２ａ
によって、デイジタルフィルタ演算を施すことにより、
この出力は、オフセットとなる直流分Ｖｏｆｆのみとな
る。オフセット補正係数演算手段１５２ｂは、この直流
分Ｖｏｆｆをオフセット補正係数として求める。求めら
れた補正係数は、マスタコントロール基板２００の不揮
発性メモリ２２０に格納される。

【００４８】運用時には、デイジタル信号に変換された
電力系統からの入力信号が、デイジタルシグナルプロセ
ッサＤＳＰ１５０に読み込まれ、また、不揮発性メモリ
２２０に格納されたオフセット誤差の補正係数Ｖｏｆｆ
が読み出される。デイジタルシグナルプロセッサＤＳＰ
１５０内の減算手段１５２ｃによって、入力信号からオ
フセット誤差の補正係数が減算されることにより、入力
信号からオフセット誤差分を補正して、補正済みデータ
を得ることができる。

【００４９】以上説明したように、デジタルシグナルプ
ロセッサＤＳＰ１５０内には、直流分のみを通過するロ
ーパスノッチフィルタ特性を有するデイジタルフィルタ
を構成することにより、オフセット分のみを独立して検
出可能としている。従って、従来のように、ゲイン誤差
や位相誤差の調整用の交流電源とは別に直流電源を用い
ることなく、オフセット誤差の検出と他の誤差検出を単
一電源で、一度に実施できる。

【００５０】次に、図５及び図６を用いて、ゲイン誤差
の補正係数を算出する方法について詳述する。図５は、
本発明の一実施の形態によるデイジタル保護制御装置に
よる調整時のゲイン誤差の補正係数の算出及び運用時に
この補正係数を用いて補正するためのブロック構成図で
あり、図６は、デジタルフィルタの周波数特性図であ
る。

【００５１】図５において、調整時には、高精度発振器
５１０の出力は、精密電力アンプ５２０によって増幅さ
れる。精密電力アンプ５２０の出力信号は、１０Ｖｐ−
ｐの出力に対してゲイン誤差が１％以内となるように調
整されている。即ち、曲線５２０Ｂにて示すように、歪
みのないきれいな正弦波の信号が、精密電力アンプ５２
０から出力される。

【００５２】精密電力アンプ５２０の出力信号が、入力
変成器１０，アナログフィルタ１１０及びマルチプレク
サ１２０を介して、アナログ／デイジタル変換器１３０
に取り込まれる間に、これらのアナログ回路によって、
ゲイン誤差が重畳され、波高値が変化する。ゲイン誤差
の重畳した信号は、デジタルシグナルプロセッサＤＳＰ
１５０に取り込まれ、ゲイン誤差量が検出される。な
お、ここでは、入力変成器１０，アナログフィルタ１１
０及びマルチプレクサ１２０は、それぞれ、１個づつの
み示しているが、実際には、図１において説明したよう
に、８チャンネル若しくは１２チャンネルあり、ここで
は、代表して１チャンネル分のみを図示している。

【００５３】デジタルシグナルプロセッサＤＳＰ１５０
の中には、デイジタルフィルタ手段１５４ａと波高値演
算手段１５４ｂとゲイン補正係数演算手段１５４ｃによ
って構成される。デイジタルフィルタ手段１５４ａは、
図６に示す周波数特性を有している。即ち、高精度発振
器５１０の基本周波数ｆ１の信号成分に対しては、ゲイ
ンが１．０であり、他の周波数に対してはゲインが１．
０以下であり、特に、直流分に対しては、ゲインが０の
バンドパスフィルタの特性を有するように構成する。従
って、デイジタルフィルタ手段１５２ａによって、デイ
ジタルフィルタ演算を施すことにより、この出力は、オ
フセットとなる直流分がカットされ、基本波の交流成分
のみがデイジタルフィルタ手段１５４ａの出力に得られ
る。

【００５４】波高値演算手段１５４ｂは、１周期の交流
信号を電気角３０゜ごとに１２点サンプリングして、Ｖ
ｄ（ｉ）（ｉ＝１〜１２）を求め、波高値Ａとして、 波高値Ａ＝Ｖｄ（１）²＋Ｖｄ（２）²＋……＋Ｖｄ（１
２）² の式に従って演算する。

【００５５】ゲイン誤差補正係数演算手段１５４ｃは、
パーソナルコンピュータ４００から入力された波高値の
設定値Ｂを読みだし、求められた波高値Ａに基づいて、
補正係数Ｋｇを、Ｋｇ＝Ｂ／Ａとして求める。求められ
た補正係数は、マスタコントロール基板２００の不揮発
性メモリ２２０に格納される。

【００５６】運用時には、デイジタル信号に変換された
電力系統からの入力信号が、デイジタルシグナルプロセ
ッサＤＳＰ１５０に読み込まれ、高調波除去用のデイジ
タルフィルタ手段１５４ｄによって高調波成分を取り除
かれ、また、不揮発性メモリ２２０に格納されたゲイン
誤差の補正係数Ｋｇが読み出される。デイジタルシグナ
ルプロセッサＤＳＰ１５０内の係数乗算手段１５４ｅに
よって、入力信号に補正係数Ｋｇを乗ずることにより、
入力信号からゲイン誤差分を補正して、補正済みデータ
を得ることができる。

【００５７】以上説明したように、デジタルシグナルプ
ロセッサＤＳＰ１５０内には、基本周波数の信号成分を
通過するバンドパスフィルタ特性を有するデイジタルフ
ィルタを構成することにより、オフセット分の影響を受
けずに、ゲイン誤差を独立して検出可能としている。従
って、従来のように、オフセット誤差調整用の直流電源
とは別に、ゲイン誤差や位相誤差の調整用の交流電源を
用いることなく、ゲイン誤差の検出をオフセット誤差の
検出とともに、単一電源で、一度に実施できる。

【００５８】次に、図７及び図８を用いて、位相誤差の
補正係数を算出する方法について詳述する。図７は、本
発明の一実施の形態によるデイジタル保護制御装置によ
る調整時の位相誤差の補正係数の算出及び運用時にこの
補正係数を用いて補正するためのブロック構成図であ
り、図８は、位相誤差の検出原理の説明図である。

【００５９】図７において、調整時には、高精度発振器
５１０の出力は、精密電力アンプ５２０によって増幅さ
れる。高精度発振器５１０の出力信号と精密電力アンプ
５２０の出力信号は、位相が合うように調整されてい
る。

【００６０】精密電力アンプ５２０の出力信号が、入力
変成器１０，アナログフィルタ１１０及びマルチプレク
サ１２０を介して、アナログ／デイジタル変換器１３０
に取り込まれる間に、これらのアナログ回路によって、
位相誤差が重畳され、位相が変化する。一方、高精度発
振器５１０から直接マルチプレクサ１２０に入力した基
準信号は、位相誤差がない信号である。ゲイン誤差の重
畳した信号及び基準信号は、デジタルシグナルプロセッ
サＤＳＰ１５０に取り込まれ、位相誤差量が検出され
る。なお、ここでは、入力変成器１０，アナログフィル
タ１１０及びマルチプレクサ１２０は、それぞれ、１個
づつのみ示しているが、実際には、図１において説明し
たように、８チャンネル若しくは１２チャンネルあり、
ここでは、代表して１チャンネル分のみを図示してい
る。

【００６１】デジタルシグナルプロセッサＤＳＰ１５０
の中には、２個の同一の特性を有するデイジタルフィル
タ手段１５６ａと位相誤差演算手段１５６ｂとフィルタ
係数選択手段１５６ｃによって構成される。デイジタル
フィルタ手段１５６ａは、図５に示したデイジタルフィ
ルタ手段１５４ａと同一のものであり、図６に示す周波
数特性を有している。即ち、高精度発振器５１０の基本
周波数ｆ１の信号成分に対しては、ゲインが１．０であ
り、他の周波数に対してはゲインが１．０以下であり、
特に、直流分に対しては、ゲインが０のバンドパスフィ
ルタの特性を有するように構成する。従って、デイジタ
ルフィルタ手段１５６ａによって、デイジタルフィルタ
演算を施すことにより、この出力は、オフセットとなる
直流分がカットされ、基本波の交流成分のみがデイジタ
ルフィルタ手段１５６ａの出力に得られる。

【００６２】位相誤差演算手段１５６ｂは、次のように
して、位相誤差を演算する。ここで、図８を用いて説明
するに、高精度発振器５１０から直接入力した基準信号
の零クロス点と、アナログフィルタ１１０を介して取り
込まれた入力信号（図中のフィルタ出力）の零クロス点
との時間差Δｔθを求め、この時間差Δｔθから位相差
Δθを求める。さらに、ここで、アナログフィルタの理
論値であるθｆを、求めた位相差Δθから差し引くこと
により、 位相差α＝Δθ − θｆ として求められる。

【００６３】すなわち、このαはアナログフィルタの位
相誤差はもちろんのこと、入力変成器の位相誤差、及び
サンプルホールド回路を削除したことによる逐次サンプ
リングした際のサンプリング位相ずれも含んだものであ
る。従って、このαを０に近づけることにより入力変成
器から一貫した位相補正ができる。即ち、αが０になる
ようにディジタルフィルタの周波数−位相特性を各チャ
ンネルごとに変更させれば上記した位相補正が達成でき
る。

【００６４】フィルタ係数選択手段１５６ｃは、求めら
れた位相差αに基づいて、運用時に使用するデイジタル
フィルタの係数Ｂ１，Ｂ２を補正係数として求める。こ
こで、デジタルシグナルプロセッサ１５０は、予め１゜
単位の各位相差に対するフィルタ係数Ｂ１，Ｂ２の一覧
表をテーブル形式で、ＲＯＭ１６０内に保持しており、
このテーブルから検出された位相差αに対するフィルタ
係数Ｂ１，Ｂ２を読み出す。求められた補正係数は、マ
スタコントロール基板２００の不揮発性メモリ２２０に
格納される。

【００６５】運用時には、デイジタル信号に変換された
電力系統からの入力信号が、デイジタルシグナルプロセ
ッサＤＳＰ１５０に読み込まれ、位相誤差補正用のデイ
ジタルフィルタ手段１５６ｄに入力される。このデイジ
タルフィルタは、高調波除去用のデイジタルフィルタで
もある。そして、フィルタ内の定数を変えることによ
り、位相誤差補正機能をもたせている。

【００６６】デイジタルフィルタ手段１５６ｄは、図７
に示すように、２次バイクワッド形ＩＩＲ（Ｉｎｆｉｎ
ａｉｔｅ Ｉｎｐｕｌｓｅ Ｒｅｓｐｏｎｃｅ：再帰
形）フィルタを用いている。デイジタルフィルタ１５６
ｄは、図示するように、正規化係数Ｈ０を乗算する乗算
ブロックｄ１、バンドパスフィルタやローパスノッチフ
ィルタ等のフィルタ特性を決める係数Ａ１，Ａ２を乗算
する乗算ブロックｄ２，ｄ３、周波数ー位相特性を決め
る係数Ｂ１，Ｂ２を乗算する乗算ブロックｄ４，ｄ５、
１サンプル時間遅延する遅延ブロックｄ６，ｄ７、及び
加算ブロックｄ８，ｄ９，ｄ１０，ｄ１１から構成され
る。このデイジタルフィルタの伝達関数Ｈ（Ｚ）は、 Ｈ（Ｚ）＝（１＋Ａ１・Ｚ^-1＋Ａ２・Ｚ^-2）／（１＋Ｂ
１・Ｚ^-1＋Ｂ２・Ｚ^-2） で表される。

【００６７】ここで、デイジタルフィルタ手段１５６ｄ
には、不揮発性メモリ２２０に格納された位相誤差の補
正係数Ｂ１，Ｂ２が読み出される。デイジタルシグナル
プロセッサＤＳＰ１５０内のデイジタルフィルタ手段１
５６ｄによって、入力信号の周波数ー位相特性を補正す
ることにより、入力信号から位相誤差分を補正して、補
正済みデータを得ることができる。

【００６８】以上説明したように、デジタルシグナルプ
ロセッサＤＳＰ１５０内には、基本周波数の信号成分を
通過するバンドパスフィルタ特性を有するデイジタルフ
ィルタを構成することにより、オフセット分の影響を受
けずに、ゲイン誤差を独立して検出可能としている。従
って、従来のように、オフセット誤差調整用の直流電源
とは別に、ゲイン誤差や位相誤差の調整用の交流電源を
用いることなく、ゲイン誤差の検出をオフセット誤差の
検出とともに、単一電源で、一度に実施できる。

【００６９】また、アナログフィルタ等を介さない基準
信号をデイジタル信号として取込、この基準信号に対す
る各チャンネルの位相誤差を補正するため、絶対的位相
誤差を補正することが可能となる。従来は、例えば、８
チャンネルある入力信号のうちの任意の１チャンネルの
信号を基準とするため、この信号は、アナログフィルタ
等の位相誤差を有するため、相対的な誤差補正しか行え
なかったが、本例では、絶対的な位相補正を行えるもの
となる。

【００７０】以上により、位相補正が容易に達成でき、
しかも、このディジタルフィルタ演算をＤＳＰなどの高
速・高精度なプロセッサで行うことで、精度よく補正が
できる。

【００７１】また、本例では位相補正用のデイジタルフ
ィルタを新たに備える必要はなく、各チャンネルの高調
波除去用ディジタルフィルタでもって高調波除去と位相
補正を同時に行えるため、位相補正のための演算処理が
必要ない。すなわち、処理時間的に制約を受けない特徴
があるので、保護装置用として好適である。

【００７２】また、位相補正用のデイジタルフィルタ
は、各チャンネル毎に、主保護ＰＣＭ用と後備保護ＤＺ
の２個が必要であるが、近年のように、主後一体形で
は、各チャンネル毎に、１個備えればよい。

【００７３】また、以上説明した調整は全て、アナログ
入力基板内のＤＳＰで演算できるので、運用時の処理プ
ログラムと共に調整用の処理プログラムを同一基板内に
実装し、ジャンパピンの設定や、デイップスイッチなど
で切替えて使用できる。すなわち、調整プログラムを常
時常駐させる形にして製品化することにより生産性の向
上に寄与できる。

【００７４】入力変成器（ＣＴ及びＰＴ）からアナログ
入力基板まで一貫した調整ができるため、高精度化が達
成できる。

【００７５】従来、人手で行っていた作業を自動化でき
るために調整時間を大幅に短縮できる。

【００７６】また、調整作業者に依らず自動的に行うた
めにないために調整作業の均一化が達成でき、品質が向
上できる。

【００７７】可変抵抗器を使用しないために、小形化及
び低コスト化が達成できるとともに、使用環境の変化や
経年変化がなく安定した運用ができる。

【００７８】次に、図９を用いて、位相誤差の補正係数
を算出する他の方法について詳述する。図９は、本発明
の他の実施の形態によるデイジタル保護制御装置による
調整時の位相誤差の補正係数の算出及び運用時にこの補
正係数を用いて補正するためのブロック構成図である。

【００７９】図９において、調整時には、高精度発振器
５１０の出力は、精密電力アンプ５２０によって増幅さ
れる。高精度発振器５１０の出力信号と精密電力アンプ
５２０の出力信号は、位相が合うように調整されてい
る。

【００８０】精密電力アンプ５２０の出力信号が、入力
変成器１０，アナログフィルタ１１０及びマルチプレク
サ１２０を介して、アナログ／デイジタル変換器１３０
に取り込まれる間に、これらのアナログ回路によって、
位相誤差が重畳され、位相が変化する。一方、高精度発
振器５１０から直接マルチプレクサ１２０に入力した基
準信号は、位相誤差がない信号である。ゲイン誤差の重
畳した信号及び基準信号は、デジタルシグナルプロセッ
サＤＳＰ１５０に取り込まれ、位相誤差量が検出され
る。なお、ここでは、入力変成器１０，アナログフィル
タ１１０及びマルチプレクサ１２０は、それぞれ、１個
づつのみ示しているが、実際には、図１において説明し
たように、８チャンネル若しくは１２チャンネルあり、
ここでは、代表して１チャンネル分のみを図示してい
る。

【００８１】デジタルシグナルプロセッサＤＳＰ１５０
の中には、２個の同一の特性を有するデイジタルフィル
タ手段１５８ａと位相誤差演算手段１５８ｂとフィルタ
係数選択手段１５８ｃによって構成される。デイジタル
フィルタ手段１５８ａは、図５に示したデイジタルフィ
ルタ手段１５４ａと同一のものであり、図６に示す周波
数特性を有している。即ち、高精度発振器５１０の基本
周波数ｆ１の信号成分に対しては、ゲインが１．０であ
り、他の周波数に対してはゲインが１．０以下であり、
特に、直流分に対しては、ゲインが０のバンドパスフィ
ルタの特性を有するように構成する。従って、デイジタ
ルフィルタ手段１５８ａによって、デイジタルフィルタ
演算を施すことにより、この出力は、オフセットとなる
直流分がカットされ、基本波の交流成分のみがデイジタ
ルフィルタ手段１５８ａの出力に得られる。

【００８２】位相誤差演算手段１５８ｂは、高精度発振
器５１０から直接入力した基準信号の零クロス点と、ア
ナログフィルタ１１０を介して取り込まれた入力信号
（フィルタ出力）の零クロス点との時間差Δｔθを求
め、この時間差Δｔθから位相差Δθを求める。さら
に、ここで、アナログフィルタの理論値であるθｆを、
求めた位相差Δθから差し引くことにより、 位相差α＝Δθ − θｆ として求められる。

【００８３】すなわち、このαはアナログフィルタの位
相誤差はもちろんのこと、入力変成器の位相誤差、及び
サンプルホールド回路を削除したことによる逐次サンプ
リングした際のサンプリング位相ずれも含んだものであ
る。従って、このαを０に近づけることにより入力変成
器から一貫した位相補正ができる。即ち、αが０になる
ようにディジタルフィルタの周波数−位相特性を各チャ
ンネルごとに変更させれば上記した位相補正が達成でき
る。

【００８４】フィルタ係数選択手段１５８ｃは、求めら
れた位相差αに基づいて、運用時に使用するデイジタル
フィルタの係数Ｂ１を補正係数として求める。ここで、
デジタルシグナルプロセッサ１５０は、次の式に基づい
て、係数Ｂ１を求める。

【００８５】 Ｂ１＝｛ｔａｎ（（α−ωＴ）／２）｝／｛ｓｉｎωＴ ＋ ｃｏｓωＴ・ ｔａｎ（（α−ωＴ）／２）｝ ここで、 α：理論値に対し位相補正する値 ω：角周波数 Ｔ ：サンプリング周期 である。

【００８６】求められた補正係数は、マスタコントロー
ル基板２００の不揮発性メモリ２２０に格納される。

【００８７】位相補正は一般的にみても電気角で数゜補
正すればよいので移相回路としては１次移相回路で十分
である。また、位相補正値が数十゜となった場合は、な
んらかの不具合が考えられるので補正しないようにする
と共に、補正不良の出力をパーソナルコンピュータに出
力するようにする。

【００８８】運用時には、デイジタル信号に変換された
電力系統からの入力信号が、デイジタルシグナルプロセ
ッサＤＳＰ１５０に読み込まれ、位相誤差補正用の一次
位相回路手段１５８ｄに入力される。

【００８９】一次位相回路手段１５８ｄは、図９に示す
ように、周波数ー位相特性を決める係数Ｂ１，Ｂ２を乗
算する乗算ブロックｄ２０，ｄ２１、１サンプル時間遅
延する遅延ブロックｄ２２、加算ブロックｄ２３、及び
減算ブロックｄ２４から構成される。

【００９０】ここで、一次位相回路手段１５８ｄには、
不揮発性メモリ２２０に格納された位相誤差の補正係数
Ｂ１が読み出される。デイジタルシグナルプロセッサＤ
ＳＰ１５０内の一次位相回路手段１５８ｄによって、入
力信号の周波数ー位相特性を補正することにより、入力
信号から位相誤差分を補正して、補正済みデータを得る
ことができる。

【００９１】以上説明したように、デジタルシグナルプ
ロセッサＤＳＰ１５０内には、基本周波数の信号成分を
通過するバンドパスフィルタ特性を有するデイジタルフ
ィルタを構成することにより、オフセット分の影響を受
けずに、ゲイン誤差を独立して検出可能としている。従
って、従来のように、オフセット誤差調整用の直流電源
とは別に、ゲイン誤差や位相誤差の調整用の交流電源を
用いることなく、ゲイン誤差の検出をオフセット誤差の
検出とともに、単一電源で、一度に実施できる。

【００９２】また、アナログフィルタ等を介さない基準
信号をデイジタル信号として取込、この基準信号に対す
る各チャンネルの位相誤差を補正するため、絶対的位相
誤差を補正することが可能となる。従来は、例えば、８
チャンネルある入力信号のうちの任意の１チャンネルの
信号を基準とするため、この信号は、アナログフィルタ
等の位相誤差を有するため、相対的な誤差補正しか行え
なかったが、本例では、絶対的な位相補正を行えるもの
となる。

【００９３】以上により、位相補正が容易に達成でき、
しかも、このディジタルフィルタ演算をＤＳＰなどの高
速・高精度なプロセッサで行うことで、精度よく補正が
できる。

【００９４】また、位相回路は、各チャンネル毎に、主
保護ＰＣＭ用と後備保護ＤＺの２系統に対して共通し
て、１個備えればよく、構成を簡単にできる。

【００９５】また、位相回路は、ゲイン−周波数特性
は、周波数によらず一定であるため、、位相補正しても
アナログ入力部全体としてのゲイン−周波数特性に影響
を及ぼすことがないので、特に、周波数変動に対して厳
しい要求のある電力用の制御装置である静止形無効電力
制御装置ＳＶＣや無効電力補償装置ＶＱＣに好適であ
る。

【００９６】なお、位相回路は、高調波除去用のデイジ
タルフィルタとは、別に設ける必要があるが、主，後用
のデイジタルフィルタに対して共通して１個備えればよ
い。

【００９７】また、以上説明した調整は全て、アナログ
入力基板内のＤＳＰで演算できるので、運用時の処理プ
ログラムと共に調整用の処理プログラムを同一基板内に
実装し、ジャンパピンの設定や、デイップスイッチなど
で切替えて使用できる。すなわち、調整プログラムを常
時常駐させる形にして製品化することにより生産性の向
上に寄与できる。

【００９８】入力変成器（ＣＴ及びＰＴ）からアナログ
入力基板まで一貫した調整ができるため、高精度化が達
成できる。

【００９９】従来、人手で行っていた作業を自動化でき
るために調整時間を大幅に短縮できる。

【０１００】また、調整作業者に依らず自動的に行うた
めにないために調整作業の均一化が達成でき、品質が向
上できる。

【０１０１】可変抵抗器を使用しないために、小形化及
び低コスト化が達成できるとともに、使用環境の変化や
経年変化がなく安定した運用ができる。

【０１０２】

【発明の効果】本発明によれば、デイジタル保護制御装
置における誤差調整が容易になる。

【０１０３】

【図面の簡単な説明】

【図１】本発明の一実施の形態によるデイジタル保護制
御装置による調整時のブロック図である。

【図２】本発明の一実施の形態によるデイジタル保護制
御装置による運用時のブロック図である。

【図３】本発明の一実施の形態によるデイジタル保護制
御装置による調整時のオフセット誤差の補正係数の算出
及び運用時にこの補正係数を用いて補正するためのブロ
ック構成図である。

【図４】本発明の一実施の形態によるデイジタル保護制
御装置による調整時に用いるデイジタルフィルタの周波
数特性図である。

【図５】本発明の一実施の形態によるデイジタル保護制
御装置による調整時のゲイン誤差の補正係数の算出及び
運用時にこの補正係数を用いて補正するためのブロック
構成図である。

【図６】本発明の一実施の形態によるデイジタル保護制
御装置による調整時に用いるデイジタルフィルタの周波
数特性図である。

【図７】本発明の一実施の形態によるデイジタル保護制
御装置による調整時の位相誤差の補正係数の算出及び運
用時にこの補正係数を用いて補正するためのブロック構
成図である。

【図８】本発明の一実施の形態によるデイジタル保護制
御装置による調整時の位相誤差の検出原理図である。

【図９】本発明の他の実施の形態によるデイジタル保護
制御装置による調整時の位相誤差の補正係数の算出及び
運用時にこの補正係数を用いて補正するためのブロック
構成図である。

【符号の説明】

１０…入力変成器 １００…アナログ入力基板 １１０…アナログフィルタ １２０…マルチプレクサ １３０…アナログ・デイジタル変換器 １４０，１７０…デユアルポートメモリ １５０…デイジタルシグナルプロセッサ １５２ａ，１５４ａ，１５４ｄ，１５６ａ，１５６ｄ，
１５８ａ…デイジタルフィルタ手段 １５２ｂ…オフセット補正係数演算手段 １５４ｂ…波高値演算手段 １５４ｃ…ゲイン補正係数演算手段 １５４ｅ…乗算手段 １５６ｂ，１５８ｂ…位相差検出手段 １５６ｃ，１５８ｃ…フィルタ係数選択手段 １５８ｄ…一次位相回路手段 １６０，２２０，２４０…不揮発性メモリ １８０，２５０…バス ２００…マスタコントロール基板 ２１０…システムバスシンターフェイス ２３０…マイクロコンピュータ ２６０…インターフェイス ３００…システムバス ４００…パーソナルコンピュータ ５１０…高精度発振器 ５２０…精密電力アンプ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02H 3/00 H02H 3/02 H02H 3/06

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】電力系統の電気量を示すアナログ信号をフ
   ィルタリングするアナログフィルタ手段と、 このアナログフィルタ手段によってフィルタリングされ
   たアナログ信号をデイジタル信号に変換するアナログ／
   デイジタル変換手段と有し、 このアナログ／デイジタル変換手段によって変換された
   デイジタル信号に基づいて電力系統の保護制御を行うデ
   イジタル保護制御装置において、 直流分の信号を通過させる第１のデイジタルフィルタ
   と、 所定の基本周波数の交流分の信号を通過させる第２のデ
   イジタルフィルタと、 アナログ入力系によって発生するオフセット誤差，ゲイ
   ン誤差及び位相誤差の内、上記第１のデイジタルフィルタから出力する直流信号を
   オフセット誤差として求め、この求められたオフセット
   誤差に基づいて上記オフセット補正係数を演算し、 上記第２のデイジタルフィルタから出力する信号から波
   高値を求め、予め設定されている基準波高値との比をゲ
   イン誤差補正係数として演算し、 上記第２のデイジタルフィルタから出力する信号の内、
   上記アナログフィルタを介して入力した信号と、上記ア
   ナログフィルタを介することなく直接入力した信号の位
   相差を求め、この位相差から上記アナログフィルタの理
   論値を差し引いて補正するべき位相誤差を求め、この位
   相誤差に基づいて、第３のデイジタルフィルタのフィル
   タ係数を選択し、このフィルタ係数を位相誤差補正係数
   として求める 補正係数演算手段と、 この補正係数演算手段によって求められた上記各補正係
   数に基づいて、上記オフセット誤差，ゲイン誤差及び位
   相誤差を補正する補正手段とを備え、 上記補正係数演算手段による誤差調整時には、上記アナ
   ログフィルタを介して所定の基準信号を入力し、また、
   上記アナログフィルタを介することなく直接上記所定の
   基準信号を入力し、上記補正係数演算手段は、この基準
   信号に対して上記アナログ入力系によって上記各誤差が
   重畳された信号に基づいて上記各誤差に対する補正係数
   を演算し、 上記補正手段による運用時には、電力系統のアナログ信
   号を上記アナログフィルタを介して入力し、上記補正手
   段は、この入力した信号に対して上記補正係数演算手段
   によって予め求められた各補正係数を用いて誤差の補正
   を行うことを特徴とするデイジタル保護制御装置。
2. 【請求項２】請求項１記載のデイジタル保護制御装置に
   おいて、 上記位相誤差を補正する補正手段は、位相回路を備え、 上記補正係数演算手段は、上記第２のデイジタルフィル
   タから出力する信号の内、上記アナログフィルタを介し
   て入力した信号と、上記アナログフィルタを介すること
   なく直接入力した信号の位相差を求め、この位相差から
   上記アナログフィルタの理論値を差し引いて補正するべ
   き位相誤差を求め、この位相誤差に基づいて、上記位相
   回路による位相補正する係数を選択し、この係数を位相
   誤差補正係数とすることを特徴とするデイジタル保護制
   御装置。