JPH0984248A - ディジタルリレーのアナログ入力のａ−ｄ変換方式 - Google Patents
ディジタルリレーのアナログ入力のａ−ｄ変換方式Info
- Publication number
- JPH0984248A JPH0984248A JP7232139A JP23213995A JPH0984248A JP H0984248 A JPH0984248 A JP H0984248A JP 7232139 A JP7232139 A JP 7232139A JP 23213995 A JP23213995 A JP 23213995A JP H0984248 A JPH0984248 A JP H0984248A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- input
- digital
- sampling
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 サンプルホールド回路を省略し、アナログ入
力部のプリント板の信頼性の向上と小型化を可能とす
る。 【解決手段】 リレーのアナログ入力部を、各測定入力
信号を取り入れる補助ＰＴ，ＣＴと、これら補助ＰＴ，
ＣＴからの信号の基本波成分を通過させる各アナログフ
ィルタ３1〜３nと、この各フィルタからの信号を切り替
えてサンプリングするマルチプレクサ５と、このサンプ
リングされたアナログ量をディジタル値に変換するＡ／
Ｄ変換器７で構成し、各フィルタからの信号をサンプル
ホールド回路を省略してマルチプレクサでサンプリング
することによって生ずる各チャンネル間の位相差をソフ
トウェアによって補正し、サンプルホールド回路を用い
た場合を同様にリレー演算がなしうるようにする。な
お、位相差の補正と同時にアナログフィルタや補助Ｐ
Ｔ，ＣＴの比誤差をソフトウェアによって補正する。
力部のプリント板の信頼性の向上と小型化を可能とす
る。 【解決手段】 リレーのアナログ入力部を、各測定入力
信号を取り入れる補助ＰＴ，ＣＴと、これら補助ＰＴ，
ＣＴからの信号の基本波成分を通過させる各アナログフ
ィルタ３1〜３nと、この各フィルタからの信号を切り替
えてサンプリングするマルチプレクサ５と、このサンプ
リングされたアナログ量をディジタル値に変換するＡ／
Ｄ変換器７で構成し、各フィルタからの信号をサンプル
ホールド回路を省略してマルチプレクサでサンプリング
することによって生ずる各チャンネル間の位相差をソフ
トウェアによって補正し、サンプルホールド回路を用い
た場合を同様にリレー演算がなしうるようにする。な
お、位相差の補正と同時にアナログフィルタや補助Ｐ
Ｔ，ＣＴの比誤差をソフトウェアによって補正する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力系統を保護す
るディジタルリレーのアナログ入力のＡ−Ｄ変換方式に
関する。
るディジタルリレーのアナログ入力のＡ−Ｄ変換方式に
関する。
【０００２】
【従来の技術】ディジタルリレーは図１２に示すように
電源系統の電圧，電流等の測定入力を取り込む補助Ｐ
Ｔ，ＣＴ１1〜１nと、入力の基本波成分を通すアナログ
フィルタ３1〜３nと、このフィルタからの信号を同一タ
イミングでサンプリングホールドするサンプルホールド
回路４1〜４nと、そのホールドされたアナログ量を順次
切り替えて出力するマルチプレクサ５と、マルチプレク
サからのアナログ量をディジタル値に変換するＡ／Ｄ変
換器７と、このディジタル値を用いてリレー演算するＣ
ＰＵ８及びＣＰＵで制御されサンプルホールド回路，マ
ルチプレクサ，Ａ／Ｄ変換器を制御するタイミング回路
（図示省略）で構成されている。
電源系統の電圧，電流等の測定入力を取り込む補助Ｐ
Ｔ，ＣＴ１1〜１nと、入力の基本波成分を通すアナログ
フィルタ３1〜３nと、このフィルタからの信号を同一タ
イミングでサンプリングホールドするサンプルホールド
回路４1〜４nと、そのホールドされたアナログ量を順次
切り替えて出力するマルチプレクサ５と、マルチプレク
サからのアナログ量をディジタル値に変換するＡ／Ｄ変
換器７と、このディジタル値を用いてリレー演算するＣ
ＰＵ８及びＣＰＵで制御されサンプルホールド回路，マ
ルチプレクサ，Ａ／Ｄ変換器を制御するタイミング回路
（図示省略）で構成されている。
【０００３】
【発明が解決しようとする課題】アナログフィルタ，サ
ンプルホールド回路，マルチプレクサ，Ａ／Ｄ変換器及
びこれらを制御するタイミング回路が１枚のプリント板
２上に実装されているため実装密度が極めて高い。この
ため次のような問題点が生じている。
ンプルホールド回路，マルチプレクサ，Ａ／Ｄ変換器及
びこれらを制御するタイミング回路が１枚のプリント板
２上に実装されているため実装密度が極めて高い。この
ため次のような問題点が生じている。
【０００４】（１）実装密度がほぼ限界に達しているた
め、今後、これ以上の小型化、高機能化を要求された場
合に対応ができない。
め、今後、これ以上の小型化、高機能化を要求された場
合に対応ができない。
【０００５】（２）部品点数が多く回路が複雑なものと
なるためプリント板（Ｐ板）の信頼性が低下してしま
う。
なるためプリント板（Ｐ板）の信頼性が低下してしま
う。
【０００６】（３）部品点数が多いため、コストアップ
につながる。
につながる。
【０００７】更に、従来のアナログ入力部ではＡ／Ｄ変
換器出力後の数値はそのままリレー演算に使用されるた
め、各チャンネルに設置されているハードウェアである
補助ＰＴ，ＣＴやアナログフィルタのゲイン特性や位相
特性のバラツキによる演算誤差については一切補償がな
されていない。次世代ディジタルリレーでは高精度のア
ナログ入力部というものが要求されているが、現状のま
まではこの要求を満足できない。
換器出力後の数値はそのままリレー演算に使用されるた
め、各チャンネルに設置されているハードウェアである
補助ＰＴ，ＣＴやアナログフィルタのゲイン特性や位相
特性のバラツキによる演算誤差については一切補償がな
されていない。次世代ディジタルリレーでは高精度のア
ナログ入力部というものが要求されているが、現状のま
まではこの要求を満足できない。
【０００８】また、アナログ回路の簡素化による高信頼
度化を実現するためには、できるだけ部品点数を減らす
ことがよい。サンプルホールド回路は一般にサンプルホ
ールド素子といわれるアナログオペアンプを使用したＩ
Ｃで構成されている。このため、サンプルホールド回路
にはホールドコンデンサの他にオフセット調整などの回
路が必要であったりする。また、サンプリングするため
のタイミング生成回路も必要である。
度化を実現するためには、できるだけ部品点数を減らす
ことがよい。サンプルホールド回路は一般にサンプルホ
ールド素子といわれるアナログオペアンプを使用したＩ
Ｃで構成されている。このため、サンプルホールド回路
にはホールドコンデンサの他にオフセット調整などの回
路が必要であったりする。また、サンプリングするため
のタイミング生成回路も必要である。
【０００９】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、各入
力チャンネルのサンプルホールド回路が省略できアナロ
グ入力部のプリント板の信頼性の向上と小型化が図れる
ディジタルリレーのアナログ入力のＡ−Ｄ変換方式を提
供することにある。
てなされたものであり、その目的とするところは、各入
力チャンネルのサンプルホールド回路が省略できアナロ
グ入力部のプリント板の信頼性の向上と小型化が図れる
ディジタルリレーのアナログ入力のＡ−Ｄ変換方式を提
供することにある。
【００１０】
【課題を解決するための手段】本発明のディジタルリレ
ーのアナログ入力のＡ−Ｄ変換方式は、ディジタルリレ
ーのアナログ入力部を、各測定入力を取り入れる補助Ｐ
Ｔ，ＣＴと、この補助ＰＴ，ＣＴからの各信号の基本波
成分を通過させる各アナログフィルタと、この各フィル
タからの信頼を切り替えてサンプリングするマルチプレ
クサと、このサンプリングされたアナログ量をディジタ
ル値に変換するＡ／Ｄ変換器で構成し、各フィルタから
の信号をマルチプレクサでサンプリングすることによっ
て生ずる各チャンネル間の位相差をソフトウェアによっ
て補正する。
ーのアナログ入力のＡ−Ｄ変換方式は、ディジタルリレ
ーのアナログ入力部を、各測定入力を取り入れる補助Ｐ
Ｔ，ＣＴと、この補助ＰＴ，ＣＴからの各信号の基本波
成分を通過させる各アナログフィルタと、この各フィル
タからの信頼を切り替えてサンプリングするマルチプレ
クサと、このサンプリングされたアナログ量をディジタ
ル値に変換するＡ／Ｄ変換器で構成し、各フィルタから
の信号をマルチプレクサでサンプリングすることによっ
て生ずる各チャンネル間の位相差をソフトウェアによっ
て補正する。
【００１１】
【発明の実施の形態】図１はサンプルホールド回路（図
１２参照）を省略したディジタルリレーアナログ入力部
の構成を、図２はサンプルホールド回路省略により生ず
る各チャンネル間の位相差を説明するための原理図を示
す。
１２参照）を省略したディジタルリレーアナログ入力部
の構成を、図２はサンプルホールド回路省略により生ず
る各チャンネル間の位相差を説明するための原理図を示
す。
【００１２】図１において、３0〜３nは図示省略の補助
ＰＴ，ＣＴ等の補助変成器からの測定入力の基本波成分
を通過させるアナログフィルタ（ＡＦ）、５はアナログ
フィルタからのアナログ入力を順次切り替えるマルチプ
レクサ（ＭＰＸ）、７はマルチプレクサからのアナログ
量をディジタル値に変換するＡ／Ｄ変換器、８はこのデ
ータを用いてリレー演算を行うＣＰＵである。
ＰＴ，ＣＴ等の補助変成器からの測定入力の基本波成分
を通過させるアナログフィルタ（ＡＦ）、５はアナログ
フィルタからのアナログ入力を順次切り替えるマルチプ
レクサ（ＭＰＸ）、７はマルチプレクサからのアナログ
量をディジタル値に変換するＡ／Ｄ変換器、８はこのデ
ータを用いてリレー演算を行うＣＰＵである。
【００１３】図１のようにサンプルホールド回路を省略
しただけではＡ／Ｄ変換器から出力される各チャンネル
のデータ間で下記のように位相差を生ずる。このためＣ
ＰＵはＡ／Ｄ変換器からのデータをそのまま使用すると
正確なリレー演算ができないので、データを補正してリ
レー演算をする。
しただけではＡ／Ｄ変換器から出力される各チャンネル
のデータ間で下記のように位相差を生ずる。このためＣ
ＰＵはＡ／Ｄ変換器からのデータをそのまま使用すると
正確なリレー演算ができないので、データを補正してリ
レー演算をする。
【００１４】まず、前記位相差を生ずる理由を、系統周
波数５０Ｈｚの純正弦波をサンプリング周波数４８００
Ｈｚの信号でサンプリングした場合について説明する。
波数５０Ｈｚの純正弦波をサンプリング周波数４８００
Ｈｚの信号でサンプリングした場合について説明する。
【００１５】サンプリング周波数が４８００Ｈｚである
から、ある点でサンプリングを行ってから次にサンプリ
ングを行うまでの時間、即ちサンプリング間隔は１／４
８００＝０．２０８（ｍｓｅｃ）となる。図１に示すよ
うにｎ＋１個の入力を持つ（チャンネルＣＨ0から始ま
っているので個数的にはｎ＋１となる）アナログ入力回
路ではこの０．２０８（ｍｓｅｃ）の間にチャンネルＣ
Ｈ0〜ＣＨnの全てに対してＡ／Ｄ変換を行わなければな
らない。具体的には図２に示すようにサンプリング間隔
０．２０８（ｍｓｅｃ）の間にチャンネルＣＨ0〜ＣＨn
のデータをＭＰＸ５によりＣＨ0，ＣＨ1，……Ｃ
Ｈn-1，ＣＨnの順序で切り替えながら読んでいくことに
より、全チャンネルのＡ／Ｄ変換を行っている。従って
ＣＨ0とＣＨ1のデータは全く同時に取り込まれているわ
けではなく、図２に示すようにＴMPXの時間差を持って
取り込んでいることになる。ここではＴMPXのことをＭ
ＰＸ切り替え時間と定義する。
から、ある点でサンプリングを行ってから次にサンプリ
ングを行うまでの時間、即ちサンプリング間隔は１／４
８００＝０．２０８（ｍｓｅｃ）となる。図１に示すよ
うにｎ＋１個の入力を持つ（チャンネルＣＨ0から始ま
っているので個数的にはｎ＋１となる）アナログ入力回
路ではこの０．２０８（ｍｓｅｃ）の間にチャンネルＣ
Ｈ0〜ＣＨnの全てに対してＡ／Ｄ変換を行わなければな
らない。具体的には図２に示すようにサンプリング間隔
０．２０８（ｍｓｅｃ）の間にチャンネルＣＨ0〜ＣＨn
のデータをＭＰＸ５によりＣＨ0，ＣＨ1，……Ｃ
Ｈn-1，ＣＨnの順序で切り替えながら読んでいくことに
より、全チャンネルのＡ／Ｄ変換を行っている。従って
ＣＨ0とＣＨ1のデータは全く同時に取り込まれているわ
けではなく、図２に示すようにＴMPXの時間差を持って
取り込んでいることになる。ここではＴMPXのことをＭ
ＰＸ切り替え時間と定義する。
【００１６】ｍ点目のサンプリングでチャンネルＣＨ0
〜ＣＨnの各データをＡ／Ｄ変換した場合、Ａ／Ｄ変換
される直前の値（瞬時値）は各チャンネル毎に異なる。
チャンネルＣＨnのアナログフィルタ入力部の電圧波
形、または電流波形の振幅をＸCHn，角周波数をωとす
ると各チャンネルのデータがＡ／Ｄ変換される直前の値
は ＣＨ0……Ｘ'0＝ＸCH0・ε'0AF・Ｇ0AF・ｓｉｎ（ωmT＋θ0AF＋0） ＣＨ1……Ｘ'1＝ＸCH1・ε'1AF・Ｇ1AF・ｓｉｎ（ωmT＋θ1AF＋1ωTMPX） ＣＨ2……Ｘ'2＝ＸCH2・ε'2AF・Ｇ2AF・ｓｉｎ（ωmT＋θ2AF＋21ωTMPX） ： ： ： ： ＣＨn-1……Ｘ'n-1＝ＸCHn-1・ε'n-1AF・Ｇn-1AF・ｓｉｎ（ωmT＋θn-1AF＋ （ｎ−１）ωTMPX） ＣＨn……Ｘ'n＝ＸCHn・ε'nAF・ＧnAF・ｓｉｎ（ωmT＋θnAF＋ｎωTMPX） ただし ＧnAF……角周波数ωに於ける、ＣＨnに設置されているＡＦのゲイン特性値 θnAF…… 〃 位相特性値 となり、チャンネルＣＨnに設定されているアナログフ
ィルタ（ＡＦ）の比誤差εnAFは（１）式となる。
〜ＣＨnの各データをＡ／Ｄ変換した場合、Ａ／Ｄ変換
される直前の値（瞬時値）は各チャンネル毎に異なる。
チャンネルＣＨnのアナログフィルタ入力部の電圧波
形、または電流波形の振幅をＸCHn，角周波数をωとす
ると各チャンネルのデータがＡ／Ｄ変換される直前の値
は ＣＨ0……Ｘ'0＝ＸCH0・ε'0AF・Ｇ0AF・ｓｉｎ（ωmT＋θ0AF＋0） ＣＨ1……Ｘ'1＝ＸCH1・ε'1AF・Ｇ1AF・ｓｉｎ（ωmT＋θ1AF＋1ωTMPX） ＣＨ2……Ｘ'2＝ＸCH2・ε'2AF・Ｇ2AF・ｓｉｎ（ωmT＋θ2AF＋21ωTMPX） ： ： ： ： ＣＨn-1……Ｘ'n-1＝ＸCHn-1・ε'n-1AF・Ｇn-1AF・ｓｉｎ（ωmT＋θn-1AF＋ （ｎ−１）ωTMPX） ＣＨn……Ｘ'n＝ＸCHn・ε'nAF・ＧnAF・ｓｉｎ（ωmT＋θnAF＋ｎωTMPX） ただし ＧnAF……角周波数ωに於ける、ＣＨnに設置されているＡＦのゲイン特性値 θnAF…… 〃 位相特性値 となり、チャンネルＣＨnに設定されているアナログフ
ィルタ（ＡＦ）の比誤差εnAFは（１）式となる。
【００１７】
【数３】
【００１８】（１）式は（２）式を変形して得られた式
である。
である。
【００１９】
【数４】
【００２０】なお、比誤差とは、例えば周波数１（ｋＨ
ｚ）の時に減衰率が４となるようなアナログフィルタ
（ＡＦ）を仮定した場合、このＡＦに対して１（ｋＨ
ｚ），２（Ｖ）の信号を入力すると、理論上ではＡＦ出
力部に２×（１／４）＝０．５（Ｖ）の信号が現れるこ
とになる。ところがハードウェアで構成されている関係
上、ＡＦの特性に若干の誤差が生じ、理論値と一致しな
い場合がある。この時、実測値と理論値（真値）の相違
の度合を、比率で表したものをいう。
ｚ）の時に減衰率が４となるようなアナログフィルタ
（ＡＦ）を仮定した場合、このＡＦに対して１（ｋＨ
ｚ），２（Ｖ）の信号を入力すると、理論上ではＡＦ出
力部に２×（１／４）＝０．５（Ｖ）の信号が現れるこ
とになる。ところがハードウェアで構成されている関係
上、ＡＦの特性に若干の誤差が生じ、理論値と一致しな
い場合がある。この時、実測値と理論値（真値）の相違
の度合を、比率で表したものをいう。
【００２１】前記各チャンネルＣＨ0〜ＣＨnのデータ値
Ｘ'0〜Ｘ'nの式に示されるように、隣接するチャンネル
との間にはωＴMPXの位相差が生じる。１例を図３，図
４に示す。チャンネルＣＨ1〜ＣＨ5の５チャンネルに対
して図３のような同振幅，同位相の正弦波を加えた場合
でも、マルチプレクサ４によるサンプリング時間のずれ
によって出力波形は図４に示すように各チャンネル毎に
異なった位相を持つ。また、補助ＰＴ，ＣＴやアナログ
フィルタのゲイン特性，位相特性のバラツキによるゲイ
ン誤差，位相誤差を生ずる。このため位相差等を以下の
方法で補正する。
Ｘ'0〜Ｘ'nの式に示されるように、隣接するチャンネル
との間にはωＴMPXの位相差が生じる。１例を図３，図
４に示す。チャンネルＣＨ1〜ＣＨ5の５チャンネルに対
して図３のような同振幅，同位相の正弦波を加えた場合
でも、マルチプレクサ４によるサンプリング時間のずれ
によって出力波形は図４に示すように各チャンネル毎に
異なった位相を持つ。また、補助ＰＴ，ＣＴやアナログ
フィルタのゲイン特性，位相特性のバラツキによるゲイ
ン誤差，位相誤差を生ずる。このため位相差等を以下の
方法で補正する。
【００２２】（１）位相差の補正 図４のように各チャンネル毎に位相がズレてしまった波
形を再び図３のような同一の波形に戻すため、Ａ／Ｄ変
換器出力後のサンプリングデータに対し、図５に示すよ
うなフィルタ処理をソフトウェア（Ｓ／Ｗ）にて実施す
る。
形を再び図３のような同一の波形に戻すため、Ａ／Ｄ変
換器出力後のサンプリングデータに対し、図５に示すよ
うなフィルタ処理をソフトウェア（Ｓ／Ｗ）にて実施す
る。
【００２３】図５は、最も簡単なＦＩＲディジタルフィ
ルタのアルゴリズムをハード的に表したものである。Ｆ
ＩＲディジタルフィルタでは直線位相特性を容易に引き
出せるため、波形を歪ませることなく、位相のみを変化
させることが容易に実現できる。この特徴を利用してサ
ンプルホールド回路省略による位相誤差を補正する。図
５のブロック図をソフトウェアで処理するため（３）式
を用いる。
ルタのアルゴリズムをハード的に表したものである。Ｆ
ＩＲディジタルフィルタでは直線位相特性を容易に引き
出せるため、波形を歪ませることなく、位相のみを変化
させることが容易に実現できる。この特徴を利用してサ
ンプルホールド回路省略による位相誤差を補正する。図
５のブロック図をソフトウェアで処理するため（３）式
を用いる。
【００２４】 ａn-1＝Ｋm0・Ｘmn・Ｚ-1＋Ｋm1・Ｚmn ＝Ｋm0・Ｘmn-1＋Ｋm1・Ｘmn ……（３） 直線位相特性の一例を図６に示す。このような特性を持
ったＦＩＲディジタルフィルタを使用すれば波形の振幅
や高調波の含有率、重畳位相に影響を与えずに波形を遅
れ方向に平行移動させることが可能となる。厳密には、
高い周波数領域において、若干のゲイン低下が見られる
が、リレー演算に使用する周波数領域（通常は５０／６
０Ｈｚである。希に高調波演算の関係で１ｋＨｚ程度の
周波数領域まで使用することがある）ではゲインは
“１”と見て構わない。
ったＦＩＲディジタルフィルタを使用すれば波形の振幅
や高調波の含有率、重畳位相に影響を与えずに波形を遅
れ方向に平行移動させることが可能となる。厳密には、
高い周波数領域において、若干のゲイン低下が見られる
が、リレー演算に使用する周波数領域（通常は５０／６
０Ｈｚである。希に高調波演算の関係で１ｋＨｚ程度の
周波数領域まで使用することがある）ではゲインは
“１”と見て構わない。
【００２５】図６（ｂ）中のθ１の値は図５中の補正係
数Ｋ0，Ｋ1を変えることにより任意に設定できる。従っ
て図１に示すチャンネルＣＨ0〜ＣＨnに対しＭＰＸ５の
切り替え時間による位相のズレを補償するような補正係
数Ｋ0，Ｋ1を設定すれば、図４のように位相がズレてし
まった波形でも再び図３のように位相が一致した波形に
戻すことが可能となる。
数Ｋ0，Ｋ1を変えることにより任意に設定できる。従っ
て図１に示すチャンネルＣＨ0〜ＣＨnに対しＭＰＸ５の
切り替え時間による位相のズレを補償するような補正係
数Ｋ0，Ｋ1を設定すれば、図４のように位相がズレてし
まった波形でも再び図３のように位相が一致した波形に
戻すことが可能となる。
【００２６】（２）補助ＰＴ，ＣＴやアナログフィルタ
のゲイン特性，位相特性のバラツキによるゲイン誤差，
位相誤差の補正 （ａ）位相特性のバラツキの補正について 前述のように、アナログ入力部には各チャンネル毎に補
助ＰＴ，ＣＴやＡＦが設置されており、これらの位相特
性にはどうしてもバラツキが生じてしまう。前記（１）
の位相補正を行う際に、このバラツキも加味して補正係
数Ｋ0，Ｋ1を各チャンネル毎に設定する。これにより図
１のようにサンプリングホールド回路省略によって生じ
る位相のズレだけでなく、従来は実施していなかった補
助ＰＴ，ＣＴやＡＦの位相特性のバラツキも補正するこ
とになり、アナログ入力部の高精度化が図れる。
のゲイン特性，位相特性のバラツキによるゲイン誤差，
位相誤差の補正 （ａ）位相特性のバラツキの補正について 前述のように、アナログ入力部には各チャンネル毎に補
助ＰＴ，ＣＴやＡＦが設置されており、これらの位相特
性にはどうしてもバラツキが生じてしまう。前記（１）
の位相補正を行う際に、このバラツキも加味して補正係
数Ｋ0，Ｋ1を各チャンネル毎に設定する。これにより図
１のようにサンプリングホールド回路省略によって生じ
る位相のズレだけでなく、従来は実施していなかった補
助ＰＴ，ＣＴやＡＦの位相特性のバラツキも補正するこ
とになり、アナログ入力部の高精度化が図れる。
【００２７】（ｂ）ゲイン特性のバラツキの補正につい
て 補正係数Ｋ0，Ｋ1の組み合わせによっては、位相だけで
なくゲインの調整，即ち補助ＰＴ，ＣＴやＡＦのゲイン
特性のバラツキを補正することも可能となる。但し、前
周波数領域について補正が可能となるのではなく、ある
特定の周波数についてのゲインを補助ＰＴ，ＣＴやＡＦ
のゲイン誤差に一致させることで、その周波数について
のゲイン補正を可能としている。全周波数領域に対する
補正が実施できない理由を図７に示す。任意の周波数ω
0に対するＡＦのゲイン誤差が△Ｇ0である場合、これを
１となるように補正するにはＦＩＲディジタルフィルタ
ゲインをω0で１／△Ｇ0となるように設定すれば良い
が、他の周波数についても、トータルゲインを１となる
ように設定するのは、図７（ｂ）から分かるように極め
て難しい。しかし、保護リレーのように商用電源周波数
（５０／６０Ｈｚ）成分の電流・電圧のみを用いてリレ
ー演算を行うような場合には商用周波数以外の周波数成
分については全く演算に関係ないので、上記の補正方法
が適用できる。 （Ｃ）補正係数Ｋ0，Ｋ1の値について 図５に示したＦＩＲディジタルフィルタを用いてサンプ
ルホールド回路省略による位相誤差、並びに各チャンネ
ルに設置された補助ＰＴ，ＣＴやＡＦのゲイン誤差，位
相誤差を補正する場合、定数Ｋ0，Ｋ1は下記のようにし
て求める。
て 補正係数Ｋ0，Ｋ1の組み合わせによっては、位相だけで
なくゲインの調整，即ち補助ＰＴ，ＣＴやＡＦのゲイン
特性のバラツキを補正することも可能となる。但し、前
周波数領域について補正が可能となるのではなく、ある
特定の周波数についてのゲインを補助ＰＴ，ＣＴやＡＦ
のゲイン誤差に一致させることで、その周波数について
のゲイン補正を可能としている。全周波数領域に対する
補正が実施できない理由を図７に示す。任意の周波数ω
0に対するＡＦのゲイン誤差が△Ｇ0である場合、これを
１となるように補正するにはＦＩＲディジタルフィルタ
ゲインをω0で１／△Ｇ0となるように設定すれば良い
が、他の周波数についても、トータルゲインを１となる
ように設定するのは、図７（ｂ）から分かるように極め
て難しい。しかし、保護リレーのように商用電源周波数
（５０／６０Ｈｚ）成分の電流・電圧のみを用いてリレ
ー演算を行うような場合には商用周波数以外の周波数成
分については全く演算に関係ないので、上記の補正方法
が適用できる。 （Ｃ）補正係数Ｋ0，Ｋ1の値について 図５に示したＦＩＲディジタルフィルタを用いてサンプ
ルホールド回路省略による位相誤差、並びに各チャンネ
ルに設置された補助ＰＴ，ＣＴやＡＦのゲイン誤差，位
相誤差を補正する場合、定数Ｋ0，Ｋ1は下記のようにし
て求める。
【００２８】図５のＦＩＲディジタルフィルタの伝達関
数は Ｚ-1＝ｅｘｐ（−ｊωＴ）＝ｃｏｓ（ωＴ）−ｊｓｉｎ（ωＴ） なる関係式（定義式）を（３）式に代入して 伝達関数＝（Ｋ0，cos(ωＴ)＋Ｋ1)−ｊＫ0・sin(ωＴ） ……（４） と求められる。（４）式から角周波数ωに於けるゲイ
ン、並びに位相を求めると（５）式となる。
数は Ｚ-1＝ｅｘｐ（−ｊωＴ）＝ｃｏｓ（ωＴ）−ｊｓｉｎ（ωＴ） なる関係式（定義式）を（３）式に代入して 伝達関数＝（Ｋ0，cos(ωＴ)＋Ｋ1)−ｊＫ0・sin(ωＴ） ……（４） と求められる。（４）式から角周波数ωに於けるゲイ
ン、並びに位相を求めると（５）式となる。
【００２９】
【数５】
【００３０】図８に示すように、角周波数ω，振幅Ｘな
る入力波形を図５に示すＦＩＲディジタルフィルタを用
いてθだけ遅れ方向に移動し、且つ振幅ＡＦなる出力波
形に変換する場合、補正係数Ｋ0，Ｋ1は（４）及び
（５）式から（６）式のように求められる。
る入力波形を図５に示すＦＩＲディジタルフィルタを用
いてθだけ遅れ方向に移動し、且つ振幅ＡＦなる出力波
形に変換する場合、補正係数Ｋ0，Ｋ1は（４）及び
（５）式から（６）式のように求められる。
【００３１】
【数６】
【００３２】（３）補助ＰＴ，ＣＴのゲイン特性，位相
特性とアナログ入力部プリント板のゲイン特性，位相特
性を別個に補正する方法 図９に示すように、１つのＦＩＲディジタルフィルタを
補助ＰＴ，ＣＴ補正用とアナログ入力部プリント板補正
用の２つに分けて補正を行う。
特性とアナログ入力部プリント板のゲイン特性，位相特
性を別個に補正する方法 図９に示すように、１つのＦＩＲディジタルフィルタを
補助ＰＴ，ＣＴ補正用とアナログ入力部プリント板補正
用の２つに分けて補正を行う。
【００３３】この場合（７）式を用いて補正を行う。
【００３４】
【数７】
【００３５】（３）の方法は、（２）の方法に比べて以
下のようなメリットを持つ。
下のようなメリットを持つ。
【００３６】アナログ入力（ＡＩ）ボードの補正係数と
補助ＰＴ，ＣＴの補正係数を別個に持たせることによっ
てどちらかの部品が寿命等によって故障した場合の現地
での交換作業が容易になる。図９（ａｎ）の場合には、
補助ＰＴ，ＣＴとＡＩボードの２つの補正係数を１つに
まとめているので、例えば補助ＰＴ１個が故障した場合
でも、補正係数を算出する場合には故障していないＡＩ
ボードの補助係数まで加味して補助係数の算出を実施し
なければならず、面倒である。これに対し、図９（ｂ）
の場合は、交換を強いられた場合でも故障部分に該当す
る補正係数のみを変更するだけで良い。更に交換を想定
して、工場側で保管している予備の補助ＰＴ，ＣＴやＡ
Ｉボードに対する補正係数をあらかじめ求めておけば、
お客様から交換の要請があった場合でも迅速に対応がで
きる。
補助ＰＴ，ＣＴの補正係数を別個に持たせることによっ
てどちらかの部品が寿命等によって故障した場合の現地
での交換作業が容易になる。図９（ａｎ）の場合には、
補助ＰＴ，ＣＴとＡＩボードの２つの補正係数を１つに
まとめているので、例えば補助ＰＴ１個が故障した場合
でも、補正係数を算出する場合には故障していないＡＩ
ボードの補助係数まで加味して補助係数の算出を実施し
なければならず、面倒である。これに対し、図９（ｂ）
の場合は、交換を強いられた場合でも故障部分に該当す
る補正係数のみを変更するだけで良い。更に交換を想定
して、工場側で保管している予備の補助ＰＴ，ＣＴやＡ
Ｉボードに対する補正係数をあらかじめ求めておけば、
お客様から交換の要請があった場合でも迅速に対応がで
きる。
【００３７】デメリットとしては、補正式が難しくなる
ため処理速度が若干低下する、ということが考えられる
が、最大でも２サンプリング前までのデータを使用して
演算を行っているのでほとんど影響はない。
ため処理速度が若干低下する、ということが考えられる
が、最大でも２サンプリング前までのデータを使用して
演算を行っているのでほとんど影響はない。
【００３８】（４）補正係数Ｋ0，Ｋ1を（６）式を用い
ずに求める方法 （６）式から補正係数を求める場合には、下記の５つの
実測データが必要となる。
ずに求める方法 （６）式から補正係数を求める場合には、下記の５つの
実測データが必要となる。
【００３９】（イ）入力波形の周波数ω（ω＝２πｆ） （ロ）サンプリング周期Ｔ （ハ）基準入力波形の振幅Ａ （ニ）ＣＨmの入力波形の振幅Ｘ （ホ）入力波形と出力波形との位相差θ （θの値は入力波形に対して出力波形が進んでいるとき
は＋遅れているときは−で表す。） θについては位相差計を用いて測定するが、位相差計で
は小数点以下第２位程度まで測定できるものが一般的で
あり、これに伴って補正係数の精度は大幅に低下する。
逆にθを高精度で測定しようとすると測定器は極めて高
価なものとなるため、（６）式から補正係数を求める手
段は、あまり推奨できない。
は＋遅れているときは−で表す。） θについては位相差計を用いて測定するが、位相差計で
は小数点以下第２位程度まで測定できるものが一般的で
あり、これに伴って補正係数の精度は大幅に低下する。
逆にθを高精度で測定しようとすると測定器は極めて高
価なものとなるため、（６）式から補正係数を求める手
段は、あまり推奨できない。
【００４０】補正係数を容易に、しかも正確に求める方
法について説明する。
法について説明する。
【００４１】（３）式において、Ｘnのｎは任意の整数
であるからｎについて成立することはｎ＋ｋについても
成立する。故に、（８）式の連立方程式が得られる。
であるからｎについて成立することはｎ＋ｋについても
成立する。故に、（８）式の連立方程式が得られる。
【００４２】
【数８】
【００４３】（８）式より、Ｋ0，Ｋ1は（９）式を用い
て解くことができる。
て解くことができる。
【００４４】
【数９】
【００４５】（６）式からＫ0，Ｋ1を求める場合には、
θ等のような高精度な測定が比較的困難である実測デデ
ータを必要とするのに対し、（９）式からＫ0，Ｋ1を求
める場合にはｎ番目，ｎ＋１番目，ｎ＋ｋ番目，ｎ＋ｋ
＋１番目の基準入力波形、及びＣＨm入力波形のサンプ
リングデータが分かれば良い。この手法は比較的安価な
測定器でも高精度な測定が望めるのできわめて有効な方
法である。
θ等のような高精度な測定が比較的困難である実測デデ
ータを必要とするのに対し、（９）式からＫ0，Ｋ1を求
める場合にはｎ番目，ｎ＋１番目，ｎ＋ｋ番目，ｎ＋ｋ
＋１番目の基準入力波形、及びＣＨm入力波形のサンプ
リングデータが分かれば良い。この手法は比較的安価な
測定器でも高精度な測定が望めるのできわめて有効な方
法である。
【００４６】（５）入力を補間して位相差のないデータ
を求める方法 サンプルホールド回路を省略した場合、Ａ／Ｄ変換器は
入力がホールドしていないため、Ａ／Ｄ変換器自身でＡ
／Ｄ変換タイミング（Ａ／Ｄ変換指令例えば、ＡＤＧ
Ｏ）によって、内部でサンプルホールドするＡ／Ｄ変換
器を使用し、入力の変化に変換時間が影響しないように
する。この場合次のようなソフト演算により入力値を補
間して同時刻点の瞬時値データを求める。補間方法は、
例えば、一時近似、二次近似などの方法を使用する。
を求める方法 サンプルホールド回路を省略した場合、Ａ／Ｄ変換器は
入力がホールドしていないため、Ａ／Ｄ変換器自身でＡ
／Ｄ変換タイミング（Ａ／Ｄ変換指令例えば、ＡＤＧ
Ｏ）によって、内部でサンプルホールドするＡ／Ｄ変換
器を使用し、入力の変化に変換時間が影響しないように
する。この場合次のようなソフト演算により入力値を補
間して同時刻点の瞬時値データを求める。補間方法は、
例えば、一時近似、二次近似などの方法を使用する。
【００４７】（ａ）一時近似法（ｙ＝ａｔ＋ｂ） Ａ／Ｄ変換タイミングはサンプリング周期を５０Ｈｚ・
６０Ｈｚの整数倍に設定されている。従来のサンプリン
グ周波数は基本波の１２倍の６００Ｈｚ、７２０Ｈｚで
ある。今後高速サンプリングとして基本波の９６倍の
４．８ｋＨｚ、５．７６ｋＨｚが必要となる。これらの
周波数をｆ12，ｆ96とする。また、各サンプリング周波
数内に複数入力（Ｎｃｈ）に対してＡ／Ｄ変換処理が必
要なので、この周期１／ｆ12、（１／ｆ96）以内にＮチ
ャンネルを処理する。
６０Ｈｚの整数倍に設定されている。従来のサンプリン
グ周波数は基本波の１２倍の６００Ｈｚ、７２０Ｈｚで
ある。今後高速サンプリングとして基本波の９６倍の
４．８ｋＨｚ、５．７６ｋＨｚが必要となる。これらの
周波数をｆ12，ｆ96とする。また、各サンプリング周波
数内に複数入力（Ｎｃｈ）に対してＡ／Ｄ変換処理が必
要なので、この周期１／ｆ12、（１／ｆ96）以内にＮチ
ャンネルを処理する。
【００４８】各チャンネルはそれぞれサンプルホールド
回路が省略されているでＡ／Ｄ変換タイミングによって
決定される１チャンネル当たりのＡ／Ｄ変換時間（△
ｔ）の時間差で瞬時値を求める。各チャンネルが同時サ
ンプリングのため、合わせようとするチャンネルを現時
刻点のｍチャンネル前とする。各チャンネルの入力２点
の瞬時値を図１０に示すように（ｘ１，ｙ１）、（ｘ
２，ｙ２）とし、この入力チャンネルからｍチャンネル
前の時間点２値の瞬時値のデータを使用して（ｎ−ｍ）
△ｔ時間点のｙ０を求め、同時刻点の瞬時値データを求
める。
回路が省略されているでＡ／Ｄ変換タイミングによって
決定される１チャンネル当たりのＡ／Ｄ変換時間（△
ｔ）の時間差で瞬時値を求める。各チャンネルが同時サ
ンプリングのため、合わせようとするチャンネルを現時
刻点のｍチャンネル前とする。各チャンネルの入力２点
の瞬時値を図１０に示すように（ｘ１，ｙ１）、（ｘ
２，ｙ２）とし、この入力チャンネルからｍチャンネル
前の時間点２値の瞬時値のデータを使用して（ｎ−ｍ）
△ｔ時間点のｙ０を求め、同時刻点の瞬時値データを求
める。
【００４９】 （ｂ）二次近似法（ｙｏ＝ａｔ2＋ｂｔ＋ｃ） 二次近似で入力値を補間する場合は、図１１に示すよう
に、（ｘ１，ｙ１），（ｘ２，ｙ２），（ｘ３，ｙ３）
の３点のデータを使用して一時近似法と同様にして補間
を行い（Ｎ−ｍ）△ｔ時点のｙ０を求め、同時刻点の瞬
時データを求める。
に、（ｘ１，ｙ１），（ｘ２，ｙ２），（ｘ３，ｙ３）
の３点のデータを使用して一時近似法と同様にして補間
を行い（Ｎ−ｍ）△ｔ時点のｙ０を求め、同時刻点の瞬
時データを求める。
【００５０】サンプルホールド回路を省略することによ
る小型化の程度は、プリント板の型式等によって若干の
相違があるが、約７０％までの小型化が実現できた。
る小型化の程度は、プリント板の型式等によって若干の
相違があるが、約７０％までの小型化が実現できた。
【００５１】
【発明の効果】 （１）アナログ回路の各チャンネル毎のサンプルホール
ド回路が省略でき入力部プリント板上の部品点数が削減
されるため、プリント板の小型が図れると共に信頼性向
上が図れる。
ド回路が省略でき入力部プリント板上の部品点数が削減
されるため、プリント板の小型が図れると共に信頼性向
上が図れる。
【００５２】（２）サンプルホールド回路のためのサン
プリングタイミング回路が不要になる。
プリングタイミング回路が不要になる。
【００５３】（３）サンプルホールド回路のオフセット
調整などのアナログ調整要素が不要となる。
調整などのアナログ調整要素が不要となる。
【００５４】（４）従来のサンプルホールド回路を搭載
していたプリント板では困難であったアナログフィルタ
や補助ＰＴ，ＣＴの比誤差、特性のバラツキまで補正で
きるので、従来より更に高精度なリレー演算が可能とな
る。
していたプリント板では困難であったアナログフィルタ
や補助ＰＴ，ＣＴの比誤差、特性のバラツキまで補正で
きるので、従来より更に高精度なリレー演算が可能とな
る。
【００５５】（５）補助ＰＴ，ＣＴについての補助係数
とアナログ入力プリント板についての補正係数を別個に
持たせることにより補助ＰＴ，ＣＴ又はアナログフィル
タが故障した場合の交換作業が容易になる。
とアナログ入力プリント板についての補正係数を別個に
持たせることにより補助ＰＴ，ＣＴ又はアナログフィル
タが故障した場合の交換作業が容易になる。
【図１】サンプルホールド回路省略のアナログ入力部の
構成説明図。
構成説明図。
【図２】サンプルホールド回路省略による位相誤差の説
明図。
明図。
【図３】アナログ入力部の波形図。
【図４】マルチプレクサ出力部の各チャンネルの波形
図。
図。
【図５】位相誤差補正のブロック図。
【図６】ＦＩＲディジタルフィルタの直線位相特性を示
す線図。
す線図。
【図７】アナログフィルタとＦＩＲディジタルフィルタ
のゲイン特性を示す線図。
のゲイン特性を示す線図。
【図８】補正前，後の入力波形図。
【図９】（２）と（３）の方法の関係を示すブロック
図。
図。
【図１０】一時近似による補間法の説明図。
【図１１】二次近似による補間法の説明図。
【図１２】従来アナログ入力部の構成説明図。
１1〜１n…補助ＰＴ，ＣＴ ２…アナログ入力部プリント板 ３1〜３n…アナログフィルタ（ＡＦ） ４1〜４n…サンプルホールド回路（Ｓ／Ｈ） ５…マルチプレクサ（ＭＰＸ） ７…Ａ／Ｄ変換器 ８…ＣＰＵ
Claims (7)
- 【請求項１】 複数の測定入力部を有し、各測定入力を
サンプリングしてそのアナログ値をＡ／Ｄ変換してリレ
ー演算するディジタルリレーにおいて、 アナログ入力部を、各測定入力信号を取り入れる各補助
変成器と、これら補助変成器からの各信号の基本波成分
を通過させる各アナログフィルタと、この各フィルタか
らの信号を切り替えてサンプリングするマルチプレクサ
と、このサンプリングされたアナログ量をディジタルリ
レー値に変換するＡ／Ｄ変換器で構成し、 各フィルタからの信号をマルチプレクサでサンプリング
することによって生ずる各チャンネル間の位相差を補正
することを特徴としたディジタルリレーのアナログ入力
のＡ−Ｄ変換方式。 - 【請求項２】 請求項１において、位相誤差の補正を次
式によって補正することを特徴としたディジタルリレー
のアナログ入力のＡ−Ｄ変換方式。 ａn−１＝Ｋm0・Ｘmn-1＋Ｋm1・Ｘmn ただし、ａn-1は補正後のｎ−１回目のサンプリングデ
ータ Ｋm0はチャンネルｍについての補正係数Ｋ0 Ｋm1はチャンネルｍについての補正係数Ｋ1 Ｘmn-1はチャンネルにｍにおけるｎ−１回目のサンプリ
ングデータ Ｘmnはチャンネルｍにおけるｎ回目のサンプリングデー
タ。 - 【請求項３】 請求項２において、位相誤差の補正係数
Ｋ0，Ｋ1を次式で求めることを特徴としたディジタルリ
レーのアナログ入力のＡ−Ｄ変換方式。 【数１】 ただし、Ｘは入力波形の振幅 Ａは出力波形の振幅 ωは角周波数 Ｔは時間 θは位相角 - 【請求項４】 請求項２において、位相誤差の補正係数
Ｋ0，Ｋ1をサンプリングデータより次式で求める事を特
徴としたディジタルリレーのアナログ入力のＡ−Ｄ変換
方式。 【数２】 ただし、ａn及びａn+kは基準入力波形のｎ回目及びｎ＋
ｋ回目のサンプリングデータ Ｘn，Ｘm+1，Ｘn+k及びＸn+k+1はｎ回目，ｎ＋１回目及
びｎ＋ｋ＋１回目のサンプリングデータ。 - 【請求項５】 請求項１又は２又は３又は４において、
誤差補正は、補助変成器側と、この補助変成器を除くア
ナログ入力部とで別個に補正したことを特徴とするディ
ジタルリレーのアナログ入力のＡ−Ｄ変換方式。 - 【請求項６】 各測定入力をサンプリングし、そのアナ
ログ値をＡ／Ｄ変換してリレー演算するディジタルにお
いて、 アナログ入力部を、各測定入力信号を取り入れる各補助
変成器と、これら補助変成器からの各信号の基本波成分
を通過させる各アナログフィルタと、この各フィルタか
らの信号を切り替えてサンプリングするマルチプレクサ
と、このサンプリングされたアナログ値をディジタル値
に変換し内部でサンプルホールドするＡ／Ｄ変換器で構
成し、 各フィルタからの信号をマルチプレクサでサンプリング
しＡ／Ｄ変換することによって生ずる各チャンネル間の
同時性のないデータをソフトウェアによって補間し同時
性のあるデータとすることを特徴としたディジタルリレ
ーのアナログ入力のＡ−Ｄ変換方式。 - 【請求項７】 請求項６において、同時性の補間は、当
該測定入力から任意測定入力の複数入力データを用いた
１次もしくは２次近似で行うことを特徴とするディジタ
ルリレーのアナログ入力のＡ−Ｄ変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232139A JPH0984248A (ja) | 1995-09-11 | 1995-09-11 | ディジタルリレーのアナログ入力のａ−ｄ変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7232139A JPH0984248A (ja) | 1995-09-11 | 1995-09-11 | ディジタルリレーのアナログ入力のａ−ｄ変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0984248A true JPH0984248A (ja) | 1997-03-28 |
Family
ID=16934611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7232139A Pending JPH0984248A (ja) | 1995-09-11 | 1995-09-11 | ディジタルリレーのアナログ入力のａ−ｄ変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0984248A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7817362B2 (en) | 2002-03-19 | 2010-10-19 | Hitachi, Ltd. | Inspection apparatus and inspection method of magnetic disk or magnetic head |
| JP2015041903A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社デンソー | Ａｄ変換装置 |
-
1995
- 1995-09-11 JP JP7232139A patent/JPH0984248A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7817362B2 (en) | 2002-03-19 | 2010-10-19 | Hitachi, Ltd. | Inspection apparatus and inspection method of magnetic disk or magnetic head |
| JP2015041903A (ja) * | 2013-08-22 | 2015-03-02 | 株式会社デンソー | Ａｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345241A (en) | Analog-to-digital conversion method and apparatus | |
| CA1252570A (en) | Method and apparatus for calibrating an analog-to- digital conversion apparatus | |
| US5486920A (en) | Laser gyro dither strippr gain correction method and apparatus | |
| US6639413B2 (en) | System and method for calibration of data in an electric power monitoring system | |
| JPH02504459A (ja) | 較正付きサブレンジアナログデジタル変換器 | |
| EP0545923A1 (en) | DIGITAL-ANALOG CONVERTER WITH A LARGE DYNAMIC RANGE, HIGH ACCURACY AND HIGH SPEED. | |
| US4972186A (en) | Resolver excitation circuit | |
| US5293295A (en) | Digital protective relay apparatus | |
| WO2006131962A1 (ja) | アナログ／デジタル変換装置およびデジタル／アナログ変換装置 | |
| US4947130A (en) | Impedance measuring apparatus | |
| JPS6019170B2 (ja) | アナログ−デイジタル変換装置 | |
| JPH0984248A (ja) | ディジタルリレーのアナログ入力のａ−ｄ変換方式 | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JPH0455273B2 (ja) | ||
| US4025849A (en) | Method of measuring analog input voltages through isolation transformers and apparatus for the same | |
| JPH075213A (ja) | デジタル・スペクトラムアナライザの測定値補正装置 | |
| JP2966252B2 (ja) | ディジタル保護継電器 | |
| JP3270314B2 (ja) | デイジタル保護制御装置 | |
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JP2645374B2 (ja) | 位相差又は相対周波数偏差測定装置 | |
| JPS6314369B2 (ja) | ||
| CN110647208B (zh) | 信号生成装置 | |
| JPS62148882A (ja) | 時間計測装置 | |
| JPH04359107A (ja) | 計測装置 | |
| JPH06201403A (ja) | エンコーダにおけるアナログゲイン補正方法 |