JPH04359107A - 計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、被測定物の移動量や位
置を計測し、あるいは制御用信号を出力する計測装置に
関し、特に高分解能化を図った計測装置に関するもので
ある。

【０００２】

【従来の技術】従来この種の装置としては、抵抗アレイ
による内挿によって高分解能化を図ったものが公知であ
る。すなわち、位置検出器としてのエンコーダから得ら
れる如き、互いに位相のずれたアナログ信号（第一次信
号）が抵抗アレイに入力され、それぞれの中間位相のア
ナログ信号（第二次信号）を取り出すというものであっ
た。

【０００３】しかしながら内挿による分割数が増大する
に従って抵抗アレイが複雑化し、装置全体が大型化する
という欠点があり、装置の小型化・高分解能化を図る為
、本出願人は前に、特開平２−１２８１１６号公報に開
示された技術を提案した、すなわち、同技術は抵抗アレ
イを用いることなく分割・内挿をするもので、それによ
り装置を小型化することが可能となった。

【０００４】

【発明が解決しようとする課題】しかしながら、スケー
ル刻線ピッチに対する分割（内挿）誤差は、分解能が向
上した分だけ無視できないものとなり、例えば回路自体
の分割誤差が最小分解能の数倍にもなり、場合によって
最小分解能の数十倍にも及ぶことが有り得る。

【０００５】分割誤差はエンコーダ出力信号Ａ相、Ｂ相
の位相差、振幅、オフセットがそれぞれ全て理想状態の
ときは発生し得ないのであるが、実際の量産ラインでの
信号調整段階では、必ずしも理想状態まで調整できるも
のではなく、分割誤差の発生を完全になくすことは事実
上不可能である。つまり、各エンコーダの個体差や構成
部品のバラツキ等にもより、位相差が９０度からずれ、
振幅差が生じ、オフセットをもつに至る。その結果最終
出力信号は分割誤差を含んだものになるのである。

【０００６】そこでシステムとしての精度を向上させる
ため、予めレーザー測長した真値との偏差を記憶させ、
分割信号を累積カウントした値へ偏差を加算処理してデ
ータの補正を行う方法が知られている。この方式では複
雑な計算を要するので、例えば、マイクロコンピュータ
の介在を前提とし、しかも、即座に計算結果を反映させ
ることが困難なのでリアルタイム処理を行うことは不可
能である。したがって、位置制御系において、コントロ
ーラーへリアルタイム信号（フィードバック信号）を伝
送するような用途には不適当であった。

【０００７】本発明はこの様な従来の問題点に鑑みてな
されたものであり、リアルタイムでの高速な分割誤差補
正を行なうことにより精度の高い計測を行なうことがで
きるようにした計測装置を提供することを目的としてい
る。

【０００８】

【課題を解決する為の手段】かかる目的を達成するため
の本発明の要旨とするところは、被測定物の移動量や位
置を計測し、あるいは制御用信号を出力する計測装置に
おいて、被測定物の移動にともなって互いに所定の位相
差を有する複数の検出信号を発生する検出装置と、前記
検出信号よりも周波数の高い基準信号を発生する基準信
号発生器と、前記基準信号に同期して前記複数の検出信
号を所定の順でサンプリングし、各サンプリングの時点
の検出信号を併せて合成信号を発生する合成手段と、前
記合成手段の合成信号と前記基準信号発生器による基準
信号との位相差を検知する位相検出回路と、位相と位置
との誤差条件を記憶し、前記位相検出回路の出力をアド
レス入力として該アドレス入力を誤差条件に対応させて
補正出力を発生するＲＯＭと、ｎ進のアップダウンカウ
ンタと、該アップダウンカウンタのカウンタ出力と前記
ＲＯＭの補正出力とを比較するデジタルマグニチュード
コンパレータと、該デジタルマグニチュードコンパレー
タの出力に応じて前記アップダウンカウンタにパルス信
号を加えるゲート回路とを備えたことを特徴とする計測
装置に存する。

【０００９】

【作用】図１に示すブロック図でわかるように、本発明
にかかる検出装置は、非測定物の移動にともなって互い
に所定の位相差を有する複数の検出信号Ａ相，Ｂ相が発
生し、この検出信号Ａ，Ｂから、被測定物の移動量や位
置を計測し、あるいは制御用信号を出力する。

【００１０】図１において合成手段（４）からパンドパ
スフィルタ（５）を通過させた信号ｍは次式であらわす
ことができる。 ｍ　　＝　　Ａ＊ｓｉｎ（ωｔ＋φ）…　　式１但し　
　Ａは定数 ω＝２π・ｆ　　　　　　　　　　　　　　　　ｆ；中
心発振周波数φ＝ｘ・（２π）／Ｐ　　　　　　　　ｘ
；変位　　　　　　　　［Ｌ］Ｐ；刻線ピッチ　　［Ｌ
］ すなわちｍは位相項に位置情報を含んだ信号であり、そ
の位相差を求めれば位置情報を検出することが可能であ
る。ところが式１は、エンコーダ（検出装置）の検出信
号Ａ相、Ｂ相の位相差が９０度、オフセットがゼロ、振
幅差がゼロのときにはじめて成立する。従って、Ａ、Ｂ
相の振幅差、及びオフセットがある場合は式１の右辺に
おいて高次成分、及びＤＣ成分が現れ、後段のフィルタ
の性能を越えると、これが内挿誤差をもたらす。

【００１１】図３（ａ），（ｂ）に理想状態、及びエン
コーダ信号が理想状態からずれた場合の“位相−位置変
位量”の特性曲線を示す。実際の量産ラインではエンコ
ーダの信号調整段階で理想状態に追い込めない場合も多
く、システム全体での精度も分割（内挿）誤差に大きく
左右されるのである。ところで図３（ｂ）の誤差曲線の
形状は、エンコーダ信号条件によって一義的に定まり、
容易に計算機シュミレーションが可能である。

【００１２】従って個々のエンコーダの各信号条件の対
応した補正情報を、図１のＲＯＭ（１８）に予めもって
いれば、あとは測定時に補正情報の選択をするのみで内
挿精度を格段に向上させることが、可能となるのである
。以下、処理の流れを説明する。

【００１３】基準信号発生器（７）では、検出装置の検
出信号よりも周波数の高い基準信号を発生し、合成手段
（４）は、この基準信号に同期して前記複数の検出信号
を所定の順でサンプリングし、各サンプリングの時点の
検出信号を併せて合成信号を発生して位相検出回路（８
）に出力する。位相検出回路（８）は、合成手段（４）
による合成信号と基準信号発生器（７）による基準信号
との位相差を検知してＲＯＭ（１８）に出力する。

【００１４】ＲＯＭ（１８）は位相と位置との誤差条件
を記憶しており、位相検出回路（８）の出力をアドレス
入力として該アドレス入力を誤差条件に対応させて精度
の高い補正出力を発生し、この補正出力とｎ進のアップ
ダウンカウンタ（１１）のカウンタ出力とはデジタルマ
グニチュードコンパレータ（１２）に入力し、デジタル
マグニチュードコンパレータ（１２）ではカウンタ出力
とＲＯＭ（１８）の補正出力とを比較し、その結果をゲ
ート回路（１３）に出力する。

【００１５】ゲート回路（１３）の出力はアップダウン
カウンタ（１１）のアップ端子およびダウン端子に入力
し、デジタルマグニチュードコンパレータ（１２）にフ
ィードバックしており、このフィードバックループによ
りＲＯＭ（１８）で補正された位相検出回路（８）の出
力とアップダウンカウンタ（１１）の出力とが常に等し
くなり、ゲート回路（１３）には位相差の増減の分だけ
のパルス、すなわち位置の変化に対応したパルスが発生
する。このパルスを外部に出力すれば、位置制御用信号
として利用することができ、また、このパルスをカウン
トして表示すれば位置情報となる。

【００１６】ＲＯＭ（１８）は位相検出回路（８）の出
力をアドレス入力としていて、位相情報が瞬時に補正さ
れる。この構成を採用することにより、内挿誤差は量子
化誤差のみまで減少させることが可能となり、補正動作
による時間遅れはＲＯＭ（１８）の応答時間のみできわ
めて微小である。

【００１７】

【実施例】図１は本発明の一実施例を示すブロック図で
ある。図外の検出装置から、非測定物の移動にともなっ
て互いに所定の位相差を有する複数の検出信号が検出信
号Ａ相，Ｂ相として端子Ａ，Ｂに接続している。端子Ａ
，Ｂの後には抵抗アレー３が設けられ、端子Ａに入力さ
れたＡ信号は分岐されて一方はそのまま、他方は増幅率
が１倍の反転アンプ１を通って抵抗アレー３に接続し、
端子Ｂに入力されたＢ信号は分岐されて一方はそのまま
、他方は増幅率が１倍の反転アンプ２を通って抵抗アレ
ー３に接続している。

【００１８】抵抗アレー３はこれら４つの０度、９０度
、１８０度、２７０度の信号を抵抗分割することによっ
て、順次４５度の位相差をもった８個の正弦波信号を出
力する（図２の（ａ）〜（ｈ））ものである。

【００１９】抵抗アレー３の８個の信号が入力するアナ
ログマルチプレクサ４が設けられ、さらにバンドパスフ
ィルタ５，アナログコンパレータ６が順次設けられてい
る。アナログマルチプレクサ４は基準信号に同期して複
数の検出信号を所定の順でサンプリングし、各サンプリ
ングの時点の検出信号を併せて合成信号を発生する合成
手段である。

【００２０】この検出信号よりも周波数の高い基準信号
を発生する基準信号発生器として、発振器７が設けられ
、発振器７の出力をアナログマルチプレクサ４に接続す
べく発振器７の信号を１／Ｎ’に分周した基準矩形波信
号を、基準矩形波信号の１／２周期の矩形波信号、１／
４周期の矩形波信号を出力する分周回路１０とドライバ
１５とが発振器７とアナログマルチプレクサ４との間に
介装されている。

【００２１】バンドパスフィルタ５，アナログコンパレ
ータ６を経たアナログマルチプレクサ４の出力は位相検
出回路８に接続している。位相検出回路８には基準信号
発生器７による基準信号が接続している。位相検出回路
８の出力はアナログマルチプレクサ４による合成信号と
基準信号発生器７による基準信号との位相差であり、こ
の主力はＲＯＭ１８の下位アドレスに接続している。Ｒ
ＯＭ１８の上位ビットには誤差条件設定値が入力するよ
うになっており、ＲＯＭ１８は、位相と位置との誤差条
件を記憶し、位相検出回路８の出力をアドレス入力とし
て該アドレス入力を誤差条件に対応させて補正出力とし
て発生するものである。

【００２２】ＲＯＭ１８の発する補正出力は、ｎ進のア
ップダウンカウンタ１１と、アップダウンカウンタ１１
のカウンタ出力とＲＯＭ１８の補正出力とを比較するデ
ジタルマグニチュードコンパレータ１２と、デジタルマ
グニチュードコンパレータ１２の出力に応じてアップダ
ウンカウンタ１１にパルス信号を加えるゲート回路１３
とよりなるフィードバックループに接続している。また
、発振器７の基準信号を１／Ｎ”に分周する分周器１４
が設けられ、分周器１４の出力はゲート回路１３に入力
している。

【００２３】ゲート回路１３のアップ端子Ｐおよびダウ
ン端子Ｑの出力は、アップダウンのパルスを９０度位相
差の矩形波に変換する波形変換回路１６に入力し、波形
変換回路１６の出力はさらにラインドライバ１７に入力
している。

【００２４】次に動作の詳細を、信号の流れを追って順
に説明する。不図示のエンコーダである検出装置からは
、互いに９０度の位相差をもったＡ信号とＢ信号とが端
子Ａ、Ｂに入力される。端子Ａに入力されたＡ信号は分
岐されて一方はそのまま、他方は増幅率が１倍の反転ア
ンプ１を通って抵抗アレー３に入力され、端子Ｂに入力
されたＢ信号は分岐されて一方はそのまま、他方は増幅
率が１倍の反転アンプ２を通って抵抗アレー３に入力さ
れ、抵抗アレー３はこれら４つの０度、９０度、１８０
度、２７０度の信号を抵抗分割することによって、順次
４５度の位相差をもった８個の正弦波信号を出力する（
図２の（ａ）〜（ｈ））。

【００２５】抵抗アレー３から出力された８個の正弦波
信号はアナログマルチプレクサ４に入力される。アナロ
グマルチプレクサ４は、ドライバ１５からの切り替え指
令に応じて、８個の正弦波信号を位相のずれた順番に順
次選択して時系列的に出力する（図２（１））。

【００２６】アナログマルチプレクサ４の出力信号はバ
ンドパスフィルタ５により基本となる周波数成分が選択
され（図２（ｍ））、アナログコンパレータ６により、
零クロス点において波形整形され、矩形波信号ｎ（図２
（ｎ））となる。この矩形波信号ｎは、エンコーダを構
成する主スケールの目盛が検出器に対して丁度１ピッチ
分動くと、後述の信号ｉとの位相差が２πだけずれる信
号である。

【００２７】発振器７の出力信号（クロック）は、位相
検出回路８及び分周回路１０，１４に入力され、それぞ
れの分周比で分周される。分周回路１０は、クロックを
１／（Ｎ’）に分周した基準矩形波信号（図２（ｉ））
と、基準矩形波信号の１／２の周期の矩形波信号（図２
（ｊ））と、基準矩形波信号の１／４の周期の矩形波信
号（図２（ｋ））とを出力し、端子９に生じた基準矩形
波信号を信号ｉとして位相検出回路８に入力する。

【００２８】分周回路１０の端子９に出力された基準矩
形波信号（図２（ｉ））及び他の矩形波信号（図２（ｊ
）（ｋ））は、ドライバ１５に制御信号として入力され
る。その結果ドライバ１５は、３つの矩形波信号の状態
の組合せとして、基準矩形波信号（図２（ｉ））の１周
期内に存在する８つの異なる組合せを識別し、アナログ
マルチプレクサ４に３ビットの制御信号を入力する。ア
ナログマルチプレクサ４は、ドライバ１５からの制御信
号に応じて基準矩形波信号（図２（ｉ））の１周期内を
８等分した間隔で、順次８つの正弦波信号を出力する（
図２（１））。

【００２９】そして既に述べたように、図２（１）の位
相変調信号を入力するバンドパスフィルター５の出力信
号は、図２（ｉ）の周波数と同じ帯域の周波数成分のみ
が抽出された正弦波信号（図２（ｍ））となる。

【００３０】なお、分周回路１４の分周比１／Ｎ”は、
分周回路１０の分周比とは関係なく、後述のカウンタ１
１、コンパレータ１２、ゲート回路１３の遅れを加味し
て定められる。

【００３１】さてアナログコンパレータ６の出力信号で
ある矩形波信号ｎと、分周回路１０の端子９に生じた矩
形波信号ｉとの位相差が位相検出回路８で読取られる。 位相検出回路８は、信号ｎの立ち上がりと信号ｉの立ち
上がりとの時間差を発振器７のクロック基準信号によっ
て計数して信号ｉとｎの位相差φを求めるもので、クロ
ック計数値Ａが位相差φに対応している。そして、位相
検出回路８が位相差２πのときに数ｎを対応させるよう
に設計されているとすれば、主スケールと検出器との目
盛１ピッチ（Ｐ）の相対移動量が数ｎに対応することに
なる。従って０≦Ａ≦ｎ−１である。この関係は図３（
ａ），（ｃ）に示してある。

【００３２】図２に示したように、時刻ｔ１で、エンコ
ーダの可動部が停止しており、信号ｉとｎの位相差がゼ
ロであり、時刻ｔ２でエンコーダの可動部が移動し初め
、丁度エンコーダ刻線ピッチＰの１／８だけ移動した後
、時刻ｔ３で停止したとすれば、移動完了後の信号ｉと
ｎとの位相差φ２は、２π＊（１／８）＝π／４となる
。すなわち、位置の変位量に対応した分の位相変動が生
じる。

【００３３】ここで前述したように、エンコーダ信号が
理想信号となっていない場合、位相検出回路８の出力は
図３（ａ）のようにはならず、図３（ｂ）のような曲線
となる。このカーブは、信号の条件が定まれば一義的に
定まるカーブである。

【００３４】従ってＡ相、Ｂ相の各信号の条件（位相差
、振幅、オフセット）が予め確定していた場合は、内挿
誤差カーブは以下に述べる方法によって補正が可能であ
る。すなわち位相検出回路８の出力をアドレス入力とし
、予め信号の条件に対応した補正データを保持したＲＯ
Ｍ１８の出力を参照し、それを真の位相差とすればよい
。

【００３５】例えば位相検出回路８の出力が、８ビット
のバイナリデータであった場合、ＲＯＭのアドレス入力
の下位ビットをこれと接続し、上位ビットは信号条件に
より誤差条件設定値が入力し、これを適宜切り換る構成
とすれば、ＲＯＭ容量次第でほとんどの場合の信号条件
を、補正することが可能となる。仮にＲＯＭがアドレス
１６ビット、データ８ビット構成の場合、刻線ピッチを
２５６分割し、かつ信号条件を２５６通りの場合に対応
した設定が可能である。

【００３６】以上のようにして補正された位相検出回路
８の出力、すなわちＲＯＭの出力をＡとすれば、Ａはマ
グニュードコンパレータ１２の一方の入力となる。また
、他方の比較入力をｎ進のアップダウンカウンタ１１の
計数値をＢ（２進数）とする。アップダウンカウンタ１
１は、図３（ｃ）に示したように、入力パルスに応じて
アップダウン計数を行うが、アップ側に計数パルスが入
力されて、ＲＯＭ（１８）の出力最大値（２πに対応）
、ｎ−１に等しくなると次のパルスでリセットされ、逆
にダウン側に計数パルスが入力されてゼロになると次の
パルスでｎ−１となる。そしてマグニチュードコンパレ
ータには、数Ａと数Ｂの大小によって、３つの出力端子
のいずれかに比較結果を送出する。

【００３７】そして、例えばＲＯＭ１８の出力がカウン
タ１１の出力よりも大きい場合（Ａ＞Ｂ）、ゲート回路
１３のアップ端子Ｐが開き、発振器７の出力を１／Ｎ’
に分周した矩形波信号ｏがカウンタ１１のアップ（ＵＰ
）端子に入力される。その結果、ついにはカウンタ１１
の出力（値Ｂ）がＲＯＭ（１８）の出力（値Ａ）と等し
くなり（Ａ＝Ｂ）、ゲート１３から矩形波信号ｏは出力
されない。また、ＲＯＭ（Ｘ）の出力がカウンタ１１の
出力よりも小さい場合（Ａ＜Ｂ）。ゲート回路１３のダ
ウン端子Ｑが開き、矩形波信号ｏが、上述のごとくＡ＝
Ｂとなってゲート回路１３が閉じるまで、カウンタ１１
のダウン（ｄｏｗｎ）入力端子に入力される。

【００３８】このとき、アップダウンカウンタ１１はｎ
進のカウンタであるため、アップカウントのときｎ−１
の後はゼロとなるので、ゼロなるデータはｎ−１より大
であるコンパレータ１２が判断するように、コンパレー
タ１２の周辺回路を構成しておく必要がある。

【００３９】ゲート回路１３のアップ端子Ｐ、ダウン端
子Ｑの信号（パルス）は、エンコーダの１刻線ピッチ、
Ｐを１／ｎに分割したパルスに相当するから、ラインド
ライバー１７を介してアップ端子Ｐ、ダウン端子Ｑのパ
ルスを計数することによって、エンコーダの１刻線ピッ
チをｎ分割した読み取りを行うことができる。しかもこ
れら最終出力は内挿誤差を補正したものであるから、き
わめて高精度・高分解能な内挿・分割を実現しうる。

【００４０】なお、最適補正データの選択方法はＲＯＭ
１８の上位ビットの切り換えにより行えばよいのだが、
エンコーダの各信号の位相差、振幅、オフセットを自動
的に測定し、その結果より最適な補正データを選択でき
る構成としてもよい。その際は、電源投入後まず第一に
信号測定モードとなり、条件が確定し最適な補正データ
選択が終了した後に、初めて通常の測定モードとなるよ
うに設定する必要がある。ＲＯＭの設定の仕方が異なる
だけで、後の動作は前記と同様である。

【００４１】

【発明の効果】本発明にかかる計測装置によれば、内挿
誤差補正をマイクロプロセッサとうのによるソフト演算
処理によらず、純ハード的に誤差補正を行うものにした
から、応答性を犠牲にすることなく、極めて高精度の分
割誤差補正を行うことが可能となった。

【００４２】補正による時間遅れはＲＯＭの応答時間の
みであり、後段の追従アップダウンカウンタの追従時間
を考慮しても、高速性は維持され、ほぼリアルタイムで
補正済みの分割信号を外部へ出力することが可能となる
。

【００４３】さらに、位置制御システムにおいてコント
ローラーヘフィードバック信号を伝送するような用途に
も応用可能である。本発明の実施には特開平２−１２８
１１６号公報に開示された従来技術に対しＲＯＭを１個
追加するのみで良い。つまり、大きな回路変更をせずと
も実施可能であり、大きな利点がある。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる計測装置のブロック
図である。

【図２】本発明の一実施例にかかる計測装置のタイミン
グチャートである。

【図３】本発明の一実施例にかかる計測装置の位相検出
回路、及びアップダウンカウンタの特性を示す特性図で
ある。

【符号の説明】

３…抵抗アレー ４…アナログマルチプレクサ ５…バンドパスフィルタ ６…アナログコンパレータ ７…発振器 ８…位相検出回路８ １０…分周回路 １１…アップダウンカウンタ １２…マグニチュードコンパレータ １３…ゲート回路 １７…ラインドライバ １８…ＲＯＭ

Claims (1)

【特許請求の範囲】
1. 【請求項１】被測定物の移動量や位置を計測し、あるい
   は制御用信号を出力する計測装置において、被測定物の
   移動にともなって互いに所定の位相差を有する複数の検
   出信号を発生する検出装置と、前記検出信号よりも周波
   数の高い基準信号を発生する基準信号発生器と、前記基
   準信号に同期して前記複数の検出信号を所定の順でサン
   プリングし、各サンプリングの時点の検出信号を併せて
   合成信号を発生する合成手段と、前記合成手段の合成信
   号と前記基準信号発生器による基準信号との位相差を検
   知する位相検出回路と、位相と位置との誤差条件を記憶
   し、前記位相検出回路の出力をアドレス入力として該ア
   ドレス入力を誤差条件に対応させて補正出力を発生する
   ＲＯＭと、ｎ進のアップダウンカウンタと、該アップダ
   ウンカウンタのカウンタ出力と前記ＲＯＭの補正出力と
   を比較するデジタルマグニチュードコンパレータと、該
   デジタルマグニチュードコンパレータの出力に応じて前
   記アップダウンカウンタにパルス信号を加えるゲート回
   路とを備えたことを特徴とする計測装置。