JPS6019170B2 - アナログ−デイジタル変換装置 - Google Patents
アナログ−デイジタル変換装置Info
- Publication number
- JPS6019170B2 JPS6019170B2 JP50052791A JP5279175A JPS6019170B2 JP S6019170 B2 JPS6019170 B2 JP S6019170B2 JP 50052791 A JP50052791 A JP 50052791A JP 5279175 A JP5279175 A JP 5279175A JP S6019170 B2 JPS6019170 B2 JP S6019170B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- signals
- digital converter
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明はアナログーディジタル変換装置に係り、詳し
くは制御用計算機および計測用データ収集システム等に
おいてアナログ入力信号をディジタル信号に変換してデ
ータ処理装置に導入させる入力装置の改良に関するもの
である。
くは制御用計算機および計測用データ収集システム等に
おいてアナログ入力信号をディジタル信号に変換してデ
ータ処理装置に導入させる入力装置の改良に関するもの
である。
一般にこの種のアナログディジタル変換装置（以下Ａ−
Ｄ変換装置という。
Ｄ変換装置という。
）はフルスケールが１０のＶ〜１０Ｖ程度の多数のアナ
ログ入力信号を順次または指定の順序で逐次に選択走査
し、さらに前記アナログ入力信号をディジタル信号に変
換し、そしてそのディジタル信号を時分割によって逐次
データ処理装置へ導入させるものであり、変換桁数とし
ては２進数８ビット〜１６ビット、通常は１２ビット程
度を使用し、総合的には約０．１％程度の変換精度を要
求されることが多い。まず従来のＡ−Ｄ変換装置を第１
図に基づいて説明する。
ログ入力信号を順次または指定の順序で逐次に選択走査
し、さらに前記アナログ入力信号をディジタル信号に変
換し、そしてそのディジタル信号を時分割によって逐次
データ処理装置へ導入させるものであり、変換桁数とし
ては２進数８ビット〜１６ビット、通常は１２ビット程
度を使用し、総合的には約０．１％程度の変換精度を要
求されることが多い。まず従来のＡ−Ｄ変換装置を第１
図に基づいて説明する。
第１図においてＡ．〜Ａｎは外部からのアナログ入力信
号であり、１はリレーあるいは半導体スイッチ等で構成
され、前記アナログ入力信号Ａ，〜Ａｎを時分割的にｔ
，〜ｔｎの時間間隔で日頃次送出させるスキャナ回路、
２は直線性にすぐれ利得が安定し、直流ドリフトの少な
い演算増幅器、３は保持性能のすぐれたサンプルホール
ド増幅器（以下Ｓ／日増幅器という）、４は前記スキヤ
ナ回路１によって時分割的に日頃次送出されたアナログ
入力信号を上記増幅器２，３を介して入力し、それぞれ
をディジタル信号に変換するアナログーディジタル変換
器（以下Ａ−○変換器という。
号であり、１はリレーあるいは半導体スイッチ等で構成
され、前記アナログ入力信号Ａ，〜Ａｎを時分割的にｔ
，〜ｔｎの時間間隔で日頃次送出させるスキャナ回路、
２は直線性にすぐれ利得が安定し、直流ドリフトの少な
い演算増幅器、３は保持性能のすぐれたサンプルホール
ド増幅器（以下Ｓ／日増幅器という）、４は前記スキヤ
ナ回路１によって時分割的に日頃次送出されたアナログ
入力信号を上記増幅器２，３を介して入力し、それぞれ
をディジタル信号に変換するアナログーディジタル変換
器（以下Ａ−○変換器という。
）、１０はアナログーディジタル変換装置である。従来
のＡ−Ｄ変換装置の構成は以上のようになつているから
高精度の構成要素を組み合わせれば前述の約０．１％程
度の変換精度を達成することも不可能ではない。
のＡ−Ｄ変換装置の構成は以上のようになつているから
高精度の構成要素を組み合わせれば前述の約０．１％程
度の変換精度を達成することも不可能ではない。
しかしながら総合的にこの変換精度を達成するためには
各構成要素の精度はさらに一段と高い精度が要求され、
実際には不安定な状態が生じやすく、また費用も多くか
かる。
各構成要素の精度はさらに一段と高い精度が要求され、
実際には不安定な状態が生じやすく、また費用も多くか
かる。
さらに詳細にながめれば多くの入力信号をスキヤナによ
って順次とり出してアナログーデイジタル変換する場合
、高速化、高信頼性化のためにスキャナを半導体スイッ
チで構成した場合等にはたとえば電界効果トランジスタ
によるスイッチでは導適時ソース・ドレィン間抵抗値の
バラッキが原因となってスキャナ回路における信号減衰
量が入力チャンネルごとにばらついたり、また電界効果
トランジスタのゲート漏洩電流が個別に異なること等の
ため無信号時直流電圧ドリフトが入力チャンネルごとに
異なるということも実際上は生じる。
って順次とり出してアナログーデイジタル変換する場合
、高速化、高信頼性化のためにスキャナを半導体スイッ
チで構成した場合等にはたとえば電界効果トランジスタ
によるスイッチでは導適時ソース・ドレィン間抵抗値の
バラッキが原因となってスキャナ回路における信号減衰
量が入力チャンネルごとにばらついたり、また電界効果
トランジスタのゲート漏洩電流が個別に異なること等の
ため無信号時直流電圧ドリフトが入力チャンネルごとに
異なるということも実際上は生じる。
この発明は、アナログ入力各チャンネルの個別原因によ
る誤差を簡単且つ効果的に補正することを可能とするも
のである。
る誤差を簡単且つ効果的に補正することを可能とするも
のである。
以下この発明を図面に基づいて説明する。
第２図はこの発明のＡ−Ｄ変換装置の一実施例を示すブ
ロック図である。
ロック図である。
第２図においてＡ，〜Ａｎ、１，２，３，４は第１図と
同様にそれぞれアナログ入力信号、スキャナ回路、演算
増幅器、Ｓ／日増幅器、Ａ−Ｄ変換器である。また１０
はＡ−Ｄ変換装置である。５はたとえば１チップマイク
ロプロセッサＬＳＩを主体とするディジタル演算ユニッ
ト（以下ＣＰＵと略記）であり、記憶ユニット６と組合
わされており、Ａ−Ｄ変換器４のディジタル出力を入力
としておとり入れることができるものである。
同様にそれぞれアナログ入力信号、スキャナ回路、演算
増幅器、Ｓ／日増幅器、Ａ−Ｄ変換器である。また１０
はＡ−Ｄ変換装置である。５はたとえば１チップマイク
ロプロセッサＬＳＩを主体とするディジタル演算ユニッ
ト（以下ＣＰＵと略記）であり、記憶ユニット６と組合
わされており、Ａ−Ｄ変換器４のディジタル出力を入力
としておとり入れることができるものである。
７は利得制御用レジスタであり、ＣＰＵ５から受取った
ディジタル信号を一時記憶し、その値に対応して増中器
２の利得制御用可変抵抗器を電子的に切換えるものであ
る。
ディジタル信号を一時記憶し、その値に対応して増中器
２の利得制御用可変抵抗器を電子的に切換えるものであ
る。
８はドリフト制御用レジスタであり、同機にＣＰＵ５か
ら受取ったディジタル信号を一時記憶し、その値に対応
して増中器２のドリフト補正用可変抵抗器を電子的に切
換えるものである。
ら受取ったディジタル信号を一時記憶し、その値に対応
して増中器２のドリフト補正用可変抵抗器を電子的に切
換えるものである。
第２図のスキャナ１は半導体スイッチによるものを例示
してあるが、これはスキャナの高速化、高信頼化のため
に必要とされるものである。
してあるが、これはスキャナの高速化、高信頼化のため
に必要とされるものである。
この場合たとえば電界効果トランジスタの導適時抵抗は
素子によってばらつきがあり、これが原因となってアナ
ログ入力信号の各チャンネル間に利得の差が生じること
がある。また特に第２図中には示されていないが、各チ
ャンネル入力に絶縁トランス等を用いて各入力の同相雑
音抑圧比を高めた場合等にはトランスの挿入損失のばら
つきも含まれてチャンネル間の利得差は大きくなる。し
かしこのばらつきはほぼ一定しており、短期間には大き
く変動することはないので、アナログ入力信号の各チャ
ンネル入力Ａ，，Ａ２…・・・Ａｎに既知のアナログ基
準電圧を印加してそれぞれのチャンネルに対応するＡ−
Ｄ変換結果を見れば、各チャンネルごとの個別の回路特
性を知ることができる。この個別偏差を補償するように
各チャンネル入力時間ごとに利得制御用レジスタに異つ
た制御信号をＣＰＵ５から出力してやればよい。この個
別補償係数は記憶ユニット６に記憶しておく。以上の方
法によってアナログ入力各チャンネル間に個別的偏差が
あってもこれをほぼ打消して正しいＡ一Ｄ変換結果を得
るようにすることができる。
素子によってばらつきがあり、これが原因となってアナ
ログ入力信号の各チャンネル間に利得の差が生じること
がある。また特に第２図中には示されていないが、各チ
ャンネル入力に絶縁トランス等を用いて各入力の同相雑
音抑圧比を高めた場合等にはトランスの挿入損失のばら
つきも含まれてチャンネル間の利得差は大きくなる。し
かしこのばらつきはほぼ一定しており、短期間には大き
く変動することはないので、アナログ入力信号の各チャ
ンネル入力Ａ，，Ａ２…・・・Ａｎに既知のアナログ基
準電圧を印加してそれぞれのチャンネルに対応するＡ−
Ｄ変換結果を見れば、各チャンネルごとの個別の回路特
性を知ることができる。この個別偏差を補償するように
各チャンネル入力時間ごとに利得制御用レジスタに異つ
た制御信号をＣＰＵ５から出力してやればよい。この個
別補償係数は記憶ユニット６に記憶しておく。以上の方
法によってアナログ入力各チャンネル間に個別的偏差が
あってもこれをほぼ打消して正しいＡ一Ｄ変換結果を得
るようにすることができる。
直流ドリフト電圧に関しても上記利得のばらつきと同様
のことが言え、また同様の手段によって入力チャンネル
間の個別的偏差を補償することができる。
のことが言え、また同様の手段によって入力チャンネル
間の個別的偏差を補償することができる。
第２図のスキャナ１のごとく半導体スイッチにより切替
える場合には主として該トランジスタ（例えばＸ，．と
Ｘ，２，Ｘ２，とＸ２．・・・・・・）のゲート漏洩電
流の不平衡によってアナログ入力回路に微小な直流電圧
が生じ、アナログ入力チャンネル間では上記不平衡の度
合や漏洩電流の大小によって微小直流電圧に差を生じて
これがチャンネル間における直流ドリフト電圧のばらつ
きとなってあらわれる。これも各アナログ入力Ａ，，Ａ
２・・…・Ａｎを無信号とした場合に現れるＡ−Ｄ変換
器出力を見ればこのばらつきを打消し補償する係数が判
明するので、これを記憶ユニット６に記憶して各チャン
ネルをスキャンするごとにドリフト制御用レジスタ８の
内容を入れ替えてやればよい。チャンネル間のドリフト
値の偏差が温度等によって異ってくる場合には予じめそ
の傾向を把握し、記憶ユニット６中にプログラムによっ
てその補正方法を記憶しておくこともできる。
える場合には主として該トランジスタ（例えばＸ，．と
Ｘ，２，Ｘ２，とＸ２．・・・・・・）のゲート漏洩電
流の不平衡によってアナログ入力回路に微小な直流電圧
が生じ、アナログ入力チャンネル間では上記不平衡の度
合や漏洩電流の大小によって微小直流電圧に差を生じて
これがチャンネル間における直流ドリフト電圧のばらつ
きとなってあらわれる。これも各アナログ入力Ａ，，Ａ
２・・…・Ａｎを無信号とした場合に現れるＡ−Ｄ変換
器出力を見ればこのばらつきを打消し補償する係数が判
明するので、これを記憶ユニット６に記憶して各チャン
ネルをスキャンするごとにドリフト制御用レジスタ８の
内容を入れ替えてやればよい。チャンネル間のドリフト
値の偏差が温度等によって異ってくる場合には予じめそ
の傾向を把握し、記憶ユニット６中にプログラムによっ
てその補正方法を記憶しておくこともできる。
以上の方法によって入力チャンネル間に直流ドリフト電
圧のばらつきがある場合にこれを補正することができ、
アナログ入力各チャンネルの入力信号のディジタル変換
結果を常に高い精度に保つことが可能となる。
圧のばらつきがある場合にこれを補正することができ、
アナログ入力各チャンネルの入力信号のディジタル変換
結果を常に高い精度に保つことが可能となる。
とくに、入力チャンネル数が多い場合には上記のとおり
時分割的に集中して補正するため、従来行われてきたよ
うに各チャンネル毎に分散的に補正回路を設けるよりも
回路も簡単になり、コスト的にも有利となる。
時分割的に集中して補正するため、従来行われてきたよ
うに各チャンネル毎に分散的に補正回路を設けるよりも
回路も簡単になり、コスト的にも有利となる。
又固定的な分散補正方式に比較して前述の温度ドリフト
を予測補正する等きめ細かい補正を行なうことができる
。又各チャンネル個有の補正係数は各チャンネル同時に
既知電圧を与え、これをＣＰＵ５によりデータ収集して
メモリ６に記憶することにより一斉に収集記憶すること
もでき、生産、保守の手数を大中に縮減できる。
を予測補正する等きめ細かい補正を行なうことができる
。又各チャンネル個有の補正係数は各チャンネル同時に
既知電圧を与え、これをＣＰＵ５によりデータ収集して
メモリ６に記憶することにより一斉に収集記憶すること
もでき、生産、保守の手数を大中に縮減できる。
なお以上はＣＰＵ５及びメモリ６により各チャンネルの
個有バラツキを所謂オープンループ方式で補正するもの
について述べたが、これに本件発明者の先願である特腰
昭４９一９４０２３号および特機昭５０−３７０９５号
の方式を組合わせて、演算増幅器２、サンプルホールド
３、Ａ／Ｄ変換器４等の温度変化や隆時変化等を自動補
正することも勿論可能である。
個有バラツキを所謂オープンループ方式で補正するもの
について述べたが、これに本件発明者の先願である特腰
昭４９一９４０２３号および特機昭５０−３７０９５号
の方式を組合わせて、演算増幅器２、サンプルホールド
３、Ａ／Ｄ変換器４等の温度変化や隆時変化等を自動補
正することも勿論可能である。
第２図中ＶＲはこのための基準電源であり、一定時間毎
にサンプリングされる基準電圧を他のチャンネルと同様
にＡ／Ｄ変換し、その結果をメモリ６に記憶された既知
のディジタル値と比較することにより、この種の変動を
自動補正することができ、本発明と組み合わせることに
より、極めて高精度、高安定且つ経済的なＡ／Ｄ変換装
置を提供することができる。さらにこの発明の構成によ
ればこれに限らず変換データを記憶ユニットに一時記憶
して、処理装置側で必要な都度、必要なデータのみ処理
装置へ送り出すことにより処理装置側での入力および処
理能力上の負担軽減することもできる。以上、第２図に
もとづき、利得補正、ドリフト補正を併せて説明したが
、各々単独に応用できることは勿論である。
にサンプリングされる基準電圧を他のチャンネルと同様
にＡ／Ｄ変換し、その結果をメモリ６に記憶された既知
のディジタル値と比較することにより、この種の変動を
自動補正することができ、本発明と組み合わせることに
より、極めて高精度、高安定且つ経済的なＡ／Ｄ変換装
置を提供することができる。さらにこの発明の構成によ
ればこれに限らず変換データを記憶ユニットに一時記憶
して、処理装置側で必要な都度、必要なデータのみ処理
装置へ送り出すことにより処理装置側での入力および処
理能力上の負担軽減することもできる。以上、第２図に
もとづき、利得補正、ドリフト補正を併せて説明したが
、各々単独に応用できることは勿論である。
第１図は従来のアナログーディジタル変換装置を示すブ
ロック図、第２図はこの発明の実施例を示すブロック図
である。 図においてＡ，〜Ａｎはアナログ入力信号、１はスキャ
ナ回路、２は演算増幅器、３はサンプル・ホールド増幅
器、４はアナログーデイジタル変換器、５はディジタル
演算処理ユニット、６は記憶ユニット、７は利得制御用
レジスタ、８は直流ドリフト電圧制御用レジスタ、ＶＲ
はアナログ基準電圧発生器、ふ，〜Ｘ（ｎ十１）２ は
電界効果トランジスタスイッチ、ｔｏ・ｔ．〜ｔｎ十，
はスキヤナの時分割時間、１０はアナログーデイジタル
変換装置である。 なお図中同一または相当部分には同一符号を付して示し
てある。第１図 第２図
ロック図、第２図はこの発明の実施例を示すブロック図
である。 図においてＡ，〜Ａｎはアナログ入力信号、１はスキャ
ナ回路、２は演算増幅器、３はサンプル・ホールド増幅
器、４はアナログーデイジタル変換器、５はディジタル
演算処理ユニット、６は記憶ユニット、７は利得制御用
レジスタ、８は直流ドリフト電圧制御用レジスタ、ＶＲ
はアナログ基準電圧発生器、ふ，〜Ｘ（ｎ十１）２ は
電界効果トランジスタスイッチ、ｔｏ・ｔ．〜ｔｎ十，
はスキヤナの時分割時間、１０はアナログーデイジタル
変換装置である。 なお図中同一または相当部分には同一符号を付して示し
てある。第１図 第２図
Claims (1)
- １ 外部からの複数のアナログ入力信号を入力としてそ
れぞれを逐次送出させるスキヤナ回路と、該スキヤナ回
路によつて送出されたアナログ信号を入力とし、それぞ
れデイジタル信号に変換するアナログ−デイジタル変換
器と、上記スキヤナ回路と上記アナログ−デイジタル変
換器との間に設けられ、無信号時直流ドリフト電圧の補
正機能を有する増幅器と、上記アナログ−デイジタル変
換器のデイジタル出力を入力とし、上記複数のアナログ
入力信号の各チヤンネルごとの個別的特性に対応して上
記増幅器の無信号時直流ドリフト電圧の制御指令を出力
するデイジタル演算制御ユニツトと、上記複数のアナロ
グ入力信号の各チヤンネルごとの個別的特性による直流
ドリフト電圧の補正係数並びに外部からのアナログ入力
信号に対応したデイジタル出力信号を含む諸データを保
持する記憶ユニツトとを備え、この記憶ユニツトに記憶
された上記デイジタル出力信号のうちの処理装置側で必
要な都度、必要なデータのみを上記処理装置へ送り出す
ようにしたアナログ−デイジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50052791A JPS6019170B2 (ja) | 1975-04-30 | 1975-04-30 | アナログ−デイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50052791A JPS6019170B2 (ja) | 1975-04-30 | 1975-04-30 | アナログ−デイジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51128254A JPS51128254A (en) | 1976-11-09 |
| JPS6019170B2 true JPS6019170B2 (ja) | 1985-05-15 |
Family
ID=12924646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50052791A Expired JPS6019170B2 (ja) | 1975-04-30 | 1975-04-30 | アナログ−デイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6019170B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5458341A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Ad conversion method |
| FR2441956A1 (fr) * | 1978-11-17 | 1980-06-13 | Inst Francais Du Petrole | Methode d'amplification de signaux multiplexes et dispositif de mise en oeuvre |
| JPS57138428U (ja) * | 1981-02-23 | 1982-08-30 | ||
| JPS57199772A (en) * | 1981-06-01 | 1982-12-07 | Mitsubishi Electric Corp | Controller for speed of elevator |
| JPS5833306A (ja) * | 1981-08-21 | 1983-02-26 | Chino Works Ltd | 入力信号補正装置 |
| JPS5864824A (ja) * | 1981-10-15 | 1983-04-18 | Chino Works Ltd | 入力切換回路 |
| JPS60145744U (ja) * | 1984-03-07 | 1985-09-27 | 三菱電機株式会社 | Ａｄ変換装置 |
| JPS60247331A (ja) * | 1984-05-22 | 1985-12-07 | Yokogawa Hokushin Electric Corp | 標準電圧発生回路 |
| JPS6153829A (ja) * | 1984-08-23 | 1986-03-17 | Iwatsu Electric Co Ltd | Ａ／ｄ変換器のオフセツト補正回路 |
| JPS61284116A (ja) * | 1985-06-10 | 1986-12-15 | Yokogawa Electric Corp | バイアス除去装置 |
| JPS62176220A (ja) * | 1986-01-29 | 1987-08-03 | Fuji Facom Corp | Ａｄ変換のゲイン・オフセツトの補正方式 |
| JPH0831751B2 (ja) * | 1987-03-13 | 1996-03-27 | 横河電機株式会社 | 増幅装置 |
| JP2552304B2 (ja) * | 1987-08-20 | 1996-11-13 | パイオニア株式会社 | オフセット補償回路 |
| JPH03205921A (ja) * | 1990-01-08 | 1991-09-09 | Hitachi Denshi Ltd | デジタイザ回路 |
| JP4928339B2 (ja) * | 2007-04-26 | 2012-05-09 | 株式会社アドバンテスト | 任意波形発生装置 |
| JP4613929B2 (ja) * | 2007-05-24 | 2011-01-19 | 住友電気工業株式会社 | Ａ／ｄ変換回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121764A (ja) * | 1974-08-16 | 1976-02-21 | Mitsubishi Electric Corp | Anaroguudeijitaruhenkansochi |
| JPS51112160A (en) * | 1975-03-27 | 1976-10-04 | Mitsubishi Electric Corp | Analog digital conversion device |
-
1975
- 1975-04-30 JP JP50052791A patent/JPS6019170B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121764A (ja) * | 1974-08-16 | 1976-02-21 | Mitsubishi Electric Corp | Anaroguudeijitaruhenkansochi |
| JPS51112160A (en) * | 1975-03-27 | 1976-10-04 | Mitsubishi Electric Corp | Analog digital conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51128254A (en) | 1976-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6019170B2 (ja) | アナログ−デイジタル変換装置 | |
| US4590458A (en) | Offset removal in an analog to digital conversion system | |
| US5572212A (en) | Pipelined analog to digital converter | |
| JP2694367B2 (ja) | センサ装置及びそのセンサ信号の処理方法 | |
| US4973974A (en) | Multi-stage analog-to-digital converting device | |
| US5357189A (en) | Analog input apparatus | |
| US4321583A (en) | Analogue to digital converter channels | |
| JPS61126823A (ja) | アナログデイジタル変換器 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JPS5912719Y2 (ja) | 入力切換回路 | |
| JPS6153829A (ja) | Ａ／ｄ変換器のオフセツト補正回路 | |
| JPH0685669A (ja) | オートゼロ補正回路 | |
| JP2806547B2 (ja) | 高速ａｄ変換器 | |
| JPS6339921B2 (ja) | ||
| JPH05196667A (ja) | 測温抵抗体回路 | |
| CN114281143B (zh) | 带隙基准电压稳定的基准源电路及方法 | |
| SU1246139A1 (ru) | Аналоговое запоминающее устройство | |
| JP3987230B2 (ja) | Ａ／ｄコンバータ | |
| JPS63224522A (ja) | 増幅装置 | |
| JP2812132B2 (ja) | 校正機能付き掛算回路 | |
| JPS60210029A (ja) | 温度補正型ｄ／ａ変換器 | |
| SU1153299A1 (ru) | Способ измерени посто нного напр жени | |
| EP0942289A2 (en) | Signal processing method and means | |
| JPH0563527A (ja) | 電圧比較回路 | |
| JPH0149044B2 (ja) |