CN114281143B - 带隙基准电压稳定的基准源电路及方法 - Google Patents

Abstract

本发明涉及一种带隙基准电压稳定的基准源电路及方法。其包括带隙基准源以及运算放大器，运算放大器包括第一放大级以及第二放大级，第一放大级包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级相应的差分输入端；本发明通过动态校正，消除运算放大器放大器的失调电压，提高基准源电路输出带隙基准电压温度特性的长期稳定性。

Description

带隙基准电压稳定的基准源电路及方法

技术领域

本发明涉及一种基准源电路，尤其是一种带隙基准电压稳定的基准源电路及方法。

背景技术

基准源电路的输出是一个恒定的电压值，该电压值不随电源电压、负载电流以及环境温度等因素发生变化，因而被称为基准电压。基准源电路通常与ADC(模拟数字转换器)配套使用，ADC以基准电压作为参考值，对采样的实际模拟信号转化为数字信号，以供数字系统进行运算和处理。基准源电路输出的基准电压越理想，ADC系统可处理的信号精度和准确度也就越高。

目前，很多技术被用来减小基准电压随电源电压、负载电流以及环境温度的变化。对于仪器仪表类的模拟-数字转换系统，不仅需要保证在不同电压、不同环境温度条件下的测量特性一致，还需要保证测试误差和精度随着时间推移的变化量小，即具有优良的长期稳定性。基准电压的长期稳定性对仪器仪表类测试系统具有重要影响，除了对半导体制造工艺的进行优化，以提升器件的长期稳定性外，还亟需对基准源的架构进行改进优化。

如图1所示，为现有常用的带隙基准源电路。理想情况下，带隙基准源电路中，运算放大器AMP的同相输入端与反相输入端间具有“虚短”特性，即同相端、反相端的电压相同。但由于半导体工艺生产过程中，存在器件之间的失配，以及运算放大器AMP自身的开环增益并非理想的无穷大，运算放大器AMP的同相端与反相端之间实际存在电压差，称为失调电压，记为V_os。

图1中，带隙基准源电路输出带隙基准电压，具体地，带隙基准电压V_BGR为：V_BGR＝(V_be2-V_be1-V_os)*(R3/R1)+V_be2，其中，V_be2为三极管Q2的基极端与其发射极端之间的电压差，V_be1为三极管Q2的基极端与其发射极端之间的电压差。运算放大器AMP的失调电压V_os＝0时，带隙基准电压为理想的1.2V左右，由半导体材料所决定。但实际工作中，实际存在的失调电压V_os约为几mV量级，并且失调电压V_os会随着温度、时间推移等因素发生变化，影响基准电压的温度特性和长期稳定性，难以满足长期稳定的需求。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种带隙基准电压稳定的基准源电路及方法，其通过动态校正，消除运算放大器放大器的失调电压，提高基准源电路输出带隙基准电压温度特性的长期稳定性。

按照本发明提供的技术方案，所述带隙基准电压稳定的基准源电路，包括带隙基准源以及与所述带隙基准源适配连接的运算放大器，所述运算放大器包括第一放大级以及与所述第一放大级适配连接的第二放大级，其中，通过第二放大级的输出端得到一带隙基准电压；

第一放大级包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级相应的差分输入端；

对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压；

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源的反馈误差电压放大，同时，通过失调电压校正单元将当前校正部配置处于校正工作状态中所存储的失调电压放大；电压放大单元放大后的反馈误差电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级相应的差分输入端，以通过第二放大级输出所需的带隙基准电压，且通过第二放大级的输出端将带隙基准电压反馈至带隙基准源。

第一放大级内的一放大校正部，电压放大单元包括电压放大运算放大器A11，电压放大运算放大器A11的反相端与可控开关S1的一端以及可控开关S2的一端连接，可控开关S1的另一端与带隙基准源的第一连接端连接，可控开关S2的另一端与电压放大运算放大器A11的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A11的第一差分输出端与信号叠加运算器U1的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U2的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN11，失调电压校正运算放大器AN11的反相端与电容C1的一端以及可控开关S6的一端连接，电容C1的另一端与失调电压校正运算放大器AN11的同相端以及可控开关S5的一端连接，失调电压校正运算放大器AN11的第一差分输出端与信号叠加运算器U1的另一输入端连接，失调电压校正运算放大器AN11的第二差分输出端与信号叠加运算器U2的另一输入端连接；

信号叠加运算器U1的输出端与可控开关S3的一端以及可控开关S5的另一端连接，信号叠加运算器U2的输出端与可控开关S4的一端以及可控开关S6的另一端连接，可控开关S3的另一端与第二放大级的反相输入端连接，可控开关S4的另一端与第二放大级的同相输入端连接。

第一放大级内的另一放大校正部，电压放大单元包括电压放大运算放大器A12，电压放大运算放大器A12的反相端与可控开关S7的一端以及可控开关S8的一端连接，可控开关S7的另一端与带隙基准源的第一连接端连接，可控开关S8的另一端与电压放大运算放大器A12的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A12的第一差分输出端与信号叠加运算器U3的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U4的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN12，失调电压校正运算放大器AN12的反相端与电容C2的一端以及可控开关S12的一端连接，电容C2的另一端与失调电压校正运算放大器AN12的同相端以及可控开关S11的一端连接，失调电压校正运算放大器AN12的第一差分输出端与信号叠加运算器U3的另一输入端连接，失调电压校正运算放大器AN12的第二差分输出端与信号叠加运算器U4的另一输入端连接；

信号叠加运算器U3的输出端与可控开关S9的一端以及可控开关S11的另一端连接，信号叠加运算器U4的输出端与可控开关S10的一端以及可控开关S12的另一端连接，可控开关S9的另一端与第二放大级的反相输入端连接，可控开关S10的另一端与第二放大级的同相输入端连接。

可控开关S1、可控开关S3、可控开关S4、可控开关S8、可控开关S11以及可控开关S12相应的开关状态受时钟信号Φ1控制；可控开关S2、可控开关S5、可控开关S6、可控开关S7、可控开关S9以及可控开关S10相应的开关状态受时钟信号Φ2控制，

所述时钟信号Φ1与受时钟信号Φ2为两相非交叠时钟信号。

所述带隙基准源包括三极管Q1以及三极管Q2，其中，三极管Q1的发射极端与电阻R1的一端连接，三极管Q1的基极端、三极管Q2的基极端、三极管Q1的集电极端以及三极管Q2的集电极端均接地；

电阻R1的另一端与电阻R2的一端相互连接后形成带隙基准源的第一连接端，三极管Q2的发射极端与电阻R3的一端相互连接后形成带隙基准源的第二连接端，电阻R2的另一端以及电阻R3的另一端均与第二放大级的输出端连接。

所述三极管Q1、三极管Q2均采用PNP三极管。

一种带隙基准电压稳定的方法，提供带隙基准源以及与所述带隙基准源适配连接的运算放大器，所述运算放大器包括第一放大级以及与所述第一放大级适配连接的第二放大级，其中，通过第二放大级的输出端得到一带隙基准电压；

第一放大级包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级相应的差分输入端；

对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压；

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源的反馈误差电压放大，同时，通过当前放大校正部内的失调电压校正单元将当前校正部配置处于校正工作状态时所存储的失调电压放大；电压放大单元放大后的反馈误差电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级相应的差分输入端，以通过第二放大级输出所需的带隙基准电压，且通过第二放大级的输出端将带隙基准电压反馈至带隙基准源。

第一放大级内的一放大校正部，电压放大单元包括电压放大运算放大器A11，电压放大运算放大器A11的反相端与可控开关S1的一端以及可控开关S2的一端连接，可控开关S1的另一端与带隙基准源的第一连接端连接，可控开关S2的另一端与电压放大运算放大器A11的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A11的第一差分输出端与信号叠加运算器U1的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U2的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN11，失调电压校正运算放大器AN11的反相端与电容C1的一端以及可控开关S6的一端连接，电容C1的另一端与失调电压校正运算放大器AN11的同相端以及可控开关S5的一端连接，失调电压校正运算放大器AN11的第一差分输出端与信号叠加运算器U1的另一输入端连接，失调电压校正运算放大器AN11的第二差分输出端与信号叠加运算器U2的另一输入端连接；

信号叠加运算器U1的输出端与可控开关S3的一端以及可控开关S5的另一端连接，信号叠加运算器U2的输出端与可控开关S4的一端以及可控开关S6的另一端连接，可控开关S3的另一端与第二放大级的反相输入端连接，可控开关S4的另一端与第二放大级的同相输入端连接。

第一放大级内的另一放大校正部，电压放大单元包括电压放大运算放大器A12，电压放大运算放大器A12的反相端与可控开关S7的一端以及可控开关S8的一端连接，可控开关S7的另一端与带隙基准源的第一连接端连接，可控开关S8的另一端与电压放大运算放大器A12的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A12的第一差分输出端与信号叠加运算器U3的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U4的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN12，失调电压校正运算放大器AN12的反相端与电容C2的一端以及可控开关S12的一端连接，电容C2的另一端与失调电压校正运算放大器AN12的同相端以及可控开关S11的一端连接，失调电压校正运算放大器AN12的第一差分输出端与信号叠加运算器U3的另一输入端连接，失调电压校正运算放大器AN12的第二差分输出端与信号叠加运算器U4的另一输入端连接；

信号叠加运算器U3的输出端与可控开关S9的一端以及可控开关S11的另一端连接，信号叠加运算器U4的输出端与可控开关S10的一端以及可控开关S12的另一端连接，可控开关S9的另一端与第二放大级的反相输入端连接，可控开关S10的另一端与第二放大级的同相输入端连接。

可控开关S1、可控开关S3、可控开关S4、可控开关S8、可控开关S11以及可控开关S12相应的开关状态受时钟信号Φ1控制；可控开关S2、可控开关S5、可控开关S6、可控开关S7、可控开关S9以及可控开关S10相应的开关状态受时钟信号Φ2控制，

所述时钟信号Φ1与受时钟信号Φ2为两相非交叠时钟信号。

本发明的优点：与带隙基准源适配连接的运算放大器包括第一放大级以及第二放大级，其中，第一放大级包括两个并联分布的放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级相应的差分输入端；对任一放大校正部，在校正工作状态时，能存储电压放大单元的失调电压，在处于放大工作状态时，能对校正工作状态存储的失调电压进行放大，即实现动态校正，消除运算放大器放大器的失调电压，提高基准源电路输出带隙基准电压温度特性的长期稳定性。

附图说明

图1为现有基准源电路的示意图。

图2为本发明的电路原理图。

图3为本发明时钟信号Φ1与受时钟信号Φ2的时序图。

附图标记说明：1-第一放大级以及2-第二放大级。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图2所示：为了消除运算放大器放大器的失调电压，提高基准源电路输出带隙基准电压温度特性的长期稳定性，本发明包括带隙基准源以及与所述带隙基准源适配连接的运算放大器，所述运算放大器包括第一放大级1以及与所述第一放大级1适配连接的第二放大级2，其中，通过第二放大级2的输出端得到一带隙基准电压；

第一放大级1包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级1内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级2相应的差分输入端；

对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压；

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源的反馈误差电压放大，同时，通过当前放大校正部内的失调电压校正单元将当前校正部配置处于校正工作状态时所存储的失调电压放大；电压放大单元放大后的基准电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级2相应的差分输入端，以通过第二放大级2输出所需的带隙基准电压，且通过第二放大级2的输出端将带隙基准电压反馈至带隙基准源。

具体地，带隙基准源可以采用现有常用的形式，带隙基准源与运算放大器的具体配合形式可以参考图1以及上述说明，为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，运算放大器包括第一放大级1以及第二放大级2，其中，带隙基准源通过第一放大级1与第二放大级2连接，通过第二放大级2的输出端得到一带隙基准电压，具体实施时，第二放大级2输出端的带隙基准电压还需反馈至带隙基准源。

具体实施时，第一放大级1内包括两个并联分布的放大校正部，且两个放大校正部间相互独立。两个放大校正部可采用相同的结构形式，一般地，对任一放大校正部，均包括电压放大单元以及失调电压校正单元，其中，通过失调电压校正单元能对电压放大电源的失调电压校正与存储。两个放大校正部的工作状态可配置，其中，配置一放大校正部处于放大工作状态，则另一放大校正部则被配置处于校正工作状态，即两个放大校正部不会同时处于放大工作状态或校正工作状态，当然，两个放大校正部可以同时处于非工作状态，放大校正部的工作状态的配置方式以及过程由下述进行具体说明。

本发明实施例中，对于第一放大级1内的两个放大校正部，仅处于放大工作状态的放大校正部适配电连接至第二放大级2相应的差分输入端，以便在第二放大级2的输出端能得到一带隙基准电压。

具体实施时，对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压，其中，当前放大校正部，具体是指处于校正工作状态的放大校正部。

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源的反馈误差电压放大，同时，通过当前放大校正部内的失调电压校正单元将当前校正部配置处于校正工作状态时所存储的失调电压放大；其中，所述的当前放大校正部即被配置处于放大工作状态的放大校正部。由上述说明可知，一放大校正部处于放大工作状态时，则在配置进入放大工作状态前，其被配置为校正工作状态，因此，其内的失调电压校正单元存储在校正工作状态得到的失调电压，即通过动态校正，消除运算放大器放大器的失调电压。

具体地，电压放大单元放大后的反馈误差电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级2相应的差分输入端，以通过第二放大级2输出所需的带隙基准电压，同时，通过第二放大级2的输出端将带隙基准电压反馈至带隙基准源，以形成环路连接配合形式。

进一步地，第一放大级1内的一放大校正部，电压放大单元包括电压放大运算放大器A11，电压放大运算放大器A11的反相端与可控开关S1的一端以及可控开关S2的一端连接，可控开关S1的另一端与带隙基准源的第一连接端连接，可控开关S2的另一端与电压放大运算放大器A11的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A11的第一差分输出端与信号叠加运算器U1的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U2的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN11，失调电压校正运算放大器AN11的反相端与电容C1的一端以及可控开关S6的一端连接，电容C1的另一端与失调电压校正运算放大器AN11的同相端以及可控开关S5的一端连接，失调电压校正运算放大器AN11的第一差分输出端与信号叠加运算器U1的另一输入端连接，失调电压校正运算放大器AN11的第二差分输出端与信号叠加运算器U2的另一输入端连接；

信号叠加运算器U1的输出端与可控开关S3的一端以及可控开关S5的另一端连接，信号叠加运算器U2的输出端与可控开关S4的一端以及可控开关S6的另一端连接，可控开关S3的另一端与第二放大级2的反相输入端连接，可控开关S4的另一端与第二放大级2的同相输入端连接。

进一步地，第一放大级1内的另一放大校正部，电压放大单元包括电压放大运算放大器A12，电压放大运算放大器A12的反相端与可控开关S7的一端以及可控开关S8的一端连接，可控开关S7的另一端与带隙基准源的第一连接端连接，可控开关S8的另一端与电压放大运算放大器A12的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A12的第一差分输出端与信号叠加运算器U3的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U4的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN12，失调电压校正运算放大器AN12的反相端与电容C2的一端以及可控开关S12的一端连接，电容C2的另一端与失调电压校正运算放大器AN12的同相端以及可控开关S11的一端连接，失调电压校正运算放大器AN12的第一差分输出端与信号叠加运算器U3的另一输入端连接，失调电压校正运算放大器AN12的第二差分输出端与信号叠加运算器U4的另一输入端连接；

信号叠加运算器U3的输出端与可控开关S9的一端以及可控开关S11的另一端连接，信号叠加运算器U4的输出端与可控开关S10的一端以及可控开关S12的另一端连接，可控开关S9的另一端与第二放大级2的反相输入端连接，可控开关S10的另一端与第二放大级2的同相输入端连接。

具体地，可控开关S1、可控开关S3、可控开关S4、可控开关S8、可控开关S11以及可控开关S12相应的开关状态受时钟信号Φ1控制；可控开关S2、可控开关S5、可控开关S6、可控开关S7、可控开关S9以及可控开关S10相应的开关状态受时钟信号Φ2控制，所述时钟信号Φ1与受时钟信号Φ2为两相非交叠时钟信号。信号叠加运算器U1～信号叠加运算器U4可以采用现有常用的电压加法器，具体以能满足模拟电压的叠加均可，为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，时钟信号Φ1以及受时钟信号Φ2均为高电平时有效，时钟信号Φ1以及受时钟信号Φ2均在低电平时无效。时钟信号Φ1为有效状态时，时钟信号Φ2为无效状态时；当然，在时钟信号Φ2为有效状态时，时钟信号Φ1为无效状态。

由上述第一放大级1内的两个放大校正部可知，当时钟信号Φ1处于有效状态时，则电压放大运算放大器A11所在的放大校正部处于放大工作状态，此时，电压放大运算放大器A12所在的放大校正部处于校正工作状态。当时钟信号Φ2处于有效状态时，则电压放大运算放大器A11所在的放大校正部处于校正工作状态，此时，电压放大运算放大器A12所在的放大校正部处于放大工作状态。

具体实施时，当时钟信号Φ1处于有效状态且时钟信号Φ2处于无效状态，对于电压放大运算放大器A11所在的放大校正部，可控开关S1闭合，电压放大运算放大器A11的方向端通过可控开关S1与带隙基准源的第一连接端连接，电压放大运算放大器A11的同相端与带隙基准源的第二连接端连接；同时，可控开关S3以及可控开关S4均闭合时，则使得信号叠加运算器U1以及信号叠加运算器U2分别连接至第二放大级2的反相输入端、同相输入端，即实现电压运算放大器A11所在的放大校正部接入第二放大级2相应的差分输入端，即电压放大运算放大器A11所在的放大校正部当前处于放大工作状态。

同时，由于时钟信号Φ1处于有效状态且时钟信号Φ2处于无效状态，对于电压放大运算放大器A12所在的放大校正部，可控开关S8、可控开关S11以及可控开关S12闭合，可控开关S7、可控开关S9以及可控开关S10处于断开状态，而可控开关S7处于断开时，则电压放大运算放大器A12的反相端断开与带隙基准源的第一连接端连接，可控开关S9以及可控开关S10均处于断开状态时，则使得整个放大校正部断开与第二放大级2相应差分输入端的连接，即电压放大运算放大器A12所在的放大校正部当前处于校正工作状态。

具体地，对电压放大运算放大器A12所在的放大校正部，可控开关S8闭合，电压放大运算放大器A12的同相端与反相端短接，可控开关S11以及可控开关S12闭合时，则失调电压校正运算放大器AN12的同相端通过可控开关S11连接至信号叠加运算器U3的输出端，失调电压校正运算放大器AN12的反相端通过可控开关S12连接至信号叠加运算器U4的输出端，从而失调电压校正运算放大器AN12作为电压放大运算放大器A12的反馈回路。

由上述说明可知，电压放大运算放大器A12对自身的失调进行放大后反馈至失调电压校正运算放大器AN12同相端与反相端，从而可以利用与失调电压校正运算放大器AN12同相端、反相端连接的电容C2存储电压放大运算放大器A12的失调电压。电压放大运算放大器A12的失调电压V_osA12越大，电容C2上的电压V_C2越大。对电容C2的电压V_C2，则有

-V_osA12*A₁₂+(-V_C2-V_osAN12)*A_N12＝V_C2

其中，A₁₂为电压放大运算放大器A12的放大增益，A_N12为失调电压校正运算放大器AN12的放大增益，V_osAN12为V_osAN12为失调电压校正运算放大器AN12的失调电压。

一般地，电压放大运算放大器A12的失调电压V_osA12与失调电压校正运算放大器AN12的失调电压V_osAN12差别较小，可近似均等于为V_os，则电容C2的电压V_C2可表述为：V_C2＝-[(A_N12*V_os)+A₁₂*V_os)]/(A_N12+1)。具体实施时，在时钟信号Φ1处于有效状态且时钟信号Φ2处于无效状态内，通过电容C2的电压V_C2存储电压放大运算放大器A12的失调电压后，即完成整个放大校正部的校正工作状态。

当时钟信号Φ1变为无效状态且时钟信号Φ2变为有效状态时，对于电压放大运算放大器A11所在的放大校正部，可控开关S1、可控开关S3以及可控开关S4处于断开状态，可控开关S2、可控开关S5以及可控开关S6同时处于闭合状态，此时，整个放大校正部处于校正工作状态，具体在校正工作状态时的情况，可以参考上述电压放大运算放大器A12所在的放大校正部的说明，此处不再赘述。

同时，对于电压放大运算放大器A12所在的放大校正部，可控开关S7、可控开关S9以及可控开关S0处于闭合状态，可控开关S8、可控开关S11以及可控开关S12均处于断开状态，电压放大运算放大器A12所在的放大校正部处于放大工作状态。

电压放大运算放大器A12所在的放大校正部处于放大工作状态时，放大第一级1的输出电压由电压放大运算放大器A12以及失调电压校正运算放大器AN12的输出共同决定，具体地，

V_out2＝(V_in-V_osA12)*A₁₂+(-V_C2-V_osAN12)A_N12

其中，V_out2为电压放大运算放大器A12所在的放大校正部的输出电压，也即加载到第二放大级2相应差分输入端的电压。V_in为带隙基准源的反馈误差电压。当电压放大运算放大器A12的失调电压V_osA12、失调电压校正运算放大器AN12的失调电压V_osAN1近似等同为V_os时，对V_out2，则有

V_out2＝A₁₂*V_in–V_os*A₁₂+[A_N12/(1+A_N12)]*(A₁₂*V_os-V_os)

＝A₁₂*V_in-V_os＝A₁₂*(V_in-V_{os_eq2})

V_{os_eq2}＝V_os/A₁₂

因此，由上述V_out2的具体表达式可知，电压放大运算放大器A12由校正工作状态进入放大工作状态后，以电压放大运算放大器A12作为第一放大级1，其等效至输入端的失调电压由原本的V_os衰减至V_os/A₁₂，由于电压放大运算放大器的放大器增益A₁₂趋近于无穷大，经过校正后的等效输入失调电压V_{os_eq2}约等于0，满足理想的“虚短”特性，因此，整个基准源电路在工作时，可视为不存在误差电压随时间的变化情况，确保了带隙基准电压的长期稳定性。

具体实施时，电压放大运算放大器A11所在的放大校正部处于放大工作状态时的具体情况，可以参考上述电压放大运算放大器A12所在的放大校正部处于放大工作状态时的说明，两者在放大工作状态的原理相同，此处不再赘述。

综上，对放大第一级1内的两个放大校正部，一放大校正部由校正工作状态变为放大工作状态后，可以有效降低电压放大运算放大器自身的失调电压随温度、时间推移等因数的影响，提高带隙基准电压的温度特性的稳定性，进而实现基准源电路的长期稳定性。

具体实施时，时钟信号Φ1与受时钟信号Φ2的具体情况，如图3所示；由图3可知，时钟信号Φ1与受时钟信号Φ2存在同时无效的情况，即为非交叠时间，非交叠时间通常该时间可设定为ns量级，非交叠时间需要满足可控开关和相关信号均能能够正确建立；具体地，若无非交叠时间或非交叠时间太短，存在两个放大校正部同时接入第二放大级2的情况，此时，通过第二放大级2输出的带隙基准电压会产生较大的纹波和毛刺；若非交叠时间太长，两个放大校正部长时间不接入第二放大级2的差分输入端，同样会导致第二放大级2输出的带隙基准电压会产生较大的纹波和毛刺。时钟信号Φ1与受时钟信号Φ2相应的非交叠时间，还需要满足输出带隙基准电压的稳定性要求，具体非交叠时间的具体设定情况为本技术领域根据需要选择确定，为本技术领域人员所熟知，此处不再赘述。

进一步地，所述带隙基准源包括三极管Q1以及三极管Q2，其中，三极管Q1的发射极端与电阻R1的一端连接，三极管Q1的基极端、三极管Q2的基极端、三极管Q1的集电极端以及三极管Q2的集电极端均接地；

电阻R1的另一端与电阻R2的一端相互连接后形成带隙基准源的第一连接端，三极管Q2的发射极端与电阻R3的一端相互连接后形成带隙基准源的第二连接端，电阻R2的另一端以及电阻R3的另一端均与第二放大级2的输出端连接。

本发明实施例中，所述三极管Q1、三极管Q2均采用PNP三极管。通过带隙基准源的第一连接端、带隙基准源的第二连接端能得到加载到电压放大运算放大器A11或电压放大运算放大器A12的反馈误差电压V_in。具体实施时，带隙基准源还可以采用其他的电路形式，具体可以根据实际需要选择，此处不再赘述。

第二放大级2可以采用现有常用的差分输入单端输出的运算放大器形式，第二放大级2所采用的运算放大器具体形式可以根据需要选择，此处不再赘述。对第二放大级3，其失调电压等非理想因素对整体放大器性能影响很小，因此，通过可通过第二放大2直接放大后得到带隙基准电压，而不会影响带隙基准电压的温度特性以及所述带隙基准电压的稳定性。

综上，可得带隙基准电压稳定的方法，提供带隙基准源以及与所述带隙基准源适配连接的运算放大器，所述运算放大器包括第一放大级1以及与所述第一放大级1适配连接的第二放大级2，其中，通过第二放大级2的输出端得到一带隙基准电压；

第一放大级1包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级1内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级2相应的差分输入端；

对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压；

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源产生的基准电压放大，同时，通过当前放大校正部内的失调电压校正单元将当前校正部配置处于校正工作状态时所存储的失调电压放大；电压放大单元放大后的基准电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级2相应的差分输入端，以通过第二放大级2输出所需的带隙基准电压，且通过第二放大级2的输出端将带隙基准电压反馈至带隙基准源。

具体实施时，带隙基准源、第一放大级1以及第二放大级2具体配合情况，以及第一放大级1内两个放大校正部的具体在放大工作状态与校正工作状态的具体情况均可以参考上述说明，此处不再赘述。

Claims (4)

1.一种带隙基准电压稳定的基准源电路，包括带隙基准源以及与所述带隙基准源适配连接的运算放大器，其特征是：所述运算放大器包括第一放大级(1)以及与所述第一放大级(1)适配连接的第二放大级(2)，其中，通过第二放大级(2)的输出端得到一带隙基准电压；

第一放大级(1)包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级(1)内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级(2)相应的差分输入端；

对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压；

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源的反馈误差电压放大，同时，通过当前放大校正部内的失调电压校正单元将当前校正部配置处于校正工作状态时所存储的失调电压放大；电压放大单元放大后的基准电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级(2)相应的差分输入端，以通过第二放大级(2)输出所需的带隙基准电压，且通过第二放大级(2)的输出端将带隙基准电压反馈至带隙基准源；

第一放大级(1)内的一放大校正部，电压放大单元包括电压放大运算放大器A11，电压放大运算放大器A11的反相端与可控开关S1的一端以及可控开关S2的一端连接，可控开关S1的另一端与带隙基准源的第一连接端连接，可控开关S2的另一端与电压放大运算放大器A11的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A11的第一差分输出端与信号叠加运算器U1的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U2的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN11，失调电压校正运算放大器AN11的反相端与电容C1的一端以及可控开关S6的一端连接，电容C1的另一端与失调电压校正运算放大器AN11的同相端以及可控开关S5的一端连接，失调电压校正运算放大器AN11的第一差分输出端与信号叠加运算器U1的另一输入端连接，失调电压校正运算放大器AN11的第二差分输出端与信号叠加运算器U2的另一输入端连接；

信号叠加运算器U1的输出端与可控开关S3的一端以及可控开关S5的另一端连接，信号叠加运算器U2的输出端与可控开关S4的一端以及可控开关S6的另一端连接，可控开关S3的另一端与第二放大级(2)的反相输入端连接，可控开关S4的另一端与第二放大级(2)的同相输入端连接；

第一放大级(1)内的另一放大校正部，电压放大单元包括电压放大运算放大器A12，电压放大运算放大器A12的反相端与可控开关S7的一端以及可控开关S8的一端连接，可控开关S7的另一端与带隙基准源的第一连接端连接，可控开关S8的另一端与电压放大运算放大器A12的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A12的第一差分输出端与信号叠加运算器U3的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U4的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN12，失调电压校正运算放大器AN12的反相端与电容C2的一端以及可控开关S12的一端连接，电容C2的另一端与失调电压校正运算放大器AN12的同相端以及可控开关S11的一端连接，失调电压校正运算放大器AN12的第一差分输出端与信号叠加运算器U3的另一输入端连接，失调电压校正运算放大器AN12的第二差分输出端与信号叠加运算器U4的另一输入端连接；

信号叠加运算器U3的输出端与可控开关S9的一端以及可控开关S11的另一端连接，信号叠加运算器U4的输出端与可控开关S10的一端以及可控开关S12的另一端连接，可控开关S9的另一端与第二放大级(2)的反相输入端连接，可控开关S10的另一端与第二放大级(2)的同相输入端连接；

可控开关S1、可控开关S3、可控开关S4、可控开关S8、可控开关S11以及可控开关S12相应的开关状态受时钟信号Φ1控制；可控开关S2、可控开关S5、可控开关S6、可控开关S7、可控开关S9以及可控开关S10相应的开关状态受时钟信号Φ2控制，

所述时钟信号Φ1与受时钟信号Φ2为两相非交叠时钟信号；

时钟信号Φ1以及受时钟信号Φ2均为高电平时有效。

2.根据权利要求1所述带隙基准电压稳定的基准源电路，其特征是：所述带隙基准源包括三极管Q1以及三极管Q2，其中，三极管Q1的发射极端与电阻R1的一端连接，三极管Q1的基极端、三极管Q2的基极端、三极管Q1的集电极端以及三极管Q2的集电极端均接地；

电阻R1的另一端与电阻R2的一端相互连接后形成带隙基准源的第一连接端，三极管Q2的发射极端与电阻R3的一端相互连接后形成带隙基准源的第二连接端，电阻R2的另一端以及电阻R3的另一端均与第二放大级(2)的输出端连接。

3.根据权利要求2所述带隙基准电压稳定的基准源电路，其特征是：所述三极管Q1、三极管Q2均采用PNP三极管。

4.一种带隙基准电压稳定的方法，提供带隙基准源以及与所述带隙基准源适配连接的运算放大器，其特征是：所述运算放大器包括第一放大级(1)以及与所述第一放大级(1)适配连接的第二放大级(2)，其中，通过第二放大级(2)的输出端得到一带隙基准电压；

第一放大级(1)包括两个呈并联分布的放大校正部，所述放大校正部包括一电压放大单元以及用于对所述电压放大单元的失调电压校正与存储的失调电压校正单元；对第一放大级(1)内的两个放大校正部，一放大校正部配置处于放大工作状态时，另一放大校正部同时被配置处于校正工作状态，且仅处于放大工作状态的放大校正部适配电连接至第二放大级(2)相应的差分输入端；

对配置处于校正工作状态的放大校正部，通过当前放大校正部内的失调电压校正单元存储所述当前放大校正部内电压放大单元的失调电压；

对配置处于放大工作状态的放大校正部，通过当前放大校正部内的电压放大单元对带隙基准源的反馈误差电压放大，同时，通过当前放大校正部内的失调电压校正单元将当前校正部配置处于校正工作状态时所存储的失调电压放大；电压放大单元放大后的反馈误差电压以及失调电压校正单元放大后的失调电压分别加载到第二放大级(2)相应的差分输入端，以通过第二放大级(2)输出所需的带隙基准电压，且通过第二放大级(2)的输出端将带隙基准电压反馈至带隙基准源；

第一放大级(1)内的一放大校正部，电压放大单元包括电压放大运算放大器A11，电压放大运算放大器A11的反相端与可控开关S1的一端以及可控开关S2的一端连接，可控开关S1的另一端与带隙基准源的第一连接端连接，可控开关S2的另一端与电压放大运算放大器A11的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A11的第一差分输出端与信号叠加运算器U1的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U2的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN11，失调电压校正运算放大器AN11的反相端与电容C1的一端以及可控开关S6的一端连接，电容C1的另一端与失调电压校正运算放大器AN11的同相端以及可控开关S5的一端连接，失调电压校正运算放大器AN11的第一差分输出端与信号叠加运算器U1的另一输入端连接，失调电压校正运算放大器AN11的第二差分输出端与信号叠加运算器U2的另一输入端连接；

信号叠加运算器U1的输出端与可控开关S3的一端以及可控开关S5的另一端连接，信号叠加运算器U2的输出端与可控开关S4的一端以及可控开关S6的另一端连接，可控开关S3的另一端与第二放大级(2)的反相输入端连接，可控开关S4的另一端与第二放大级(2)的同相输入端连接；

第一放大级(1)内的另一放大校正部，电压放大单元包括电压放大运算放大器A12，电压放大运算放大器A12的反相端与可控开关S7的一端以及可控开关S8的一端连接，可控开关S7的另一端与带隙基准源的第一连接端连接，可控开关S8的另一端与电压放大运算放大器A12的同相端以及带隙基准源的第二连接端连接；

电压放大运算放大器A12的第一差分输出端与信号叠加运算器U3的一输入端连接，电压放大运算放大器A11的第二差分输出端与信号叠加运算器U4的一输入端连接；

失调电压校正单元包括失调电压校正运算放大器AN12，失调电压校正运算放大器AN12的反相端与电容C2的一端以及可控开关S12的一端连接，电容C2的另一端与失调电压校正运算放大器AN12的同相端以及可控开关S11的一端连接，失调电压校正运算放大器AN12的第一差分输出端与信号叠加运算器U3的另一输入端连接，失调电压校正运算放大器AN12的第二差分输出端与信号叠加运算器U4的另一输入端连接；

信号叠加运算器U3的输出端与可控开关S9的一端以及可控开关S11的另一端连接，信号叠加运算器U4的输出端与可控开关S10的一端以及可控开关S12的另一端连接，可控开关S9的另一端与第二放大级(2)的反相输入端连接，可控开关S10的另一端与第二放大级(2)的同相输入端连接；

可控开关S1、可控开关S3、可控开关S4、可控开关S8、可控开关S11以及可控开关S12相应的开关状态受时钟信号Φ1控制；可控开关S2、可控开关S5、可控开关S6、可控开关S7、可控开关S9以及可控开关S10相应的开关状态受时钟信号Φ2控制，

所述时钟信号Φ1与受时钟信号Φ2为两相非交叠时钟信号；

时钟信号Φ1以及受时钟信号Φ2均为高电平时有效。