CN104376822A - 数据线驱动器、半导体集成电路装置以及电子设备 - Google Patents

数据线驱动器、半导体集成电路装置以及电子设备 Download PDF

Info

Publication number
CN104376822A
CN104376822A CN201410397636.4A CN201410397636A CN104376822A CN 104376822 A CN104376822 A CN 104376822A CN 201410397636 A CN201410397636 A CN 201410397636A CN 104376822 A CN104376822 A CN 104376822A
Authority
CN
China
Prior art keywords
transistor
circuit
timing
signal
electric charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410397636.4A
Other languages
English (en)
Other versions
CN104376822B (zh
Inventor
森田晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013168319A external-priority patent/JP6149596B2/ja
Priority claimed from JP2013169296A external-priority patent/JP6390078B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104376822A publication Critical patent/CN104376822A/zh
Application granted granted Critical
Publication of CN104376822B publication Critical patent/CN104376822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种数据线驱动器、半导体集成电路以及电子设备。在数据线驱动器中，将被连续输入的图像数据依次存储于第一数据存储部和第二数据存储部中，减法器对被存储于第一数据存储部和第二数据存储部中的图像数据的差分值进行运算。定时脉冲发生器根据由运算得到的差分值来产生定时脉冲，电荷供给电路根据该定时脉冲而向灰度电压输出端子供给电荷。如此提高了图像数据发生变化时的灰度电压的上升以及下降特性。

Description

数据线驱动器、半导体集成电路装置以及电子设备
技术领域
本发明涉及一种对LCD(Liquid Crystal Display：液晶显示)面板等显示面板的数据线进行驱动的数据线驱动器。本发明还涉及一种内置有这种数据线驱动器的半导体集成电路装置以及使用了包括数据线驱动器的显示面板驱动电路的电子设备等。
背景技术
例如，使用HTPS(高温多晶硅)的TFT(薄膜晶体管)的LCD面板是多灰度(高精度)的，并且需要以超高速来对数据线进行驱动。特别是，在通过包含于数据线驱动器中的有限数量的灰度电压生成电路来依次驱动LCD面板的一行量的像素的情况下，必须对应于图像数据的变化，而在短时间内使从灰度电压生成电路被输出的灰度电压上升或下降。
因此，一直以来，在被使用于灰度电压生成电路的运算放大器中，通过增加在差动级中流通的稳定电流或提高输出晶体管的能力，从而提高运算放大器的能力。但是，当在差动级或输出级中增加稳定电流时，消耗电力将增大。
或者，还考虑了通过将决定最终的灰度电压的高精度放大器和在灰度变化时迅速使灰度电压发生变化的高驱动放大器并联连接，从而以高速对数据线进行驱动的情况。但是，由于高驱动放大器具有较高的驱动能力，因此大多存在因负载而发生振荡的问题。
作为相关技术，在专利文献1中，公开了一种能够在不增大稳定的驱动电流的条件下使转换速率高速化的运算放大器，以及使用了该运算放大器的液晶驱动装置。该运算放大器具有：至少一个差动输入部，其使用由一对晶体管构成的差动对而生成与正相输入信号和反相输入信号的电位差相对应的电压信号；输出部，其生成并输出与通过该差动输入部而生成的电压信号相对应的逻辑电平的输出信号；至少一个辅助电流生成部，其对正相输入信号或反相输入信号发生急剧变动的情况进行检测并生成辅助电流；驱动电流生成部，其将预定的基准电流与辅助电流相加而生成差动输入部的驱动电流。
但是，根据专利文献1的运算放大器，由于是在检测出正相输入信号或反相输入信号发生了急剧变动的情况之后，使差动输入部的驱动电流增加从而使转换速率高速化，因此从输入信号的变动到转换速率的高速化会产生时间差，由此导致响应延迟。
专利文献1：日本特开2011-172203号公报(第0011～0013段、图1)
发明内容
因此，鉴于上述问题，本发明的目的之一在于，能够在数据线驱动器中，提高图像数据发生了变化时的灰度电压的上升以及下降特性，从而以高速对显示面板的数据线进行驱动。
为了解决以上的课题，本发明的一个观点所涉及的数据线驱动器为，通过根据图像数据而生成灰度电压，从而对显示面板的数据线进行驱动的数据线驱动器，并具备：第一数据存储部以及第二数据存储部，它们被串联连接并依次存储被连续供给的图像数据；DAC(数字/模拟转换器)，其对被存储于第一数据存储部中的图像数据进行D/A(数字/模拟)转换并输出模拟的图像信号；放大器，其对从DAC被输出的图像信号进行放大并生成输出信号，并且将该输出信号向灰度电压输出端子进行供给；减法器，其对被存储于第一数据存储部中的图像数据和被存储于第二数据存储部中的图像数据的差分值进行运算；定时脉冲发生器，其根据通过减法器而被运算出的差分值来产生定时脉冲；电荷供给电路，其根据定时脉冲发生器所产生的定时脉冲而向灰度电压输出端子供给电荷。
根据本发明的一个观点，由于连续的两个图像数据的差分值被数字化地运算，并且电荷供给电路根据该差分值而向灰度电压输出端子供给电荷，因此能够进行与放大器相比更为高速的电荷供给工作。因此，能够提高图像数据变化时的灰度电压的上升以及下降特性，从而以高速对显示面板的数据线进行驱动。另一方面，放大器能够根据对图像数据进行D/A转换而得到的模拟的图像信号来维持精确的灰度电压。
在此，也可以采用如下方式，即，数据线驱动器还具备工作表存储部，所述工作表存储部对以与多个差分值相对应的方式而设定有表示定时脉冲的脉冲宽度的脉冲宽度数据的工作表进行存储，并且输出与通过减法器而被运算出的差分值相对应的脉冲宽度数据，定时脉冲发生器产生如下定时脉冲，所述定时脉冲具有根据从工作表存储部被输出的脉冲宽度数据而被设定的脉冲宽度。由此，定时脉冲发生器能够产生具有与通过减法器而被运算出的差分值相对应的脉冲宽度的定时脉冲。
在该情况下，也可以采用如下方式，即，电荷供给电路包括多个P沟道晶体管和多个N沟道晶体管，所述多个P沟道晶体管被并联连接于高电位侧的电源电位与灰度电压输出端子之间，所述多个N沟道晶体管被并联连接于灰度电压输出端子与低电位侧的电源电位之间，数据线驱动器还具备：第二工作表存储部，其对以与多个差分值相对应的方式而设定有在电荷供给电路进行工作时被选择的晶体管的选择信息的第二工作表进行存储，并且输出表示与通过减法器而被运算出的差分值相对应的选择信息的信号；晶体管驱动电路，其根据定时脉冲发生器所产生的定时脉冲，而使根据从第二工作表存储部被输出的信号而被选择的至少一个晶体管导通。由此，由于选择了具有适当的驱动能力的至少一个晶体管，因此能够对定时脉冲的脉冲宽度的精度不足进行补偿。
另外，也可以采用如下方式，即，数据线驱动器还具备：第三工作表存储部，其对以与多个图像数据的值相对应的方式而设定有在电荷供给电路进行工作时被追加选择的晶体管的选择信息的第三工作表进行存储，并且输出表示与被存储于第一数据存储部中的图像数据相对应的选择信息的信号；追加晶体管驱动电路，其在根据从第三工作表存储部被输出的信号而选择了至少一个晶体管的情况下，根据定时脉冲发生器所产生的定时脉冲而使上述至少一个晶体管导通。由此，能够在晶体管的源极与漏极间电压变小的情况下，对晶体管的驱动能力不足进行补偿。
或者，也可以采用如下方式，即，数据线驱动器还具备脉冲宽度设定部，所述脉冲宽度设定部根据通过减法器而被运算出的差分值来对定时脉冲的脉冲宽度进行设定，定时脉冲发生器产生如下定时脉冲，所述定时脉冲具有通过脉冲宽度设定部而被设定的脉冲宽度。由此，定时脉冲发生器能够产生具有与通过减法器而被运算出的差分值相对应的脉冲宽度的定时脉冲。
在该情况下，也可以采用如下方式，即，电荷供给电路包括多个P沟道晶体管和多个N沟道晶体管，所述多个P沟道晶体管被并联连接于高电位侧的电源电位与灰度电压输出端子之间，所述多个N沟道晶体管被并联连接于灰度电压输出端子与低电位侧的电源电位之间，数据线驱动器还具备：晶体管设定部，其根据通过减法器而被运算的差分值，输出表示在电荷供给电路进行工作时被选择的晶体管的选择信息的信号；晶体管驱动电路，其根据定时脉冲发生器所产生的定时脉冲而使根据从晶体管设定部被输出的信号而被选择的至少一个晶体管导通。由此，由于选择了具有适当的驱动能力的至少一个晶体管，因此能够对定时脉冲的脉冲宽度的精度不足进行补偿。
此外，也可以采用如下方式，即，数据线驱动器还具备：追加晶体管设定部，其根据被存储于第一数据存储部中的图像数据，而输出表示在电荷供给电路进行工作时被追加选择的晶体管的选择信息的信号；追加晶体管驱动电路，其在根据从追加晶体管设定部被输出的信号而选择了至少一个晶体管的情况下，根据定时脉冲发生器所产生的定时脉冲而使上述至少一个晶体管导通。由此，能够在晶体管的源极与漏极间电压变小的情况下，对晶体管的驱动能力不足进行补偿。
或者，也可以采用如下方式，即，电荷供给电路包括：极性脉冲输出部，其根据定时脉冲发生器所产生的定时脉冲而输出如下极性脉冲，所述极性脉冲具有与通过减法器而被运算出的差分值的正负相对应的极性；微分电路，其对从极性脉冲输出部被输出的极性脉冲进行微分；第二放大器，其对通过微分电路而被进行了微分的极性脉冲进行放大并生成第二输出信号，并且将该第二输出信号向灰度电压输出端子进行供给。在该情况下，通过对放大图像信号的放大器的输出信号和放大被进行了微分的极性脉冲的第二放大器的输出信号进行合成，从而能够提高图像数据变化时的灰度电压的上升以及下降特性，由此能够以高速对显示面板的数据线进行驱动。
在以上方式中，也可以采用如下方式，即，数据线驱动器还具备开关电路，所述开关电路对放大器的输出端子与灰度电压输出端子之间的连接进行开闭。由此，能够在电荷供给电路进行工作的期间，使放大器的输出端子从灰度电压输出端子上断开，从而降低放大器给电荷供给电路的工作带来的影响。
在该情况下，也可以采用如下方式，即，数据线驱动器还具备控制电路，所述控制电路以与被存储于第一数据存储部以及第二数据存储部中的图像数据发生变化的定时同步的方式而使开关电路断开，并且在电荷供给电路工作之后使开关电路导通。由此，能够在图像数据发生了变化时，使电荷供给电路向灰度电压输出端子供给电荷以提高灰度电压的上升以及下降特性，之后，使放大器对灰度电压进行微调以维持精确的灰度电压。
本发明的一个观点所涉及的半导体集成电路装置具备上述任一数据线驱动器。由此，能够使包括数据线驱动器的电路小型化并将其配置于显示面板附近。
本发明的一个观点所涉及的电子设备具备：(i)显示面板；(ii)显示面板驱动电路，其包括上述任一数据线驱动器，并对显示面板进行驱动。由此，能够提供一种具备数据线被高速驱动的显示面板的电子设备。
附图说明
图1为包括本发明的一个实施方式所涉及的数据线驱动器的图像显示部的图。
图2为表示图1所示的数据线驱动器的第一结构例的图。
图3为表示图2所示的电荷供给电路以及晶体管驱动电路等的结构例的图。
图4为表示由图2所示的放大器以及电荷供给电路产生的灰度电压的波形的合成的图。
图5为表示图1所示的数据线驱动器的第二结构例的图。
图6为表示图1所示的数据线驱动器的第三结构例的图。
图7为表示能够作为图6所示的各个放大器而使用的运算放大器的结构例的电路图。
图8为表示视频投影仪的主要结构的框图。
图9为表示图8所示的光学系统的结构例的概要图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。另外，对于相同的结构要素标注相同的参照符号，并省略重复的说明。
图1为，包括本发明的一个实施方式所涉及的数据线驱动器的图像显示部的结构例的框图。如图1所示，该图像显示部包括显示控制电路1、显示面板驱动电路2和显示面板100，并且根据从外部被供给的图像数据等来显示图像。
显示面板100既可以为具有红色系(R)、绿色系(G)以及蓝色系(B)的像素的彩色显示面板，也可以为具有单色像素的单色显示面板。特别是，在面向视频投影仪的用途中，可以设置三种显示面板，以形成红色系(R)、绿色系(G)以及蓝色系(B)的图像。在这种情况下，也可以对应于三种显示面板而设置三种数据线驱动器。
此外，显示面板100既可以为LCD面板，也可以为有机EL(Electro-Luminescence：电致发光)面板等。在本实施方式中，作为一个示例，对使用了有源矩阵方式的透过型LCD面板的情况进行说明。
在有源矩阵方式的LCD面板中，形成有多个独立电极以及与它们连接的多个TFT(薄膜晶体管)的第一透明基板，与形成有一个共同电极的第二透明基板对置配置，并且在第一透明基板与第二透明基板之间封入有液晶。
在显示面板100中，例如对应于720×132个像素，与这些像素数目相同的独立电极被配置为二维矩阵状。在图1中，被形成于独立电极与共同电极之间的电容被表示为电容C11、C12、C13、…、C21、C22、C23…。此外，与这些像素数目相同的TFT111、112、113、…、121、122、123…被配置为二维矩阵状。
多个TFT的漏极分别与多个独立电极连接。此外，在图1中，纵向的多列(columm)的TFT的源极分别与源极线S1、S2、S3、…连接。而且，在图1中，横向的多行(line)的TFT的栅极分别与栅极线(也被称为扫描线)G1、G2、…连接。各个TFT在有高电平的扫描信号被施加于栅极上而成为导通状态时，从漏极输出被供给至源极的灰度电压，并施加于所对应的独立电极。
在显示面板100中，由于当向独立电极与共同电极之间持续施加直流电压时，液晶的特性将发生恶化，因此向独立电极与共同电极之间被施加的电压的极性以预定的周期被反转。在本实施方式中，采用施加电压的极性每一帧一反转的帧反转方式，或施加电压的极性每一行一反转的行反转方式。
显示控制电路1包括图像数据处理电路10和显示定时生成电路20。此外，显示面板驱动电路2包括：数据线驱动器30、栅极线驱动器40和公共电位生成电路50。
在此，数据线驱动器30可以单独地，或者与栅极线驱动器40或公共电位生成电路50一起被内置于半导体集成电路装置(显示驱动器IC)中。由此，能够使包括数据线驱动器30的电路小型化并配置于显示面板100的附近。此外，显示控制电路1既可以被内置于不同于显示驱动器IC的半导体集成电路装置(显示控制器IC)中，也可以被组装于显示驱动器IC内。
图像数据处理电路10输入图像数据以及时钟信号，并根据需要而对图像数据实施图像处理。例如，图像数据处理电路10以根据极性反转信号而使灰度电压的极性每一帧或每一行一反转的方式对图像数据进行处理。具体而言，在被施加于共同电极的公共电位固定为7V的情况下，被施加于独立电极上的灰度电位在灰度100％的情况下，将在正极性的12V与负极性的2V之间被反转。而且，图像数据处理电路10也可以实施轮廓增强等一般的图像处理。
显示定时生成电路20输入水平同步信号、垂直同步信号以及时钟信号，并生成各种定时信号。作为各种定时信号，例如有表示灰度电压的极性的反转/非反转的极性反转信号、表示输出灰度电压的定时的输出定时信号、对显示面板100中的写入列进行选择的列选择信号、表示显示面板100中的写入行的切换定时的扫描定时信号等。
数据线驱动器30通过基于根据时钟信号以及输出定时信号而从图像数据处理电路10被供给的图像数据来生成灰度电压，从而对显示面板100的数据线进行驱动。数据线驱动器30将所生成的多个灰度电压分别向显示面板100的数据线(也被称为信号线)D1、D2、D3、…输出。
被设置于显示面板100中的多路转换器60将数据线D1、D2、D3、…分别与从源极线S1、S2、S3、…之中根据列选择信号而被选择的一组源极线连接。由此，能够通过数据线驱动器30中所包括的有限数量的灰度电压生成电路来依次驱动显示面板100的一行量的像素。另外，在数据线驱动器30中，在设置有与显示面板100的一行量的像素数相同数目的灰度电压生成电路的情况下，无需多路转换器60，数据线D1、D2、D3、…与源极线S1、S2、S3、…相等。
被供给至源极线S1的灰度电压被施加于第一列的TFT111、121、…的源极。此外，被供给至源极线S2的灰度电压被施加于第二列的TFT112、122、…的源极。而且，被供给至源极线S3的灰度电压被施加于第三列的TFT113、123、…的源极，以下相同。
栅极线驱动器40根据扫描定时信号而将分别向栅极线G1、G2、…被供给的多个扫描信号依次活化为高电平(例如15V)。由此，在与各个源极线连接的多个TFT之中，栅极线为高电平的TFT成为导通状态，从而向与该TFT的漏极连接的独立电极施加灰度电压。公共电位生成电路50生成公共电位COM，并向显示面板100的共同电极施加公共电位COM。如此，图像将在显示面板100上被显示。
在此，对图1所示的数据线驱动器的第一结构例进行说明。
图2为，表示图1所示的数据线驱动器的第一结构例的图。如图2所示，数据线驱动器30包括RAM(random access memory：随机存取存储器)31和多个灰度电压生成电路32。RAM31临时存储从图像数据处理电路10(图1)被供给的图像数据，并根据输出定时信号而并行输出多个像素量的图像数据。
各个灰度电压生成电路32包括：图像数据输入端子301、数据锁存电路(数据存储部)302以及303、DAC(数字/模拟转换器)304、放大器305、开关电路306、控制电路307、减法器308、定时脉冲发生器309、电荷供给电路310和灰度电压输出端子316。
在灰度电压生成电路32中，以与输出定时信号同步的方式，从RAM31一次供给1像素量的图像数据。数据锁存电路302以及303被串联连接，并以与输出定时信号同步的方式，依次存储被连续供给的图像数据。在图2中，图示了数据锁存电路302存储了第i个图像数据，数据锁存电路303存储了第(i-1)个图像数据的状态。
DAC304对被存储于数据锁存电路302中的图像数据进行D/A(数字/模拟)转换并输出模拟的图像信号。在作为DAC304而采用梯形电阻型的DAC的情况下，DAC的转换特性通过梯形电阻电路中的电阻值的设定而被决定。例如，DAC304也可以根据对显示面板100(图1)的伽马特性进行补正的转换特性而对图像数据进行D/A转换。但是，在于被供给至RAM31中的图像数据中已经被实施了标准的伽马补正的情况下，只需在显示面板100的伽马特性与标准的伽马特性不同的情况下，在DAC304中实施差分的伽马补正即可。
放大器305放大从DAC304被输出的图像信号并生成输出信号，并且经由开关电路306而将该输出信号向灰度电压输出端子316进行供给。放大器305能够通过应用开环增益较大的闭环负反馈(从输出端子朝向反转输入端子的负反馈)，从而高精度地放大图像信号。但是，输出信号的上升以及下降会发生某种程度的延迟。因此，为了提高图像数据发生变化时的灰度电压的上升以及下降特性，而设置有减法器308～电荷供给电路310。
减法器308对被存储于数据锁存电路302中的第i个图像数据、和被存储于数据锁存电路303中的第(i-1)个图像数据的差分值进行运算。此外，定时脉冲发生器309根据通过减法器308而被运算出的差分值来产生使电荷供给电路310工作的定时脉冲。例如，定时脉冲发生器309也可以产生具有与通过减法器308而被运算出的差分值的绝对值大致成比例的脉冲宽度的定时脉冲。
电荷供给电路310根据定时脉冲发生器309所产生的定时脉冲而向灰度电压输出端子316供给电荷。在此，在电荷供给电路310中，如果通过减法器308而被运算出的差分值为正，则向灰度电压输出端子316供给正电荷，如果差分值为负，则向灰度电压输出端子316供给负电荷。
根据本实施方式，由于连续的两个图像数据的差分值被数字化地运算，并且电荷供给电路310根据该差分值而向灰度电压输出端子316供给电荷，因此能够实现与放大器305相比更为高速的电荷供给工作。因此，能够提高图像数据发生变化时的灰度电压的上升以及下降特性，从而以高速对显示面板100的数据线进行驱动。另一方面，放大器305能够根据对图像数据进行D/A转换而得到的模拟的图像信号来维持精确的灰度电压。
为了产生使电荷供给电路310工作的定时脉冲，可以设置图2所示的工作表存储部311。工作表存储部311例如包括非易失性存储器等，并且对以与多个差分值(也可以为多个差分值的范围)相对应的方式而设定有表示定时脉冲的脉冲宽度的脉冲宽度数据的工作表A进行存储。此外，工作表存储部311通过参照工作表A，从而输出与通过减法器308而被运算出的差分值相对应的脉冲宽度数据。
定时脉冲发生器309通过根据从工作表存储部311被输出的脉冲宽度数据，来对使电荷供给电路310进行工作的开始定时以及结束定时进行设定，从而产生具有根据脉冲宽度数据而被设定的脉冲宽度的定时脉冲。
例如，定时脉冲发生器309可以通过以与时钟信号同步的方式对输出定时信号进行锁存，从而设定开始定时。此外，定时脉冲发生器309可以通过根据由脉冲宽度数据表示的脉冲宽度，而以与时钟信号同步的方式使开始定时延迟,从而设定结束定时。
由此，定时脉冲发生器309能够产生具有根据由减法器308所运算出的差分值而被设定的脉冲宽度的定时脉冲。但是，在时钟信号的周期不太短的情况下，无法充分提高定时脉冲的脉冲宽度的精度。
因此，可以采用如下方式，即，在电荷供给电路310中，通过设置被并联连接的多个晶体管，并根据通过减法器308而被运算出的差分值来选择需被导通的至少一个晶体管，从而以较高的精度对向灰度电压输出端子316被供给的电荷量进行控制。在该情况下，设置有图2所示的工作表存储部312以及晶体管驱动电路313。
工作表存储部312例如包括非易失性存储器等，并对以与多个差分值(也可以为多个差分值的范围)相对应的方式而设定有在电荷供给电路310进行工作时被选择的晶体管的选择信息的工作表B进行存储。此外，工作表存储部312通过参照工作表B，从而输出表示与通过减法器308而被运算出的差分值相对应的选择信息的使能信号。
晶体管驱动电路313根据定时脉冲发生器309所产生的定时脉冲，使根据从工作表存储部312输出的使能信号而被选择的至少一个晶体管导通。
由此，由于选择了具有适当的驱动能力的至少一个晶体管，因此能够对定时脉冲的脉冲宽度的精度不足进行补偿。但是，由于根据应输出的灰度电压值，被选择的晶体管的源极与漏极间电压变小，因此晶体管的驱动能力会降低。
因此，也可以采用如下方式，即，通过在电荷供给电路310中设置多个补正用的晶体管，并根据被存储于数据锁存电路302中的第i个图像数据的值，选择性地追加需被导通的至少一个晶体管，从而对向灰度电压输出端子316被供给的电荷量进行补正。在该情况下，设置有图2所示的工作表存储部314以及追加晶体管驱动电路315。
工作表存储部314例如包括非易失性存储器，并对以与多个图像数据的值(也可以为多个图像数据值的范围)相对应的方式而设定有在电荷供给电路310进行工作时被追加选择的晶体管的选择信息的工作表C进行存储。此外，工作表存储部314通过参照工作表C，从而输出表示与被存储于数据锁存电路302中的第i个图像数据相对应的选择信息的追加使能信号。
追加晶体管驱动电路315在根据从工作表存储部314被输出的追加使能信号而选择了至少一个晶体管的情况下，根据定时脉冲发生器309所产生的定时脉冲而使上述至少一个晶体管导通。由此，能够在晶体管的源极与漏极间电压变小的情况下，对晶体管的驱动能力不足进行补偿。
图3为，表示图2所示的电荷供给电路、晶体管驱动电路以及追加晶体管驱动电路的结构例的图。如图3所示，电荷供给电路310包括被并联连接在高电位侧的电源电位VDD与灰度电压输出端子316之间的第一组P沟道MOS晶体管QP11、QP12、…和第二组P沟道MOS晶体管QP21、QP22、…。
各个晶体管的源极与电源电位VDD的配线连接，且漏极与灰度电压输出端子316连接。优选为，第一组P沟道MOS晶体管QP11、QP12、…以1：2：…的方式具有互不相同的尺寸(例如，沟道宽度)。优选为，第二组P沟道MOS晶体管QP21、QP22、…也同样具有互不相同的尺寸。
此外，电荷供给电路310包括被并联连接在灰度电压输出端子316与低电位侧的电源电位VSS之间的第一组N沟道MOS晶体管QN11、QN12、…和第二组N沟道MOS晶体管QN21、QN22、…。
各个晶体管的漏极与灰度电压输出端子316连接，且源极与电源电位VSS的配线连接。优选为，第一组N沟道MOS晶体管QN11、QN12、…以1：2：…的方式具有互不相同的尺寸。优选为，第二组N沟道MOS晶体管QN21、QN22、…也同样具有互不相同的尺寸。
晶体管驱动电路313a以及313b构成了图2所示的晶体管驱动电路313。晶体管驱动电路313a包括取得定时脉冲与使能信号EP11、EP12、…的逻辑与并输出低电平的驱动脉冲的多个逻辑电路。这些逻辑电路的输出信号分别被施加于电荷供给电路310的第一组P沟道MOS晶体管QP11、QP12、…的栅极。
在图3中，作为晶体管驱动电路313a中所包括的多个逻辑电路的示例而图示了NAND电路NA11、NA12、…。例如，当在使能信号EP11被活化为高电平的期间，具有所设定的脉冲宽度的高电平的定时脉冲被供给时，NAND电路NA11将输出具有与定时脉冲的脉冲宽度相同的脉冲宽度的低电平的驱动脉冲。栅极上被施加该驱动脉冲的晶体管QP11成为导通状态，并从电源电位VDD向灰度电压输出端子316供给正电荷。
晶体管驱动电路313b包括取得定时脉冲与使能信号EN11、EN12、…的逻辑与并输出高电平的驱动脉冲的多个逻辑电路。这些逻辑电路的输出信号分别被施加于电荷供给电路310的第一组N沟道MOS晶体管QN11、QN12、…的栅极。
在图3中，作为晶体管驱动电路313b中所包括的多个逻辑电路的示例而图示了AND电路AN11、AN12、…。例如，当在使能信号EN11被活化为高电平的期间，具有所设定的脉冲宽度的高电平的定时脉冲被供给时，AND电路AN11将输出具有与定时脉冲的脉冲宽度相同的脉冲宽度的高电平的驱动脉冲。栅极上被施加该驱动脉冲的晶体管QN11成为导通状态，并从电源电位VSS向灰度电压输出端子316供给负电荷。
追加晶体管驱动电路315a以及315b构成了图2所示的追加晶体管驱动电路315。追加晶体管驱动电路315a包括取得定时脉冲与追加使能信号EP21、EP22、…的逻辑与并输出低电平的驱动脉冲的多个逻辑电路。这些逻辑电路的输出信号分别被施加于电荷供给电路310的第二组P沟道MOS晶体管QP21、QP22、…的栅极。
在图3中，作为追加晶体管驱动电路315a中所包括的多个逻辑电路的示例而图示了NAND电路NA21、NA22、…。例如，当在追加使能信号EP21被活化为高电平的期间，具有所设定的脉冲宽度的高电平的定时脉冲被供给时，NAND电路NA21将输出具有与定时脉冲的脉冲宽度相同的脉冲宽度的低电平的驱动脉冲。栅极上被施加该驱动脉冲的晶体管QP21成为导通状态，并从电源电位VDD向灰度电压输出端子316供给正电荷。
追加晶体管驱动电路315b包括取得定时脉冲与追加使能信号EN21、EN22、…的逻辑与并输出高电平的驱动脉冲的多个逻辑电路。这些逻辑电路的输出信号分别被施加于电荷供给电路310的第二组N沟道MOS晶体管QN21、QN22、…的栅极。
在图3中，作为追加晶体管驱动电路315b中所包括的多个逻辑电路的示例而图示了AND电路AN21、AN22、…。例如，当在追加使能信号EN21被活化为高电平的期间，具有所设定的脉冲宽度的高电平的定时脉冲被供给时，AND电路AN21将输出具有与定时脉冲的脉冲宽度相同的脉冲宽度的高电平的驱动脉冲。栅极上被施加该驱动脉冲的晶体管QN21成为导通状态，并从电源电位VSS向灰度电压输出端子316供给负电荷。
再次参照图2，开关电路306对放大器305的输出端子与灰度电压输出端子316之间的连接进行开闭。由此，能够在电荷供给电路310进行工作期间，使放大器305的输出端子从灰度电压输出端子316上断开，从而降低放大器305对电荷供给电路310的工作造成的影响。开关电路306的开闭通过从控制电路307被输出的控制信号CS而被控制。
控制电路307根据输出定时信号，以与被存储于数据锁存电路302以及303中的图像数据发生变化的定时同步的方式使开关电路306断开。此外，控制电路307根据定时脉冲发生器309所产生的定时脉冲，而在电荷供给电路310工作之后使开关电路306导通。由此，能够在图像数据发生了变化时，电荷供给电路310向灰度电压输出端子316供给电荷从而提高灰度电压的上升以及下降特性，之后，放大器305对灰度电压进行微调，从而维持精确的灰度电压。
图4为，表示由图2所示的放大器以及由电荷供给电路产生的灰度电压的波形的合成的图。如图4(a)所示，虽然被输入有图像信号的放大器305的输出信号v1的上升延迟，但在上升之后通过负反馈从而维持了精确的电压。另一方面，如图4(b)所示，通过电荷供给电路310而被供给的电荷Q具有与图像信号的变化相对应的脉冲波形。
如图4(b)所示，从控制电路307被输出的控制信号CS以与被存储于数据锁存电路302中的图像数据从D(i-1)变化为D(i)的定时同步的方式被非活化为低电平，从而使开关电路306断开。在开关电路306断开的期间内，放大器305的输出端子从灰度电压输出端子316上被断开。之后，电荷供给电路310向灰度电压输出端子316供给电荷Q。
成为电荷供给电路310的负载的是，被形成于显示面板的独立电极与共同电极之间的电容以及配线电容。电荷供给电路310向这些电容供给电荷Q，之后，由于较高的输出阻抗从而几乎不对灰度电压产生影响。当电荷供给电路310的电荷供给工作结束时，控制信号CS被活化为高电平从而使开关电路306导通。在开关电路306导通的期间内，放大器305的输出端子与灰度电压输出端子316连接。
通过对放大器305的输出信号v1和由电荷供给电路310供给的电荷Q进行合成，从而能够获得具有如图4(C)所示的这种波形的灰度电压v2。在灰度电压v2的波形(实线)中，与放大器305的输出信号v1的波形(虚线)比较，其上升特性得到了改善。灰度电压v2的波形能够通过对被设定在工作表A～C中的脉冲宽度数据以及选择信息等进行调节从而最优化。
接下来，对图1所示的数据线驱动器的第二结构例进行说明。
图5为，表示图1所示的数据线驱动器的第二结构例的图。在图5所示的第二结构例中，代替图2所示的第一结构例中的工作表存储部311、312以及314，而设置有脉冲宽度设定部317、晶体管设定部318以及追加晶体管设定部319。关于其他结构，则与第一结构例相同。
脉冲宽度设定部317例如由逻辑电路构成，并根据通过减法器308而被运算出的差分值来对定时脉冲的脉冲宽度进行设定。例如，脉冲宽度设定部317可以设定与通过减法器308而被运算出的差分值的绝对值大致成比例的脉冲宽度，从而输出表示脉冲宽度的脉冲宽度数据。
定时脉冲发生器309产生具有通过脉冲宽度设定部317而被设定的脉冲宽度的定时脉冲。例如，定时脉冲发生器309可以通过根据从脉冲宽度设定部317被输出的脉冲宽度数据，对使电荷供给电路310工作的开始定时以及结束定时进行设定，从而产生具有通过开始定时以及结束定时而规定的脉冲宽度的定时脉冲。
在该情况下，定时脉冲发生器309可以通过以与时钟信号同步的方式对输出定时信号进行锁存，从而设定开始定时。此外，定时脉冲发生器309可以通过根据由脉冲宽度数据表示的脉冲宽度，以与时钟信号同步的方式使开始定时延迟，从而设定结束定时。
由此，定时脉冲发生器309能够产生具有根据由减法器308所运算出的差分值而被设定的脉冲宽度的定时脉冲。但是，在时钟信号的周期不太短的情况下，无法充分地提高定时脉冲的脉冲宽度的精度。
因此，可以通过在电荷供给电路310中，设置多个并联连接的晶体管，并根据由减法器308所运算出的差分值来选择需被导通的至少一个晶体管，从而以较高的精度对向灰度电压输出端子316被供给的电荷量进行控制。在该情况下，设置有图5所示的晶体管设定部318以及晶体管驱动电路313。
晶体管设定部318例如由逻辑电路构成，并根据由减法器308所运算出的差分值来输出使能信号，所述使能信号表示在电荷供给电路310进行工作时被选择的晶体管的选择信息。
晶体管驱动电路313根据定时脉冲发生器309所产生的定时脉冲，而使根据从晶体管设定部318输出的使能信号被选择的至少一个晶体管导通。
由此，由于选择了具有适当的驱动能力的至少一个晶体管，因此能够对定时脉冲的脉冲宽度的精度不足进行补偿。但是，由于根据应该输出的灰度电压的值，电荷供给电路310的晶体管的源极与漏极之间的电压会变小，因此导致晶体管的驱动能力降低。
因此，可以通过在电荷供给电路310中预先设置多个补正用的晶体管，并根据被存储于数据锁存电路302中的第i个图像数据的值，而追加的选择需被导通的至少一个晶体管，从而对向灰度电压输出端子316被供给的电荷量进行补正。在该情况下，设置有图5所示的追加晶体管设定部319以及追加晶体管驱动电路315。
追加晶体管设定部319例如由逻辑电路构成，并根据被存储于数据锁存电路302中的第i个图像数据而输出追加使能信号，所述追加使能信号表示在电荷供给电路310工作时被追加选择的晶体管的选择信息。
追加晶体管驱动电路315在根据从追加晶体管设定部319被输出的追加使能信号而选择了至少一个晶体管的情况下，根据定时脉冲发生器309所产生的定时脉冲，而使上述至少一个晶体管导通。由此，能够在晶体管的源极与漏极间电压变小的情况下，对晶体管的驱动能力不足进行补偿。
接下来，对图1所示的数据线驱动器的第三结构例进行说明。
图6为,表示图1所示的数据线驱动器的第三结构例的图。在图6所示的第三结构例中，代替图2所示的第一结构例中的工作表存储部312以及314、晶体管驱动电路313以及追加晶体管驱动电路315，而设置有极性脉冲输出部320、微分电路321以及放大器322。关于其他结构，则与第一结构例相同。另外，也可以代替工作表存储部311而设置图5所示的第二结构例中的脉冲宽度设定部317。
极性脉冲输出部320、微分电路321和放大器322构成了根据定时脉冲发生器309所产生的定时脉冲而向灰度电压输出端子316供给电荷的电荷供给电路。极性脉冲输出部320根据定时脉冲发生器309所产生的定时脉冲而输出具有与通过减法器308而被运算出的差分值的正负相对应的极性的极性脉冲。
例如，极性脉冲输出部320包括：被连接于高电位侧的电源电位VDD与输出端子之间的P沟道MOS晶体管、被连接于输出端子与低电位侧的电源电位VSS之间的N沟道MOS晶体管和对这些晶体管进行驱动的逻辑电路。
逻辑电路在通过减法器308而被运算出的差分值为正的情况下，将具有与定时脉冲发生器309所产生的定时脉冲的脉冲宽度相同的脉冲宽度的低电平的驱动脉冲施加于P沟道MOS晶体管的栅极。由此，从输出端子输出正极性的极性脉冲。
另一方面，逻辑电路在通过减法器308而被运算出的差分值为负的情况下，将具有与定时脉冲发生器309所产生的定时脉冲的脉冲宽度相同的脉冲宽度的高电平的驱动脉冲施加于N沟道MOS晶体管的栅极。由此，从输出端子输出负极性的极性脉冲。
微分电路321包括电容器C1和电阻R1。电容器C1的第一端子与极性脉冲输出部320的输出端子连接，电容器C1的第二端子与电阻R1的第一端子连接。在电阻R1的第二端子上供给有向放大器322的反转输入端子被供给并成为放大动作的基准的参照电位VREF。此外，在电容器C1的第二端子与放大器322的非反转输入端子之间连接有耦合用的电容器C2。
微分电路321对从极性脉冲输出部320被输出的极性脉冲进行微分。放大器322为具有较高的驱动能力的运算放大器，且对通过微分电路321而被微分的极性脉冲进行放大而生成输出信号，并将该输出信号向灰度电压输出端子316进行供给。由此，放大器305的输出信号和放大器322的输出信号在灰度电压输出端子316中被合成而生成灰度电压。
根据上述的结构，通过对放大图像信号的放大器305的输出信号和放大被进行了微分的极性脉冲的放大器322的输出信号进行合成，从而能够提高图像数据发生变化时的灰度电压的上升以及下降特性，由此能够以高速对显示面板100(图1)的数据线进行驱动。
在此，放大器305随着闭环负反馈而对从DAC304输出的图像信号进行DC放大。放大器305能够通过应用开环增益较大的闭环负反馈，从而高精度地放大图像信号。另一方面，放大器322在无闭环负反馈的条件下对被微分电路321进行了微分的极性脉冲进行AC放大。由于在放大器322中未应用闭环负反馈，因此不易产生阻尼振荡等，而且，由于输出阻抗变高因此降低了对放大器305的工作的影响。
图7为，表示能够作为图6所示的各个放大器而使用的运算放大器的结构例的电路图。在图7中，P沟道MOS晶体管QP1以及N沟道MOS晶体管QN1构成了第一逆变器。晶体管QP1的源极与高电位侧的电源电位VDD的配线连接。晶体管QN1的漏极与晶体管QP1的漏极连接，晶体管QN1的源极与低电位侧的电源电位VSS的配线连接。晶体管QP1以及QN1的栅极与使能信号ENB的输入端子连接。第一逆变器对被输入的使能信号ENB进行反转，而输出第一控制信号PS。
P沟道MOS晶体管QP2以及N沟道MOS晶体管QN2构成了第二逆变器。晶体管QP2的源极与电源电位VDD的配线连接。晶体管QN2的漏极与晶体管QP2的漏极连接，晶体管QN2的源极与电源电位VSS的配线连接。在晶体管QP2以及QN2的栅极上输入有第一控制信号PS。第二变换器对被输入的第一控制信号PS进行反转而输出第二控制信号XPS。
P沟道MOS晶体管QP3～QP4以及N沟道MOS晶体管QN3～QN6构成了第一差动级。晶体管QP3以及QP4的源极与电源电位VDD的配线连接，晶体管QP3以及QP4的栅极与晶体管QP4的漏极连接。
晶体管QN3的漏极与晶体管QP3的漏极连接，晶体管QN3的栅极与运算放大器的非反转输入端子连接。晶体管QN4的漏极与晶体管QP4的漏极连接，晶体管QN4的栅极与运算放大器的反转输入端子连接。
晶体管QN5的漏极与晶体管QN3以及QN4的源极连接，在晶体管QN5的栅极上供给有第二控制信号XPS。晶体管QN6的漏极与晶体管QN5的源极连接，晶体管QN6的源极与电源电位VSS的配线连接。在晶体管QN6的栅极上供给有第一偏置电位VRN。
当使能信号ENB被活化为高电平时，第二控制信号XPS也变为高电平，从而晶体管QN5导通，第一差动级工作。第一差动级对被输入至运算放大器的非反转输入端子的信号和被输入至反转输入端子的信号的差分进行反转放大，而在晶体管QP3以及QN3的漏极上生成第一放大信号。
P沟道MOS晶体管QP5～QP8以及N沟道MOS晶体管QN7～QN8构成了第二差动级。晶体管QP5的源极与电源电位VDD的配线连接，并且在晶体管QP5的栅极上供给有第二偏置电位VRP。晶体管QP6的源极与晶体管QP5的漏极连接，在晶体管QP6的栅极上供给有第一控制信号PS。
晶体管QP7以及QP8的源极与晶体管QP6的漏极连接。晶体管QP7的栅极与运算放大器的非反转输入端子连接。此外，晶体管QP8的栅极与运算放大器的反转输入端子连接。
晶体管QN7的漏极与晶体管QP7的漏极连接，晶体管QN7的源极与电源电位VSS的配线连接。晶体管QN8的漏极与晶体管QP8的漏极连接，晶体管QN8的源极与电源电位VSS的配线连接。晶体管QN7以及QN8的栅极与晶体管QN8的漏极连接。
当使能信号ENB被活化为高电平时，第一控制信号PS将变为低电平，从而晶体管QP6导通，第二差动级工作。第二差动级对被输入至运算放大器的非反转输入端子的信号和被输入至反转输入端子的信号的差分进行反转放大，而在晶体管QP7以及QN7的漏极上生成第二放大信号。
P沟道MOS晶体管QP9以及N沟道MOS晶体管QN9构成了输出级。晶体管QP9的源极与电源电位VDD连接，晶体管QP9的漏极与输出端子连接，并且在晶体管QP9的栅极上供给有第一放大信号。晶体管QN9的源极与电源电位VSS连接，晶体管QN9的漏极与输出端子连接，并且在晶体管QN9的栅极上供给有第二放大信号。晶体管QP9对被施加于栅极上的第一放大信号进行反转放大并向输出端子进行供给，并且晶体管QN9对被施加于栅极上的第二放大信号进行反转放大并向输出端子进行供给。
在将图7所示的运算放大器作为图6所示的放大器322来使用的情况下，可以在构成第一差动级的差动对的晶体管QN3以及QN4中，以预定的比例使晶体管QN3的沟道宽度W与沟道长度L之比W/L小于晶体管QN4的沟道宽度W与沟道长度L之比W/L。在该情况下，第一差动级中的平衡点发生偏移，如果非反转输入端子的电位与反转输入端子的电位相比不高出某一程度，则输出晶体管QP9将不会导通。
此外，可以在构成第二差动级的差动对的晶体管QP7以及QP8中，以预定的比例使晶体管QP7的沟道宽度W与沟道长度L之比W/L小于晶体管QP8的沟道宽度W和沟道长度L之比W/L。在该情况下，第二差动级中的平衡点发生偏移，如果非反转输入端子的电位与反转输入端子的电位相比不低出某一程度，则输出晶体管QN9将不会导通。
其结果为，在非反转输入端子的电位相对于反转输入端子的电位而处于预定的范围内的情况下，运算放大器将不实施放大动作，而且，运算放大器的输出阻抗将上升。即，该运算放大器相对于预定的范围的输入电压具有死区。
由此，由于放大器322在从极性脉冲输出部320输出的极性脉冲的电平大幅变化时进行工作，而对于极性脉冲的些许电平变动则并不进行工作，因此能够进一步降低对于放大器305使灰度电压收敛的动作的影响。此外，能够进一步减小放大器305的输出端子与放大器322的输出端子被连接时的电力损耗。
图7所示的运算放大器也能够作为图2、图5以及图6所示的放大器305来使用。但是，优选为，将放大器322的转换速率设为大于放大器305的转换速率。在该情况下，将增大由放大器322实施的灰度电压的波形改善效果。
此外，优选为，将放大器322的输出晶体管的尺寸(例如，沟道宽度)及/或驱动电流设为大于放大器305的输出晶体管的尺寸及/或驱动电流。在该情况下，放大器322能够以较高的驱动能力对数据线进行驱动。
接下来，对本发明的一个实施方式所涉及的电子设备进行说明。
虽然本发明能够应用于视频投影仪、电子取景器、显示装置、移动电话机等电子设备中，但在下文中，对将本发明应用于视频投影仪的实施方式进行说明。
图8为，表示作为本发明的一个实施方式所涉及的电子设备的视频投影仪的主要结构的框图。如图8所示，视频投影仪包括：显示控制电路1、显示面板驱动电路2、光学系统3、控制部4和电源部5。该视频投影仪能够将与从外部装置被输入的图像数据相对应的图像投影于投影屏6等上。
显示控制电路1以及显示面板驱动电路2与已说明的相同。光学系统3包括灯3a、图像形成部3b和投影透镜部3c。灯3a例如为高压水银灯或金属卤化物灯，并产生经由图像形成部3b以及投影透镜部3c而朝向投影屏6被出射的光。
图像形成部3b包括至少一个显示面板。在彩色方式的情况下，图像形成部3b也可以包括三个显示面板。显示面板为透过型的图像形成面板，并根据从显示面板驱动电路2被供给的灰度电压以及扫描信号等，使各个像素的透过率发生变化从而形成图像。
由于图像形成部3b被照射由灯3a产生的光，因此在显示面板上所形成的图像将被投影于投影透镜部3c中。投影透镜部3c使入射光折射并出射投影光7。因此，在显示面板上所形成的图像被放大并投影于投影屏6上。
控制部4例如由微型电子计算机构成，且包括CPU(中央运算装置)4a和存储器4b。CPU4a根据被存储于存储器4b中的控制程序来对显示控制电路1以及显示面板驱动电路2等的动作进行控制。电源部5根据从外部被供给的交流或直流的电源电压而向视频投影仪的各个部供给电力。
在此，对图8所示的光学系统的图像形成部的结构例进行详细说明。
图9为，表示图8所示的光学系统的结构例的概要图。如图9所示，图像形成部3b包括分光部90、三个显示面板100R、100G以及100B和正交二向色棱镜110。
分光部90包括分色镜91以及92、反射镜93至95。在分光部90中，由灯3a产生的光8沿着光轴9a而入射。分光部90从所入射的光(大致白色光)8中分离出例如红色系的光8R、绿色系的光8G以及蓝色系的光8B。
分色镜91以相对于光轴9a而倾斜大致45°的方式被配置在与光轴9a交叉的位置处。分色镜91使入射的光8中的红色系的光8R透过，并反射绿色系的光8G以及蓝色系的光8B。透过分色镜91的光8R沿着光轴9a而被引导至反射镜93上。反射镜93以相对于光轴9a而倾斜大致45°的方式被配置在与光轴9a交叉的位置处。光8R通过反射镜93而被反射，并沿着光轴9b而向显示面板100R入射。
另一方面，通过分色镜91而被反射的光沿着光轴9c而被引导至分色镜92上。分色镜92以相对于光轴9c而倾斜大致45°的方式被配置在与光轴9c交叉的位置处。分色镜92反射通过分色镜91而被反射的光中的绿色系的光8G，并使蓝色系的光8B透过。通过分色镜92而被反射的光8G沿着光轴9d而向显示面板100G入射。
另一方面，透过分色镜92的光8B沿着光轴9c而被引导至反射镜94上。反射镜94以相对于光轴9c而倾斜大致45°的方式被配置在与光轴9c交叉的位置处。光8B被反射镜94反射，并沿着光轴9e而被引导至反射镜95上。反射镜95以相对于光轴9e的方向而倾斜大致45°的方式被配置在与光轴9e交叉的位置处。光8B被反射镜95反射，并沿着光轴9f而向显示面板100B入射。
在分光部90与各个显示面板之间设置有未图示的偏光板。此外，在各个显示面板与正交二向色棱镜110之间也设置有未图示的偏光板。这些偏光板分别具有透过轴，并能够使在透过轴的方向上具有偏光轴的光透过。隔着显示面板而互相对置的一对偏光板以透过轴互相交叉的状态而被设置。
正交二向色棱镜110被设置于与光轴9b、9d以及9f的交点重合的位置处，并具有四个面110a～110d。透过了显示面板100R的光8R从面110a向正交二向色棱镜110入射。透过了显示面板100G的光8G从面110b向正交二向色棱镜110入射。透过了显示面板100B的光8B从面110c向正交二向色棱镜110入射。由此，在面110a上投影有红色系的图像，在面110b上投影有绿色系的图像，在面110c上投影有蓝色系的图像。
入射至正交二向色棱镜110的红色系的光8R、绿色系的光8G以及蓝色系的光8B通过正交二向色棱镜110而被合成。即，通过正交二向色棱镜110而使红色系的图像、绿色系的图像和蓝色系的图像被合成。
被合成的光作为彩色的图像光8C而从正交二向色棱镜110的面110d出射，并向投影透镜部3c入射。入射至投影透镜部3c中的彩色的图像光8C，如图8所示，作为投影光7而向投影屏6等被投射。如此，能够提供一种具备如下显示面板的电子设备，所述显示面板通过采用包括本发明所涉及的数据线驱动器的显示面板驱动电路，从而能够以高速驱动数据线。
本发明并不限定于上文所说明的实施方式，在该技术领域中具有常识的人员能够在本发明的技术思想内作出很多改变。
符号说明
1…显示控制电路；2…显示面板驱动电路；3…光学系统；3a…灯；3b…图像形成部；3c…投影透镜部；4…控制部；4a…CPU；4b…存储器；5…电源部；6…投影屏；10…图像数据处理电路；20…显示定时生成电路；30…数据线驱动器；31…RAM；32…灰度电压生成电路；301…图像数据输入端子；302、303…数据锁存电路；304…DAC；305…放大器；306…开关电路；307…控制电路；308…减法器；309…定时脉冲发生器；310…电荷供给电路；311、312、314…工作表存储部；313、313a、313b…晶体管驱动电路；315、315a、315b…追加晶体管驱动电路；316…灰度电压输出端子；317…脉冲宽度设定部；318…晶体管设定部；319…追加晶体管设定部；320…极性脉冲输出部；321…微分电路；322…放大器；40…栅极线驱动器；50…公共电位生成电路；60…多路转换器；90…分光部；91、92…分色镜；93～95…反射镜；100、100R、100G、100B…显示面板；110…正交二向色棱镜；111～123…TFT；C11～C23…电容；D1、D2、D3…数据线；S1、S2、S3…源极线；G1、G2…栅极线；C1、C2…电容器；R1…电阻；QP1～QP24…P沟道MOS晶体管；QN1～QN24…N沟道MOS晶体管；NA11～NA24…NAND电路；AN11～AN24…AND电路。

Claims (12)

1.一种数据线驱动器，其特征在于，通过根据图像数据而生成灰度电压，从而对显示面板的数据线进行驱动，并具备：
第一数据存储部以及第二数据存储部，它们被串联连接并依次存储被连续供给的图像数据；
数字/模拟转换器，其对被存储于所述第一数据存储部中的图像数据进行数字/模拟转换并输出模拟的图像信号；
放大器，其对从所述数字/模拟转换器被输出的图像信号进行放大并生成输出信号，并且将该输出信号向灰度电压输出端子进行供给；
减法器，其对被存储于所述第一数据存储部中的图像数据与被存储于所述第二数据存储部中的图像数据的差分值进行运算；
定时脉冲发生器，其根据通过所述减法器而被运算出的差分值来产生定时脉冲；
电荷供给电路，其根据所述定时脉冲发生器所产生的定时脉冲而向所述灰度电压输出端子供给电荷。
2.如权利要求1所述的数据线驱动器，其特征在于，
还具备工作表存储部，所述工作表存储部对以与多个差分值相对应的方式而设定有表示定时脉冲的脉冲宽度的脉冲宽度数据的工作表进行存储，并且输出与通过所述减法器而被运算出的差分值相对应的脉冲宽度数据，
所述定时脉冲发生器产生如下定时脉冲，所述定时脉冲具有根据从所述工作表存储部被输出的脉冲宽度数据而被设定的脉冲宽度。
3.如权利要求2所述的数据线驱动器，其特征在于，
所述电荷供给电路包括多个P沟道晶体管和多个N沟道晶体管，所述多个P沟道晶体管被并联连接于高电位侧的电源电位与所述灰度电压输出端子之间，所述多个N沟道晶体管被并联连接于所述灰度电压输出端子与低电位侧的电源电位之间，
所述数据线驱动器还具备：
第二工作表存储部，其对以与多个差分值相对应的方式而设定有在所述电荷供给电路进行工作时被选择的晶体管的选择信息的第二工作表进行存储，并且输出表示与通过所述减法器而被运算出的差分值相对应的选择信息的信号；
晶体管驱动电路，其根据所述定时脉冲发生器所产生的定时脉冲，而使根据从所述第二工作表存储部被输出的信号而被选择的至少一个晶体管导通。
4.如权利要求3所述的数据线驱动器，其特征在于，
还具备：
第三工作表存储部，其对以与多个图像数据的值相对应的方式而设定有在所述电荷供给电路进行工作时被追加选择的晶体管的选择信息的第三工作表进行存储，并且输出表示与被存储于所述第一数据存储部中的图像数据相对应的选择信息的信号；
追加晶体管驱动电路，其在根据从所述第三工作表存储部被输出的信号而选择了至少一个晶体管的情况下，根据所述定时脉冲发生器所产生的定时脉冲而使所述至少一个晶体管导通。
5.如权利要求1所述的数据线驱动器，其特征在于，
还具备脉冲宽度设定部，所述脉冲宽度设定部根据通过所述减法器而被运算出的差分值来对定时脉冲的脉冲宽度进行设定，
所述定时脉冲发生器产生如下定时脉冲，所述定时脉冲具有通过所述脉冲宽度设定部而被设定的脉冲宽度。
6.如权利要求5所述的数据线驱动器，其特征在于，
所述电荷供给电路包括多个P沟道晶体管和多个N沟道晶体管，所述多个P沟道晶体管被并联连接于高电位侧的电源电位与所述灰度电压输出端子之间，所述多个N沟道晶体管被并联连接于所述灰度电压输出端子与低电位侧的电源电位之间，
所述数据线驱动器还具备：
晶体管设定部，其根据通过所述减法器而被运算出的差分值，输出表示在所述电荷供给电路进行工作时被选择的晶体管的选择信息的信号；
晶体管驱动电路，其根据所述定时脉冲发生器所产生的定时脉冲而使根据从所述晶体管设定部被输出的信号而被选择的至少一个晶体管导通。
7.如权利要求6所述的数据线驱动器，其特征在于，
还具备：
追加晶体管设定部，其根据被存储于所述第一数据存储部中的图像数据，而输出表示在所述电荷供给电路进行工作时被追加选择的晶体管的选择信息的信号；
追加晶体管驱动电路，其在根据从所述追加晶体管设定部被输出的信号而选择了至少一个晶体管的情况下，根据所述定时脉冲发生器所产生的定时脉冲而使所述至少一个晶体管导通。
8.如权利要求1、2、5中任一项所述的数据线驱动器，其特征在于，
所述电荷供给电路包括：
极性脉冲输出部，其根据所述定时脉冲发生器所产生的定时脉冲而输出如下极性脉冲，所述极性脉冲具有与通过所述减法器而被运算出的差分值的正负相对应的极性；
微分电路，其对从所述极性脉冲输出部被输出的极性脉冲进行微分；
第二放大器，其对通过所述微分电路而被进行了微分的极性脉冲进行放大并生成第二输出信号，并且将该第二输出信号向所述灰度电压输出端子进行供给。
9.如权利要求1至8中任一项所述的数据线驱动器，其特征在于，
还具备开关电路，所述开关电路对所述放大器的输出端子与所述灰度电压输出端子之间的连接进行开闭。
10.如权利要求9所述的数据线驱动器，其特征在于，
还具备控制电路，所述控制电路以与被存储于所述第一数据存储部以及所述第二数据存储部中的图像数据发生变化的定时同步的方式而使所述开关电路断开，并且在所述电荷供给电路工作之后使所述开关电路导通。
11.一种半导体集成电路装置，其特征在于，
具备权利要求1至10中任一项所述的数据线驱动器。
12.一种电子设备，其特征在于，具备：
显示面板；
显示面板驱动电路，其包括权利要求1至10中任一项所述的数据线驱动器，并对所述显示面板进行驱动。
CN201410397636.4A 2013-08-13 2014-08-13 数据线驱动器、半导体集成电路装置以及电子设备 Active CN104376822B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-168319 2013-08-13
JP2013168319A JP6149596B2 (ja) 2013-08-13 2013-08-13 データ線ドライバー、半導体集積回路装置、及び、電子機器
JP2013-169296 2013-08-17
JP2013169296A JP6390078B2 (ja) 2013-08-17 2013-08-17 データ線ドライバー、半導体集積回路装置、及び、電子機器

Publications (2)

Publication Number Publication Date
CN104376822A true CN104376822A (zh) 2015-02-25
CN104376822B CN104376822B (zh) 2019-10-15

Family

ID=52466511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410397636.4A Active CN104376822B (zh) 2013-08-13 2014-08-13 数据线驱动器、半导体集成电路装置以及电子设备

Country Status (2)

Country Link
US (2) US9741311B2 (zh)
CN (1) CN104376822B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841188A (zh) * 2017-11-28 2019-06-04 拉碧斯半导体株式会社 显示驱动器和半导体装置
CN110313026A (zh) * 2017-03-17 2019-10-08 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN114281143A (zh) * 2021-12-30 2022-04-05 江苏润石科技有限公司 带隙基准电压稳定的基准源电路及方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6421537B2 (ja) 2014-10-15 2018-11-14 セイコーエプソン株式会社 ドライバー及び電子機器
JP6455063B2 (ja) 2014-10-15 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439393B2 (ja) 2014-11-07 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6439419B2 (ja) 2014-12-05 2018-12-19 セイコーエプソン株式会社 ドライバー及び電子機器
JP6455110B2 (ja) 2014-12-05 2019-01-23 セイコーエプソン株式会社 ドライバー及び電子機器
JP6540043B2 (ja) 2015-01-27 2019-07-10 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
JP2017111236A (ja) 2015-12-15 2017-06-22 セイコーエプソン株式会社 画像表示装置
CN106341120B (zh) * 2016-09-23 2018-04-06 京东方科技集团股份有限公司 输出缓冲器及其工作方法、源极驱动器和显示面板
JP6512250B2 (ja) * 2017-09-07 2019-05-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP2019056799A (ja) 2017-09-21 2019-04-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP6601477B2 (ja) 2017-11-16 2019-11-06 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP6708229B2 (ja) 2018-07-23 2020-06-10 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140985A1 (en) * 2003-01-20 2004-07-22 Industrial Technology Research Institute Apparatus for accelerating electro-optical response of the display
CN1521714A (zh) * 2003-02-12 2004-08-18 �ձ�������ʽ���� 显示装置的驱动电路
CN1627344A (zh) * 2003-12-10 2005-06-15 精工爱普生株式会社 Pwm信号生成电路及显示驱动器
CN1648971A (zh) * 2004-01-30 2005-08-03 恩益禧电子股份有限公司 显示设备及其驱动电路
CN101080639A (zh) * 2005-01-17 2007-11-28 罗姆股份有限公司 电流检测电路
JP2009075384A (ja) * 2007-09-21 2009-04-09 Sony Corp 液晶表示装置、液晶表示装置の駆動方法および電子機器
CN102377954A (zh) * 2010-08-18 2012-03-14 台湾积体电路制造股份有限公司 Cmos影像传感器与提供影像传感器的列控制信号的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853210B1 (ko) * 2002-03-21 2008-08-20 삼성전자주식회사 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
KR100903099B1 (ko) 2003-04-15 2009-06-16 삼성모바일디스플레이주식회사 효율적으로 부팅이 수행되는 전계발광 디스플레이 패널의구동 방법 및 장치
KR101147104B1 (ko) * 2005-06-27 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 방법 및 장치
JP2009009018A (ja) 2007-06-29 2009-01-15 Seiko Epson Corp ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP5702570B2 (ja) 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140985A1 (en) * 2003-01-20 2004-07-22 Industrial Technology Research Institute Apparatus for accelerating electro-optical response of the display
CN1521714A (zh) * 2003-02-12 2004-08-18 �ձ�������ʽ���� 显示装置的驱动电路
CN1627344A (zh) * 2003-12-10 2005-06-15 精工爱普生株式会社 Pwm信号生成电路及显示驱动器
US20050140699A1 (en) * 2003-12-10 2005-06-30 Takuya Ito PWM signal generation circuit and display driver
CN1648971A (zh) * 2004-01-30 2005-08-03 恩益禧电子股份有限公司 显示设备及其驱动电路
CN101080639A (zh) * 2005-01-17 2007-11-28 罗姆股份有限公司 电流检测电路
JP2009075384A (ja) * 2007-09-21 2009-04-09 Sony Corp 液晶表示装置、液晶表示装置の駆動方法および電子機器
CN102377954A (zh) * 2010-08-18 2012-03-14 台湾积体电路制造股份有限公司 Cmos影像传感器与提供影像传感器的列控制信号的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110313026A (zh) * 2017-03-17 2019-10-08 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN109841188A (zh) * 2017-11-28 2019-06-04 拉碧斯半导体株式会社 显示驱动器和半导体装置
CN114281143A (zh) * 2021-12-30 2022-04-05 江苏润石科技有限公司 带隙基准电压稳定的基准源电路及方法
CN114281143B (zh) * 2021-12-30 2024-05-10 江苏润石科技有限公司 带隙基准电压稳定的基准源电路及方法

Also Published As

Publication number Publication date
CN104376822B (zh) 2019-10-15
US20150049073A1 (en) 2015-02-19
US9741311B2 (en) 2017-08-22
US20170337891A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN104376822A (zh) 数据线驱动器、半导体集成电路装置以及电子设备
US10437375B2 (en) Buffer unit, touch-control driving circuit, display device and driving method thereof
JP6390078B2 (ja) データ線ドライバー、半導体集積回路装置、及び、電子機器
US9595227B2 (en) Pixel circuit and driving method thereof, organic light emitting display panel and display apparatus
JP5341537B2 (ja) 液晶表示装置
KR102538875B1 (ko) 표시 장치
KR101920885B1 (ko) 표시 장치 및 그 구동 방법
CN107342047B (zh) 像素电路及其驱动方法、以及显示面板
CN107886910B (zh) 显示装置
WO2017121093A1 (zh) 像素电路及其驱动方法、显示面板
JP6149596B2 (ja) データ線ドライバー、半導体集積回路装置、及び、電子機器
KR20070078164A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20140076984A (ko) 표시 장치 및 그것의 구동 방법
KR20080024400A (ko) 전압발생회로 및 이를 갖는 표시장치
US20150310804A1 (en) Pixel circuits, organic electroluminescent display panels and display devices
US20210225275A1 (en) Electroluminescent display device and method for driving the same
JP2008249831A (ja) 液晶装置、液晶装置の駆動回路、液晶装置の駆動方法、および電子機器
JP2007034306A (ja) 表示装置の駆動装置及びこれを含む表示装置
US10062332B2 (en) Display apparatus and a method of driving the same
US10482808B2 (en) Pixel control circuit and control method thereof, display device
KR20070007591A (ko) 평판 디스플레이 장치의 전압 발생 회로
WO2018120701A1 (zh) 一种像素电路、其驱动方法、显示面板及显示装置
JP6414275B2 (ja) 階調電圧生成回路、データ線ドライバー、半導体集積回路装置、及び、電子機器
US20150325161A1 (en) Method and device for controlling voltage of electrode
KR102122519B1 (ko) 액정 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant