JP6455063B2 - ドライバー及び電子機器 - Google Patents

Description

本発明は、ドライバー及び電子機器等に関する。

プロジェクターや情報処理装置、携帯型情報端末等の種々の電子機器において表示装置（例えば液晶表示装置）が用いられている。このような表示装置では高精細化が進んでおり、それに伴ってドライバーが１つの画素を駆動する時間が短くなっている。例えば、電気光学パネル（例えば液晶表示パネル）を駆動する手法として相展開駆動がある。この駆動手法では、例えば１回に８本のソース線を駆動し、それを１６０回繰り返して１２８０本のソース線を駆動する。ＷＸＧＡ（１２８０×７６８画素）のパネルを駆動する場合、上記１６０回の駆動（即ち水平走査線１本の駆動）を７６８回繰り返すことになる。リフレッシュレートを６０Ｈｚとすると、単純計算で１画素あたりの駆動時間は約１３５ナノ秒である。実際には、画素を駆動しない期間（例えばブランキング期間等）があるため、１画素あたりの駆動時間は約７０ナノ秒程度と更に短くなる。

上記のような電気光学パネルを駆動する従来のドライバーは、各画素の階調データ（画像データ）をデータ電圧に変換するＤ／Ａ変換回路と、そのデータ電圧で各画素を駆動するアンプ回路と、を含んでいる。これは、アンプ回路によってインピーダンス変換を行い、電気光学パネル側の容量（例えば配線寄生容量や画素容量）に対して電荷を供給するためである。即ち、従来のドライバーは、データ電圧を書き込むために必要な電荷を必要なだけ供給できる構成となっている。

特開２０００−３４１１２５号公報 特開２００１−１５６６４１号公報

しかしながら、上述したような電気光学パネルの高精細化にともなって、アンプ回路によって時間内にデータ電圧の書き込みを終えることが困難になりつつある。例えば上述したＷＸＧＡの例では１画素あたり７０ナノ秒以内に書き込みを終える必要があり、更に高精細化しようとすれば、更に書き込み時間が短くなる。アンプ回路が高速に画素を駆動するためには、データ電圧の範囲に対応した広い出力レンジと、その出力レンジのどの電圧においても高速に電荷を供給できることが必要である。これらの両立には、例えばアンプ回路のバイアス電圧の増加等が必要であり、高精細化が進めばドライバーの消費電力は更に増えることになる。

このような課題を解決する駆動手法として、キャパシターの電荷再分配により電気光学パネルを駆動する手法（以下、容量駆動と呼ぶ）が考えられる。例えば、特許文献１、２には、キャパシターの電荷再分配をＤ／Ａ変換に利用した技術が開示されている。Ｄ／Ａ変換回路では、駆動側の容量と負荷側の容量が共にＩＣに内蔵されており、それらの容量の間で電荷再分配が生じる。内蔵の容量値は固定であるため、いつも同じＤ／Ａ変換結果が得られる。例えば、このようなＤ／Ａ変換回路の負荷側の容量をＩＣ外部の電気光学パネルの容量に置き換え、ドライバーとして用いたとする。この場合、ドライバー側の容量と電気光学パネル側の容量との間で電荷再分配が行われる。

しかしながら、電荷再分配によって電気光学パネル側の容量に供給される電荷は、電気光学パネル側の容量の大きさに依存している。即ち、アンプ回路を用いた場合のように必要な電荷が必要なだけ供給されるわけではない。そのため、ドライバーの接続環境（例えば、ドライバーに接続される電気光学パネルの機種や、ドライバーが実装されるプリント基板の設計等）に依存して出力電圧が変わってしまうという課題がある。

本発明の幾つかの態様によれば、種々の接続環境において汎用可能な容量駆動を実現するドライバー及び電子機器等を提供できる。

本発明の一態様は、階調データに対応する第１〜第ｎのキャパシター駆動電圧（ｎは２以上の自然数）を第１〜第ｎのキャパシター駆動用ノードに出力するキャパシター駆動回路と、前記第１〜第ｎのキャパシター駆動用ノードとデータ電圧出力端子との間に設けられる第１〜第ｎのキャパシターを有するキャパシター回路と、前記データ電圧出力端子と基準電圧のノードとの間に設けられる可変容量回路と、を含み、前記可変容量回路の容量と電気光学パネル側容量を加算した容量と、前記キャパシター回路の容量とが、所与の容量比関係になるように、前記可変容量回路の容量が設定されているドライバーに関係する。

本発明の一態様によれば、可変容量回路の容量と電気光学パネル側容量を加算した容量と、キャパシター回路の容量とが、所与の容量比関係になるように、可変容量回路の容量が設定される。これにより、電気光学パネル側容量が異なる場合であっても、それに応じて可変容量回路の容量を調整することによって所与の容量比関係が実現され、その容量比関係に対応した所望のデータ電圧の範囲を実現できる。このようにして、種々の接続環境において汎用可能な容量駆動を実現できる。

また本発明の一態様では、前記キャパシター駆動回路は、前記階調データの第１〜第ｎのビットに基づいて、前記第１〜第ｎのキャパシター駆動電圧の各駆動電圧として第１電圧レベル又は第２電圧レベルを出力し、前記所与の容量比関係は、前記第１電圧レベルと前記第２電圧レベルの電圧差と、前記データ電圧出力端子に出力されるデータ電圧との間の電圧関係によって決定されてもよい。

このようにすれば、第１電圧レベルと第２電圧レベルの電圧差と、データ電圧出力端子に出力されるデータ電圧との間の電圧関係から、所与の容量比関係を決定できる。即ち、電気光学パネル側容量が分かっていなくても、電圧関係から所与の容量比関係を実現する可変容量回路の容量を決定できる。

また本発明の一態様では、前記データ電圧出力端子の電圧を検出する検出回路を含み、前記可変容量回路の容量は、前記検出回路の検出結果に基づいて設定されてもよい。

このようにすれば、データ電圧出力端子に出力されるデータ電圧を検出することが可能となり、その検出結果に基づいて、所与の容量比関係を満たす電圧関係が実現されているか否かを判定できる。そして、その判定結果に基づいて、所与の容量比関係を実現する可変容量回路の容量を決定することが可能となる。

また本発明の一態様では、前記可変容量回路は、第１〜第ｍの調整用キャパシター（ｍは２以上の自然数）と、前記第１〜第ｍの調整用キャパシターと前記データ電圧出力端子との間に設けられる第１〜第ｍのスイッチ素子と、を有してもよい。

このようにすれば、第１〜第ｍのスイッチ素子のオン・オフを制御することで、第１〜第ｍの調整用キャパシターとデータ電圧出力端子の接続・非接続を制御できる。これにより、可変容量回路の容量を第１〜第ｍのスイッチ素子のオン・オフにより設定することが可能となる。

また本発明の一態様では、前記キャパシター駆動回路と前記キャパシター回路により前記電気光学パネルを駆動する容量駆動の前の初期化期間において、前記キャパシター駆動回路が初期値データに対応する前記第１〜第ｎのキャパシター駆動電圧を出力した状態で、前記データ電圧出力端子が所与の初期化電圧に設定されてもよい。

このようにすれば、初期値データに対して初期化電圧を設定することで、その初期化電圧に対応した電荷がデータ電圧出力端子のノードに蓄積される。これにより、初期値データと初期化電圧が対応付けられ、以後、データ電圧出力端子のノードの電荷が保存されることにより、初期化電圧を基準として階調データに対応するデータ電圧を出力できる。

また本発明の一態様では、前記所与の初期化電圧を設定するための初期化電圧用アンプ回路又は初期化電圧用端子を含んでもよい。

容量駆動の際には基本的にデータ電圧出力端子のノードの電荷を保存させるため外部から電荷が供給されないことが前提であるが、初期化の際には外部から電荷を供給して初期化を行う必要がある。本発明の一態様によれば、初期化電圧用端子又は初期化電圧用アンプ回路から電荷を供給することで、データ電圧出力端子のノードの電荷を初期化できる。

また本発明の一態様では、前記初期化期間における初期化動作は、前記容量駆動以外の駆動により前記電気光学パネルのデータ線が駆動された場合に行われてもよい。

容量駆動以外の駆動により電気光学パネルのデータ線が駆動された場合、その駆動によりデータ線に電荷が供給される。即ち、データ電圧出力端子のノードの電荷保存が崩れ、初期値データと初期化電圧とが対応しなくなる。本発明の一態様によれば、容量駆動以外の駆動により電気光学パネルのデータ線が駆動された場合に初期化動作を行うことで、初期値データと初期化電圧とを対応させ、初期化電圧を基準とするデータ電圧を出力できる。

また本発明の一態様では、前記容量駆動以外の駆動は、前記データ線に対して所与のプリチャージ電圧を出力するプリチャージ駆動であってもよい。

また本発明の一態様では、前記プリチャージ駆動を行うプリチャージ用アンプ回路と、前記プリチャージ用アンプ回路の出力が接続され、外部のキャパシターを接続するためのプリチャージ用端子と、を含んでもよい。

このように、プリチャージ駆動では初期化電圧とは異なるプリチャージ電圧でデータ線が駆動され、データ電圧出力端子のノードの電荷保存が崩れる。本発明の一態様によれば、プリチャージ駆動の後に初期化を行うことで、初期化電圧を基準としてデータ電圧の出力を開始できる。

また本発明の一態様では、前記キャパシター駆動回路が前記第１〜第ｎのキャパシター駆動電圧を出力することで、前記第１〜第ｎのキャパシターの容量と前記可変容量回路の容量と前記電気光学パネル側容量の間で電荷再分配が行われ、前記階調データに対応するデータ電圧が前記データ電圧出力端子に出力されてもよい。

データ電圧出力端子のノードの電荷が保存された状態で第１〜第ｎのキャパシター駆動電圧が変化することで、電荷再分配が発生する。そして、その電荷再分配の結果としてデータ電圧出力端子の電圧が決まる。この電圧は階調データに対応して決まるので、データ電圧出力端子の電圧は階調データに対応するデータ電圧となる。

また本発明の一態様では、各データ線駆動回路が前記キャパシター駆動回路と前記キャパシター回路と前記可変容量回路とを有する第１〜第ｋのデータ線駆動回路（ｋは２以上の自然数）と、前記第１〜第ｋのデータ線駆動回路の出力に接続される第１〜第ｋのデータ電圧出力端子と、を含み、前記電気光学パネルは、前記第１〜第ｋのデータ電圧出力端子に接続される第１〜第ｋのデータ線と、第（ｊ−１）×ｋ＋１〜第ｊ×ｋのソース線（ｊはｓ以下の自然数、ｓは２以上の自然数）と、前記第１〜第ｋのデータ線と前記第（ｊ−１）×ｋ＋１〜第ｊ×ｋのソース線との間に設けられる第（ｊ−１）×ｋ＋１〜第ｊ×ｋのスイッチ素子と、を有し、前記第１〜第ｋのスイッチ素子（ｊ＝１）がオンになって前記第１〜第ｋのデータ線駆動回路が第１〜第ｋのソース線を駆動した後に、前記第ｋ＋１〜第２×ｋのスイッチ素子（ｊ＝２）がオンになって前記第１〜第ｋのデータ線駆動回路が第ｋ＋１〜第２×ｋのソース線を駆動してもよい。

このようにすれば、相展開駆動による電気光学パネルの駆動を実現できる。相展開駆動は少ないデータ線駆動回路で多数のソース線を駆動できるので、ドライバーを小型化できる。一方で、１フレームの画像を表示するための駆動回数が多くなるため、高速な駆動が必要となる。本発明の一態様によれば、容量駆動により高速な駆動が可能となるため、より高精細な電気光学パネルを駆動することが可能となる。

また本発明の他の態様は、上記のいずれかに記載されたドライバーを含む電子機器に関係する。

ドライバーの第１構成例。 図２（Ａ）〜図２（Ｃ）は、第１構成例におけるデータ電圧の説明図。 ドライバーの第２構成例。 図４（Ａ）〜図４（Ｃ）は、第２構成例におけるデータ電圧の説明図。 図５（Ａ）、図５（Ｂ）は、階調データに対応するデータ電圧の説明図。 ドライバーの詳細な構成例。 検出回路の詳細な構成例。 可変容量回路の容量を設定する処理のフローチャート。 図９（Ａ）、図９（Ｂ）は、可変容量回路の容量を設定する処理の説明図。 ドライバーの第２の詳細な構成例。 第２の詳細な構成例の動作タイミングチャート。 ドライバーの第３の詳細な構成例と、電気光学パネルの詳細な構成例と、ドライバーと電気光学パネルの接続構成例。 ドライバーと電気光学パネルの動作タイミングチャート。 ドライバーの半導体基板の断面図。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．ドライバーの第１構成例
図１に、本実施形態のドライバーの第１構成例を示す。このドライバー１００は、キャパシター回路１０、キャパシター駆動回路２０、データ電圧出力端子ＴＶＱを含む。なお以下では、キャパシターの容量値を表す符号として、そのキャパシターの符号と同一の符号を用いる。

ドライバー１００は、例えば集積回路装置（ＩＣ）により構成される。集積回路装置は、例えばシリコン基板に回路が形成されたＩＣチップ、或はＩＣチップがパッケージに収納された装置に対応する。ドライバー１００の端子（データ電圧出力端子ＴＶＱ等）は、ＩＣチップのパッド或はパッケージの端子に対応する。

キャパシター回路１０は、第１〜第ｎのキャパシターＣ１〜Ｃｎ（ｎは２以上の自然数）を含む。またキャパシター駆動回路２０は、第１〜第ｎの駆動部ＤＲ１〜ＤＲｎを含む。なお以下では、ｎ＝１０の場合を例にとって説明するが、ｎは２以上の自然数であればよい。例えばｎは、階調データのビット数と同数に設定すればよい。

キャパシターＣ１〜Ｃ１０の第ｉのキャパシター（ｉはｎ＝１０以下の自然数）の一端は、キャパシター駆動ノードＮＤＲｉに接続され、第ｉのキャパシターの他端は、データ電圧出力ノードＮＶＱに接続される。データ電圧出力ノードＮＶＱはデータ電圧出力端子ＴＶＱに接続されるノードである。キャパシターＣ１〜Ｃ１０は、２の累乗で重み付けされた容量値を有している。具体的には第ｉのキャパシターＣｉの容量値は２^{（ｉ−１）}×Ｃ１である。

第１〜第１０の駆動部ＤＲ１〜ＤＲ１０の第ｉの駆動部ＤＲｉの入力ノードには、階調データＧＤ［１０：１］の第ｉのビットＧＤｉが入力される。第ｉの駆動部ＤＲｉの出力ノードは、第ｉのキャパシター駆動ノードＮＤＲｉである。階調データＧＤ［１０：１］は第１〜第１０のビットＧＤ１〜ＧＤ１０（第１〜第ｎのビット）で構成され、ビットＧＤ１がＬＳＢに対応し、ビットＧＤ１０がＭＳＢに対応する。

第ｉの駆動部ＤＲｉは、ビットＧＤｉが第１論理レベルの場合に第１電圧レベルを出力し、ビットＧＤｉが第２論理レベルの場合に第２電圧レベルを出力する。例えば、第１論理レベルは“０”（ローレベル）、第２論理レベルは“１”（ハイレベル）、第１電圧レベルは低電位側電源ＶＳＳの電圧（例えば０Ｖ）、第２電圧レベルは高電位側電源ＶＤＤの電圧（例えば１５Ｖ）である。例えば、第ｉの駆動部ＤＲｉは、入力された論理レベル（例えばロジック電源の３Ｖ）を駆動部ＤＲｉの出力電圧レベル（例えば１５Ｖ）にレベルシフトするレベルシフターや、そのレベルシフターの出力をバッファリングするバッファー回路で構成される。

以上のように、キャパシターＣ１〜Ｃ１０の容量値は、階調データＧＤ［１０：１］のビットＧＤ１〜ＧＤ１０の桁に応じた２の累乗で重み付けされている。そして、駆動部ＤＲ１〜ＤＲ１０が、ビットＧＤ１〜ＧＤ１０に応じて０Ｖ又は１５Ｖを出力することで、その電圧によりキャパシターＣ１〜Ｃ１０が駆動される。この駆動によってキャパシターＣ１〜Ｃ１０と電気光学パネル側容量ＣＰとの間で電荷再分配が生じ、その結果としてデータ電圧出力端子ＴＶＱにデータ電圧が出力される。

電気光学パネル側容量ＣＰは、データ電圧出力端子ＴＶＱから見える容量の合計である。例えば、電気光学パネル側容量ＣＰは、プリント基板の寄生容量である基板容量ＣＰ１と、電気光学パネル２００内の寄生容量や画素容量であるパネル容量ＣＰ２と、を加算したものである。

具体的には、ドライバー１００は集積回路装置としてリジッド基板に実装され、そのリジッド基板にフレキシブル基板が接続され、そのフレキシブル基板に電気光学パネル２００が接続される。このリジッド基板やフレキシブル基板には、ドライバー１００のデータ電圧出力端子ＴＶＱと電気光学パネル２００のデータ電圧入力端子ＴＰＮとを接続する配線が設けられている。この配線の寄生容量が基板容量ＣＰ１である。また図１２で後述するように、電気光学パネル２００には、データ電圧入力端子ＴＰＮに接続されたデータ線と、ソース線と、データ線をソース線に接続するスイッチ素子と、ソース線に接続される画素回路と、が設けられる。スイッチ素子は例えばＴＦＴ（Thin Film Transistor）で構成され、ソース・ゲート間に寄生容量がある。データ線には多数のスイッチ素子が接続されるため、データ線には多数のスイッチ素子の寄生容量が付く。また、データ線やソース線とパネル基板との間に寄生容量が存在する。また、液晶表示パネルでは液晶の画素に容量がある。これらを加算したものがパネル容量ＣＰ２である。

電気光学パネル側容量ＣＰは、例えば５０ｐＦ〜１２０ｐＦである。後述するように、キャパシター回路１０の容量ＣＯ（キャパシターＣ１〜Ｃ１０の容量の合計）と電気光学パネル側容量ＣＰの比を１：２にするため、キャパシター回路１０の容量ＣＯは２５ｐＦ〜６０ｐＦとなる。集積回路に内蔵する容量としては大きいが、図１４で後述するように、例えばＭＩＭ（Metal Insulation Metal）キャパシターを縦に２〜３段積み上げる断面構造にすることで、キャパシター回路１０の容量ＣＯを実現できる。

２．第１構成例におけるデータ電圧
次に、本実施形態のドライバー１００が出力するデータ電圧について説明する。ここではデータ電圧の範囲について説明し、個々の階調データＧＤ［１０：１］に対してどのようなデータ電圧が出力されるかについては後述する。

図２（Ａ）に示すように、まずキャパシター回路１０の初期化を行う。即ち、階調データＧＤ［１０：１］＝“０００ｈ”（末尾のｈは“”内の数が１６進数であることを示す）を設定して駆動部ＤＲ１〜ＤＲ１０の全ての出力を０Ｖに設定する。また図２（Ａ）の式ＦＡに示すように電圧ＶＱ＝ＶＣ＝７．５Ｖを設定する。この初期化においてキャパシター回路１０の容量ＣＯと電気光学パネル側容量ＣＰに蓄積された電荷の総量は、以降のデータ電圧出力において保存される。これにより、初期化電圧ＶＣ（コモン電圧）を基準としたデータ電圧が出力されることになる。

図２（Ｂ）に示すように、データ電圧の最大値が出力されるのは、階調データＧＤ［１０：１］＝“３ＦＦｈ”を設定して駆動部ＤＲ１〜ＤＲ１０の全ての出力を１５Ｖに設定した場合である。このときのデータ電圧は電荷保存の法則から求めることができ、図２（Ｂ）の式ＦＢに示す値となる。

図２（Ｃ）に示すように、所望のデータ電圧範囲が例えば５Ｖであるとする。初期化電圧ＶＣ＝７．５Ｖが基準なので、最大値は１２．５Ｖである。このデータ電圧が実現されるのは、式ＦＢからＣＯ／（ＣＯ＋ＣＰ）＝１／３の場合である。即ち、電気光学パネル側容量ＣＰに対して、キャパシター回路１０の容量ＣＯ＝ＣＰ／２（即ち、ＣＰ＝２ＣＯ）に設定しておけばよい。ある特定の電気光学パネル２００と実装基板に対しては、このようにＣＯ＝ＣＰ／２に設計することで、５Ｖのデータ電圧範囲を実現できる。

しかしながら、上述したように電気光学パネル側容量ＣＰは電気光学パネル２００の種類や実装基板の設計に応じて５０ｐＦ〜１２０ｐＦ程度の幅をもっている。また同一種類の電気光学パネル２００及び実装基板であっても、複数の電気光学パネルを接続する場合には（例えばプロジェクターではＲ、Ｇ、Ｂの３つの電気光学パネルを接続する）、各電気光学パネルとドライバーの接続配線の長さが異なるため、基板容量ＣＰ１が同一になるとは限らない。

例えば、ある電気光学パネル２００と実装基板に対してキャパシター回路１０の容量ＣＯをＣＰ＝２ＣＯとなるように設計したとする。このキャパシター回路１０に対して別種の電気光学パネルや実装基板を接続した場合、ＣＰ＝ＣＯ／２や、ＣＰ＝５ＣＯとなる可能性がある。ＣＰ＝ＣＯ／２の場合、図２（Ｃ）に示すように、データ電圧の最大値が１７．５Ｖになり、電源電圧１５Ｖを超えてしまう。この場合、データ電圧の範囲だけでなくドライバー１００や電気光学パネル２００の耐圧の観点からも問題がある。また、ＣＰ＝５ＣＯの場合、データ電圧の最大値が１０Ｖとなり、十分なデータ電圧範囲が得られない。

このように、キャパシター回路１０の容量ＣＯを電気光学パネル側容量ＣＰに応じて設定した場合、その電気光学パネル２００や実装基板に対してドライバー１００が専用設計になってしまうという課題がある。即ち、電気光学パネル２００の種類や実装基板の設計が変わるたびに、それ専用のドライバー１００を設計し直さなければならない。

３．ドライバーの第２構成例
図３に、上記のような課題を解決できる本実施形態のドライバーの第２構成例を示す。このドライバー１００は、キャパシター回路１０、キャパシター駆動回路２０、可変容量回路３０を含む。なお、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素については適宜説明を省略する。

可変容量回路３０は、データ電圧出力ノードＮＶＱに接続される容量であり、その容量値を可変に設定できる回路である。具体的には、可変容量回路３０は、第１〜第ｍのスイッチ素子ＳＷＡ１〜ＳＷＡｍ（ｍは２以上の自然数）、第１〜第ｍの調整用キャパシターＣＡ１〜ＣＡｍを含む。なお以下ではｍ＝６の場合を例に説明する。

第１〜第６のスイッチ素子ＳＷＡ１〜ＳＷＡ６は、例えばＰ型又はＮ型のＭＯＳトランジスターや、或はＰ型ＭＯＳトランジスターとＮ型ＭＯＳトランジスターを組み合わせたトランスファーゲートで構成される。スイッチ素子ＳＷＡ１〜ＳＷＡ６の第ｓのスイッチ素子ＳＷＡｓ（ｓはｍ＝６以下の自然数）の一端は、データ電圧出力ノードＮＶＱに接続される。

第１〜第６の調整用キャパシターＣＡ１〜ＣＡ６は、２の累乗で重み付けされた容量値を有している。具体的には調整用キャパシターＣＡ１〜ＣＡ６の第ｓの調整用キャパシターＣＡｓの容量値は２^{（ｓ−１）}×ＣＡ１である。第ｓの調整用キャパシターＣＡｓの一端は、第ｓのスイッチ素子ＳＷＡｓの他端に接続される。第ｓの調整用キャパシターＣＡｓの他端は、低電位側電源（広義には、基準電圧のノード）に接続される。

例えば、ＣＡ１＝１ｐＦに設定した場合、スイッチ素子ＳＷＡ１のみがオンした状態では可変容量回路３０の容量は１ｐＦであり、スイッチ素子ＳＷＡ１〜ＳＷＡ６の全てがオンした状態では可変容量回路３０の容量は６３ｐＦ（＝１ｐＦ＋２ｐＦ＋・・・＋３２ｐＦ）である。容量値が２の累乗で重み付けされているため、スイッチ素子ＳＷＡ１〜ＳＷＡ６のオン・オフ状態に応じて１ｐＦ〜６３ｐＦの間で１ｐＦ（ＣＡ１）ステップで、可変容量回路３０の容量を設定することができる。

４．第２構成例におけるデータ電圧
本実施形態のドライバー１００が出力するデータ電圧について説明する。ここではデータ電圧の範囲について説明する。

図４（Ａ）に示すように、まずキャパシター回路１０の初期化を行う。即ち、駆動部ＤＲ１〜ＤＲ１０の全ての出力を０Ｖに設定し、電圧ＶＱ＝ＶＣ＝７．５Ｖ（式ＦＣ）を設定する。この初期化においてキャパシター回路１０の容量ＣＯと可変容量回路の容量ＣＡと電気光学パネル側容量ＣＰに蓄積された電荷の総量は、以降のデータ電圧出力において保存される。

図４（Ｂ）に示すように、データ電圧の最大値が出力されるのは、駆動部ＤＲ１〜ＤＲ１０の全ての出力を１５Ｖに設定した場合である。このときのデータ電圧は図４（Ｂ）の式ＦＤに示す値となる。

図４（Ｃ）に示すように、所望のデータ電圧範囲が例えば５Ｖであるとする。データ電圧の最大値１２．５Ｖが実現されるのは、式ＦＤからＣＯ／（ＣＯ＋（ＣＡ＋ＣＰ））＝１／３、即ちＣＡ＋ＣＰ＝２ＣＯの場合である。ＣＡは可変容量回路の容量なので、自在に設定可能であり、与えられたＣＰに対してＣＡ＝２ＣＯ−ＣＰに設定することができる。即ち、ドライバー１００に接続する電気光学パネル２００の種類や、実装基板の設計がどのようなものであっても、データ電圧の範囲をいつも７．５Ｖ〜１２．５Ｖに設定することが可能となる。

次に、個々の階調データＧＤ［１０：１］に対してドライバー１００が出力するデータ電圧について説明する。可変容量回路の容量はＣＡ＝２ＣＯ−ＣＰに設定されているとする。

図５（Ａ）に示すように、第ｉのビットＧＤｉが“０”の場合には駆動部ＤＲｉは０Ｖを出力し、第ｉのビットＧＤｉが“１”の場合には駆動部ＤＲｉは１５Ｖを出力する。図５（Ａ）には、ＧＤ［１０：１］＝“１００１１１１１１１ｂ”（末尾のｂは“”内の数が２進数であることを示す）の場合を例に示している。

初期化は図４（Ａ）と同様に行うので、電荷保存から図５（Ａ）の式ＦＥが求められる。式ＦＥにおいて符号ＧＤｉはビットＧＤｉの値（“０”又は“１”）を表すものとする。式ＦＥの右辺第２項を見ると、階調データＧＤ［１０：１］が１０２４階調のデータ電圧（５Ｖ×０／１０２３、５Ｖ×１／１０２３、５Ｖ×２／１０２３、・・・、５Ｖ×１０２３／１０２３）に変換されることが分かる。図５（Ｂ）には、一例として階調データＧＤ［１０：１］の上位３ビットを変化させたときのデータ電圧（出力電圧ＶＱ）を示す。

なお、以上では正極性駆動を例にとって説明したが、本実施形態では負極性駆動を行ってもよい。また正極性駆動と負極性駆動を交互に行う反転駆動を行ってもよい。負極性駆動では、初期化においてキャパシター駆動回路２０の駆動部ＤＲ１〜ＤＲ１０の出力を全て１５Ｖに設定し、出力電圧ＶＱ＝ＶＣ＝７．５Ｖを設定する。そして、階調データＧＤ［１０：１］の各ビットの論理レベルを反転（“０”を“１”に、“１”を“０”に）してキャパシター駆動回路２０に入力し、容量駆動を行う。この場合、階調データＧＤ［１０：１］＝“０００ｈ”に対してＶＱ＝７．５Ｖが出力され、階調データＧＤ［１０：１］＝“３ＦＦｈ”に対してＶＱ＝２．５Ｖが出力され、データ電圧範囲は７．５Ｖ〜２．５Ｖとなる。

以上の第２構成例によれば、ドライバー１００はキャパシター駆動回路２０とキャパシター回路１０と可変容量回路３０とを含む。

キャパシター駆動回路２０は、階調データＧＤ［１０：１］に対応する第１〜第１０のキャパシター駆動電圧（０Ｖ又は１５Ｖ）を第１〜第１０のキャパシター駆動用ノードＮＤＲ１〜ＮＤＲ１０に出力する。キャパシター回路１０は、第１〜第１０のキャパシター駆動用ノードＮＤＲ１〜ＮＤＲ１０とデータ電圧出力端子ＴＶＱとの間に設けられる第１〜第１０のキャパシターＣ１〜Ｃ１０を有する。可変容量回路３０は、データ電圧出力端子ＴＶＱと基準電圧（低電位側電源の電圧、０Ｖ）のノードとの間に設けられる。

そして、可変容量回路３０の容量ＣＡと電気光学パネル側容量ＣＰを加算した容量ＣＡ＋ＣＰ（以下、被駆動側の容量と呼ぶ）と、キャパシター回路１０の容量ＣＯ（以下、駆動側の容量と呼ぶ）とが、所与の容量比関係（例えばＣＯ：（ＣＡ＋ＣＰ）＝１：２）になるように、可変容量回路３０の容量ＣＡが設定されている。

ここで、可変容量回路３０の容量ＣＡは、可変容量回路３０の可変の容量に対して設定された容量値である。図３の例では、スイッチ素子ＳＷＡ１〜ＳＷＡ６のうちオンになっているスイッチ素子に接続された調整用キャパシターの容量を合計したものである。また、電気光学パネル側容量ＣＰは、データ電圧出力端子ＴＶＱに対して外部に接続される容量（寄生容量、回路素子の容量）である。図３の例では、基板容量ＣＰ１とパネル容量ＣＰ２である。また、キャパシター回路１０の容量ＣＯは、キャパシターＣ１〜Ｃ１０の容量を合計したものである。

また、所与の容量比関係とは、駆動側の容量ＣＯと被駆動側の容量ＣＡ＋ＣＰとの比の関係である。これは、各容量の値が測定されている（明確に容量値が決定されている）場合の容量比に限定されない。例えば、所与の階調データＧＤ［１０：１］に対する出力電圧ＶＱから推定される容量比であってもよい。電気光学パネル側容量ＣＰは通常、事前に測定値が得られているものではないので、そのままでは可変容量回路３０の容量ＣＡを決定できない。そのため、図８で後述するように、例えば階調データＧＤ［１０：１］の中央値“２００ｈ”に対してＶＱ＝１０Ｖが出力されるように可変容量回路３０の容量ＣＡを決定する。この場合、結果的に容量比ＣＯ：（ＣＡ＋ＣＰ）＝１：２になっていると推定され、この比と容量ＣＡから容量ＣＰを推定できる（推定できるが、容量ＣＰは知らなくてよい）。

さて、図１等で説明した第１構成例では、ドライバー１００の接続環境（実装基板の設計や電気光学パネル２００の種類）が変わると、その度に設計変更が必要であるという課題があった。

この点、第２構成例によれば、可変容量回路３０を設けることで、ドライバー１００の接続環境に依存しない汎用のドライバー１００を実現できる。即ち、電気光学パネル側容量ＣＰが異なる場合であっても、それに応じて可変容量回路３０の容量ＣＡを調整することによって、所与の容量比関係（例えばＣＯ：（ＣＡ＋ＣＰ）＝１：２）を実現できる。この容量比関係によってデータ電圧の範囲（図４（Ａ）〜図４（Ｃ）の例では７．５Ｖ〜１２．５Ｖ）が決まるので、接続環境に依存しないデータ電圧の範囲を実現できる。

また、キャパシター回路１０とキャパシター駆動回路２０による容量駆動では、電荷再分配によって画素を駆動するため、アンプ駆動に比べて高速にデータ電圧を画素に書き込む（短時間にデータ電圧をセトリングさせる）ことができる。そして、高速化が可能なことで、より画素数が多い（高精細な）電気光学パネルを駆動することが可能となる。容量駆動では、アンプ駆動のように自在に電荷が供給されないが、可変容量回路３０を設けることで画素に供給される電荷を調整できる。即ち、可変容量回路３０を設けることで、容量駆動による高速化を実現すると共に所望のデータ電圧を出力することが可能となる。

また、本実施形態では、キャパシター駆動回路２０は、階調データＧＤ［１０：１］の第１〜第１０のビットＧＤ１〜ＧＤ１０に基づいて、前記第１〜第１０のキャパシター駆動電圧の各駆動電圧として第１電圧レベル（０Ｖ）又は第２電圧レベル（１５Ｖ）を出力する。そして、所与の容量比関係は、第１電圧レベルと第２電圧レベルの電圧差（１５Ｖ）と、データ電圧出力端子ＴＶＱに出力されるデータ電圧（出力電圧ＶＱ）との間の電圧関係によって決定される。

例えば、図４（Ａ）〜図４（Ｃ）の例では、データ電圧出力端子ＴＶＱに出力されるデータ電圧の範囲が５Ｖ（７．５Ｖ〜１２．５Ｖ）である。この場合、第１電圧レベルと第２電圧レベルの電圧差（１５Ｖ）とデータ電圧の範囲（５Ｖ）との間の電圧関係が実現されるように所与の容量比関係が決定される。即ち、容量ＣＯと容量ＣＡ＋ＣＰによる分圧（電圧分割）によって１５Ｖが５Ｖに分圧される容量比ＣＯ：（ＣＡ＋ＣＰ）＝１：２が、所与の容量比関係となる。

このようにすれば、第１電圧レベルと第２電圧レベルの電圧差（１５Ｖ）と、データ電圧出力端子ＴＶＱに出力されるデータ電圧（範囲５Ｖ）との間の電圧関係から、所与の容量比関係ＣＯ：（ＣＡ＋ＣＰ）＝１：２を決定できる。逆に、所与の容量比関係が実現されているか否かは、電圧関係を調べれば判定できることになる。即ち、電気光学パネル側容量ＣＰが分かっていなくても、電圧関係から容量比ＣＯ：（ＣＡ＋ＣＰ）＝１：２を実現する可変容量回路３０の容量ＣＡを決定できることになる（例えば図８のフロー）。

また本実施形態では、図６で後述するように、ドライバー１００は、データ電圧出力端子ＴＶＱの電圧ＶＱを検出する検出回路５０を含んでもよい。そして、可変容量回路３０の容量ＣＡは、検出回路５０の検出結果に基づいて設定されてもよい。

このようにすれば、データ電圧出力端子ＴＶＱに出力されるデータ電圧を検出することが可能となり、その検出結果に基づいて、所与の容量比関係を満たす上述の電圧関係が実現されているか否かを判定できる。即ち、所与の階調データＧＤ［１０：１］に対して所望のデータ電圧が出力されているか否かを検出することで、所与の容量比関係ＣＯ：（ＣＡ＋ＣＰ）＝１：２を実現する可変容量回路３０の容量ＣＡを決定できる。

また本実施形態では、可変容量回路３０は、第１〜第６の調整用キャパシターＣＡ１〜ＣＡ６と、第１〜第６の調整用キャパシターＣＡ１〜ＣＡ６とデータ電圧出力端子ＴＶＱとの間に設けられる第１〜第６のスイッチ素子ＳＷＡ１〜ＳＷＡ６と、を有する。

このようにすれば、第１〜第６のスイッチ素子ＳＷＡ１〜ＳＷＡ６のオン・オフを制御することで、第１〜第６の調整用キャパシターＣＡ１〜ＣＡ６とデータ電圧出力端子ＴＶＱの接続・非接続が制御され、可変容量回路３０の容量ＣＡを調整できる。なお、可変容量回路３０はこの構成に限定されず、容量値を可変に調整できる回路（又は素子）であれば何でもよい。

また本実施形態では、キャパシター駆動回路２０とキャパシター回路１０により電気光学パネル２００を駆動する容量駆動の前の初期化期間（例えば図４（Ａ））において、キャパシター駆動回路２０が初期値データ（ＧＤ［１０：１］＝“０００ｈ”）に対応する第１〜第１０のキャパシター駆動電圧（第１電圧レベル、０Ｖ）を出力した状態で、データ電圧出力端子ＴＶＱが所与の初期化電圧ＶＣ＝７．５Ｖに設定される。

このようにすれば、初期値データに対して初期化電圧ＶＣ＝７．５Ｖを設定することで、その初期化電圧ＶＣ＝７．５Ｖに対応した電荷がデータ電圧出力ノードＮＶＱ（即ち、容量ＣＯ、ＣＡ、ＣＰ）に蓄積される。これにより、初期値データと初期化電圧ＶＣ＝７．５Ｖが対応付けられ、以後、データ電圧出力ノードＮＶＱの電荷が保存される限り、初期値データに対しては初期化電圧ＶＣ＝７．５Ｖが出力されることになる。階調データＧＤ［１０：１］が初期値データと異なる場合には、それに対応して電荷再分配が行われ、初期化電圧ＶＣ＝７．５Ｖとは異なるデータ電圧が出力される。即ち、初期化電圧ＶＣ＝７．５Ｖを基準としてデータ電圧が出力される。電荷再分配においてもデータ電圧出力ノードＮＶＱの電荷は保存されるので、同じ階調データＧＤ［１０：１］に対してはいつも同じデータ電圧を出力できる。

例えば、図５（Ａ）、図５（Ｂ）の例では、初期値データは“０００ｈ”であり、階調データＧＤ［１０：１］＝“０００ｈ”〜“３ＦＦ”に対して、初期化電圧ＶＣ＝７．５Ｖを基準としてデータ電圧７．５Ｖ〜１２．５Ｖが出力される。

また本実施形態では、図１０で後述するように、ドライバー１００は、所与の初期化電圧ＶＣ＝７．５Ｖを設定するための初期化電圧用端子ＴＶＣを含んでもよい。

なお、初期化電圧ＶＣ＝７．５Ｖを供給する手法は初期化電圧用端子ＴＶＣに限定されない。例えば、ドライバー１００は、所与の初期化電圧ＶＣ＝７．５Ｖを設定するための初期化電圧用アンプ回路を含んでもよい。

容量駆動の際には基本的にデータ電圧出力ノードＮＶＱの電荷を保存させるため外部から電荷が供給されないことが前提であるが、初期化の際には外部から電荷を供給して初期化を行う必要がある。この点、本実施形態によれば、データ電圧出力ノードＮＶＱに対して初期化電圧用端子ＴＶＣ又は初期化電圧用アンプ回路から電荷を供給できるので、データ電圧出力ノードＮＶＱの電荷（電圧）を初期化できる。

また本実施形態では、初期化期間における初期化動作は、容量駆動以外の駆動により電気光学パネル２００のデータ線が駆動された場合に行われる。

容量駆動以外の駆動により電気光学パネル２００のデータ線（即ちデータ電圧出力ノードＮＶＱ）が駆動された場合、その駆動によりデータ電圧出力ノードＮＶＱに電荷が供給され、データ電圧出力ノードＮＶＱの電荷保存が崩れる。即ち、初期値データと初期化電圧ＶＣ＝７．５Ｖとが対応しなくなる。そのため、容量駆動以外の駆動により電気光学パネル２００のデータ線が駆動された場合に初期化動作を行うことで、初期値データと初期化電圧ＶＣ＝７．５Ｖとの対応を復活させ、初期化電圧ＶＣ＝７．５Ｖを基準とする正しいデータ電圧を出力できる。

具体的には、図１０、図１１等で後述するように、容量駆動以外の駆動は、データ線に対して所与のプリチャージ電圧ＶＰＲを出力するプリチャージ駆動である。

ドライバー１００は、プリチャージ駆動を行うプリチャージ用アンプ回路ＡＭＰＲと、プリチャージ用アンプ回路ＡＭＰＲの出力が接続され、外部のキャパシターＣＰＲを接続するためのプリチャージ用端子ＴＰＲと、を含む。

このように、プリチャージでは初期化電圧ＶＣ＝７．５Ｖと異なるプリチャージ電圧ＶＰＲでデータ電圧出力ノードＮＶＱが駆動される。そのため、上述したように電荷保存が崩れるが、プリチャージ後に初期化を行うことで、いつも同じ電荷の蓄積状態から（即ち、いつも同じ電圧ＶＣを基準として）データ電圧の出力を開始できる。

また本実施形態では、キャパシター駆動回路２０が第１〜第１０のキャパシター駆動電圧を出力することで、第１〜第１０のキャパシターＣ１〜Ｃ１０と可変容量回路３０の容量ＣＡと電気光学パネル側容量ＣＰの間で電荷再分配が行われ、階調データＧＤ［１０：１］に対応するデータ電圧がデータ電圧出力端子ＴＶＱに出力される。

即ち、図５（Ａ）、図５（Ｂ）で説明したように、データ電圧出力ノードＮＶＱの電荷が保存された状態で第１〜第１０のキャパシター駆動電圧が変化することで、電荷再分配が発生する。そして、その電荷再分配の結果としてデータ電圧出力ノードＮＶＱの電圧ＶＱが決まる。この電圧ＶＱは、式ＦＥに示すように階調データＧＤ［１０：１］に対応して決まるので、電圧ＶＱは階調データＧＤ［１０：１］に対応するデータ電圧となる。

また本実施形態では、図１２で後述するように、ドライバー１００は、第１〜第８のデータ線駆動回路ＤＤ１〜ＤＤ８と、第１〜第８のデータ線駆動回路ＤＤ１〜ＤＤ８の出力に接続される第１〜第８のデータ電圧出力端子と、を含む。第１〜第８のデータ線駆動回路ＤＤ１〜ＤＤ８の各データ線駆動回路は、キャパシター駆動回路２０とキャパシター回路１０と可変容量回路３０とを有する。

電気光学パネル２００は、第１〜第８のデータ電圧出力端子に接続される第１〜第８のデータ線ＤＬ１〜ＤＬ８と、第（（ｊ−１）×ｋ＋１）〜第（ｊ×ｋ）のソース線ＳＬ（（ｊ−１）×ｋ＋１）〜ＳＬ（ｊ×ｋ）（ｋ＝８、ｊはｓ＝１６０以下の自然数）と、第１〜第８のデータ線ＤＬ１〜ＤＬ８と第（（ｊ−１）×ｋ＋１）〜第（ｊ×ｋ）のソース線ＳＬ（（ｊ−１）×ｋ＋１）〜ＳＬ（ｊ×ｋ）との間に設けられる第（（ｊ−１）×ｋ＋１）〜第（ｊ×ｋ）のスイッチ素子ＳＷＥＰ（（ｊ−１）×ｋ＋１）〜ＳＷＥＰ（ｊ×ｋ）と、を有する。

そして、図１３で後述するように、第１〜第８のスイッチ素子ＳＷＥＰ１〜ＳＷＥＰ８（ｊ＝１）がオンになって第１〜第８のデータ線駆動回路ＤＤ１〜ＤＤ８が第１〜第８のソース線ＳＬ１〜ＳＬ８を駆動した後に、第９〜第１６のスイッチ素子ＳＷＥＰ９〜ＳＷＥＰ１６（ｊ＝２）がオンになって第１〜第８のデータ線駆動回路ＤＤ１〜ＤＤ８が第９〜第１６のソース線ＳＬ９〜ＳＬ１６を駆動する。

このようにすれば、相展開駆動による電気光学パネル２００の駆動を実現できる。相展開駆動は少ないデータ線駆動回路で多数のソース線を駆動できるので、ドライバー１００を小型化できる。一方で、１フレームの画像を表示するための駆動回数が多くなるため、高速な駆動（データ電圧の高速なセトリング）が必要となる。この点、本実施形態によれば容量駆動により高速な駆動が可能となるため、アンプ駆動の場合に比べてより画素数が多い電気光学パネルを駆動することが可能となる。

５．ドライバーの詳細な構成例
図６に、本実施形態のドライバーの詳細な構成例を示す。このドライバー１００は、データ線駆動回路１１０、制御回路４０を含む。データ線駆動回路１１０は、キャパシター回路１０、キャパシター駆動回路２０、可変容量回路３０、検出回路５０を含む。制御回路４０は、データ出力回路４２、インターフェース回路４４、可変容量制御回路４６、レジスター部４８を含む。なお、既に説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素については適宜説明を省略する。

データ線駆動回路１１０は、１つのデータ電圧出力端子ＴＶＱに対応して１つ設けられる。ドライバー１００は複数のデータ線駆動回路と複数のデータ電圧出力端子を含むが、図６では１つだけ図示している。

インターフェース回路４４は、ドライバー１００を制御する表示コントローラー３００（広義には、処理部）とドライバー１００との間のインターフェース処理を行う。例えば、ＬＶＤＳ（Low Voltage Differential Signaling）等のシリアル通信によるインターフェース処理を行う。この場合、インターフェース回路４４は、シリアル信号を入出力するＩ／Ｏ回路と、制御データや画像データをシリアル／パラレル変換するシリアル／パラレル変換回路と、を含む。また、表示コントローラー３００から入力されてパラレルデータに変換された画像データをラッチするラインラッチを含む。ラインラッチは、例えば１度に１本の水平走査線に対応する画像データをラッチする。

データ出力回路４２は、水平走査線に対応する画像データの中から、キャパシター駆動回路２０へ出力する階調データＧＤ［１０：１］を取り出し、データＤＱ［１０：１］として出力する。データ出力回路４２は、例えば、電気光学パネル２００の駆動タイミングを制御するタイミングコントローラーと、水平走査線に対応する画像データから階調データＧＤ［１０：１］を選択する選択回路と、選択された階調データＧＤ［１０：１］をラッチする出力ラッチと、を含む。図１２等で後述する相展開駆動を行う場合、出力ラッチは、１度に８画素分（データ線ＤＬ１〜ＤＬ８の本数分）の階調データＧＤ［１０：１］をラッチする。この場合、タイミングコントローラーは、相展開駆動の駆動タイミングに合わせて選択回路や出力ラッチの動作タイミングを制御する。また、インターフェース回路４４によって受信された画像データに基づいて水平同期信号や垂直同期信号を生成してもよい。また、電気光学パネル２００のスイッチ素子（ＳＷＥＰ１等）のオン・オフを制御するための信号（ＥＮＢＸ）や、ゲート駆動（電気光学パネル２００の水平走査線の選択）を制御する信号を、電気光学パネル２００に対して出力してもよい。

検出回路５０は、データ電圧出力ノードＮＶＱの電圧ＶＱを検出する。具体的には、所与の検出電圧と電圧ＶＱとを比較し、その結果を検出信号ＤＥＴとして出力する。例えば、電圧ＶＱが検出電圧以上である場合にはＤＥＴ＝“１”を出力し、電圧ＶＱが検出電圧より小さい場合にはＤＥＴ＝“０”を出力する。

可変容量制御回路４６は、検出信号ＤＥＴに基づいて可変容量回路３０の容量を設定する。この設定処理のフローは図８で後述する。可変容量制御回路４６は、可変容量回路３０の制御信号として設定値ＣＳＷ［６：１］を出力する。この設定値ＣＳＷ［６：１］は第１〜第６のビットＣＳＷ６〜ＣＳＷ１（第１〜第ｍのビット）で構成される。ビットＣＳＷｓ（ｓはｍ＝６以下の自然数）は、可変容量回路３０のスイッチ素子ＳＷＡｓに入力される。例えばビットＣＳＷｓ＝“０”の場合にはスイッチ素子ＳＷＡｓがオフになり、ビットＣＳＷｓ＝“１”の場合にはスイッチ素子ＳＷＡｓがオンになる。設定処理を行う場合、可変容量制御回路４６は検出用データＢＤ［１０：１］を出力する。そして、データ出力回路４２は検出用データＢＤ［１０：１］を出力データＤＱ［１０：１］としてキャパシター駆動回路２０へ出力する。

レジスター部４８は、設定処理により設定された可変容量回路３０の設定値ＣＳＷ［６：１］を記憶する。レジスター部４８はインターフェース回路４４を介して表示コントローラー３００からアクセス可能に構成される。即ち、表示コントローラー３００はレジスター部４８から設定値ＣＳＷ［６：１］を読み出すことができる。或は、表示コントローラー３００がレジスター部４８に設定値ＣＳＷ［６：１］を書き込める構成としてもよい。

図７に、検出回路５０の詳細な構成例を示す。検出回路５０は、検出電圧Ｖｈ２を生成する検出電圧生成回路ＧＣＤＴと、データ電圧出力ノードＮＶＱの電圧ＶＱと検出電圧Ｖｈ２とを比較するコンパレーターＯＰＤＴと、を有する。

検出電圧生成回路ＧＣＤＴは、例えば抵抗素子による電圧分割回路等により予め決められた検出電圧Ｖｈ２を出力する。或は、レジスター設定等により可変の検出電圧Ｖｈ２を出力してもよい。この場合、検出電圧生成回路ＧＣＤＴは、レジスター設定値をＤ／Ａ変換するＤ／Ａ変換回路であってもよい。

６．可変容量回路の容量を設定する処理
図８に、可変容量回路３０の容量を設定する処理のフローチャートを示す。この処理は、例えばドライバー１００に電源を投入した際の立ち上げ時（初期化処理）において行う。

図８に示すように、処理を開始すると、設定値ＣＳＷ［６：１］＝“３Ｆｈ”を出力し、可変容量回路３０のスイッチ素子ＳＷＡ１〜ＳＷＡ６を全てオンにする（ステップＳ１）。次に、検出用データＢＤ［１０：１］＝“０００ｈ”を出力し、キャパシター駆動回路２０の駆動部ＤＲ１〜ＤＲ１０の出力を全て０Ｖに設定する（ステップＳ２）。次に、出力電圧ＶＱを初期化電圧ＶＣ＝７．５Ｖに設定する（ステップＳ３）。この初期化電圧ＶＣは、図１０で後述するように例えば外部から端子ＴＶＣを介して供給される。

次に、可変容量回路３０の容量を仮設定する（ステップＳ４）。例えば、設定値ＣＳＷ［６：１］＝“１Ｆｈ”を設定する。この場合、スイッチ素子ＳＷＡ６がオフ、スイッチ素子ＳＷＡ５〜ＳＷＡ１がオンになるので、容量は最大値の半分になる。次に、出力電圧ＶＱへの初期化電圧ＶＣの供給を解除する（ステップＳ５）。次に、検出電圧Ｖｈ２を所望の電圧に設定する（ステップＳ６）。例えば、検出電圧Ｖｈ２＝１０Ｖを設定する。

次に、検出用データＢＤ［１０：１］のＭＳＢをＢＤ１０＝“０”からＢＤ１０＝“１”に変化させる（ステップＳ７）。次に、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上であるか否かを検出する（ステップＳ８）。

ステップＳ８において出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖより小さい場合、ビットＢＤ１０＝“０”に戻す（ステップＳ９）。次に、設定値ＣＳＷ［６：１］＝“１Ｆｈ”を“−１”して“１Ｅｈ”とし、可変容量回路３０の容量を１段階小さくする（ステップＳ１０）。次に、ビットＢＤ１０＝“１”を設定する（ステップＳ１１）。次に、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以下であるか否かを検出する（ステップＳ１２）。出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以下である場合にはステップＳ９に戻り、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖより大きい場合には処理を終了する。

ステップＳ８において出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上である場合、ビットＢＤ１０＝“０”に戻す（ステップＳ１３）。次に、設定値ＣＳＷ［６：１］＝“１Ｆｈ”を“＋１”して“２０ｈ”とし、可変容量回路３０の容量を１段階大きくする（ステップＳ１４）。次に、ビットＢＤ１０＝“１”を設定する（ステップＳ１５）。次に、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上であるか否かを検出する（ステップＳ１６）。出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖ以上である場合にはステップＳ１３に戻り、出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖより小さい場合には処理を終了する。

図９（Ａ）、図９（Ｂ）に、上記のステップＳ８〜Ｓ１６により設定値ＣＳＷ［６：１］が決定される様子を模式的に示す。

上記のフローでは検出用データＢＤ［１０：１］のＭＳＢをＢＤ１０＝“１”に設定し、そのときの出力電圧ＶＱと検出電圧Ｖｈ２＝１０Ｖを比較している。ＢＤ［１０：１］＝“２００ｈ”は階調データ範囲“０００ｈ”〜“３ＦＦｈ”の中央値であり、検出電圧Ｖｈ２＝１０Ｖはデータ電圧範囲７．５Ｖ〜１２．５Ｖの中央値である。即ち、ＢＤ１０＝“１”にしたときに出力電圧ＶＱが検出電圧Ｖｈ２＝１０Ｖに一致していれば、正しい（所望の）データ電圧が得られていることになる。

図９（Ａ）に示すように、仮設定値ＣＳＷ［６：１］＝“１Ｆｈ”においてステップＳ８で“ＮＯ”であった場合、ＶＱ＜Ｖｈ２である。この場合、出力電圧ＶＱを上昇させる必要がある。図４（Ｂ）の式ＦＤから可変容量回路３０の容量ＣＡを小さくすれば出力電圧ＶＱが上昇することが分かるので、設定値ＣＳＷ［６：１］を“１”ずつ小さくしていく。そして、最初にＶＱ≧Ｖｈ２となる設定値ＣＳＷ［６：１］＝“１Ａｈ”で停止する。これにより、検出電圧Ｖｈ２に直近の出力電圧ＶＱが得られる設定値ＣＳＷ［６：１］を決定できる。

図９（Ｂ）に示すように、仮設定値ＣＳＷ［６：１］＝“１Ｆｈ”においてステップＳ８で“ＹＥＳ”であった場合、ＶＱ≧Ｖｈ２である。この場合、出力電圧ＶＱを下降させる必要がある。図４（Ｂ）の式ＦＤから可変容量回路３０の容量ＣＡを大きくすれば出力電圧ＶＱが上昇することが分かるので、設定値ＣＳＷ［６：１］を“１”ずつ大きくしていく。そして、最初にＶＱ＜Ｖｈ２となる設定値ＣＳＷ［６：１］＝“２４ｈ”で停止する。これにより、検出電圧Ｖｈ２に直近の出力電圧ＶＱが得られる設定値ＣＳＷ［６：１］を決定できる。

以上の処理により得られた設定値ＣＳＷ［６：１］を、最終的な設定値ＣＳＷ［６：１］として決定し、その設定値ＣＳＷ［６：１］をレジスター部４８に書き込む。容量駆動により電気光学パネル２００を駆動する際には、レジスター部４８に記憶された設定値ＣＳＷ［６：１］で可変容量回路３０の容量が設定される。

なお、本実施形態では可変容量回路３０の設定値ＣＳＷ［６：１］をレジスター部４８に記憶させる場合を例に説明したが、これに限定されるものでない。例えば、設定値ＣＳＷ［６：１］をＲＡＭ等のメモリーに記憶させてもよいし、ヒューズ（例えば、製造時にレーザー等で切断して設定値を設定する）により設定値ＣＳＷ［６：１］を設定してもよい。

７．ドライバーの第２の詳細な構成例
図１０に、本実施形態のドライバー１００の第２の詳細な構成例を示す。このドライバー１００は、プリチャージ用端子ＴＰＲ、初期化電圧用端子ＴＶＣ（コモン電圧用端子）、データ電圧出力端子ＴＶＱ１、ＴＶＱ２、プリチャージ用Ｄ／Ａ変換回路ＤＡＰＲ、プリチャージ用アンプ回路ＡＭＰＲ、データ線駆動回路ＤＤ１、ＤＤ２、プリチャージ用スイッチ素子ＳＷＰＲ１、ＳＷＰＲ２、初期化用スイッチ素子ＳＷＶＣ１１、ＳＷＶＣ１２、ＳＷＶＣ２１、ＳＷＶＣ２２、出力用スイッチ素子ＳＷＶＱ１、ＳＷＶＱ２、ポストチャージ用スイッチ素子ＳＷＰＯＳ１、ＳＷＰＯＳ２を含む。

データ線駆動回路ＤＤ１、ＤＤ２は、それぞれ図６のデータ線駆動回路１１０に対応している。図１０では２つのみ記載しているが、実際にはドライバー１００は電気光学パネル２００のデータ線と同数（又は同数以上）のデータ線駆動回路を有する。同様に、データ電圧出力端子や、各種スイッチ素子も、データ線駆動回路と同数含まれる。

初期化電圧用端子ＴＶＣには、例えば外部の電源回路等から初期化電圧ＶＣ（コモン電圧）が供給される。

なお、初期化電圧ＶＣを供給する手法は初期化電圧用端子ＴＶＣに限定されない。例えば、ドライバー１００は、初期化電圧ＶＣを出力する初期化電圧用アンプ回路を含んでもよい。

プリチャージ用端子ＴＰＲは、プリチャージ用アンプ回路ＡＭＰＲの出力に接続される。プリチャージ用Ｄ／Ａ変換回路ＤＡＰＲがプリチャージの設定値（例えばレジスター値）をＤ／Ａ変換してプリチャージ電圧ＶＰＲを生成し、そのプリチャージ電圧ＶＰＲでプリチャージ用アンプ回路ＡＭＰＲがプリチャージ用端子ＴＰＲを駆動する。プリチャージ電圧ＶＰＲは、例えば初期化電圧ＶＣよりも低い電圧（負極性駆動のデータ電圧範囲７．５Ｖ〜２．５Ｖの範囲内）である。

プリチャージ用端子ＴＰＲには、外部のプリチャージ用キャパシターＣＰＲが接続されている。プリチャージ用キャパシターＣＰＲは、プリチャージ電圧ＶＰＲに対応する電荷を蓄積しており、プリチャージ時にデータ線に対して電荷を供給する。このプリチャージ用キャパシターＣＰＲを設けることでプリチャージ電圧ＶＰＲを平滑化できるので、プリチャージ用アンプ回路ＡＭＰＲの電荷供給能力を下げることができる。即ち、プリチャージを行うとプリチャージ用キャパシターＣＰＲが電荷を放出するが、その次のプリチャージを行うまでの間に、プリチャージ用アンプ回路ＡＭＰＲがプリチャージ用キャパシターＣＰＲの電荷を補充できればよい。

図１１に、ドライバー１００の第２の詳細な構成例の動作タイミングチャートを示す。図１１では、スイッチ素子の符号末尾の数字を省略している。例えば“ＳＷＰＲ”はプリチャージ用スイッチ素子ＳＷＰＲ１、ＳＷＰＲ２を表す。スイッチ素子のタイミングチャートにおいてハイレベルはスイッチ素子のオン状態を表し、ローレベルはスイッチ素子のオフ状態を表す。

図１１に示すように、電気光学パネル２００の駆動はプリチャージ、初期化、データ電圧出力、ポストチャージの順に行う。この一連の動作は、例えば１つの水平走査期間に行う。

プリチャージ期間では、プリチャージ用スイッチ素子ＳＷＰＲ１、ＳＷＰＲ２がオンになり、データ電圧出力端子ＴＶＱ１、ＴＶＱ２からプリチャージ電圧ＶＰＲが出力される。

初期化期間は第１〜第３の初期化期間に分かれている。この第１〜第３の初期化期間ではＤＱ［１０：１］＝“０００ｈ”に設定されており、キャパシター駆動回路２０の駆動部ＤＲ１〜ＤＲ１０は全て０Ｖを出力している。

第１の初期化期間では、初期化用スイッチ素子ＳＷＶＣ１１、ＳＷＶＣ１２がオンになり、データ線駆動回路ＤＤ１、ＤＤ２の出力（キャパシターＣ１〜Ｃ１０の一端）が初期化電圧ＶＣに設定される。これにより、キャパシター回路１０と可変容量回路３０の電荷が初期化される。また、ポストチャージ用スイッチ素子ＳＷＰＯＳ１、ＳＷＰＯＳ２がオンになり、データ電圧出力端子ＴＶＱ１、ＴＶＱ２が共通接続される。

第２の初期化期間では、初期化用スイッチ素子ＳＷＶＣ２１、ＳＷＶＣ２２とポストチャージ用スイッチ素子ＳＷＰＯＳ１、ＳＷＰＯＳ２がオンになり、データ電圧出力端子ＴＶＱ１、ＴＶＱ２から初期化電圧ＶＣが出力される。これにより、電気光学パネル側容量ＣＰの電荷が初期化される。

第３の初期化期間では、出力用スイッチ素子ＳＷＶＱ１、ＳＷＶＱ２がオンになり、データ線駆動回路ＤＤ１の出力とデータ電圧出力端子ＴＶＱ１が接続され、データ線駆動回路ＤＤ２の出力とデータ電圧出力端子ＴＶＱ２が接続される。また、初期化用スイッチ素子ＳＷＶＣ１１、ＳＷＶＣ１２、ＳＷＶＣ２１、ＳＷＶＣ２２とポストチャージ用スイッチ素子ＳＷＰＯＳ１、ＳＷＰＯＳ２がオンになり、データ電圧出力端子ＴＶＱ１、ＴＶＱ２から初期化電圧ＶＣが出力される。

データ電圧出力期間では、ＤＱ［１０：１］＝ＧＤ［１０：１］に設定されている。そして、出力用スイッチ素子ＳＷＶＱ１、ＳＷＶＱ２がオンになり、階調データＧＤ［１０：１］に対応したデータ電圧がデータ電圧出力端子ＴＶＱ１、ＴＶＱ２から出力される。

ポストチャージ期間では、ＤＱ［１０：１］＝ＤＰＯＳ［１０：１］に設定されている。ＤＰＯＳ［１０：１］はポストチャージ用データである。そして、出力用スイッチ素子ＳＷＶＱ１、ＳＷＶＱ２とポストチャージ用スイッチ素子ＳＷＰＯＳ１、ＳＷＰＯＳ２がオンになり、ポストチャージ用データＤＰＯＳ［１０：１］に対応したデータ電圧がデータ電圧出力端子ＴＶＱ１、ＴＶＱ２から出力される。

８．相展開駆動の手法
次に、電気光学パネル２００の駆動手法について説明する。以下では相展開駆動を例にとって説明するが、本実施形態のドライバー１００が行う駆動手法は相展開駆動に限定されない。

図１２に、ドライバーの第３の詳細な構成例と、電気光学パネルの詳細な構成例と、ドライバーと電気光学パネルの接続構成例を示す。

ドライバー１００は、制御回路４０、第１〜第ｋのデータ線駆動回路ＤＤ１〜ＤＤｋ（ｋは２以上の自然数）を含む。データ線駆動回路ＤＤ１〜ＤＤｋは、それぞれ図６のデータ線駆動回路１１０に対応する。なお以下ではｋ＝８の場合を例に説明する。

制御回路４０は、データ線駆動回路ＤＤ１〜ＤＤ８の各データ線駆動回路に対して、対応する階調データを出力する。また制御回路４０は、制御信号（例えば図１３のＥＮＢＸ等）を電気光学パネル２００に出力する。

データ線駆動回路ＤＤ１〜ＤＤ８は、階調データをデータ電圧に変換し、そのデータ電圧を出力電圧ＶＱ１〜ＶＱ８として電気光学パネル２００のデータ線ＤＬ１〜ＤＬ８へ出力する。

電気光学パネル２００は、データ線ＤＬ１〜ＤＬ８（第１〜第ｋのデータ線）、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ（ｔｋ）、ソース線ＳＬ１〜ＳＬ（ｔｋ）を含む。ｔは２以上の自然数であり、以下ではｔ＝１６０（即ちｔｋ＝１６０×８＝１２８０（ＷＸＧＡ））の場合を例に説明する。

スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０のうちスイッチ素子ＳＷＥＰ（（ｊ−１）×ｋ＋１）〜ＳＷＥＰ（ｊ×ｋ）の一端は、データ線ＤＬ１〜ＤＬ８に接続される。ｊはｔ＝１６０以下の自然数である。例えばｊ＝１の場合にはスイッチ素子ＳＷＥＰ１〜ＳＷＥＰ８である。

スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０は、例えばＴＦＴ（Thin Film Transistor）等で構成され、ドライバー１００からの制御信号に基づいて制御される。例えば、電気光学パネル２００は不図示のスイッチ制御回路を含み、そのスイッチ制御回路がＥＮＢＸ等の制御信号に基づいてスイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０のオン・オフを制御する。

図１３に、図１２のドライバー１００と電気光学パネル２００の動作タイミングチャートを示す。

プリチャージ期間では、信号ＥＮＢＸがハイレベルになり、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０が全てオンになる。そして、ソース線ＳＬ１〜ＳＬ１２８０の全てがプリチャージ電圧ＶＰＲに設定される。

初期化期間では、信号ＥＮＢＸがローレベルになり、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ１２８０が全てオフになる。そして、データ線ＤＬ１〜ＤＬ８が初期化電圧ＶＣ＝７．５Ｖに設定される。ソース線ＳＬ１〜ＳＬ１２８０はプリチャージ電圧ＶＰＲのままである。

データ電圧出力期間の第１の出力期間では、ソース線ＳＬ１〜ＳＬ８に対応する階調データがデータ線駆動回路ＤＤ１〜ＤＤ８に入力される。そして、キャパシター回路１０とキャパシター駆動回路２０による容量駆動が行われ、データ線ＤＬ１〜ＤＬ８がデータ電圧ＳＶ１〜ＳＶ８で駆動される。容量駆動の開始後、信号ＥＮＢＸがハイレベルになり、スイッチ素子ＳＷＥＰ１〜ＳＷＥＰ８がオンになる。そして、ソース線ＳＬ１〜ＳＬ８がデータ電圧ＳＶ１〜ＳＶ８で駆動される。このとき、不図示のゲートドライバーにより１本のゲート線（水平走査線）が選択されており、その選択されたゲート線とデータ線ＤＬ１〜ＤＬ８に接続される画素回路にデータ電圧ＳＶ１〜ＳＶ８が書き込まれる。なお図１３には例としてデータ線ＤＬ１、ソース線ＳＬ１の電位を示す。

第２出力期間では、ソース線ＳＬ９〜ＳＬ１６に対応する階調データがデータ線駆動回路ＤＤ１〜ＤＤ８に入力される。そして、キャパシター回路１０とキャパシター駆動回路２０による容量駆動が行われ、データ線ＤＬ１〜ＤＬ８がデータ電圧ＳＶ９〜ＳＶ１６で駆動される。容量駆動の開始後、信号ＥＮＢＸがハイレベルになり、スイッチ素子ＳＷＥＰ９〜ＳＷＥＰ１６がオンになる。そして、ソース線ＳＬ９〜ＳＬ１６がデータ電圧ＳＶ９〜ＳＶ１６で駆動される。このとき、選択されたゲート線とデータ線ＤＬ９〜ＤＬ１６に接続される画素回路にデータ電圧ＳＶ９〜ＳＶ１６が書き込まれる。なお図１３には例としてデータ線ＤＬ１、ソース線ＳＬ９の電位を示す。

以降、同様にして第３出力期間、第４出力期間、・・・、第１６０出力期間においてソース線ＳＬ１７〜ＳＬ２４、ＳＬ２５〜ＳＬ３２、・・・、ＳＬ１２６３〜ＳＬ１２８０が駆動され、ポストチャージ期間に移行する。

９．ＭＩＭキャパシターの断面構造
次に、キャパシター回路１０や可変容量回路３０として大容量のキャパシターを搭載可能にするＭＩＭキャパシターの構成例を説明する。

図１４に、ドライバー１００の半導体基板（シリコン基板）の断面図を示す。なお以下の説明において「上」とは、基板表面に垂直な方向であって、回路が形成される側に基板から遠ざかる方向である。

基板ＳＵＢには、拡散層等の不純物層が形成される。不純物層は例えばＣＭＯＳトランジスターのソース、ドレイン等を形成する。

基板ＳＵＢの上には絶縁層（ＳｉＯ_２層）が形成され、その絶縁層の上にポリシリコン層ＰＬＹが形成される。ポリシリコン層ＰＬＹは、例えばＣＭＯＳトランジスターのゲートや、抵抗素子（ポリ抵抗）を形成する。

基板ＳＵＢとポリシリコン層ＰＬＹの上には絶縁層が形成され、その上に第１金属層ＭＴ１（例えば第１アルミ層）が形成される。第１金属層ＭＴ１と基板ＳＵＢの間や、第１金属層ＭＴ１とポリシリコン層ＰＬＹの間は、コンタクトＣＮＴ（例えばタングステンプラグ）で接続される。

第１金属層ＭＴ１の上には絶縁層が形成され、その上に第２金属層ＭＴ２（例えば第２アルミ層）が形成される。第２金属層ＭＴ２と第１金属層ＭＴ１の間は、第１ビアＶＩ１（例えばタングステンプラグ）で接続される。

第２金属層ＭＴ２の上には第１ＭＩＭ用の誘電体層ＩＮ１が形成され、その上には第１ＭＩＭ用の金属層ＭＭ１が形成される。金属層ＭＭ１、誘電体層ＩＮ１、第２金属層ＭＴ２により第１のＭＩＭキャパシターが構成される。

第２金属層ＭＴ２、第１ＭＩＭ用の金属層ＭＭ１の上には絶縁層が形成され、その上に第３金属層ＭＴ３（例えば第３アルミ層）が形成される。第３金属層ＭＴ３と第２金属層ＭＴ２の間は、第２ビアＶＩ２（例えばタングステンプラグ）で接続される。

第３金属層ＭＴ３の上には第２ＭＩＭ用の誘電体層ＩＮ２が形成され、その上には第２ＭＩＭ用の金属層ＭＭ２が形成される。金属層ＭＭ２、誘電体層ＩＮ２、第３金属層ＭＴ３により第２のＭＩＭキャパシターが構成される。

第３金属層ＭＴ３、第２ＭＩＭ用の金属層ＭＭ２の上には絶縁層が形成され、その上に第４金属層ＭＴ４（例えば第４アルミ層）が形成される。第４金属層ＭＴ４と第３金属層ＭＴ３の間は、第３ビアＶＩ３（例えばタングステンプラグ）で接続される。

第４金属層ＭＴ４の上には第３ＭＩＭ用の誘電体層ＩＮ３が形成され、その上には第３ＭＩＭ用の金属層ＭＭ３が形成される。金属層ＭＭ３、誘電体層ＩＮ３、第４金属層ＭＴ４により第３のＭＩＭキャパシターが構成される。

第４金属層ＭＴ４、第３ＭＩＭ用の金属層ＭＭ３の上には絶縁層が形成され、その上に第５金属層ＭＴ５（例えば第５アルミ層）が形成される。第５金属層ＭＴ５と第４金属層ＭＴ４の間は、第４ビアＶＩ４（例えばタングステンプラグ）で接続される。第５金属層ＭＴ５の上には、パッシーベーション層ＰＡＳ（絶縁層）が形成される。

上記の第１〜第３のＭＩＭキャパシターは、基板に対する平面視において互いに重なる（一致する、或は一部が重なる）ように配置できる。これらの縦に３層重ねたＭＩＭキャパシターを並列接続すれば、１層だけのＭＩＭキャパシターに比べて、同一面積で３倍の容量を実現できる。

１０．電子機器
図１５に、本実施形態のドライバー１００を適用できる電子機器の構成例を示す。本実施形態の電子機器として、例えばプロジェクターや、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末等の、表示装置を搭載する種々の電子機器を想定できる。

図１５に示す電子機器は、ドライバー１００、電気光学パネル２００、表示コントローラー３００（第１処理部）、ＣＰＵ３１０（第２処理部）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。

電気光学パネル２００は例えばマトリックス型の液晶表示パネルである。或は、電気光学パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、電気光学パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００はドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０から転送された画像データを、ドライバー１００が受け付け可能な形式に変換し、その変換された画像データをドライバー１００へ出力する。ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて電気光学パネル２００を駆動する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（第１論理レベル、第２論理レベル）と共に記載された用語（ローレベル、ハイレベル）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。またキャパシター回路、キャパシター駆動回路、可変容量回路、検出回路、制御回路、ドライバー、電気光学パネル、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０ キャパシター回路、２０ キャパシター駆動回路、３０ 可変容量回路、
４０ 制御回路、４２ データ出力回路、４４ インターフェース回路、
４６ 可変容量制御回路４６、４８ レジスター部、５０ 検出回路、
１００ ドライバー、１１０ データ線駆動回路、２００ 電気光学パネル、
３００ 表示コントローラー、３１０ ＣＰＵ、３２０ 記憶部、
３３０ ユーザーインターフェース部、３４０ データインターフェース部、
ＡＭＰＲ プリチャージ用アンプ回路、Ｃ１ キャパシター、
ＣＡ 可変容量回路の容量、ＣＡ１ 調整用キャパシター、
ＣＯ キャパシター回路の容量、ＣＰ 電気光学パネル側容量、
ＣＰＲ プリチャージ用キャパシター、ＤＬ１ データ線、ＤＲ１ 駆動部、
ＧＤ１ ビット、ＧＤ［１０：１］ 階調データ、
ＮＤＲ１ キャパシター駆動ノード、ＳＬ１ ソース線、
ＳＷＡ１ スイッチ素子、ＳＷＥＰ１ スイッチ素子、
ＴＰＲ プリチャージ用端子、ＴＶＣ 初期化電圧用端子、
ＴＶＱ データ電圧出力端子、ＶＣ 初期化電圧、
Ｖｈ２ 検出電圧、ＶＰＲ プリチャージ電圧

Claims (9)

1. 階調データに対応する第１〜第ｎのキャパシター駆動電圧（ｎは２以上の自然数）を第１〜第ｎのキャパシター駆動用ノードに出力するキャパシター駆動回路と、
   前記第１〜第ｎのキャパシター駆動用ノードとデータ電圧出力端子との間に設けられる第１〜第ｎのキャパシターを有するキャパシター回路と、
   前記データ電圧出力端子と基準電圧のノードとの間に設けられる可変容量回路と、
   を含み、
   前記可変容量回路の容量と電気光学パネル側容量を加算した容量と、前記キャパシター回路の容量とが、所与の容量比関係になるように、前記可変容量回路の容量が設定されており、
   前記電気光学パネルのデータ線に対して所与のプリチャージ電圧を出力するプリチャージ駆動により前記データ線が駆動された後、前記キャパシター駆動回路と前記キャパシター回路により前記電気光学パネルを駆動する容量駆動の前の初期化期間において、前記キャパシター駆動回路が初期値データに対応する前記第１〜第ｎのキャパシター駆動電圧を出力した状態で、前記データ電圧出力端子が所与の初期化電圧に設定されることを特徴とするドライバー。
2. 請求項１において、
   前記キャパシター駆動回路は、
   前記階調データの第１〜第ｎのビットに基づいて、前記第１〜第ｎのキャパシター駆動電圧の各駆動電圧として第１電圧レベル又は第２電圧レベルを出力し、
   前記所与の容量比関係は、
   前記第１電圧レベルと前記第２電圧レベルの電圧差と、前記データ電圧出力端子に出力されるデータ電圧との間の電圧関係によって決定されることを特徴とするドライバー。
3. 請求項１又は２において、
   前記データ電圧出力端子の電圧を検出する検出回路を含み、
   前記可変容量回路の容量は、
   前記検出回路の検出結果に基づいて設定されることを特徴とするドライバー。
4. 請求項１乃至３のいずれかにおいて、
   前記可変容量回路は、
   第１〜第ｍの調整用キャパシター（ｍは２以上の自然数）と、
   前記第１〜第ｍの調整用キャパシターと前記データ電圧出力端子との間に設けられる第１〜第ｍのスイッチ素子と、
   を有することを特徴とするドライバー。
5. 請求項１乃至４のいずれかにおいて、
   前記所与の初期化電圧を設定するための初期化電圧用アンプ回路又は初期化電圧用端子を含むことを特徴とするドライバー。
6. 請求項１乃至５のいずれかにおいて、
   前記プリチャージ駆動を行うプリチャージ用アンプ回路と、
   前記プリチャージ用アンプ回路の出力が接続され、外部のキャパシターを接続するためのプリチャージ用端子と、
   を含むことを特徴とするドライバー。
7. 請求項１乃至６のいずれかにおいて、
   前記キャパシター駆動回路が前記第１〜第ｎのキャパシター駆動電圧を出力することで、前記第１〜第ｎのキャパシターの容量と前記可変容量回路の容量と前記電気光学パネル側容量の間で電荷再分配が行われ、前記階調データに対応するデータ電圧が前記データ電圧出力端子に出力されることを特徴とするドライバー。
8. 請求項１乃至７のいずれかにおいて、
   各データ線駆動回路が、前記キャパシター駆動回路と前記キャパシター回路と前記可変容量回路とを有する第１〜第ｋのデータ線駆動回路（ｋは２以上の自然数）と、
   前記第１〜第ｋのデータ線駆動回路の出力に接続される第１〜第ｋのデータ電圧出力端子と、
   を含み、
   前記電気光学パネルは、
   前記第１〜第ｋのデータ電圧出力端子に接続される第１〜第ｋのデータ線と、
   第（ｊ−１）×ｋ＋１〜第ｊ×ｋのソース線（ｊはｓ以下の自然数、ｓは２以上の自然数）と、
   前記第１〜第ｋのデータ線と前記第（ｊ−１）×ｋ＋１〜第ｊ×ｋのソース線との間に設けられる第（ｊ−１）×ｋ＋１〜第ｊ×ｋのスイッチ素子と、
   を有し、
   前記第１〜第ｋのスイッチ素子（ｊ＝１）がオンになって前記第１〜第ｋのデータ線駆動回路が第１〜第ｋのソース線を駆動した後に、前記第ｋ＋１〜第２×ｋのスイッチ素子（ｊ＝２）がオンになって前記第１〜第ｋのデータ線駆動回路が第ｋ＋１〜第２×ｋのソース線を駆動することを特徴とするドライバー。
9. 請求項１乃至８のいずれかに記載されたドライバーを含むことを特徴とする電子機器。