KR20070078164A

KR20070078164A - 표시 장치의 구동 장치 및 이를 포함하는 표시 장치

Info

Publication number: KR20070078164A
Application number: KR1020060008146A
Authority: KR
Inventors: 박용주; 곽진오; 유회우; 박진희
Original assignee: 삼성전자주식회사
Priority date: 2006-01-26
Filing date: 2006-01-26
Publication date: 2007-07-31
Also published as: JP5047640B2; US20070171168A1; JP2007199721A; US8184079B2; CN101008755B; KR101209043B1; CN101008755A

Abstract

본 발명은 표시 장치의 구동 장치 및 이를 포함하는 표시 장치에 관한 것이다.

스위칭 소자를 각각 포함하는 복수의 화소를 포함하는 표시 장치의 구동 장치는, 상기 스위칭 소자에 연결되어 있는 게이트선, 제1 내지 제3 전압을 포함하는 게이트 신호를 상기 게이트선에 내보내는 게이트 구동부, 상기 제1 및 제3 전압을 생성하는 제1 전압 생성부, 그리고 상기 제2 전압을 생성하는 제2 전압 생성부를 포함하고, 상기 제1 및 제2 전압은 상기 스위칭 소자를 턴온시키며, 상기 제3 전압은 상기 스위칭 소자를 턴오프시키고, 상기 제2 전압은 상기 제1 전압보다 작다.

이와 같이, 제2 전압을 생성하는 제2 전압 생성부와 복수의 트랜지스터를 포함하는 게이트 구동부를 두어 계단 모양의 게이트 출력을 생성함으로써, 킥백 전압을 줄여 플리커 등을 방지할 수 있다.

액정표시장치, 게이트신호, 계단, 킥백, 트랜지스터, 출력인에이블신호

Description

표시 장치의 구동 장치 및 이를 포함하는 표시 장치 {DRIVING APPARATUS FOR DISPLAY DEVICE AND DISPLAY DEVICE INCLUDING THE SAME}

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세하게 설명함으로써 본 발명을 분명하게 하고자 한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 3은 도 1에 도시한 전압 생성부의 회로도의 한 예이다.

도 4는 도 1에 도시한 게이트 구동부의 회로도의 한 예이다.

도 5는 도 4에 도시한 게이트 구동부의 신호 파형도이다.

<도면 부호에 대한 설명>

3: 액정층 100: 하부 표시판

191: 화소 전극 200: 상부 표시판

230: 색 필터 270: 공통 전극

300: 액정 표시판 조립체 400: 게이트 구동부

500: 데이터 구동부 600: 신호 제어부

700: DC/DC 컨버터 710: 전압 생성부

800: 계조 전압 생성부

R,G,B: 입력 영상 데이터 DE: 데이터 인에이블 신호

MCLK: 메인 클록 Hsync: 수평 동기 신호

Vsync: 수직 동기 신호 CONT1: 게이트 제어 신호

CONT2: 데이터 제어 신호 CONT3: 스위칭 제어 신호

OE: 출력 인에이블 신호 DAT: 디지털 영상 신호

Clc: 액정 축전기 Cst: 유지 축전기

Q: 스위칭 소자

본 발명은 표시 장치의 구동 장치의 이를 포함하는 표시 장치에 관한 것이다.

표시 장치 중에서 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.

이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이때, 액정층에 한 방향의 전계가 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임별로, 행별로, 또는 화소별로 공통 전압에 대한 데이터 전압의 극성을 반전시킨다.

이러한 액정 표시 장치는 게이트 온 전압과 게이트 오프 전압의 차에 비례하는 킥백 전압(kickback voltage)이 발생하고, 이러한 킥백 전압은 화소 전압에 영향을 미쳐 화면이 깜빡거리는 이른바 플리커(flicker) 등을 유발한다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 킥백 전압을 줄일 수 있는 표시 장치의 구동 장치를 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따라 스위칭 소자를 각각 포함하는 복수의 화소를 포함하는 표시 장치의 구동 장치는, 상기 스위칭 소자에 연결되어 있는 게이트선, 제1 내지 제3 전압을 포함하는 게이트 신호를 상기 게이트선에 내보내는 게이트 구동부, 상기 제1 및 제3 전압을 생성하는 제1 전압 생성부, 그리고 상기 제2 전압을 생성하는 제2 전압 생성부를 포함하고, 상기 제1 및 제2 전압은 상기 스위칭 소자를 턴온시키며, 상기 제3 전압은 상기 스위칭 소자를 턴오프시키고, 상기 제2 전압은 상기 제1 전압보다 작다.

이때, 제1 및 제2 제어 신호를 생성하여 상기 게이트 구동부를 제어하는 신호 제어부를 더 포함할 수 있다.

상기 게이트 구동부는, 상기 제1 제어 신호에 따라 상기 제1 및 제2 전압을 각각 내보내는 제1 및 제2 트랜지스터, 그리고 상기 제2 제어 신호에 따라 상기 제2 및 제3 전압을 각각 내보내는 제3 및 제4 트랜지스터를 포함한다.

이때, 상기 제1 및 제4 트랜지스터는 N형 트랜지스터이고, 상기 제2 및 제3 트랜지스터는 P형 트랜지스터일 수 있다.

또한, 상기 게이트 구동부는 상기 제1, 제3 및 제4 트랜지스터의 출력 단자가 연결되어 있는 출력단을 더 포함할 수 있다.

한편, 상기 제1 전압의 인가 시간과 상기 제2 전압의 인가 시간이 동일하거나, 서로 다를 수 있다.

상기 제2 전압 생성부는 소정 기준 전압에 연결되어 있는 비반전 단자, 그리고 제1 저항과 제2 저항을 통하여 출력단과 접지 전압에 각각 연결되어 있는 반전 단자를 갖는 연산 증폭기를 포함할 수 있고, 상기 연산 증폭기는 상기 제1 전압을 바이어스 전압(bias voltage)으로 가질 수 있다.

이때, 상기 제1 저항은 가변 저항일 수 있으며, 이 가변 저항은 DVR(digital variable resistor)일 수 있다.

본 발명의 한 실시예에 따른 표시 장치는, 스위칭 소자를 각각 포함하는 복수의 화소, 상기 스위칭 소자에 연결되어 있는 게이트선, 상기 게이트선에 제1 내지 제3 전압을 포함하는 게이트 신호를 내보내는 게이트 구동부, 상기 제1 및 제3 전압을 생성하는 제1 전압 생성부, 상기 제2 전압을 생성하는 제2 전압 생성부, 그리고 복수의 제어 신호를 생성하여 상기 게이트 구동부를 제어하는 신호 제어부를 포함하고,

상기 제1 및 제2 전압은 상기 스위칭 소자를 턴온시키며, 상기 제3 전압은 상기 스위칭 소자를 턴오프시키고, 상기 제2 전압은 상기 제1 전압보다 작다.

이때, 상기 게이트 구동부는, 상기 제어 신호 중 제1 제어 신호에 따라 상기 제1 및 제2 전압을 각각 내보내는 제1 및 제2 트랜지스터, 그리고 상기 제어 신호 중 제2 제어 신호에 따라 상기 제2 및 제3 전압을 각각 내보내는 제3 및 제4 트랜지스터를 포함할 수 있다.

또한, 상기 제1 및 제4 트랜지스터는 N형 트랜지스터이고, 상기 제2 및 제3 트랜지스터는 P형 트랜지스터일 수 있으며, 상기 게이트 구동부는 상기 제1, 제3 및 제4 트랜지스터의 출력 단자가 연결되어 있는 출력단을 더 포함할 수 있다.

상기 제2 전압 생성부는 소정 기준 전압에 연결되어 있는 비반전 단자, 그리고 제1 저항과 제2 저항을 통하여 출력단과 접지 전압에 각각 연결되어 있는 반전 단자를 갖는 연산 증폭기를 포함할 수 있다.

이때, 상기 연산 증폭기는 상기 제1 전압을 바이어스 전압(bias voltage)으로 가질 수 있고, 상기 제1 저항은 가변 저항일 수 있으며, 이 상기 가변 저항은 DVR일 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명하며, 액정 표시 장치를 한 예로 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포 함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX), 예를 들면 i번째(i=1, 2, , n) 게이트선(G_i)과 j번째(j=1, 2, , m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

DC/DC 컨버터(700)는 외부로부터의 소정 전압을 기초로 게이트 온 전압(Von1)과 게이트 오프 전압(Voff)을 생성한다.

전압 생성부(710)는 DC/DC 컨버터(700)로부터의 게이트 온 전압(Von1)을 제공받아 게이트 온 전압(Von2)을 생성한다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 DC/DC 컨버터(700)와 전압 생성부(710)로부터의 게이트 온 전압(Von1, Von2)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막 (flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1, CONT3) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1, CONT3)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게 이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호, 그리고 게이트 온 전압(Von2)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 포함한다. 또한, 게이트 제어 신호(CONT3)는 스위칭 소자를 제어하는 스위칭 제어 신호이다.

데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1, CONT3)에 따라 게이트 온 전압(Von1, Von2)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압 의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von1, Von2)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).

그러면, 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 장치에 대하여 도 3 내지 도 5를 참고로 하여 상세히 설명한다.

도 3은 도 1에 도시한 전압 생성부의 회로도의 한 예이며, 도 4는 도 1에 도시한 게이트 구동부의 회로도의 한 예이고, 도 5는 도 4에 도시한 게이트 구동부의 신호 파형도이다.

도 3을 참조하면, 본 발명의 한 실시예에 따른 전압 생성부(710)는 비반전 단자(+)가 기준 전압(Vref)에 연결되어 있고, 반전 단자(-)가 가변 저항(R1)과 저항(R2)을 통하여 각각 출력단과 접지 전압에 연결되어 있으며, 게이트 온 전압(Von1)에 바이어스 전압(bias voltage)에 연결되어 있는 연산 증폭기(OP)를 포함한다.

이 연산 증폭기(OP)는 실질적으로 비반전 증폭기로서 게이트 온 전압(Von2)을 생성하며, 게이트 온 전압(Von2)의 크기는 가변 저항(R1)에 의하여 조절된다. 이때, 가변 저항(R1)은 단순한 수동 소자(passive element)이거나 소프트웨어적으로 조절 가능한 DVR(digital variable resistor)일 수 있다. 또한, 게이트 온 전압(Von2)의 크기는 바이어스 전압(Von1)의 범위에서 생성되므로 게이트 온 전압(Von1)보다 클 수 없다.

도 4를 보면, 본 발명의 한 실시예에 따른 게이트 구동부(400)는 복수의 트랜지스터(M1-M4)를 포함한다.

이때, 트랜지스터(M1, M4)는 N형 트랜지스터이고 트랜지스터(M2, M3)는 P형 트랜지스터이로서, 트랜지스터(M1-M4)는 MOS 트랜지스터 또는 BJT일 수 있다.

트랜지스터(M1, M2)의 제어 단자는 스위칭 제어 신호(CONT3)에 연결되어 있고, 트랜지스터(M1)의 입력 단자는 게이트 온 전압(Von1)에, 출력 단자는 출력단(OUT)에 각각 연결되어 있으며, 트랜지스터(M2)의 입력 단자는 게이트 온 전압(Von2)에 각각 연결되어 있다.

트랜지스터(M3, M4)의 제어 단자는 출력 인에이블 신호(OE)에 연결되어 있으며, 트랜지스터(M3)의 입력 단자는 트랜지스터(M2)의 출력 단자에 연결되어 있고 출력 단자는 출력단(OUT)에 연결되어 있으며, 트랜지스터(M4)의 입력 단자는 게이트 오프 전압(Voff)에, 출력 단자는 출력단(OUT)에 연결되어 있다.

그러면 이러한 구조를 갖는 게이트 구동부(400)의 동작에 도 5에 도시한 타이밍도를 참고로 하여 설명한다.

도 5에 도시한 게이트 클록 신호(CPV)는 주기가 2H인 주기 신호서, 그 절반은 1H에 해당한다.

또한, 앞서 설명한 것처럼, 게이트 온 전압(Von2)은 게이트 온 전압(Von1)에 비하여 그 크기가 작지만, 스위칭 소자(Q)를 턴온시키기에 충분한 크기를 갖는다. 게이트 온 전압(Von2)은 스위칭 소자(Q)의 게이트 드레인간 전압, 즉 문턱 전압과 입력 단자에 입력되는 데이터 전압의 최고값을 더한 값보다 큰 값을 갖는다. 예를 들어, 스위칭 소자(Q)의 문턱 전압은 통상 0.7V이고 데이터 전압은 0V 내지 10V 사이이므로 10.7V보다 큰 값을 갖는다.

먼저, 스위칭 제어 신호(CONT3)가 하이(high)이고, 출력 인에이블 신호(OE)가 로우(low)가 되면, 이에 제어 단자가 연결되어 있는 트랜지스터(M1, M2)중 N형인 트랜지스터(M1)가 턴온된다. 이에 따라, 게이트 온 전압(Von1)이 출력단(OUT)을 통해 출력된다. 이때, 출력 인에이블 신호(OE)가 로우이므로 트랜지스터(M3)가 턴온되기는 하나, 트랜지스터(M2)가 턴오프 상태이므로 출력단(OUT)으로 아무런 출력을 내보내지 않는다.

이어, 스위칭 제어 신호(CONT3)가 로우로 바뀌고, 출력 인에이블 신호(OE)는 여전히 로우이면, 트랜지스터(M1)는 턴오프되고, 트랜지스터(M2)가 턴온된다. 이 에 따라, 턴온된 두 트랜지스터(M2, M3)를 통하여 게이트 온 전압(Von2)이 출력단(OUT)으로 전달된다.

다음, 출력 인에이블 신호(OE)가 하이가 되면, 트랜지스터(M3)는 턴오프되고, 트랜지스터(M4)가 턴온되므로, 게이트 오프 전압(Voff)이 출력되어 도 5에 도시한 것과 같은 계단 모양을 갖는 게이트 출력[Gout(1)-Gout(n)]이 생성된다. 즉, 출력 인에이블 신호(OE)를 사용하여 게이트 온 전압(Von2)의 출력 시간을 조절할 수 있다.

이와 같이, 생성된 게이트 출력[Gout(1)-Gout(n)]은 게이트 구동부(400)에 연결되어 있는 예를 들어 디멀티플렉서(demultiplexer)(도시하지 않음) 등을 거쳐 각 게이트선(G₁-G_n)에 순차적으로 인가된다.

한편, 게이트 온 전압(Von1)의 출력 시간(t1)과 게이트 온 전압(Von2)의 출력 시간(t2)은 각각 1H의 절반 정도인 것이 바람직하지만, 이와 다를 수 있다.

앞서 설명한 것처럼 킥백 전압은 게이트 온 전압과 게이트 오프 전압의 차이에 비례하는 데, 좀더 정확하게는 게이트 온 전압과 게이트 오프 전압으로 이루어지는 사각형의 면적에 비례한다. 따라서, 이러한 계단 모양을 갖는 게이트 신호[Gout(1)-Gout(n)]는 면적이 줄어들어 결국 킥백 전압을 감소시키는 역할을 하고, 줄어든 킥백 전압은 화소(PX)에 인가되는 화소 전압의 변화를 적게 하여 플리커를 방지한다.

이와 같이, 게이트 온 전압(Von2)을 생성하는 제2 전압 생성부(710)와 복수의 트랜지스터(M1-M4)를 포함하는 게이트 구동부(400)를 두어 계단 모양의 게이트 출력[Gout(1)-Gout(n)]을 생성함으로써, 킥백 전압을 줄여 플리커 등을 방지할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

스위칭 소자를 각각 포함하는 복수의 화소를 포함하는 표시 장치의 구동 장치로서,

상기 스위칭 소자에 연결되어 있는 게이트선,

제1 내지 제3 전압을 포함하는 게이트 신호를 상기 게이트선에 내보내는 게이트 구동부,

상기 제1 및 제3 전압을 생성하는 제1 전압 생성부, 그리고

상기 제2 전압을 생성하는 제2 전압 생성부

를 포함하고,

상기 제1 및 제2 전압은 상기 스위칭 소자를 턴온시키며, 상기 제3 전압은 상기 스위칭 소자를 턴오프시키고,

상기 제2 전압은 상기 제1 전압보다 작은

표시 장치의 구동 장치.
제1항에서,

제1 및 제2 제어 신호를 생성하여 상기 게이트 구동부를 제어하는 신호 제어부를 더 포함하는 표시 장치의 구동 장치.
제2항에서,

상기 게이트 구동부는

상기 제1 제어 신호에 따라 상기 제1 및 제2 전압을 각각 내보내는 제1 및 제2 트랜지스터, 그리고

상기 제2 제어 신호에 따라 상기 제2 및 제3 전압을 각각 내보내는 제3 및 제4 트랜지스터

를 포함하는

표시 장치의 구동 장치.
제3항에서,

상기 제1 및 제4 트랜지스터는 N형 트랜지스터이고, 상기 제2 및 제3 트랜지스터는 P형 트랜지스터인 표시 장치의 구동 장치.
제4항에서,

상기 게이트 구동부는 상기 제1, 제3 및 제4 트랜지스터의 출력 단자가 연결되어 있는 출력단을 더 포함하는 표시 장치의 구동 장치.
제5항에서,

상기 제1 전압의 인가 시간과 상기 제2 전압의 인가 시간이 동일한 표시 장치의 구동 장치.
제5항에서,

상기 제1 전압의 인가 시간과 상기 제2 전압의 인가 시간이 서로 다른 표시 장치의 구동 장치.
제1항에서,

상기 제2 전압 생성부는 소정 기준 전압에 연결되어 있는 비반전 단자, 그리고 제1 저항과 제2 저항을 통하여 출력단과 접지 전압에 각각 연결되어 있는 반전 단자를 갖는 연산 증폭기를 포함하는 표시 장치의 구동 장치.
제8항에서,

상기 연산 증폭기는 상기 제1 전압을 바이어스 전압(bias voltage)으로 갖는 표시 장치의 구동 장치.
제9항에서,

상기 제1 저항은 가변 저항인 표시 장치의 구동 장치.
제10항에서,

상기 가변 저항은 DVR(digital variable resistor)인 표시 장치의 구동 장치.
스위칭 소자를 각각 포함하는 복수의 화소,

상기 스위칭 소자에 연결되어 있는 게이트선,

상기 게이트선에 제1 내지 제3 전압을 포함하는 게이트 신호를 내보내는 게이트 구동부,

상기 제1 및 제3 전압을 생성하는 제1 전압 생성부,

상기 제2 전압을 생성하는 제2 전압 생성부, 그리고

복수의 제어 신호를 생성하여 상기 게이트 구동부를 제어하는 신호 제어부

를 포함하고,

상기 제1 및 제2 전압은 상기 스위칭 소자를 턴온시키며, 상기 제3 전압은 상기 스위칭 소자를 턴오프시키고,

상기 제2 전압은 상기 제1 전압보다 작은

표시 장치.
제12항에서,

상기 게이트 구동부는

상기 제어 신호 중 제1 제어 신호에 따라 상기 제1 및 제2 전압을 각각 내보내는 제1 및 제2 트랜지스터, 그리고

상기 제어 신호 중 제2 제어 신호에 따라 상기 제2 및 제3 전압을 각각 내보내는 제3 및 제4 트랜지스터

를 포함하는

표시 장치.
제13항에서,

상기 제1 및 제4 트랜지스터는 N형 트랜지스터이고, 상기 제2 및 제3 트랜지스터는 P형 트랜지스터인 표시 장치.
제14항에서,

상기 게이트 구동부는 상기 제1, 제3 및 제4 트랜지스터의 출력 단자가 연결되어 있는 출력단을 더 포함하는 표시 장치.
제15항에서,

상기 제1 전압의 인가 시간과 상기 제2 전압의 인가 시간이 동일한 표시 장치의 구동 장치.
제15항에서,

상기 제1 전압의 인가 시간과 상기 제2 전압의 인가 시간이 서로 다른 표시 장치의 구동 장치.
제12항에서,

상기 제2 전압 생성부는 소정 기준 전압에 연결되어 있는 비반전 단자, 그리 고 제1 저항과 제2 저항을 통하여 출력단과 접지 전압에 각각 연결되어 있는 반전 단자를 갖는 연산 증폭기를 포함하는 표시 장치.
제18항에서,

상기 연산 증폭기는 상기 제1 전압을 바이어스 전압(bias voltage)으로 갖는 표시 장치.
제19항에서,

상기 제1 저항은 가변 저항인 표시 장치.
제20항에서,

상기 가변 저항은 DVR(digital variable resistor)인 표시 장치.