KR20150038949A

KR20150038949A - 표시 장치 및 그 구동 방법

Info

Publication number: KR20150038949A
Application number: KR20130117366A
Authority: KR
Inventors: 편기현; 김윤미; 박민영; 김성준; 김주현; 이용재; 임경화
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-10-01
Filing date: 2013-10-01
Publication date: 2015-04-09
Also published as: KR102102257B1; US20150091883A1; US9449545B2

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 충전율을 높일 수 있는 표시 장치 및 그 구동 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 복수의 게이트선을 포함하는 표시판 및 상기 복수의 게이트선에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 장치에서, 상기 게이트 구동부가 게이트 클록 신호 및 제1 레벨 및 제2 레벨을 가지는 출력 인에이블 신호를 입력받는 단계, 상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하는 단계, 그리고 상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제2 레벨일 때 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 출력하는 단계를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 충전율을 높일 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.

액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display) 등의 표시 장치는 일반적으로 복수의 화소 및 복수의 신호선이 구비된 표시판, 표시판을 구동하는 구동부를 포함한다.

각 화소는 신호선에 연결되어 있는 스위칭 소자 및 이에 연결되어 있는 화소 전극, 그리고 대향 전극을 포함한다. 화소 전극은 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 데이터 전압을 인가 받는다. 대향 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압(Vcom)을 인가 받을 수 있다. 화소 전극과 대향 전극은 동일한 기판 위에 위치할 수도 있고 서로 다른 기판 위에 위치할 수도 있다.

표시 장치는 외부의 그래픽 제어기로부터 입력 영상 신호를 수신한다. 입력 영상 신호는 각 화소의 휘도 정보를 담고 있으며 각 휘도는 정해진 수효를 가지고 있다. 각 화소는 원하는 휘도 정보에 대응되는 데이터 전압을 인가 받는다. 화소에 인가된 데이터 전압은 공통 전극에 인가되는 공통 전압과의 차이에 따라 화소 전압으로 나타나며, 화소 전압에 따라 각 화소는 영상 신호의 계조가 나타내는 휘도를 표시한다. 이때, 한 방향의 전계 또는 동일 극성의 전압이 오랫동안 인가됨으로써 발생하는 열화 현상을 방지하기 위하여 프레임 별로, 행 별로, 열 별로 또는 화소 별로 기준이 되는 전압에 대한 데이터 전압의 극성을 반전시킬 수 있다.

구동부는 표시판에 게이트 신호를 공급하기 위한 게이트 구동부, 표시판에 데이터 신호를 공급하기 위한 데이터 구동부, 데이터 구동부 및 게이트 구동부를 제어하기 위한 신호 제어부 등을 포함한다.

게이트 구동부는 종속적으로 연결된 복수의 스테이지로 이루어진 시프트 레지스터 또는 적어도 하나의 게이트 구동 회로를 포함할 수 있다. 게이트 구동부는 복수의 구동 전압 및 복수의 게이트 제어 신호를 전달받아 게이트 신호를 생성한다. 구동 전압은 스위칭 소자를 턴 온할 수 있는 게이트 온 전압과 턴오프할 수 있는 게이트 오프 전압을 포함하고, 게이트 제어 신호는 주사 시작을 지시하는 주사 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 등을 포함할 수 있다. 게이트 구동부는 게이트 신호의 게이트 온 펄스를 게이트선에 순차적으로 출력한다.

데이터 구동부는 게이트 온 펄스가 게이트선에 공급될 때마다 데이터선에 데이터 전압을 공급하여 스위칭 소자를 통해 각 화소에 데이터 전압이 인가될 수 있도록 한다.

최근 표시 장치의 해상도가 높을수록 고화질의 영상을 제공할 수 있으므로 표시 장치의 해상도는 높아지는 추세에 있다. 따라서 해상도가 높아짐에 따라 각 화소를 데이터 전압으로 충전하는 시간이 짧아질 수 있다. 특히 데이터 전압의 극성을 반전시키는 경우 데이터 전압을 목표 데이터 전압으로 충전하는 시간이 부족할 수 있다.

충전 시간을 보충하기 위하여 일반적으로 선충전 구동 방법이 사용되고 있다. 선충전 구동 방법은 각 화소에 목표 데이터 전압을 인가하기 전에 선충전 전압을 미리 전달하여 해당 화소의 본충전시 목표 휘도를 나타내기 위한 화소 전압에 빠르게 도달할 수 있도록 한다.

표시판이 대형화됨에 따라 신호선, 특히 게이트선이 전달하는 게이트 신호에 지연이 생겨 게이트 신호가 게이트 온 전압에 도달하는 시간 및 게이트 오프 전압으로 떨어지는 시간이 길어지는 문제가 발생할 수 있다. 이에 따라 해당 화소를 목표 데이터 전압으로 충전시 게이트 신호가 설정한 게이트 온 전압에 도달하지 못한 채 화소 충전이 시작되어 충전율이 저하되고 화소가 목표 휘도를 나타내지 못할 수 있다.

본 발명이 해결하고자 하는 과제는 화소의 충전율을 개선하여 충전성 얼룩의 발생을 줄이고 표시 품질을 향상하는 것이다.

본 발명의 한 실시예에 따른 표시 장치의 구동 방법은 복수의 게이트선을 포함하는 표시판 및 상기 복수의 게이트선에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 장치에서, 상기 게이트 구동부가 게이트 클록 신호 및 제1 레벨 및 제2 레벨을 가지는 출력 인에이블 신호를 입력받는 단계, 상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하는 단계, 그리고 상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제2 레벨일 때 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 출력하는 단계를 포함한다.

상기 제1 전압은 게이트 온 전압(Von)을 포함하고, 상기 제2 전압은 게이트 오프 전압(Voff)을 포함할 수 있다.

상기 제3 전압은 상기 게이트 온 전압과 상기 게이트 오프 전압의 평균일 수 있다.

상기 게이트 구동부가 포함하는 레벨 시프터는 제1 제어 신호의 제어를 받는 제1 트랜지스터 및 제2 트랜지스터, 그리고 상기 제1 제어 신호와 별도의 제2 제어 신호의 제어를 받는 제3 트랜지스터를 포함하고, 상기 제1 제어 신호는 상기 게이트 클록 신호에 동기되어 있고, 상기 제2 제어 신호는 상기 출력 인에이블 신호에 동기되어 있을 수 있다.

상기 제1 트랜지스터는 게이트 온 전압 및 게이트 전압의 출력 단자 사이에 연결되어 있고, 상기 제2 트랜지스터는 게이트 오프 전압 및 상기 출력 단자 사이에 연결되어 있을 수 있다.

상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고, 상기 제3 트랜지스터의 채널 타입은 상기 제2 트랜지스터의 채널 타입과 동일할 수 있다.

상기 제3 트랜지스터는 상기 출력 단자와 게이트 오프 전압 사이에 연결되어 있을 수 있다.

상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고, 상기 제3 트랜지스터의 채널 타입은 상기 제1 트랜지스터의 채널 타입과 동일할 수 있다.

상기 제3 트랜지스터는 상기 출력 단자와 게이트 온 전압 사이에 연결되어 있을 수 있다.

상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하는 단계에서, 상기 출력 인에이블 신호가 상기 제2 레벨인 구간 직전의 선충전 구간 및 직후의 본충전 구간 동안 게이트 온 전압을 출력하는 단계를 포함할 수 있다.

본 발명의 한 실시예에 따른 표시 장치는 복수의 게이트선을 포함하는 표시판, 게이트 클록 신호 및 제1 레벨 및 제2 레벨을 가지는 출력 인에이블 신호를 입력받고 상기 복수의 게이트선에 게이트 신호를 출력하는 게이트 구동부를 포함하고, 상기 게이트 구동부는 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하고 상기 출력 인에이블 신호가 상기 제2 레벨일 때 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 출력하는 레벨 시프터를 포함한다.

상기 레벨 시프터는 제1 제어 신호의 제어를 받는 제1 트랜지스터 및 제2 트랜지스터, 그리고 상기 제1 제어 신호와 별도의 제2 제어 신호의 제어를 받는 제3 트랜지스터를 포함하고, 상기 제1 제어 신호는 상기 게이트 클록 신호에 동기되어 있고, 상기 제2 제어 신호는 상기 출력 인에이블 신호에 동기되어 있고, 상기 제1 트랜지스터는 게이트 온 전압 및 게이트 전압의 출력 단자 사이에 연결되어 있으며, 상기 제2 트랜지스터는 게이트 오프 전압 및 상기 출력 단자 사이에 연결되어 있을 수 있다.

상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고, 상기 제3 트랜지스터의 채널 타입은 상기 제2 트랜지스터의 채널 타입과 동일하며, 상기 제3 트랜지스터는 상기 출력 단자와 게이트 오프 전압 사이에 연결되어 있을 수 있다.

상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고, 상기 제3 트랜지스터의 채널 타입은 상기 제1 트랜지스터의 채널 타입과 동일하며, 상기 제3 트랜지스터는 상기 출력 단자와 게이트 온 전압 사이에 연결되어 있을 수 있다.

상기 게이트 구동부는 상기 출력 인에이블 신호가 상기 제2 레벨인 구간 직전의 선충전 구간 및 직후의 본충전 구간 동안 게이트 온 전압을 출력할 수 있다.

상기 표시판은 제1 방향으로 뻗고 서로 이웃하는 제1 데이터선 및 제2 데이터선, 그리고 상기 제1 및 제2 데이터선과 상기 복수의 게이트선에 연결된 복수의 화소를 더 포함하고, 상기 제1 방향으로 배열된 복수의 화소는 상기 제1 및 제2 데이터선에 교대로 연결될 수 있다.

본 발명의 실시예에 따르면 화소의 충전율을 개선하여 충전성 얼룩의 발생을 줄이고 표시 품질을 향상할 수 있다.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 화소 및 신호선의 배치도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치의 화소 및 신호선의 배치도이고,
도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이고,
도 5는 본 발명의 한 실시예에 따른 표시 장치의 게이트 신호의 파형도이고,
도 6은 본 발명의 한 실시예에 따른 표시 장치에서의 여러 구동 신호의 타이밍도이고,
도 7은 본 발명의 한 실시예에 따른 게이트 구동부의 레벨 시프터의 회로도의 한 예이고,
도 8은 본 발명의 한 실시예에 따른 표시 장치에서의 여러 구동 신호의 타이밍도이고,
도 9는 본 발명의 한 실시예에 따른 게이트 구동부의 레벨 시프터의 회로도의 한 예이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이제 본 발명의 한 실시예에 따른 표시 장치 및 그 구동 방법에 대하여 도면을 참고하여 상세하게 설명한다.

먼저, 도 1 내지 도 4를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 화소 및 신호선의 배치도이고, 도 3은 본 발명의 한 실시예에 따른 표시 장치의 화소 및 신호선의 배치도이고, 도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이고, 도 5는 본 발명의 한 실시예에 따른 표시 장치의 게이트 신호의 파형도이다.

도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(display panel)(300), 표시판(300)에 연결된 게이트 구동부(400) 및 데이터 구동부(500), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

표시판(300)은 등가 회로로 볼 때 복수의 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 전압을 전달하는 복수의 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 서로 나란하며 주로 행 방향으로 뻗을 수 있다. 데이터선(D1-Dm)은 서로 나란하며 주로 열 방향으로 뻗을 수 있다.

도 2 또는 도 3을 참조하면, 본 발명의 한 실시예에 따른 한 화소(PX)는 적어도 한 데이터선(D1-Dm) 및 적어도 한 게이트선(G1-Gn)에 연결되어 있는 적어도 하나의 스위칭 소자(Q) 및 이에 연결된 적어도 하나의 화소 전극(191)을 포함할 수 있다. 스위칭 소자(Q)는 적어도 하나의 박막 트랜지스터를 포함할 수 있고, 게이트선(G1-Gn)이 전달하는 게이트 신호에 따라 제어되어 데이터선(D1-Dm)이 전달하는 데이터 전압(Vd)을 화소 전극(191)에 전달할 수 있다.

도 2를 참조하여 본 발명의 한 실시예에 따른 표시판(300)에서 화소(PX) 및 신호선의 구조의 한 예에 대해 설명한다.

표시판(300)은 주로 행 방향으로 뻗는 복수의 게이트선(Gi, G(i+1), …), 주로 열 방향으로 뻗는 복수의 데이터선(Dj, D(j+1), …), 그리고 복수의 화소(PX)를 포함한다. 각 화소(PX)는 게이트선(Gi, G(i+1), …) 및 데이터선(Dj, D(j+1), …)에 스위칭 소자(Q)를 통해 연결되어 있는 화소 전극(191)을 포함할 수 있다. 본 실시예에서 각 화소(PX)는 적색(R), 녹색(G) 및 청색(B)의 기본색을 나타내는 것으로 도시하였으나 이에 한정되는 것은 아니다.

한 화소열에는 동일한 기본색(R, G, B)을 나타내는 화소들이 배치될 수 있다. 예를 들어 적색 화소(R)의 화소열, 녹색 화소(G)의 화소열, 그리고 청색 화소(B)의 화소열이 교대로 배치될 수 있다. 도 2에서 어느 한 기본색(R, G, B)을 나타내는 화소(PX)는 기본색(R, G, B)과 동일한 도면 부호로 나타낸다. 데이터선(Dj, D(j+1), …)은 각 화소열마다 하나씩 배치되고, 게이트선(Gi, G(i+1), …)은 각 화소행마다 하나씩 배치될 수 있으나 이에 한정되는 것은 아니다.

한 화소열에 배치되어 동일한 기본색을 나타내는 화소(R, G, B)들은 서로 인접한 두 데이터선(Dj, D(j+1), …) 중 어느 하나에 연결될 수 있으며, 더 구체적으로 도 2에 도시한 바와 같이 한 화소열에 배치된 화소(R, G, B)들은 서로 인접한 두 데이터선(Dj, D(j+1), …)에 교대로 연결될 수 있다. 동일한 화소행에 위치하는 화소(R, G, B)들은 동일한 게이트선(Gi, G(i+1), …)에 연결될 수 있다. 이웃한 데이터선(Dj, D(j+1), …)은 서로 다른 극성의 데이터 전압을 전달할 수 있다.

도 3을 참조하여 본 발명의 한 실시예에 따른 표시판(300)에서 화소(PX) 및 신호선의 구조의 다른 예에 대해 설명한다.

표시판(300)은 주로 행 방향으로 뻗는 복수의 게이트선(…, Gi(i-1), G(i-1), Gi, …), 주로 열 방향으로 뻗는 복수의 데이터선(Dj, D(j+1), …), 그리고 복수의 화소(PX)를 포함한다.

각 화소(PX)는 동일한 입력 영상 신호에 대해 서로 다른 휘도를 나타낼 수 있는 복수의 부화소(PXa, PXb)를 포함할 수 있다. 본 실시예에서는 제1 부화소(PXa)의 휘도가 제2 부화소(PXb)의 휘도보다 높거나 같을 수 있으며, 이 경우 제1 부화소(PXa)의 면적이 제2 부화소(PXb)의 면적보다 작을 수 있다. 도 3에서 휘도가 상대적으로 높을 수 있는 제1 부화소(PXa)를 "H"로 표시하고 휘도가 상대적으로 낮을 수 있는 제2 부화소(PXb)를 "L"로 표시한다.

제1 부화소(PXa)는 제1 부화소 전극(191a)을 포함하고, 제2 부화소(PXb)는 제2 부화소 전극(191b)을 포함한다. 제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 중 적어도 하나는 게이트선(…, Gi(i-1), G(i-1), Gi, …) 및 데이터선(Dj, D(j+1), …)에 스위칭 소자(도시하지 않음)를 통해 연결되어 있다. 도 3은 제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각이 스위칭 소자를 통해 게이트선(…, Gi(i-1), G(i-1), Gi, …) 및 데이터선(Dj, D(j+1), …)에 연결되어 있는 예를 도시한다.

한 화소(PX)의 제1 부화소(PXa) 및 제2 부화소(PXb)는 서로 다른 게이트선(…, Gi(i-1), G(i-1), Gi, …) 및 동일한 데이터선(Dj, D(j+1), …)에 연결되어 서로 다른 데이터 전압을 인가받을 수 있다. 이와 달리 한 화소(PX)의 제1 부화소(PXa) 및 제2 부화소(PXb)는 서로 다른 데이터선(Dj, D(j+1), …) 및 서로 동일한 게이트선(…, Gi(i-1), G(i-1), Gi, …)에 연결될 수도 있다. 도 3에 도시한 실시예에서 한 화소(PX)의 제1 및 제2 부화소(PXa, PXb)는 동일한 데이터선(Dj, D(j+1), …)에 연결되어 있으므로 한 프레임 동안 동일한 극성의 데이터 전압을 인가받을 수 있다.

도 2 또는 도 3에 도시한 실시예에 따른 표시 장치의 경우, 인접한 데이터선(Dj, D(j+1), …)에는 서로 반대 극성의 데이터 전압들이 인가될 수 있다. 이에 따라 열 방향으로 이웃한 화소들은 서로 반대 극성의 데이터 전압을 인가 받을 수 있고 한 화소행에서 이웃한 화소들은 서로 반대 극성의 데이터 전압을 인가 받을 수 있어 대략 1ㅧ1 점반전 형태로 구동될 수 있다. 즉, 데이터선(Dj, D(j+1), …)에 인가되는 데이터 전압이 한 프레임 동안 동일한 극성을 유지하여도 점반전 형태로 구동으로 영상을 표시할 수 있다.

각 화소(PX)는 색 표시를 구현하기 위해서 기본색(primary color) 중 하나를 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하여(시간 분할) 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색, 황색(yellow), 청록색(cyan), 자홍색(magenta) 등의 삼원색 또는 사원색 등을 들 수 있다. 서로 다른 기본색을 표시하는 인접하거나 인접하지 않는 복수의 화소(PX)는 함께 하나의 세트(도트라 함)를 이룰 수 있으며, 하나의 도트는 백색의 영상을 표시할 수 있다.

다시 도 1을 참조하면, 신호 제어부(600)는 그래픽 제어부(도시하지 않음) 등으로부터 입력 영상 신호(IDAT) 및 입력 제어 신호(ICON)를 입력받고 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.

입력 영상 신호(IDAT)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 입력 영상 신호(IDAT)는 화소(PX)가 나타내는 기본색 별로 존재할 수 있다. 입력 제어 신호(ICON)의 예로는 수직 동기 신호와 수평 동기 신호, 메인 클록 신호, 데이터 인에이블 신호 등이 있다.

신호 제어부(600)는 입력 영상 신호(IDAT)와 입력 제어 신호(ICON)를 기초로 입력 영상 신호(IDAT)를 처리하여 출력 영상 신호(DAT)로 변환하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV), 적어도 하나의 게이트 클록 신호(CPV1, CPV2) 등을 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 신호의 특정 전압의 지속 시간 또는 타이밍을 한정하는 적어도 하나의 출력 인에이블 신호(OE1, OE2)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 출력 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH), 데이터선(D1-Dm)에 데이터 전압(Vd)을 인가하라는 로드 신호(TP), 그리고 데이터 클록 신호(HCLK) 등을 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압(Vd)의 극성을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

데이터 구동부(500)는 데이터선(D1-Dm)과 연결되어 있으며, 신호 제어부(600)로부터 입력 받은 출력 영상 신호(DAT)를 바탕으로 계조 전압을 선택하고 이를 데이터 전압(Vd)으로서 데이터선(D1-Dm)에 인가한다. 데이터 구동부(500)는 별도의 계조 전압 생성부(도시하지 않음)에서 생성된 계조 전압을 입력 받을 수도 있고, 한정된 수효의 기준 계조 전압만을 제공받아 이를 분압하여 전체 계조에 대한 계조 전압을 생성할 수도 있다.

게이트 구동부(400)는 게이트선(G1-Gn)에 연결되어 복수의 게이트 전압으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 복수의 게이트 전압은 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)을 포함하며, 이들 전압과 다른 특정 전압을 더 포함할 수 있다.

도 4를 참조하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)는 시프트 레지스터(410), 레벨 시프터(420), 그리고 출력 버퍼(430)를 포함한다.

시프트 레지스터(410)는 서로 순차적으로 연결되어 있는 복수의 스테이지를 포함한다. 시프트 레지스터(410)는 신호 제어부(600)로부터 주사 시작 신호(STV) 및 적어도 하나의 게이트 클록 신호(CPV1, CPV2)를 입력받으며, 복수의 스테이지는 게이트 클록 신호(CPV1, CPV2)에 동기하여 순차적으로 인접한 스테이지에 캐리 신호를 전달할 수 있다. 각 스테이지는 출력 전압을 차례대로 생성하여 레벨 시프터(420)로 내보낸다.

레벨 시프터(420)는 시프트 레지스터(410)로부터 입력받은 출력 전압의 레벨을 표시판(300)의 화소(PX)과 포함하는 스위칭 소자를 동작시키기에 적절한 레벨로 증폭하여 출력 버퍼(430)로 내보낸다. 레벨 시프터(420)는 신호 제어부(600)로부터 출력 인에이블 신호(OE1, OE2)를 입력받으며, 출력 인에이블 신호(OE1, OE2)에 따라 출력 전압이 포함하는 특정 전압의 지속 시간 또는 타이밍을 한정할 수 있다. 이에 대해서는 후에 자세히 설명하도록 한다.

출력 버퍼(430)는 레벨 시프터(420)에 의해 시프트된 출력 전압을 버퍼링하여 게이트 신호(Vg1-Vgn)로서 게이트선(G1-Gn)에 출력한다.

도 5를 참조하면, 게이트 구동부(400)에서 출력되는 게이트 신호(Vgi)(i=1, …, n)는 저전압 구간과 고전압 구간을 포함한다. 저전압 구간은 게이트 오프 전압(Voff)으로 이루어지고, 고전압 구간은 선충전 구간(P1), 본충전 구간(P2), 그리고 선충전 구간(P1) 및 본충전 구간(P2) 사이에 위치하는 중간 구간(P3)을 포함한다. 게이트 신호(Vgi)는 선충전 구간(P1) 및 본충전 구간(P2)에서 게이트 온 전압(Von)의 레벨을 가지고, 중간 구간(P3)에서는 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 사이의 특정 전압(Va)의 레벨을 가진다. 특정 전압(Va)은 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 대략 평균 전압일 수 있다.

중간 구간(P3)은 대응하는 출력 인에이블 신호(OE1, OE2)에 동기되어 있다.

이러한 구동 장치 각각은 적어도 하나의 집적 회로 칩의 형태로 표시판(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 표시판(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와 달리, 구동 장치가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 등과 함께 표시판(300)에 집적될 수도 있다.

그러면 이러한 표시 장치의 구동 방법의 한 예에 대하여 앞에서 설명한 도면들과 함께 도 6을 참조하여 설명한다.

도 6은 본 발명의 한 실시예에 따른 표시 장치에서의 여러 구동 신호의 타이밍도이다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(IDAT) 및 이의 표시를 제어하는 입력 제어 신호(ICON)를 수신한다.

신호 제어부(600)는 입력 영상 신호(IDAT)와 입력 제어 신호(ICON)를 기초로 입력 영상 신호(IDAT)를 표시판(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한다. 신호 제어부(600)는 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 출력 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다. 데이터 제어 신호(CONT2)가 포함하는 로드 신호(TP)는 1 수평 주기(1H)를 주기로 하는 주기적인 펄스를 포함한다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 출력 영상 신호(DAT)를 수신하고, 각 출력 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 신호인 출력 영상 신호(DAT)를 아날로그 데이터 신호인 데이터 전압(Vd)으로 변환한 다음, 데이터 전압(Vd)을 해당 데이터선(D1-Dm)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)를 입력받아 복수의 게이트 전압으로 이루어진 게이트 신호(Vg1-Vgn)를 생성한다. 게이트 제어 신호(CONT1)는 적어도 하나의 게이트 클록 신호(CPV1, CPV2) 및 적어도 하나의 출력 인에이블 신호(OE1, OE2)를 포함한다. 본 실시예에서는 두 개의 게이트 클록 신호(CPV1, CPV2)와 두 개의 출력 인에이블 신호(OE1, OE2)를 예를 든다.

복수의 게이트 클록 신호(CPV1, CPV2)는 서로 다른 위상을 가지며, 이웃한 게이트 클록 신호(CPV1, CPV2)의 위상차는 대략 1H일 수 있다. 도시하지는 않았으나 도 6에 도시한 실시예에서 게이트 제어 신호(CONT1)는 두 게이트 클록 신호(CPV1, CPV2)와 위상이 다른 제3 게이트 클록 신호를 더 포함할 수 있으며, 두 게이트 클록 신호(CPV1, CPV2) 중 위상이 늦은 게이트 클록 신호와 제3 게이트 클록 신호의 위상차는 게이트 클록 신호(CPV1, CPV2) 사이의 위상차는 대략 1H일 수 있다.

복수의 출력 인에이블 신호(OE1, OE2)는 각각 대응하는 게이트 클록 신호(CPV1, CPV2)의 펄스에 대응하는 펄스를 포함한다. 예를 들어 제1 출력 인에이블 신호(OE1)는 제1 게이트 클록 신호(CPV1)의 각 펄스에 대응하는 주기적인 펄스를 포함하고, 제2 출력 인에이블 신호(OE2)는 제2 게이트 클록 신호(CPV2)의 각 펄스에 대응하는 주기적인 펄스를 포함할 수 있다. 이때 각 출력 인에이블 신호(OE1, OE2)의 펄스는 대응하는 게이트 클록 신호(CPV1, CPV2)의 펄스의 대략 가운데에 대응할 수 있다. 각 출력 인에이블 신호(OE1, OE2)의 펄스 폭은 게이트 클록 신호(CPV1, CPV2)의 펄스 폭보다 작으며, 대략 1H 이상일 수 있으나 이에 한정되는 것은 아니다. 게이트 제어 신호(CONT1)가 앞에서 설명한 바와 같이 제3 게이트 클록 신호를 더 포함하는 경우 이에 대응하는 제3 출력 인에이블 신호를 더 포함할 수 있다.

도 6을 참조하면, 게이트 구동부(400)는 게이트 클록 신호(CPV1, CPV2)에 동기하여 게이트 신호(Vg1, Vg2, ...)를 순차적으로 출력한다. 예를 들어 제1 게이트 신호(Vg1)는 제1 게이트 클록 신호(CPV1)에 동기된 고전압 구간을 포함할 수 있고, 제1 게이트 신호(Vg1)에 연속한 제2 게이트 신호(Vg2)는 제2 게이트 클록 신호(CPV2)에 동기된 고전압 구간을 포함할 수 있다.

앞에서 설명한 도 5에 도시한 바와 같이 각 게이트 신호(Vg1, Vg2, …)의 저전압 구간은 게이트 오프 전압(Voff)으로 이루어지고, 고전압 구간은 선충전 구간(P1), 본충전 구간(P2), 그리고 선충전 구간(P1) 및 본충전 구간(P2) 사이에 위치하는 중간 구간(P3)을 포함한다.

선충전 구간(P1) 및 본충전 구간(P2)에서 각 게이트 신호(Vg1, Vg2, …)는 게이트 온 전압(Von)의 레벨을 가지고, 중간 구간(P3)에서는 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 사이의 특정 전압(Va)의 레벨을 가진다. 특정 전압(Va)은 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 대략 평균 전압일 수 있다.

도 6에 도시한 바와 같이 각 게이트 신호(Vg1, Vg2, …)의 중간 구간(P3)은 대응하는 출력 인에이블 신호(OE1, OE2)에 동기되어 있으며 출력 인에이블 신호(OE1, OE2)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다. 예를 들어 제1 게이트 신호(Vg1)의 중간 구간(P3)은 제1 출력 인에이블 신호(OE1)의 펄스에 동기되어 있으며 제1 출력 인에이블 신호(OE1)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다. 또한 제2 게이트 신호(Vg2)의 중간 구간(P3)은 제2 출력 인에이블 신호(OE2)의 펄스에 동기되어 있으며 제2 출력 인에이블 신호(OE2)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다.

게이트 구동부(400)는 게이트 신호(Vg1, Vg2, …)의 게이트 온 전압(Von)을 게이트선(G1-Gn)에 순차적으로 인가하여 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 전압(Vd)이 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

특히 앞에서 설명한 도 2 또는 도 3에 도시한 실시예와 같이, i번째 게이트선(Gi)과 (i-2)번째 게이트선(G(i-2))이 동일한 데이터선(Dj, D(j+1), …)에 연결되어 있고 그 중간의 (i-2)번째 게이트선(G(i-1))은 다른 데이터선(Dj, D(j+1), …)에 연결되어 있는 표시판(300)의 경우의 구동 방법에 대해 자세히 설명한다.

먼저, (i-2)번째 게이트선(G(i-2))에 본충전 구간(P2)의 게이트 온 전압(Von)이 인가되어 이와 연결된 화소(PX)가 목표 데이터 전압으로 본충전될 때 i번째 게이트선(Gi)에는 선충전 구간(P1)의 게이트 온 전압(Von)이 인가된다. 그러면 i번째 게이트선(Gi)에 연결된 화소(PX)는 2행 전의 화소(PX)에 대한 데이터 전압으로 선충전된다. 이때 선충전되는 데이터 전압의 극성은 목표 데이터 전압의 극성과 동일할 수 있다.

1H가 지나 (i-1)번째 게이트선(G(i-1))에 본충전 구간(P2)의 게이트 온 전압(Von)이 인가되어 이와 연결된 화소(PX)가 목표 데이터 전압으로 본충전될 때 i번째 게이트선(Gi)에는 중간 구간(P3)의 특정 전압(Va), 즉 (Von-Voff)/2인 전압이 인가되므로 i번째 게이트선(Gi)에 연결된 박막 트랜지스터의 소스-드레인 간 전류(Ids)는 매우 작고 i번째 게이트선(Gi)에 연결된 화소(PX)의 충전은 최소화된다.

1H가 지나 i번째 게이트선(Gi)에 본충전 구간(P2)의 게이트 온 전압(Von)이 인가되어 이와 연결된 화소(PX)가 목표 데이터 전압으로 본충전된다. 이때 i번째 게이트선(Gi)에 인가되는 게이트 신호(Vgi)는 본충전 구간(P2)의 게이트 온 전압(Von)이 인가되기 직전에 게이트 오프 전압(Voff)이 아닌 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 중간 레벨의 전압으로 이미 상승되어 있으므로 본충전 구간(P2)에서 게이트 온 전압(Von)에 빠르게 도달할 수 있다. 따라서 본충전 구간(P2)에서 해당 화소(PX)는 목표 데이터 전압으로 충분히 충전될 수 있어 화소(PX)의 충전율이 높아질 수 있다.

이와 같이 화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 해당 화소(PX의 화소 전압으로서 나타나며, 화소 전압에 따라 영상의 휘도를 표시할 수 있다.

1 수평 주기(1H)를 단위로 하여 이러한 과정을 되풀이함으로써 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어될 수 있다("프레임 반전").

그러면 도 6에 도시한 구동 방법에 따를 수 있는 본 발명의 한 실시예에 따른 게이트 구동부의 레벨 시프터(420)의 예에 대해 도 6과 함께 도 7을 참조하여 설명한다.

도 7은 본 발명의 한 실시예에 따른 게이트 구동부의 레벨 시프터의 회로도의 한 예이다.

도 7을 참조하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)의 레벨 시프터(420)는 게이트 온 전압(Von)과 게이트 전압(Vg)의 출력 단자 사이에 연결되어 있는 제1 트랜지스터(Q1), 게이트 오프 전압(Voff)과 출력 단자 사이에 연결되어 있는 제2 트랜지스터(Q2), 그리고 게이트 오프 전압(Voff)과 출력 단자 사이에 연결되어 있는 제3 트랜지스터(Q3)를 포함한다. 레벨 시프터(420)의 출력 단자는 게이트 전압(Vg)을 출력한다. 제1 내지 제3 트랜지스터(Q1, Q2, Q3)은 MOSTET일 수 있다.

제2 트랜지스터(Q2) 및 제3 트랜지스터(Q3)의 채널 타입은 동일할 수 있고, 제1 트랜지스터(Q1)의 채널 타입은 제2 및 제3 트랜지스터(Q2, Q3)와 다를 수 있다. 예를 들어 도 7에 도시한 실시예에 따르면, 제2 트랜지스터(Q2) 및 제3 트랜지스터(Q3)의 채널 타입은 N형이고, 제1 트랜지스터(Q1)의 채널 타입은 P형일 수 있다. 그러나 트랜지스터의 채널 타입은 이에 한정되는 것은 아니고 제1 내지 제3 트랜지스터(Q1, Q2, Q3)의 채널 타입은 도시한 바와 반대로 바뀔 수도 있다.

제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)는 동일한 제1 제어 신호(S1)에 의해 제어되며, 제3 트랜지스터(Q3)는 제1 제어 신호(S1)와 별도의 제2 제어 신호(S2)에 의해 제어된다. 제1 제어 신호(S1)는 제1 트랜지스터(Q1)의 게이트 및 제2 트랜지스터(Q2)의 게이트에 동시에 인가되고, 제2 제어 신호(S2)는 제3 트랜지스터(Q3)의 게이트에 인가된다. 제1 제어 신호(S1)는 게이트 클록 신호(CPV1, CPV2)에 동기되어 있는 제어 신호이고, 제2 제어 신호(S2)는 출력 인에이블 신호(OE1, OE2)에 동기되어 있는 제어 신호이다. 예를 들어 본 실시예에서 제1 제어 신호(S1)는 게이트 클록 신호(CPV1, CPV2)가 하이 레벨일 때 저전압을 가지고 게이트 클록 신호(CPV1, CPV2)가 로우 레벨일 때 고전압을 가질 수 있다. 제2 제어 신호(S2)는 출력 인에이블 신호(OE1, OE2)가 하이 레벨일 때 고전압을 가지고 출력 인에이블 신호(OE1, OE2)가 로우 레벨일 때 저전압을 가질 수 있다.

그러면, 이러한 레벨 시프터(420)의 동작에 대해 도 6 및 도 7을 참조하여 설명한다.

먼저, 출력 인에이블 신호(OE1, OE2)가 로우 레벨인 상태에서 게이트 클록 신호(CPV1, CPV2)가 하이 레벨이 되면 제1 트랜지스터(Q1)는 턴온되고 제2 및 제3 트랜지스터(Q2, Q3)는 턴오프되어 게이트 온 전압(Von)이 출력 단자를 통해 출력되고 선충전 구간(P1)이 시작된다. 이때 도 7에 도시한 실시예에서 제1 제어 신호(S1)와 제2 제어 신호(S2)는 저전압일 수 있다.

다음, 게이트 클록 신호(CPV1, CPV2)가 하이 레벨인 동안 출력 인에이블 신호(OE1, OE2)가 하이 레벨로 바뀌면 제1 트랜지스터(Q1)는 턴온되고 제2 트랜지스터(Q2)는 턴오프된 상태에서 제3 트랜지스터(Q3)가 턴온되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 중간 전압, 즉 (Von-Voff)/2인 전압이 출력 단자를 통해 출력되고 중간 구간(P3)이 시작된다. 이때 제1 제어 신호(S1)는 저전압이고, 제2 제어 신호(S2)는 고전압일 수 있다.

다음, 게이트 클록 신호(CPV1, CPV2)가 하이 레벨인 동안 출력 인에이블 신호(OE1, OE2)가 다시 로우 레벨로 바뀌면 제1 트랜지스터(Q1)는 턴온되고 제2 및 제3 트랜지스터(Q2, Q3)는 턴오프되어 게이트 온 전압(Von)이 출력 단자를 통해 출력되고 본충전 구간(P2)이 시작된다. 이때 제1 제어 신호(S1)와 제2 제어 신호(S2)는 저전압일 수 있다.

다음, 출력 인에이블 신호(OE1, OE2)가 로우 레벨인 상태에서 게이트 클록 신호(CPV1, CPV2)가 로우 레벨로 바뀌면 제1 및 제3 트랜지스터(Q1, Q3)는 턴오프되고 제2 트랜지스터(Q2)는 턴온되어 게이트 오프 전압(Voff)이 출력 단자를 통해 출력되고 게이트 신호(Vgi)의 고전압 구간이 끝난다. 이때 제1 제어 신호(S1)는 고전압이고, 제2 제어 신호(S2)는 저전압일 수 있다.

이제 본 발명의 한 실시예에 따른 표시 장치의 구동 방법의 한 예에 대하여 앞에서 설명한 도면들과 함께 도 8을 참조하여 설명한다.

도 8은 본 발명의 한 실시예에 따른 표시 장치에서의 여러 구동 신호의 타이밍도이다.

본 실시예에 따른 표시 장치의 구동 방법은 앞에서 설명한 도 6에 도시한 구동 신호의 파형에 따른 구동 방법과 대부분 동일하므로 다른 점을 중심으로 설명한다.

신호 제어부(600)는 입력 영상 신호(IDAT)와 입력 제어 신호(ICON)를 입력받고 이들 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2), 그리고 출력 영상 신호(DAT) 등을 생성한다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 데이터 구동부(500)는 각 출력 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 출력 영상 신호(DAT)를 데이터 전압(Vd)으로 변환한 다음, 데이터 전압(Vd)을 해당 데이터선(D1-Dm)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)를 입력받아 게이트 신호(Vg1-Vgn)를 생성한다. 게이트 제어 신호(CONT1)는 복수의 게이트 클록 신호(CPV1, CPV2) 및 복수의 출력 인에이블 신호(OE1, OE2)를 포함한다.

복수의 게이트 클록 신호(CPV1, CPV2)는 서로 다른 위상을 가지며, 이웃한 게이트 클록 신호(CPV1, CPV2)의 위상차는 대략 1H일 수 있다. 각 게이트 클록 신호(CPV1, CPV2)의 펄스의 주기는 대략 2H일 수 있으나 이에 한정되는 것은 아니다.

복수의 출력 인에이블 신호(OE1, OE2)는 각각 대응하는 게이트 클록 신호(CPV1, CPV2)에 동기된 펄스를 포함한다. 예를 들어 제1 출력 인에이블 신호(OE1)는 제1 게이트 클록 신호(CPV1)의 이웃한 두 펄스 사이의 로우 구간에 대응하는 펄스를 포함하고, 제2 출력 인에이블 신호(OE2)는 제2 게이트 클록 신호(CPV2)의 이웃한 두 펄스 사이의 로우 구간에 대응하는 펄스를 포함한다. 이때 각 출력 인에이블 신호(OE1, OE2)의 펄스 폭은 대응하는 게이트 클록 신호(CPV1, CPV2)의 로우 구간의 폭과 같거나 이보다 클 수 있다. 각 출력 인에이블 신호(OE1, OE2)의 펄스의 주기는 대략 2H일 수 있으나 이에 한정되는 것은 아니다.

도 8을 참조하면, 게이트 구동부(400)는 게이트 클록 신호(CPV1, CPV2)에 동기하여 게이트 신호(Vg1, Vg2, ...)를 순차적으로 출력한다. 구체적으로 제1 게이트 신호(Vg1)는 제1 게이트 클록 신호(CPV1)의 각 펄스에 동기된 게이트 온 전압(Von)인 구간, 즉 선충전 구간(P1) 및 본충전 구간(P2)을 포함할 수 있고, 제1 게이트 신호(Vg1)에 연속한 제2 게이트 신호(Vg2)는 제2 게이트 클록 신호(CPV2)에 동기된 게이트 온 전압(Von)인 구간, 즉 선충전 구간(P1) 및 본충전 구간(P2)을 포함할 수 있다. 제2 게이트 신호(Vg2)에 연속한 제3 게이트 신호(Vg3)는 제1 게이트 클록 신호(CPV1)에 동기된 게이트 온 전압(Von)인 구간, 즉 선충전 구간(P1) 및 본충전 구간(P2)을 포함할 수 있다.

도 8에 도시한 바와 같이 각 게이트 신호(Vg1, Vg2, …)의 중간 구간(P3)은 대응하는 출력 인에이블 신호(OE1, OE2)에 동기되어 있으며 출력 인에이블 신호(OE1, OE2)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다. 예를 들어 제1 게이트 신호(Vg1)의 중간 구간(P3)은 제1 출력 인에이블 신호(OE1)의 펄스에 동기되어 있으며 제1 출력 인에이블 신호(OE1)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다. 또한 제2 게이트 신호(Vg2)의 중간 구간(P3)은 제2 출력 인에이블 신호(OE2)의 펄스에 동기되어 있으며 제2 출력 인에이블 신호(OE2)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다. 제3 게이트 신호(Vg3)의 중간 구간(P3)은 제1 출력 인에이블 신호(OE1)의 다음 펄스에 동기되어 있으며 제1 출력 인에이블 신호(OE1)의 대응하는 펄스의 폭과 대략 동일한 폭을 가진다.

도 8에 도시한 실시예에 따른 구동 신호에 따라 표시 장치를 구동할 경우 앞에서 설명한 바와 같이 i번째 게이트선(Gi)에 본충전 구간(P2)의 게이트 온 전압(Von)이 인가되어 이와 연결된 화소(PX)가 목표 데이터 전압으로 본충전될 때 i번째 게이트선(Gi)에 인가되는 게이트 신호(Vgi)는 본충전 구간(P2)의 게이트 온 전압(Von)이 인가되기 직전에 게이트 오프 전압(Voff)이 아닌 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 중간 레벨의 전압으로 이미 상승되어 있으므로 본충전 구간(P2)에서 게이트 온 전압(Von)에 빠르게 도달할 수 있다. 따라서 본충전 구간(P2)에서 해당 화소(PX)는 목표 데이터 전압으로 충분히 충전될 수 있어 화소(PX)의 충전율이 높아질 수 있다.

그러면 도 8에 도시한 구동 방법에 따를 수 있는 본 발명의 한 실시예에 따른 게이트 구동부의 레벨 시프터(420)의 예에 대해 도 8과 함께 도 9를 참조하여 설명한다.

도 9는 본 발명의 한 실시예에 따른 게이트 구동부의 레벨 시프터의 회로도의 한 예이다.

도 9를 참조하면, 본 발명의 한 실시예에 따른 게이트 구동부(400)의 레벨 시프터(420)는 게이트 온 전압(Von)과 게이트 전압(Vg)의 출력 단자 사이에 연결되어 있는 제1 트랜지스터(Q1), 게이트 오프 전압(Voff)과 출력 단자 사이에 연결되어 있는 제2 트랜지스터(Q2), 그리고 게이트 온 전압(Von)과 출력 단자 사이에 연결되어 있는 제3 트랜지스터(Q3)를 포함한다. 제1 내지 제3 트랜지스터(Q1, Q2, Q3)은 MOSTET일 수 있다.

제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)의 채널 타입은 동일할 수 있고, 제2 트랜지스터(Q2)의 채널 타입은 제1 및 제3 트랜지스터(Q1, Q3)와 다를 수 있다. 예를 들어 도 9에 도시한 실시예에 따르면, 제1 트랜지스터(Q1) 및 제3 트랜지스터(Q3)의 채널 타입은 P형이고, 제2 트랜지스터(Q2)의 채널 타입은 N형일 수 있다. 그러나 트랜지스터의 채널 타입은 이에 한정되는 것은 아니고 제1 내지 제3 트랜지스터(Q1, Q2, Q3)의 채널 타입은 도시한 바와 반대로 바뀔 수도 있다.

제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)는 동일한 제1 제어 신호(S1)에 의해 제어되며, 제3 트랜지스터(Q3)는 제1 제어 신호(S1)와 별도의 제2 제어 신호(S2)에 의해 제어된다. 제1 제어 신호(S1)는 제1 트랜지스터(Q1)의 게이트 및 제2 트랜지스터(Q2)의 게이트에 동시에 인가되고, 제2 제어 신호(S2)는 제3 트랜지스터(Q3)의 게이트에 인가된다. 제1 제어 신호(S1)는 게이트 클록 신호(CPV1, CPV2)에 동기되어 있는 제어 신호이고, 제2 제어 신호(S2)는 출력 인에이블 신호(OE1, OE2)에 동기되어 있는 제어 신호이다. 예를 들어 본 실시예에서 제1 제어 신호(S1)는 게이트 클록 신호(CPV1, CPV2)가 하이 레벨일 때 저전압을 가지고 게이트 클록 신호(CPV1, CPV2)가 로우 레벨일 때 고전압을 가질 수 있다. 제2 제어 신호(S2)는 출력 인에이블 신호(OE1, OE2)가 하이 레벨일 때 저전압을 가지고 출력 인에이블 신호(OE1, OE2)가 로우 레벨일 때 고전압을 가질 수 있다.

그러면, 이러한 레벨 시프터(420)의 동작에 대해 도 8 및 도 9를 참조하여 설명한다.

먼저, 출력 인에이블 신호(OE1, OE2)가 로우 레벨인 상태에서 게이트 클록 신호(CPV1, CPV2)가 하이 레벨이 되면 제1 트랜지스터(Q1)는 턴온되고 제2 및 제3 트랜지스터(Q2, Q3)는 턴오프되어 게이트 온 전압(Von)이 출력 단자를 통해 출력되고 선충전 구간(P1)이 시작된다. 이때 도 9에 도시한 실시예에서 제1 제어 신호(S1)는 저전압, 제2 제어 신호(S2)는 고전압일 수 있다.

다음, 게이트 클록 신호(CPV1, CPV2)가 로우 레벨이면서 출력 인에이블 신호(OE1, OE2)가 하이 레벨이 되면 제1 트랜지스터(Q1)는 턴오프되고 제2 트랜지스터(Q2)는 턴온되며 제3 트랜지스터(Q3)는 턴온되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 중간 전압, 즉 (Von-Voff)/2인 전압이 출력 단자를 통해 출력되고 중간 구간(P3)이 시작된다. 이때 제1 제어 신호(S1)는 고전압이고, 제2 제어 신호(S2)는 저전압일 수 있다.

다음, 게이트 클록 신호(CPV1, CPV2)가 다시 하이 레벨이 되면 제1 트랜지스터(Q1)가 턴온되고 제2 트랜지스터(Q2)는 턴오프되어 게이트 온 전압(Von)이 출력 단자를 통해 출력되고 본충전 구간(P2)이 시작된다. 이때 출력 인에이블 신호(OE1, OE2)는 로우 레벨이 되어 제3 트랜지스터(Q3)는 턴오프될 수 있다. 이때 제1 제어 신호(S1)는 저전압, 제2 제어 신호(S2)는 고전압일 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

191: 화소 전극
300: 표시판
400: 게이트 구동부
410: 시프트 레지스터
420: 레벨 시프터
430: 출력 버퍼
500: 데이터 구동부
600: 신호 제어부

Claims

복수의 게이트선을 포함하는 표시판 및 상기 복수의 게이트선에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 장치에서,
상기 게이트 구동부가 게이트 클록 신호 및 제1 레벨 및 제2 레벨을 가지는 출력 인에이블 신호를 입력받는 단계,
상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하는 단계, 그리고
상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제2 레벨일 때 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 출력하는 단계
를 포함하는 표시 장치의 구동 방법.
제1항에서,
상기 제1 전압은 게이트 온 전압(Von)을 포함하고,
상기 제2 전압은 게이트 오프 전압(Voff)을 포함하는
표시 장치의 구동 방법.
제2항에서,
상기 제3 전압은 상기 게이트 온 전압과 상기 게이트 오프 전압의 평균인 표시 장치의 구동 방법.
제3항에서,
상기 게이트 구동부가 포함하는 레벨 시프터는 제1 제어 신호의 제어를 받는 제1 트랜지스터 및 제2 트랜지스터, 그리고 상기 제1 제어 신호와 별도의 제2 제어 신호의 제어를 받는 제3 트랜지스터를 포함하고,
상기 제1 제어 신호는 상기 게이트 클록 신호에 동기되어 있고,
상기 제2 제어 신호는 상기 출력 인에이블 신호에 동기되어 있는
표시 장치의 구동 방법.
제4항에서,
상기 제1 트랜지스터는 게이트 온 전압 및 게이트 전압의 출력 단자 사이에 연결되어 있고,
상기 제2 트랜지스터는 게이트 오프 전압 및 상기 출력 단자 사이에 연결되어 있는
표시 장치의 구동 방법.
제5항에서,
상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고,
상기 제3 트랜지스터의 채널 타입은 상기 제2 트랜지스터의 채널 타입과 동일한
표시 장치의 구동 방법.
제6항에서,
상기 제3 트랜지스터는 상기 출력 단자와 게이트 오프 전압 사이에 연결되어 있는 표시 장치의 구동 방법.
제7항에서,
상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하는 단계에서, 상기 출력 인에이블 신호가 상기 제2 레벨인 구간 직전의 선충전 구간 및 직후의 본충전 구간 동안 게이트 온 전압을 출력하는 단계를 포함하는 표시 장치의 구동 방법.
제5항에서,
상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고,
상기 제3 트랜지스터의 채널 타입은 상기 제1 트랜지스터의 채널 타입과 동일한
표시 장치의 구동 방법.
제9항에서,
상기 제3 트랜지스터는 상기 출력 단자와 게이트 온 전압 사이에 연결되어 있는 표시 장치의 구동 방법.
제10항에서,
상기 게이트 구동부가 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하는 단계에서, 상기 출력 인에이블 신호가 상기 제2 레벨인 구간 직전의 선충전 구간 및 직후의 본충전 구간 동안 게이트 온 전압을 출력하는 단계를 포함하는 표시 장치의 구동 방법.
복수의 게이트선을 포함하는 표시판,
게이트 클록 신호 및 제1 레벨 및 제2 레벨을 가지는 출력 인에이블 신호를 입력받고 상기 복수의 게이트선에 게이트 신호를 출력하는 게이트 구동부
를 포함하고,
상기 게이트 구동부는 상기 출력 인에이블 신호가 상기 제1 레벨일 때 제1 전압 또는 상기 제1 전압과 다른 제2 전압을 출력하고 상기 출력 인에이블 신호가 상기 제2 레벨일 때 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 출력하는 레벨 시프터를 포함하는
표시 장치.
제12항에서,
상기 제1 전압은 게이트 온 전압(Von)을 포함하고,
상기 제2 전압은 게이트 오프 전압(Voff)을 포함하는
표시 장치.
제13항에서,
상기 제3 전압은 상기 게이트 온 전압과 상기 게이트 오프 전압의 평균인 표시 장치.
제14항에서,
상기 레벨 시프터는 제1 제어 신호의 제어를 받는 제1 트랜지스터 및 제2 트랜지스터, 그리고 상기 제1 제어 신호와 별도의 제2 제어 신호의 제어를 받는 제3 트랜지스터를 포함하고,
상기 제1 제어 신호는 상기 게이트 클록 신호에 동기되어 있고,
상기 제2 제어 신호는 상기 출력 인에이블 신호에 동기되어 있고,
상기 제1 트랜지스터는 게이트 온 전압 및 게이트 전압의 출력 단자 사이에 연결되어 있으며,
상기 제2 트랜지스터는 게이트 오프 전압 및 상기 출력 단자 사이에 연결되어 있는
표시 장치.
제15항에서,
상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고,
상기 제3 트랜지스터의 채널 타입은 상기 제2 트랜지스터의 채널 타입과 동일하며,
상기 제3 트랜지스터는 상기 출력 단자와 게이트 오프 전압 사이에 연결되어 있는
표시 장치.
제16항에서,
상기 게이트 구동부는 상기 출력 인에이블 신호가 상기 제2 레벨인 구간 직전의 선충전 구간 및 직후의 본충전 구간 동안 게이트 온 전압을 출력하는 표시 장치.
제17항에서,
상기 표시판은
제1 방향으로 뻗고 서로 이웃하는 제1 데이터선 및 제2 데이터선, 그리고
상기 제1 및 제2 데이터선과 상기 복수의 게이트선에 연결된 복수의 화소를 더 포함하고,
상기 제1 방향으로 배열된 복수의 화소는 상기 제1 및 제2 데이터선에 교대로 연결된
표시 장치.
제15항에서,
상기 제1 트랜지스터의 채널 타입과 상기 제2 트랜지스터의 채널 타입은 서로 반대이고,
상기 제3 트랜지스터의 채널 타입은 상기 제1 트랜지스터의 채널 타입과 동일하며,
상기 제3 트랜지스터는 상기 출력 단자와 게이트 온 전압 사이에 연결되어 있는
표시 장치.
제19항에서,
상기 게이트 구동부는 상기 출력 인에이블 신호가 상기 제2 레벨인 구간 직전의 선충전 구간 및 직후의 본충전 구간 동안 게이트 온 전압을 출력하는 표시 장치.
제20항에서,
상기 표시판은
제1 방향으로 뻗고 서로 이웃하는 제1 데이터선 및 제2 데이터선, 그리고
상기 제1 및 제2 데이터선과 상기 복수의 게이트선에 연결된 복수의 화소를 더 포함하고,
상기 제1 방향으로 배열된 복수의 화소는 상기 제1 및 제2 데이터선에 교대로 연결된
표시 장치.