KR102578713B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102578713B1
KR102578713B1 KR1020160160285A KR20160160285A KR102578713B1 KR 102578713 B1 KR102578713 B1 KR 102578713B1 KR 1020160160285 A KR1020160160285 A KR 1020160160285A KR 20160160285 A KR20160160285 A KR 20160160285A KR 102578713 B1 KR102578713 B1 KR 102578713B1
Authority
KR
South Korea
Prior art keywords
line
subpixel
data
control signal
subpixels
Prior art date
Application number
KR1020160160285A
Other languages
English (en)
Other versions
KR20180061525A (ko
Inventor
이종범
조범식
이주연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160160285A priority Critical patent/KR102578713B1/ko
Priority to CN201711192395.XA priority patent/CN108122526A/zh
Priority to US15/822,591 priority patent/US10783848B2/en
Priority to EP17204057.8A priority patent/EP3327716B1/en
Publication of KR20180061525A publication Critical patent/KR20180061525A/ko
Application granted granted Critical
Publication of KR102578713B1 publication Critical patent/KR102578713B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 표시장치는 표시패널, 데이터 구동부, 멀티플렉서 및 멀티플렉서 제어부를 구비한다. 표시패널에는 제1 컬러 내지 제4 컬러 서브픽셀들이 배치된다. 데이터 구동부는 출력버퍼를 통해서, 서브픽셀들에 공급되는 데이터전압을 출력한다. 멀티플렉서는 제1 내지 제4 제어신호들에 응답하여, 출력버퍼들이 출력하는 데이터전압 각각을 4 개의 데이터라인에 시분할로 분배한다. 멀티플렉서 제어부는 제1 수평기간 내에서 제1 제어신호부터 제n 제어신호를 순차적으로 출력하고, 제2 수평기간 내에서 제n 제어신호부터 제1 제어신호를 순차적으로 출력한다. 제1 및 제2 수평기간은 연속적이고 균일한 기간인 제1 내지 제4 스캔기간을 포함하고, 제1 수평기간의 제4 스캔기간에 출력하는 데이터전압을 공급받는 서브픽셀과 제2 수평기간의 제1 스캔기간에 출력하는 데이터전압을 공급받는 서브픽셀은 동일한 컬러의 서브픽셀이다.

Description

표시장치{Display Device}
본 발명은 소비전력을 줄이면서, 표시품질을 향상시킬 수 있는 표시장치에 관한 것이다.
평판표시장치에는 액정표시장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고, 데이터라인과 게이트라인이 직교하는 영역이 하나의 서브픽셀로 정의된다. 서브픽셀들은 패널에서 매트릭스 형태로 복수 개가 형성된다. 각 서브픽셀들을 구동하기 위해서, 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트 펄스가 순차적으로 공급된다. 그리고 게이트펄스가 공급되는 표시라인의 서브픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.
데이터라인에 제공되는 데이터전압은 데이터 구동부에서 생성되고, 데이터 구동부는 데이터라인과 연결되는 소스채널을 통해서 데이터전압을 출력한다. 근래에는 소스채널의 개수를 줄이기 위해서 하나의 소스채널에 복수 개의 데이터라인을 연결하고, 멀티플렉서(Multiplexer)를 이용하여 소스채널에 출력되는 데이터전압을 시분할로 데이터라인들에 공급하는 구조를 이용하기도 한다. 멀티플렉서는 소스채널과 다수의 데이터라인을 선택적으로 연결시키는 스위치들을 포함하고, 스위치들은 제어신호에 응답하여 턴-온 됨으로써 소스채널과 하나의 데이터라인을 연결시킨다.
표시패널의 해상도가 높아지면서 하나의 수평라인에 데이터전압을 공급하는 수평기간이 짧아지고, 그에 따라 스위치들을 제어하는 제어신호들의 출력 기간도 짧아진다. 즉, 멀티플렉서의 제어신호들이 게이트 온 전압에서 게이트 오프 전압 또는 게이트 오프 전압에서 게이트 온 전압으로 반전되는 기간이 매우 짧다. 제어신호들의 전압레벨이 반전되는 것을 트랜지션(transition)이라고 할 때, 제어신호들은 짧은 기간 동안 트랜지션이 매우 많이 발생하고, 이로 인해서 제어신호를 생성하는 회로부는 많은 소비전력을 소모한다.
본 발명은 소비전력을 줄일 수 있는 표시장치를 제공하기 위한 것이다.
또한, 본 발명은 멀티플렉서 제어신호들의 지연 현상으로 인해서 표시품질이 저하되는 것을 방지할 수 있는 표시장치를 제공하기 위한 것이다.
본 발명의 표시장치는 표시패널, 데이터 구동부, 멀티플렉서 및 멀티플렉서 제어부를 구비한다. 표시패널에는 제1 컬러 내지 제4 컬러 서브픽셀들이 배치된다. 데이터 구동부는 출력버퍼를 통해서, 서브픽셀들에 공급되는 데이터전압을 출력한다. 멀티플렉서는 제1 내지 제4 제어신호들에 응답하여, 출력버퍼들이 출력하는 데이터전압 각각을 4 개의 데이터라인에 시분할로 분배한다. 멀티플렉서 제어부는 제1 수평기간 내에서 제1 제어신호부터 제n 제어신호를 순차적으로 출력하고, 제2 수평기간 내에서 제n 제어신호부터 제1 제어신호를 순차적으로 출력한다. 제1 및 제2 수평기간은 연속적이고 균일한 기간인 제1 내지 제4 스캔기간을 포함하고, 제1 수평기간의 제4 스캔기간에 출력하는 데이터전압을 공급받는 서브픽셀과 제2 수평기간의 제1 스캔기간에 출력하는 데이터전압을 공급받는 서브픽셀은 동일한 컬러의 서브픽셀이다.
본 발명은 멀티플렉서를 이용하여 데이터 구동부의 사이즈를 줄일 수 있으면서, 멀티플렉서의 트랜지션을 줄여서 소비전력을 줄일 수 있다.
또한, 본 발명은 연속되는 스캔 기간 동안 게이트 온 전압을 유지하는 멀티플렉서 제어신호에 의해서 공급되는 데이터전압이 동일한 색상의 서브픽셀들에 인가되기 때문에, 데이터 혼합이 발생할지라도 표시품질이 저하되는 것을 완화시킬 수 있다.
도 1은 본 발명에 의한 표시장치를 나타내는 도면.
도 2는 도 1에 도시된 서브픽셀의 일례를 나타내는 도면.
도 3은 데이터 구동부의 일례를 나타내는 도면.
도 4는 제1 실시 예에 의한 멀티플렉서 및 서브픽셀 어레이의 구조를 나타내는 도면.
도 5는 제1 실시 예에 의한 제어신호들의 타이밍을 나타내는 도면.
도 6은 제2 실시 예에 의한 멀티플렉서 및 서브픽셀 어레이의 구조를 나타내는 도면.
도 7은 제2 실시 예에 의한 제어신호들의 타이밍을 나타내는 도면.
도 8은 제3 실시 예에 의한 멀티플렉서 및 서브픽셀 어레이의 구조를 나타내는 도면.
도 9는 도 3 실시 예에 의한 제어신호들의 타이밍을 나타내는 도면.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 게이트 구동 회로에서 스위치들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터를 예시하였지만, 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다. 본 명세서에서 제어신호들이 출력된다는 의미는 해당 제어신호들이 게이트 온 전압 상태인 것을 의미한다. 즉, n 타입 트랜지스터인 스위치들의 게이트 온 전압은 고전위전압에 해당하고, 제어신호들이 출력되거나 인가된다는 의미는 해당 제어신호들이 고전위전압 상태인 것을 의미한다.
도 1은 본 발명에 의한 표시장치를 나타내는 도면이고, 도 2는 도 1에 도시된 서브픽셀의 일례를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 표시장치는 표시패널(100), 타이밍 콘트롤러(200), 게이트 구동부(300), 데이터 구동부(400), 멀티플렉서(500) 및 멀티플렉서 제어부(600)를 포함한다.
표시패널(100)은 매트릭스 형태로 배치된 서브픽셀들이 형성된 서브픽셀 어레이를 포함하여 입력 영상 데이터를 표시한다. 서브픽셀 어레이는 도 2에서 보는 바와 같이, 하부 기판에 형성된 TFT 어레이, 상부 기판에 형성된 컬러필터 어레이, 및 하부 기판과 상부 기판 사이에 형성된 액정셀들(Clc)을 포함한다. TFT 어레이에는 데이터라인(DL), 데이터라인(DL)과 교차되는 게이트라인(GL), 데이터라인(DL)과 게이트라인(GL)의 교차부마다 형성된 TFT들, TFT에 접속된 서브픽셀전극(1), 스토리지 커패시터(Cst) 등이 형성된다. 컬러필터 어레이에는 블랙매트릭스와 컬러필터를 포함한 컬러필터 어레이가 형성된다. 공통전극(2)은 하부 기판이나 상부 기판에 형성될 수 있다. 액정셀들(Clc)은 데이터전압이 공급되는 서브픽셀전극(1)과, 공통전압(Vcom)이 공급되는 공통전극(2) 사이의 전계에 의해 구동된다.
타이밍 콘트롤러(200)는 외부 호스트로부터 디지털 비디오 데이터(RGB)를 입력받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(200)는 디지털 비디오 데이터(RGB)를 데이터 구동부(400)에 전송한다. 타이밍 콘트롤러(200)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 데이터 구동부(400)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와, 게이트 구동회로의 레벨 쉬프터와 쉬프트 레지스터의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(ST, GCLK, MCLK)을 발생한다.
게이트 구동부(300)는 게이트 타이밍 제어신호를 이용하여 게이트펄스(GS)를 출력한다. 게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블(GOE)을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(300)가 첫 번째 게이트펄스(GS)를 출력하는 시작 라인을 지시한다. 게이트 쉬프트 클럭(GSC)는 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭이다. 게이트 출력 인에이블(GOE)은 게이트펄스(GS)의 출력 기간을 설정한다. 게이트 구동부(300)는 표시패널(100) 상에 박막트랜지스터의 조합으로 이루어지는 게이트-인-패널(Gate-In-Panel; GIP)의 형태로 구현될 수 있다.
데이터 구동부(400)는 타이밍 콘트롤러(200)로부터 제공받는 영상데이터를 데이터전압으로 변환한다.
도 3은 데이터 구동부의 구성을 나타내는 도면이다.
도 3을 참조하면, 데이터 구동부(400)는 레지스터부(410), 제1 래치(420), 제2 래치(430), 디지털-아날로그-변환부(Digital to Analog Converter;이하, DAC)(440) 및 출력부(450)를 포함한다. 레지스터부(410)는 타이밍 콘트롤러(200)로부터 제공받는 데이터 제어신호들(SSC,SSP)을 이용하여 입력 영상의 RGB 디지털 비디오 데이터 비트를 샘플링하고, 이를 제1 래치(420)에 제공한다. 제1 래치(420)는 레지스터부(410)로부터 순차적으로 제공받은 클럭에 따라서 디지털 비디오 데이터 비트를 샘플링하여 래치하고, 래치한 데이터들을 동시에 출력한다. 제2 래치(430)는 제1 래치(420)로부터 제공받은 데이터들을 래치하고, 소스출력인에이블신호(SOE)에 응답하여 래치한 데이터들을 동시에 출력한다. DAC(440)는 제2 래치부(430)로부터 입력된 비디오 데이터들을 감마보상전압(GMA)으로 변환하여 아날로그 비디오 데이터전압을 발생한다. 출력부(450)는 소스 출력 인에이블신호(SOE)의 로우논리기간 동안에, DAC(440)에서 출력하는 아날로그 형태의 데이터전압(ADATA)을 데이터라인(DL)들에 제공한다. 출력부(450)는 저전위전압(GND)과 고전위입력단을 통해서 입력받는 전압을 구동전압을 이용하여 데이터전압을 출력하는 출력버퍼로 구현될 수 있다.
멀티플렉서(500)는 출력버퍼들이 출력하는 데이터전압을 다수의 데이터라인(DL)에 시분할로 분배한다. 도 1에 도시된 실시 예는 각각의 출력버퍼 마다 3m개의 데이터라인(DL)이 연결되는 실시 예를 도시하고 있다. 출력버퍼들에 연결되는 데이터라인의 개수는 이에 한정되지 않는다.
도 4는 제1 실시 예에 의한 멀티플렉서 및 서브픽셀 어레이를 나타내는 도면이고, 도 5는 제1 실시 예에 의한 제어신호들 및 게이트펄스의 타이밍을 나타내는 도면들이다.
도 4 및 도 5를 참조하면, 표시패널(100)은 각각의 픽셀라인(HL)들에 나란히 배치되는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)를 포함한다. 각 픽셀라인에 배치된 서브픽셀들은 게이트라인(GL)을 통해서 게이트펄스(GS)를 인가받는다. 예컨대, 제1 픽셀라인(HL1)에 배치된 서브픽셀(P)들은 제1 게이트라인(GL1)을 통해서 제1 게이트펄스(GS1)를 인가받는다. 마찬가지로, 제2 픽셀라인(HL2)에 배치된 서브픽셀(P)들은 제2 게이트라인(GL2)을 통해서 제2 게이트펄스(GS2)를 인가받고, 제3 픽셀라인(HL3)에 배치된 서브픽셀(P)들은 제3 게이트라인(GL3)을 통해서 제3 게이트펄스(GS3)를 인가받는다. 적색 서브픽셀(R)들은 제(3m-2)(m은 자연수) 컬럼라인(CL[3m-2])을 따라서 배치되고, 녹색 서브픽셀(G)들은 제(3m-1) 컬럼라인(CL[3m-1])을 따라서 배치된다. 청색 서브픽셀(B)들은 제3m 컬럼라인(CL3m)을 따라서 배치된다. 예컨대, 적색 서브픽셀(R)는 제1 컬럼라인(CL1) 및 제4 컬럼라인(CL4)에 배치된다. 녹색 서브픽셀(G)는 제2 컬럼라인(CL2) 및 제5 컬럼라인(CL5)에 배치된다. 그리고 청색 서브픽셀(B)는 제3 컬럼라인(CL5) 및 제6 컬럼라인(CL6)에 배치된다.
데이터 구동부(400)는 각 수평기간(H) 마다 하나의 픽셀라인(HL)에 위치하는 3개의 서브픽셀(P)들에 데이터전압을 출력한다. 예컨대, 데이터 구동부(400)의 제1 출력버퍼(BUF1)는 제1 수평기간(1st H)의 제1 스캔기간(t1) 동안 R11, G12, B13에 인가되는 데이터전압을 순차적으로 출력한다. 본 명세에서 R(또는 G 또는 B)xy는 서브픽셀의 색상 및 위치를 나타낸다. 즉, Rab는 a수평라인과 b컬럼라인에 위치하는 적색 서브픽셀을 의미한다. 따라서, R11은 첫 번째 픽셀라인(HL1) 중에서 첫 번째 컬럼라인(CL1)에 위치한 적색 서브픽셀을 의미한다. 또한, 도 5에서 Data1은 제1 출력버퍼(BUF1)가 출력하는 데이터전압이 인가되는 서브픽셀들을 도시하고 있다. 그리고, 각 수평기간 내에서 제1 내지 제3 스캔기간들(t1~t3) 각각은 하나의 서브픽셀(P)에 인가되는 데이터전압이 출력되는 기간으로 정의된다.
멀티플렉서(500)는 출력버퍼(BUF)들이 출력하는 데이터전압을 다수의 데이터라인에 분배한다. 제1 실시 예에 의한 멀티플렉서(500)는 제1 출력버퍼(BUF1)가 출력하는 데이터전압을 제1 내지 제3 데이터라인들(DL1~DL3)에 시분할로 분배한다. 이를 위해서, 멀티플렉서(500)는 제1 내지 제3 스위치들(M1,M2,M3)을 포함한다. 제1 스위치(M1)는 제1 제어신호(MUX1)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제1 데이터라인(DL1)을 연결한다. 제2 스위치(M2)는 제2 제어신호(MUX2)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제2 데이터라인(DL2)을 연결하고, 제3 스위치(M3)는 제3 제어신호(MUX3)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제3 데이터라인(DL3)을 연결한다.
멀티플렉서 제어부(600)는 하나의 수평기간(H) 내에서 제1 내지 제3 제어신호들(MUX1~MUX3)을 시분할로 출력한다. 멀티플렉서 제어부(600)는 하나의 수평기간 내에서 제1 제어신호(MUX1)부터 제3 제어신호(MUX3)을 순차적으로 출력하거나, 제3 제어신호(MUX3)부터 제1 제어신호(MUX1)를 순차적으로 출력한다. 예컨대, 멀티플렉서 제어부(600)는 제1 수평기간(1st H) 동안 제1 제어신호(MUX1) 내지 제3 제어신호(MUX3)를 순차적으로 출력하고, 제2 수평기간(2nd H) 동안 제3 제어신호(MUX3) 내지 제1 제어신호(MUX1)를 순차적으로 출력한다.
1 수평기간(1H)은 하나의 픽셀라인(HL)에 배치된 서브픽셀(P)들에 데이터전압을 공급하는 기간으로 정의될 수 있다. 데이터 구동부(400)는 1 수평기간(1H) 내에서 3개의 서브픽셀들에 데이터전압을 시분할로 공급한다. 1 수평기간(1H) 내에서 제1 제어신호(MUX1) 내지 제3 제어신호(MUX3)들 각각은 하나의 스캔기간(t) 동안 출력된다.
결과적으로, 제1 수평기간(1st H)의 제1 스캔기간(t1) 동안에 R11 서브픽셀이 충전되고, 제1 수평기간(1st H)의 제2 스캔기간(t2) 동안에 G12 서브픽셀이 충전되고, 제1 수평기간(1st H)의 제3 스캔기간(t3) 동안에 B13 서브픽셀이 충전된다.
그리고, 제2 수평기간(2nd H)의 제1 스캔기간(t1) 동안에 R21 서브픽셀이 충전되고, 제2 수평기간(2nd H)의 제2 스캔기간(t2) 동안에 G22 서브픽셀이 충전되고, 제2 수평기간(2nd H)의 제3 스캔기간(t3) 동안에 B23 서브픽셀이 충전된다.
이와 같이, 제1 실시 에에서, 제1 수평기간(1st H)의 마지막과 제2 수평기간(2nd H)의 첫 번째에 제3 제어신호(MUX3)를 출력한다. 즉, 제1 수평기간(1st H) 부터 제2 수평기간(2nd H) 내에서 제3 제어신호(MUX3)가 게이트 온 전압으로 반전되는 횟수와 게이트 오프 전압으로 반전되는 횟수는 각각 1회가 된다. 마찬가지로, 제2 수평기간(2nd H) 부터 제3 수평기간(3rd H) 내에서 제1 제어신호(MUX1)가 게이트 온 전압으로 반전되는 횟수와 게이트 오프 전압으로 반전되는 횟수는 각각 1회가 된다
결과적으로, 멀티플렉서 제어부(600)가 출력하는 제어신호(MUX1~MUX3)들의 전체적인 트랜지션 횟수는 감소하고, 이로 인해서 멀티플렉서 제어부(600)의 소비전력이 줄어든다.
도 6은 제2 실시 예에 의한 픽셀 어레이 및 멀티플렉서를 나타내는 도면이고, 도 7은 제2 실시 예에 의한 제어신호들 및 게이트펄스의 타이밍을 나타내는 도면들이다.
도 6 및 도 7을 참조하면, 서브픽셀들은 흰색 서브픽셀(W), 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)를 포함한다.
기수 번째 픽셀라인들(HL1,HL3)에서는 W,R,G,B 서브픽셀들이 순차적으로 배치되고, 우수 번째 픽셀라인들(HL2,HL4)에서는 G,B,W,R 서브픽셀들이 순차적으로 배치된다. 따라서, 하나의 픽셀라인들에 나란히 배치되는 W,R,G,B 서브픽셀들은 단위 픽셀을 구성할 수 있다. 또는, 2×2 단위에 배치되는 W,R,G,B 서브픽셀들은 단위 픽셀을 구성할 수도 있다. 표시패널의 영상 렌더링은 하나의 단위 픽셀을 기준이 될 수 있고, 인접하는 두 개의 서브픽셀을 기준으로 할 수 있다.
멀티플렉서(500)는 출력버퍼(BUF)들이 출력하는 데이터전압을 다수의 데이터라인에 분배한다. 멀티플렉서(500)는 제1 출력버퍼(BUF1)가 출력하는 정극성(+)의 데이터전압을 제1 데이터라인(DL1), 제3 데이터라인(DL3), 제6 데이터라인(DL6) 및 제8 데이터라인(DL8)들에 시분할로 분배한다. 그리고 멀티플렉서(500)는 제2 출력버퍼(BUF2)가 출력하는 부극성(-)의 데이터전압을 제2 데이터라인(DL2), 제4 데이터라인(DL4), 제5 데이터라인(DL5) 및 제7 데이터라인(DL7)에 시분할로 분배한다.
이를 위해서, 멀티플렉서(500)는 제1 내지 제8 스위치들(M1~M8)을 포함한다.
제1 스위치(M1)는 제1 제어신호(MUX1)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제1 데이터라인(DL1)을 연결한다. 제3 스위치(M3)는 제3 제어신호(MUX3)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제3 데이터라인(DL3)을 연결한다. 제6 스위치(M6)는 제2 제어신호(MUX2)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제6 데이터라인(DL6)을 연결한다. 제8 스위치(M8)는 제4 제어신호(MUX4)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제8 데이터라인(DL8)을 연결한다.
제2 스위치(M2)는 제2 제어신호(MUX2)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제2 데이터라인(DL2)을 연결한다. 제4 스위치(M4)는 제4 제어신호(MUX4)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제4 데이터라인(DL4)을 연결한다. 제5 스위치(M5)는 제1 제어신호(MUX1)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제5 데이터라인(DL5)을 연결한다. 제7 스위치(M7)는 제3 제어신호(MUX3)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제7 데이터라인(DL7)을 연결한다.
멀티플렉서 제어부(600)는 1 수평기간(1H) 내에서 제1 내지 제4 제어신호들(MUX1~MUX4)을 시분할로 출력한다. 멀티플렉서 제어부(600)는 하나의 수평기간 내에서 제1 제어신호(MUX1)부터 제4 제어신호(MUX4)을 순차적으로 출력하거나, 제4 제어신호(MUX4)부터 제1 제어신호(MUX1)를 순차적으로 출력한다. 예컨대, 멀티플렉서 제어부(600)는 제1 수평기간(1st H) 동안 제1 제어신호(MUX1) 내지 제4 제어신호(MUX4)를 순차적으로 출력하고, 제2 수평기간(2nd H) 동안 제4 제어신호(MUX4) 내지 제1 제어신호(MUX1)를 순차적으로 출력한다.
1 수평기간(1H) 내에서 제1 제어신호(MUX1) 내지 제4 제어신호(MUX4)들 각각은 1 스캔기간(1t) 동안 출력된다. 각 수평기간(H) 내에서 제1 내지 제4 스캔기간들(t1~t4) 각각은 하나의 서브픽셀(P)에 인가되는 데이터전압이 출력되는 기간으로 정의된다.
데이터 구동부(400)는 서로 인접하는 출력버퍼들을 통해서 반대 극성의 데이터전압을 출력한다. 예컨대, 데이터 구동부(400)는 제1 출력버퍼(BUF1)로 정극성(+)의 데이터전압을 출력하고, 제2 출력버퍼(BUF2)로 부극성(-)의 데이터전압을 출력할 수 있다.
데이터 구동부(400)는 각 수평기간(H) 마다 하나의 픽셀라인(HL)에 데이터전압을 출력한다. 도 9에서 Data1은 제1 출력버퍼(BUF1)가 출력하는 데이터전압이 인가되는 서브픽셀들을 나타내고, Data2는 제2 출력버퍼(BUF2)가 출력하는 데이터전압이 인가되는 서브픽셀들을 나타낸다. 즉, 데이터 구동부(400)의 제1 출력버퍼(BUF1)는 각 수평기간(H)에서 제1 컬럼라인(CL1), 제3 컬럼라인(CL3), 제6 컬럼라인(CL6) 및 제8 컬럼라인(CL8)에 위치한 서브픽셀들에 공급되는 데이터전압을 순차적으로 출력한다. 제2 출력버퍼(BUF2)는 각 수평기간(H)에서 제5 컬럼라인(CL5), 제2 컬럼라인(CL2), 제7 컬럼라인(CL7) 및 제4 컬럼라인(CL4)에 위치한 서브픽셀들에 공급되는 데이터전압을 순차적으로 출력한다.
결과적으로, 제1 수평기간(1st H)의 제1 스캔기간(t1) 동안에, W11 서브픽셀 및 W15서브픽셀이 충전된다. 제1 수평기간(1st H)의 제2 스캔기간(t2) 동안에, R16 서브픽셀 및 R12 서브픽셀이 충전된다. 제1 수평기간(1st H)의 제3 스캔기간(t3) 동안에 G13 서브픽셀 및 G17 서브픽셀이 충전된다. 제1 수평기간(1st H)의 제4 스캔기간(t4) 동안에 B18 서브픽셀 및 B14 서브픽셀이 충전된다.
이와 같이, 제2 실시 예에 의한 표시장치는 제1 수평기간(1st H)의 제4 스캔기간(t4)과 제2 수평기간(2nd H)의 제1 스캔기간(t1)에 동일한 제어신호를 게이트 온 전압으로 유지하기 때문에, 멀티플렉서 제어부(600)의 소비전력을 줄일 수 있다.
하지만, RGBW 구조의 제2 실시 예는 인접하는 픽셀라인에서 동일한 컬럼라인에는 다른 색상의 서브픽셀들이 배치되기 때문에, 게이트펄스가 게이트 오프 전압으로 반전되는 구간에서 다른 색상의 데이터전압이 유입되기도 한다.
예컨대, 도 7에서 보는 바와 같이, 제1 출력버퍼(BUF1)는 제1 수평기간(1st H)의 제4 스캔기간(t4) 동안 B18서브픽셀에 공급되는 데이터전압을 출력하고, 제2 수평기간(2nd H)의 제1 스캔기간(t1) 동안 R28서브픽셀에 공급되는 데이터전압을 출력한다.
제1 수평기간(1st H)이 종료되는 시점에 제1 게이트펄스(GS1)가 게이트 오프 전압으로 반전되기 때문에, B18서브픽셀은 제2 수평기간(2nd H)에서는 데이터전압을 공급받지 않는다. 하지만, 제1 게이트펄스(GS1)는 RC 지연으로 인해서 제2 수평기간(2nd H)의 초기에도 게이트 온 전압을 유지할 수 있고, 그 결과 B18서브픽셀에는 R28서브픽셀에 공급되는 데이터전압이 혼합된다. 이로 인해서, B18서브픽셀은 의도한 계조를 표현하지 못하는 문제점이 발생하기도 한다.
후술하는 제3 실시 예는 이와 같이 게이트펄스(GS)의 RC 지연으로 인하여 데이터전압이 혼합되어 영상 표시 품질이 저하되는 것을 개선하기 위한 것이다.
도 8은 제3 실시 예에 의한 픽셀 어레이 및 멀티플렉서를 나타내는 도면이고, 도 9는 제3 실시 예에 의한 제어신호들 및 게이트펄스의 타이밍을 나타내는 도면들이다.
도 8 및 도 9를 참조하면, 서브픽셀들은 흰색 서브픽셀(W), 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B)를 포함한다.
기수 번째 픽셀라인들(HL1,HL3)에서는 W,R,G,B 서브픽셀들이 순차적으로 배치되고, 우수 번째 픽셀라인들(HL2,HL4)에서는 G,B,W,R 서브픽셀들이 순차적으로 배치된다. 따라서, 하나의 픽셀라인들에 나란히 배치되는 W,R,G,B 서브픽셀들은 단위 픽셀을 구성할 수 있다. 또는, 2×2 단위에 배치되는 W,R,G,B 서브픽셀들은 단위 픽셀을 구성할 수도 있다. 표시패널의 영상 렌더링은 하나의 단위 픽셀을 기준이 될 수 있고, 인접하는 두 개의 서브픽셀을 기준으로 할 수 있다.
멀티플렉서(500)는 출력버퍼(BUF)들이 출력하는 데이터전압을 다수의 데이터라인에 분배한다. 멀티플렉서(500)는 제1 출력버퍼(BUF1)가 출력하는 정극성(+)의 데이터전압을 제1 데이터라인(DL1), 제3 데이터라인(DL3), 제6 데이터라인(DL6) 및 제8 데이터라인(DL8)들에 시분할로 분배한다. 그리고 멀티플렉서(500)는 제2 출력버퍼(BUF2)가 출력하는 부극성(-)의 데이터전압을 제2 데이터라인(DL2), 제4 데이터라인(DL4), 제5 데이터라인(DL5) 및 제7 데이터라인(DL7)에 시분할로 분배한다.
이를 위해, 멀티플렉서(500)는 제1 내지 제8 스위치들(M1~M8)을 포함한다.
제1 스위치(M1)는 제1 제어신호(MUX1)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제1 데이터라인(DL1)을 연결한다. 제3 스위치(M3)는 제3 제어신호(MUX3)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제3 데이터라인(DL3)을 연결한다. 제6 스위치(M6)는 제2 제어신호(MUX2)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제6 데이터라인(DL6)을 연결한다. 제8 스위치(M8)는 제4 제어신호(MUX4)에 응답하여 턴-온되어 제1 출력버퍼(BUF1)와 제8 데이터라인(DL8)을 연결한다.
제2 스위치(M2)는 제2 제어신호(MUX2)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제2 데이터라인(DL2)을 연결한다. 제4 스위치(M4)는 제4 제어신호(MUX4)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제4 데이터라인(DL4)을 연결한다. 제5 스위치(M5)는 제1 제어신호(MUX1)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제5 데이터라인(DL5)을 연결한다. 제7 스위치(M7)는 제3 제어신호(MUX3)에 응답하여 턴-온되어 제2 출력버퍼(BUF2)와 제7 데이터라인(DL7)을 연결한다.
멀티플렉서 제어부(600)는 1 수평기간(1H) 내에서 제1 내지 제4 제어신호들(MUX1~MUX4)을 시분할로 출력한다. 멀티플렉서 제어부(600)는 하나의 수평기간 내에서 제1 제어신호(MUX1)부터 제4 제어신호(MUX4)을 순차적으로 출력하거나, 제4 제어신호(MUX4)부터 제1 제어신호(MUX1)를 순차적으로 출력한다. 예컨대, 멀티플렉서 제어부(600)는 제1 수평기간(1st H) 동안 제1 제어신호(MUX1) 내지 제4 제어신호(MUX4)를 순차적으로 출력하고, 제2 수평기간(2nd H) 동안 제4 제어신호(MUX4) 내지 제1 제어신호(MUX1)를 순차적으로 출력한다.
1 수평기간(1H) 내에서 제1 제어신호(MUX1) 내지 제4 제어신호(MUX4)들 각각은 1 스캔기간(1t) 동안 출력된다. 각 수평기간(H) 내에서 제1 내지 제4 스캔기간들(t1~t4) 각각은 하나의 서브픽셀(P)에 인가되는 데이터전압이 출력되는 기간으로 정의된다.
데이터 구동부(400)는 서로 인접하는 출력버퍼들을 통해서 반대 극성의 데이터전압을 출력한다. 예컨대, 데이터 구동부(400)는 제1 출력버퍼(BUF1)로 정극성(+)의 데이터전압을 출력하고, 제2 출력버퍼(BUF2)로 부극성(-)의 데이터전압을 출력할 수 있다.
데이터 구동부(400)는 각 수평기간(H) 마다 하나의 픽셀라인(HL)에 데이터전압을 출력한다. 도 9에서 Data1은 제1 출력버퍼(BUF1)가 출력하는 데이터전압이 인가되는 서브픽셀들을 나타내고, Data2는 제2 출력버퍼(BUF2)가 출력하는 데이터전압이 인가되는 서브픽셀들을 나타낸다. 즉, 데이터 구동부(400)의 제1 출력버퍼(BUF1)는 각 수평기간(H)에서 제1 컬럼라인(CL1), 제3 컬럼라인(CL3), 제6 컬럼라인(CL6) 및 제8 컬럼라인(CL8)에 위치한 서브픽셀들에 공급되는 데이터전압을 순차적으로 출력한다. 제2 출력버퍼(BUF2)는 각 수평기간(H)에서 제5 컬럼라인(CL5), 제2 컬럼라인(CL2), 제7 컬럼라인(CL7) 및 제4 컬럼라인(CL4)에 위치한 서브픽셀들에 공급되는 데이터전압을 순차적으로 출력한다.
제3 실시 예에 의한 표시패널(100)에 배치되는 서브픽셀들과 데이터라인들의 연결관계를 자세히 살펴보면 다음과 같다.
제1 픽셀라인(HL1)에 위치한 W서브픽셀은 제2 픽셀라인(HL2)에 위치한 W서브픽셀에 데이터전압을 인가하는 데이터라인(DL)들 중에서 어느 하나에 연결된다. 제1 픽셀라인(HL1)에 위치한 R서브픽셀은 제2 픽셀라인(HL2)에 위치한 R서브픽셀에 데이터전압을 인가하는 데이터라인(DL)들 중에서 어느 하나에 연결된다. 제1 픽셀라인(HL1)에 위치한 G서브픽셀은 제2 픽셀라인(HL2)에 위치한 G서브픽셀에 데이터전압을 인가하는 데이터라인(DL)들 중에서 어느 하나에 연결된다. 제1 픽셀라인(HL1)에 위치한 B서브픽셀은 제2 픽셀라인(HL2)에 위치한 B서브픽셀에 데이터전압을 인가하는 데이터라인(DL)들 중에서 어느 하나에 연결된다.
구체적으로, 기수 번째 픽셀라인(HL1,HL3)에서, W서브픽셀은 (4k-3)(k는 2 이상의 자연수)번째 컬럼라인(CL(4k-3))에 배치되고, R서브픽셀은 (4k-2)번째 컬럼라인(CL(4k-2))에 배치되고, G서브픽셀은 (4k-1)번째 컬럼라인(CL(4k-1))에 배치되고, B 서브픽셀은 4k번째 컬럼라인(4k)에 배치된다.
우수 번째 픽셀라인(HL2,HL4)에서, G서브픽셀은 (4k-3)번째 컬럼라인(CL(4k-3))에 배치되고, B서브픽셀은 (4k-2)번째 컬럼라인(CL(4k-2))에 배치되고, W서브픽셀은 (4k-1)번째 컬럼라인(CL(4k-1))에 배치되고, R서브픽셀은 4k번째 컬럼라인(4k)에 배치된다. 도 8에서, 우수 번째 픽셀라인(HL2,HL4)에 배치된 서브픽셀들의 트랜지스터 구조는 생략되었다. 우수 번째 픽셀라인(HL2,HL4)에 배치된 i번째 서브픽셀들은 도 2에서와 같이, 제i 데이터라인에 연결되는 드레인전극, 게이트라인에 연결되는 게이트전극 및 픽셀전극에 연결되는 소스전극을 포함할 수 있다.
기수 번째 픽셀라인(HL1,HL3)에서 i 번째 서브픽셀들은 제(i-2) 데이터라인과 연결된다. 즉, i 번째 서브픽셀들은 게이트라인(GL)에 연결되는 게이트전극, 제(i-2) 데이터라인에 연결되는 드레인전극, 및 픽셀전극(1)에 연결되는 소스전극으로 이루어지는 트랜지스터를 포함한다. 그 결과, 기수 번째 픽셀라인(HL1,HL3)에서 i 번째 서브픽셀들은 제i 데이터라인을 통해서 데이터전압을 공급받는다. 예컨대, 제1 픽셀라인(HL1)에서 제3 컬럼라인(CL3)에 위치한 G13서브픽셀은 제1 데이터라인(DL1)을 통해서 데이터전압을 공급받고, 제4 컬럼라인(CL4)에 위치한 B14서브픽셀은 제2 데이터라인(DL2)을 통해서 데이터전압을 공급받는다.
그리고 도 8에서 기수 번째 픽셀라인(HL1,HL3)에서 첫 번째 서브픽셀 및 두 번째 서브픽셀들은 더미 서브픽셀로 간주될 수 있다. 예컨대, 제1 픽셀라인(HL1)의 W11서브픽셀 및 R12서브픽셀들과 제3 픽셀라인(HL3)의 W31서브픽셀 및 R32 서브픽셀은 더미 서브픽셀로 간주될 수 있다. 더미 서브픽셀들(W11,R12,W31,R32)은 데이터라인과 연결되지 않기 때문에 암점이 된다. 따라서, 더미 서브픽셀들(W11,R12,W31,R32)이 배치되는 제1 및 제2 컬럼라인(CL1,CL2)은 블랙매트릭스에 의해서 가려질 수 있다.
결과적으로 제1 출력버퍼(BUF1)가 출력하는 제1 데이터전압(Data1)이 공급되는 서브픽셀들을 살펴보면 다음과 같다.
제1 수평기간(1st H)의 제1 스캔기간(t1) 동안, 제1 스위치(M1)는 제1 제어신호(MUX1)에 응답하여, 제1 출력버퍼(BUF1)와 제1 데이터라인(DL1)을 연결한다. 그 결과, 제1 출력버퍼(BUF1)가 공급하는 데이터전압은 제1 데이터라인(DL1)을 경유하여 G13서브픽셀에 인가된다.
제1 수평기간(1st H)의 제2 스캔기간(t2) 동안, 제6 스위치(M6)는 제2 제어신호(MUX2)에 응답하여, 제1 출력버퍼(BUF1)와 제6 데이터라인(DL6)을 연결한다. 그 결과, 제1 출력버퍼(BUF1)가 공급하는 데이터전압은 제6 데이터라인(DL6)을 경유하여 B18서브픽셀에 인가된다.
제1 수평기간(1st H)의 제3 스캔기간(t3) 동안, 제3 스위치(M3)는 제3 제어신호(MUX3)에 응답하여, 제1 출력버퍼(BUF1)와 제3 데이터라인(DL3)을 연결한다. 그 결과, 제1 출력버퍼(BUF1)가 공급하는 데이터전압은 제3 데이터라인(DL3)을 경유하여 W15서브픽셀에 인가된다.
제1 수평기간(1st H)의 제4 스캔기간(t4) 동안, 제8 스위치(M8)는 제4 제어신호(MUX4)에 응답하여, 제1 출력버퍼(BUF1)와 제8 데이터라인(DL8)을 연결한다. 그 결과, 제1 출력버퍼(BUF1)가 공급하는 데이터전압은 제8 데이터라인(DL8)을 경유하여 R10서브픽셀에 인가된다.
제2 수평기간(2nd H)의 제1 스캔기간(t1) 동안, 제8 스위치(M8)는 제4 제어신호(MUX4)에 응답하여, 제1 출력버퍼(BUF1)와 제8 데이터라인(DL8)을 연결한다. 그 결과, 제1 출력버퍼(BUF1)가 공급하는 데이터전압은 제8 데이터라인(DL8)을 경유하여 R28서브픽셀에 인가된다.
제2 출력버퍼(BUF2)가 출력하는 제2 데이터전압(Data2)이 공급되는 서브픽셀들을 살펴보면 다음과 같다.
제1 수평기간(1st H)의 제1 스캔기간(t1) 동안, 제5 스위치(M5)는 제1 제어신호(MUX1)에 응답하여, 제2 출력버퍼(BUF2)와 제5 데이터라인(DL5)을 연결한다. 그 결과, 제2 출력버퍼(BUF2)가 공급하는 데이터전압은 제5 데이터라인(DL5)을 경유하여 G17서브픽셀에 인가된다.
제1 수평기간(1st H)의 제2 스캔기간(t2) 동안, 제2 스위치(M2)는 제2 제어신호(MUX2)에 응답하여, 제2 출력버퍼(BUF2)와 제2 데이터라인(DL2)을 연결한다. 그 결과, 제2 출력버퍼(BUF2)가 공급하는 데이터전압은 제2 데이터라인(DL2)을 경유하여 B14서브픽셀에 인가된다.
제1 수평기간(1st H)의 제3 스캔기간(t3) 동안, 제7 스위치(M7)는 제3 제어신호(MUX3)에 응답하여, 제2 출력버퍼(BUF2)와 제7 데이터라인(DL7)을 연결한다. 그 결과, 제2 출력버퍼(BUF2)가 공급하는 데이터전압은 제7 데이터라인(DL7)을 경유하여 W19서브픽셀에 인가된다.
제1 수평기간(1st H)의 제4 스캔기간(t4) 동안, 제4 스위치(M4)는 제4 제어신호(MUX4)에 응답하여, 제2 출력버퍼(BUF2)와 제4 데이터라인(DL4)을 연결한다. 그 결과, 제2 출력버퍼(BUF2)가 공급하는 데이터전압은 제4 데이터라인(DL4)을 경유하여 R16서브픽셀에 인가된다.
제2 수평기간(2nd H)의 제1 스캔기간(t1) 동안, 제4 스위치(M4)는 제4 제어신호(MUX4)에 응답하여, 제2 출력버퍼(BUF2)와 제4 데이터라인(DL4)을 연결한다. 그 결과, 제2 출력버퍼(BUF2)가 공급하는 데이터전압은 제4 데이터라인(DL4)을 경유하여 R24서브픽셀에 인가된다.
살펴본 바와 같이, 제3 실시 예에 의한 표시장치는 각각의 데이터라인들에는 동일한 색상의 서브픽셀들이 연결된다. 예컨대, 제1 수평기간(1st H)의 제4 스캔기간(t4)과 제2 수평기간(2nd H)의 제1 스캔기간(t1) 동안, 제1 출력버퍼(BUF1)는 R서브픽셀에 데이터전압을 공급한다. 따라서, 제1 게이트펄스(gs1)가 지연되어서 제2 수평기간(2nd H)의 제1 스캔기간(t1)에 R10서브픽셀에 R28서브픽셀에 인가되는 데이터전압이 공급될지라도, R10서브픽셀에 기입되는 데이터전압은 거의 변동이 없다. 이러한 이유는 R10서브픽셀과 R28서브픽셀은 매우 근접한 위치에 있기 때문에, R10서브픽셀과 R28서브픽셀에는 동일하거나 매우 유사한 데이터전압이 공급될 확률이 높기 때문이다.
이처럼 연속하는 스캔기간에서 하나의 제어신호가 게이트 온 전압을 유지할 때, 게이트펄스(gs)의 지연 현상으로 인해서 서브픽셀에 다른 데이터전압이 혼합될지라도 표시 품질이 저하되는 것을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 제1 컬러 내지 제4 컬러 서브픽셀들이 배치되는 표시패널;
    출력버퍼를 통해서, 상기 서브픽셀들에 공급되는 데이터전압을 출력하는 데이터 구동부;
    제1 내지 제4 제어신호들에 응답하여, 상기 출력버퍼들이 출력하는 데이터전압 각각을 4 개의 데이터라인에 시분할로 분배하는 멀티플렉서; 및
    제1 수평기간 내에서 상기 제1 제어신호부터 상기 제n 제어신호를 순차적으로 출력하고, 제2 수평기간 내에서 상기 제n 제어신호부터 상기 제1 제어신호를 순차적으로 출력하는 멀티플렉서 제어부를 구비하고,
    상기 제1 및 제2 수평기간은 연속적이고 균일한 기간인 제1 내지 제4 스캔기간을 포함하고,
    상기 제1 수평기간의 제4 스캔기간에 출력하는 데이터전압을 공급받는 서브픽셀과 상기 제2 수평기간의 제1 스캔기간에 출력하는 데이터전압을 공급받는 서브픽셀은 동일한 컬러의 서브픽셀이고,
    상기 데이터 구동부는 정극성의 데이터전압을 출력하는 제1 출력버퍼, 및 부극성의 데이터전압을 출력하는 제2 출력버퍼를 포함하고,
    상기 멀티플렉서는,
    상기 제1 출력버퍼의 데이터전압을 제1 데이터라인, 제3 데이터라인에 시분할로 분배하는 제1 스위치소자, 및 제3 스위치와 상기 제2 출력버퍼의 데이터전압을 제2 데이터라인, 및 제4 데이터라인에 시분할로 분배하는 제2 스위치소자, 및 제4 스위치를 포함하고,
    상기 멀티플렉서 제어부는
    상기 제1 스위치를 제어하는 제1 제어신호;
    상기 제2 스위치를 제어하는 제2 제어신호;
    상기 제3 스위치를 제어하는 제3 제어신호; 및
    상기 제4 스위치를 제어하는 제4 제어신호를 출력하고,
    각각의 픽셀라인에는 W서브픽셀, R서브픽셀, G서브픽셀, B 서브픽셀들이 배열되고, 제1 픽셀라인과 제2 픽셀라인에서 동일한 컬럼라인에는 서로 다른 색상의 서브픽셀들이 배치되며,
    상기 제1 픽셀라인에 위치한 W서브픽셀은 상기 제2 픽셀라인에 위치한 W서브픽셀에 데이터전압을 인가하는 데이터라인들 중에서 어느 하나에 연결되고,
    상기 제1 픽셀라인에 위치한 R서브픽셀은 상기 제2 픽셀라인에 위치한 R서브픽셀에 데이터전압을 인가하는 데이터라인들 중에서 어느 하나에 연결되고,
    상기 제1 픽셀라인에 위치한 G서브픽셀은 상기 제2 픽셀라인에 위치한 G서브픽셀에 데이터전압을 인가하는 데이터라인들 중에서 어느 하나에 연결되고,
    상기 제1 픽셀라인에 위치한 B서브픽셀은 상기 제2 픽셀라인에 위치한 B서브픽셀에 데이터전압을 인가하는 데이터라인들 중에서 어느 하나에 연결되는 표시장치.
  2. 제 1 항에 있어서,
    상기 멀티플렉서는,
    상기 제1 출력버퍼의 데이터전압을 제6 데이터라인 및 제8 데이터라인에 시분할로 분배하는 제6 스위치 및 제8 스위치와 상기 제2 출력버퍼의 데이터전압을 제5 데이터라인 및 제7 데이터라인에 시분할로 분배하는 제5 스위치 및 제7 스위치를 더 포함하고,
    상기 제1 제어신호는 상기 제5 스위치를 제어하고,
    상기 제2 제어신호는 상기 제6 스위치를 제어하고,
    상기 제3 제어신호는 상기 제7 스위치를 제어하고,
    상기 제4 제어신호는 상기 제8 스위치를 제어하는 표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    제1 픽셀라인에서
    W서브픽셀은 (4k-3)(k는 2 이상의 자연수)번째 컬럼라인에 배치되고, R서브픽셀은 (4k-2)번째 컬럼라인에 배치되고, G서브픽셀은 (4k-1)번째 컬럼라인에 배치되고, B 서브픽셀은 4k번째 컬럼라인에 배치되며,
    제2 픽셀라인에서,
    G서브픽셀은 (4k-3)번째 컬럼라인에 배치되고, B서브픽셀은 (4k-2)번째 컬럼라인에 배치되고, W서브픽셀은 (4k-1)번째 컬럼라인에 배치되고, R서브픽셀은 4k번째 컬럼라인에 배치되는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 픽셀라인에서 (4k-1)번째 컬럼라인에 배치된 G서브픽셀과 상기 제2 픽셀라인에서 (4k-3)번째 컬럼라인에 배치된 G서브픽셀은 동일한 데이터라인을 통해서 데이터전압을 공급받고,
    상기 제1 픽셀라인에서 4k번째 컬럼라인에 배치된 B서브픽셀과 상기 제2 픽셀라인에서 (4k-2)번째 컬럼라인에 배치된 B서브픽셀은 동일한 데이터라인을 통해서 데이터전압을 공급받고,
    상기 제1 픽셀라인에서 (4k-3)번째 컬럼라인에 배치된 W서브픽셀과 상기 제2 픽셀라인에서 (4k-1)번째 컬럼라인에 배치된 W서브픽셀은 동일한 데이터라인을 통해서 데이터전압을 공급받고
    상기 제1 픽셀라인에서 (4k-2)번째 컬럼라인에 배치된 R서브픽셀과 상기 제2 픽셀라인에서 4k번째 컬럼라인에 배치된 R서브픽셀은 동일한 데이터라인을 통해서 데이터전압을 공급받는 표시장치.
  6. 제 5 항에 있어서,
    상기 제2 픽셀라인에 배치된 i(i는 3 이상의 자연수) 번째 서브픽셀들은 제i 데이터라인과 연결되고,
    상기 제1 픽셀라인에 배치된 i 번째 서브픽셀들은
    제1 게이트라인에 연결되는 게이트전극, (i-2) 데이터라인에 연결되는 드레인전극, 및 상기 서브픽셀들의 픽셀전극에 연결되는 소스전극을 포함하는 트랜지스터를 포함하는 표시장치.
KR1020160160285A 2016-11-29 2016-11-29 표시장치 KR102578713B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160160285A KR102578713B1 (ko) 2016-11-29 2016-11-29 표시장치
CN201711192395.XA CN108122526A (zh) 2016-11-29 2017-11-24 显示设备
US15/822,591 US10783848B2 (en) 2016-11-29 2017-11-27 Display device subpixel activation patterns
EP17204057.8A EP3327716B1 (en) 2016-11-29 2017-11-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160285A KR102578713B1 (ko) 2016-11-29 2016-11-29 표시장치

Publications (2)

Publication Number Publication Date
KR20180061525A KR20180061525A (ko) 2018-06-08
KR102578713B1 true KR102578713B1 (ko) 2023-09-18

Family

ID=60484181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160285A KR102578713B1 (ko) 2016-11-29 2016-11-29 표시장치

Country Status (4)

Country Link
US (1) US10783848B2 (ko)
EP (1) EP3327716B1 (ko)
KR (1) KR102578713B1 (ko)
CN (1) CN108122526A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311773B2 (en) * 2013-07-26 2019-06-04 Darwin Hu Circuitry for increasing perceived display resolutions from an input image
US10255864B2 (en) * 2017-07-24 2019-04-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Demux control circuit
CN109427250B (zh) * 2017-08-31 2020-01-24 昆山国显光电有限公司 显示面板及显示装置
US10777157B2 (en) * 2018-05-31 2020-09-15 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel having pixel units with difference storage capacitance
KR102515737B1 (ko) * 2018-06-12 2023-03-31 엘지디스플레이 주식회사 표시장치
KR102482983B1 (ko) * 2018-08-02 2022-12-30 삼성디스플레이 주식회사 표시 패널 및 표시 장치
US10748466B2 (en) * 2018-09-20 2020-08-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of driving the same
KR102646000B1 (ko) * 2018-10-10 2024-03-12 엘지디스플레이 주식회사 채널 제어 장치와 이를 이용한 표시장치
CN109308882A (zh) * 2018-11-28 2019-02-05 武汉华星光电技术有限公司 显示面板的驱动方法
KR20200072769A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 평판 표시 장치
US10861368B2 (en) * 2019-03-18 2020-12-08 Wuhan China Star Optoelectronics Technology Co., Ltd. Driving method for display panel
TWI698847B (zh) * 2019-04-15 2020-07-11 友達光電股份有限公司 低阻抗顯示器
KR20200131926A (ko) 2019-05-14 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN110208995B (zh) * 2019-06-29 2022-03-25 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
KR20210079789A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 표시 장치
WO2021134753A1 (zh) * 2020-01-02 2021-07-08 京东方科技集团股份有限公司 显示装置及其驱动方法
CN114519965A (zh) * 2020-11-20 2022-05-20 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板及显示装置
KR20220083075A (ko) * 2020-12-11 2022-06-20 주식회사 엘엑스세미콘 디스플레이 장치 및 이를 구동하는 방법
KR20220094668A (ko) * 2020-12-29 2022-07-06 엘지디스플레이 주식회사 먹스를 포함하는 표시장치 및 그 구동방법
KR20220156147A (ko) * 2021-05-17 2022-11-25 삼성디스플레이 주식회사 표시 장치
KR20240026380A (ko) * 2022-08-19 2024-02-28 삼성디스플레이 주식회사 표시 패널, 디스플레이 드라이버 및 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590600A (zh) * 2015-12-15 2016-05-18 武汉华星光电技术有限公司 显示器和其驱动方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367010B1 (ko) * 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP2004264476A (ja) 2003-02-28 2004-09-24 Sharp Corp 表示装置およびその駆動方法
JP4786996B2 (ja) 2005-10-20 2011-10-05 株式会社 日立ディスプレイズ 表示装置
KR101430149B1 (ko) * 2007-05-11 2014-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP2009168849A (ja) 2008-01-10 2009-07-30 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、電子機器
KR20110102703A (ko) * 2010-03-11 2011-09-19 삼성전자주식회사 표시 패널의 구동 방법 이를 수행하기 위한 표시 장치
KR101985247B1 (ko) 2011-12-02 2019-06-04 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
CN103426410B (zh) * 2012-05-16 2016-11-09 联咏科技股份有限公司 显示驱动装置以及显示面板的驱动方法
KR102034236B1 (ko) * 2013-01-17 2019-10-21 삼성디스플레이 주식회사 유기전계발광 표시장치
TWI537928B (zh) * 2014-01-27 2016-06-11 友達光電股份有限公司 顯示面板及其驅動方法
CN104090440B (zh) 2014-06-30 2017-01-18 上海天马微电子有限公司 一种像素结构、液晶显示阵列基板及液晶显示面板
KR102233626B1 (ko) 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR102219667B1 (ko) 2014-09-17 2021-02-24 엘지디스플레이 주식회사 표시장치
US20160093260A1 (en) 2014-09-29 2016-03-31 Innolux Corporation Display device and associated method
WO2016084735A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 データ信号線駆動回路、それを備えた表示装置、およびその駆動方法
KR102298849B1 (ko) 2014-12-31 2021-09-09 엘지디스플레이 주식회사 표시장치
CN104678670B (zh) * 2015-03-17 2018-01-26 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
KR102350392B1 (ko) * 2015-04-30 2022-01-17 엘지디스플레이 주식회사 표시장치
CN105185326B (zh) * 2015-08-12 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动电路
CN105047162B (zh) * 2015-08-26 2018-09-11 深圳市华星光电技术有限公司 阵列基板及其驱动方法
KR102423443B1 (ko) * 2016-01-15 2022-07-21 삼성디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조 방법
KR20170088011A (ko) * 2016-01-21 2017-08-01 삼성디스플레이 주식회사 표시 장치
CN105609079A (zh) * 2016-03-11 2016-05-25 武汉华星光电技术有限公司 触控装置驱动方法、触控装置驱动电路及触控装置
CN105654916B (zh) * 2016-03-17 2019-03-19 武汉华星光电技术有限公司 液晶显示装置及其驱动方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590600A (zh) * 2015-12-15 2016-05-18 武汉华星光电技术有限公司 显示器和其驱动方法

Also Published As

Publication number Publication date
KR20180061525A (ko) 2018-06-08
EP3327716B1 (en) 2019-12-25
US10783848B2 (en) 2020-09-22
EP3327716A1 (en) 2018-05-30
US20180151145A1 (en) 2018-05-31
CN108122526A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
KR102578713B1 (ko) 표시장치
CN108109572B (zh) 显示装置
US10242634B2 (en) Display device
KR101563265B1 (ko) 표시장치 및 그 구동 방법
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
US20160189600A1 (en) Data control circuit and flat panel display device including the same
US20170243528A1 (en) Display device reducing source driver channels and method for driving the same
JP5248717B1 (ja) 表示装置およびその駆動方法
KR102102257B1 (ko) 표시 장치 및 그 구동 방법
KR20190077689A (ko) 유기 발광 다이오드 디스플레이 장치
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US11501730B2 (en) Display driving apparatus and method capable of supplying flexible porch signal in blank period
KR20140098406A (ko) 액정표시장치 및 그 구동방법
KR20210079789A (ko) 표시 장치
KR20200081856A (ko) 표시장치
KR20200129609A (ko) 디멀티플렉서 및 이를 이용한 평판 표시 장치
KR20200079962A (ko) 유기 발광 표시 장치 및 그 구동방법
KR20070000585A (ko) 액정표시장치 구동회로 및 구동방법
KR102627280B1 (ko) 액정표시장치
KR20240042940A (ko) 디스플레이 장치 및 데이터 구동 회로
CN116343626A (zh) 数据驱动电路和包括该数据驱动电路的显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant