KR20100048420A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20100048420A
KR20100048420A KR1020080107562A KR20080107562A KR20100048420A KR 20100048420 A KR20100048420 A KR 20100048420A KR 1020080107562 A KR1020080107562 A KR 1020080107562A KR 20080107562 A KR20080107562 A KR 20080107562A KR 20100048420 A KR20100048420 A KR 20100048420A
Authority
KR
South Korea
Prior art keywords
gate
precharge
signal
data
liquid crystal
Prior art date
Application number
KR1020080107562A
Other languages
English (en)
Inventor
김용성
이경훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080107562A priority Critical patent/KR20100048420A/ko
Publication of KR20100048420A publication Critical patent/KR20100048420A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 게이트라인(GL)에 게이트 출력신호가 인가되기 전에 미리 프리차지(Pre-Charge) 전압을 공급하여 게이트라인(GL)으로 인가된 출력신호의 지연현상을 방지하여 충전시간을 향상시킬 수 있다.
게이트 출력신호, 프리 차지(Pre-Charge), 충전시간

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 게이트라인으로 공급되는 게이트 출력전압을 프리차지 하여 박막트랜지스터의 충전시간을 향상시킬 수 있는 액정표시장치에 관한 것이다.
액정표시장치는 비디오 신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭 소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭 소자로는 주로 박막트랜지스터(TFT)가 이용되고 있다. 이러한 액정표시장치는 화상을 표시하는 액정패널과 상기 액정패널을 구동하는 구동부로 이루어져 있다.
상기 액정패널에는 다수의 게이트라인(GL)들과 다수의 데이터라인(DL)들이 교차하게 배열되고, 상기 게이트라인들(GL)과 상기 데이터라인들(DL)이 수직교차하여 정의되는 영역에는 화소영역이 위치하게 된다. 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다. 상기 화소전극들 각각은 스위칭 소자인 박막트랜지스터의 소스 단자 및 드레인 단자를 경유하여 상기 데이터라인에 접속된다. 상기 박막트랜지스터는 상기 게이트라인에 인가된 게 이트 출력신호(또는 게이트 스캔신호)에 의해 턴-온(turn-on) 되어, 상기 데이터라인(DL)의 데이터 신호가 상기 화소전극에 충전되도록 한다.
상기 액정패널은 두개의 기판(상부 및 하부 기판)과 상기 두개의 기판 사이에 형성된 액정층으로 이루어진다. 상기 두개의 기판 중 상부 기판에는 컬러필터와 블랙매트릭스가 형성되고, 하부 기판에는 상기 블랙매트릭스와 대응되게 박막트랜지스터(TFT)가 형성된다.
상기 구동부는 상기 액정패널에 형성된 게이트라인(GL)으로 게이트 출력신호를 공급하는 게이트 드라이버와 상기 데이터라인(DL)으로 데이터 신호를 공급하는 데이터 드라이버와 상기 게이트 및 데이터 드라이버의 타이밍을 제어하는 타이밍 컨트롤러 등을 포함한다. 또한, 상기 구동부는 상기 게이트 드라이버와 데이터 드라이버 및 타이밍 컨트롤러의 구동전압을 공급하는 전원공급부를 포함할 수 있다.
상기 게이트 드라이버는 상기 게이트라인(GL)과 접속된 박막트랜지스터(TFT)를 턴-온(turn-on)하는 게이트 하이 전압(VGH)과 상기 박막트랜지스터(TFT)를 턴-오프(turn-off)하는 게이트 로우 전압(VGL)를 생성하여 상기 게이트라인(GL)으로 공급한다. 상기 게이트 드라이버는 상기 게이트라인(GL)과 일대일 대응되는 다수의 시프트 레지스터를 포함한다. 상기 다수의 시프트 레지스터는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 타이밍 컨트롤러의 타이밍에 맞게 해당 게이트라인(GL)으로 공급한다.
한편, 상기 게이트라인(GL)은 액정패널 전면에 걸쳐 형성되는데 상기 액정패널이 대형화됨에 따라 상기 게이트라인(GL)으로 공급되는 게이트 하이 전압(VGH)이 라인저항 등으로 인해 신호왜곡이 발생하게 된다. 상기 게이트라인(GL)으로 공급된 게이트 하이 전압(VGH)에 신호왜곡이 발생함에 따라 상기 게이트라인(GL)과 전기적으로 접속된 박막트랜지스터(TFT)의 턴-온(turn-on) 시간에 영향을 주어 상기 박막트랜지스터(TFT)의 충전 시간이 감소된다. 상기 박막트랜지스터(TFT)의 충전 시간이 감소됨에 따라 상기 데이터라인(DL)으로부터 공급되는 데이터(화상신호)가 상기 박막트랜지스터(TFT)와 접속된 화소전극으로 충분히 공급되지 않아서 상기 액정패널 상에 원하지 않는 화상이 표시될 수 있다.
본 발명은 게이트라인으로 공급되는 게이트 출력신호의 신호 왜곡을 방지할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
또한, 본 발명은 박막트랜지스터의 충분한 충전시간을 확보할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
또한, 본 발명은 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명에 따른 액정표시장치는 다수의 게이트라인 및 다수의 데이터라인이 배열된 액정패널과, 상기 다수의 데이터라인으로 화상신호를 공급하는 데이터 드라이버와, 상기 다수의 게이트라인과 대응되는 다수의 시프트 레지스터를 포함하며 상기 다수의 게이트라인으로 게이트 하이 전압 및 게이트 로우 전압을 포함하는 게이트 출력신호를 공급하는 게이트 드라이버와, 상기 데이터 드라이버 및 게이트 드라이버의 타이밍을 각각 제어하는 데이터 제어신호 및 게이트 제어신호를 생성하고 상기 게이트 제어신호 중 게이트 출력 인에이블 신호를 이용해서 프리차지 제어신호를 생성하는 타이밍 컨트롤러와, 상기 다수의 게이트라인으로 공급될 프리차지 전압을 생성하는 프리차지 전압부 및 상기 게이트 드라이버 및 상기 다수의 게이트라인 사이에 위치하며 상기 프리차지 제어신호의 제어에 따라 상기 다수의 게이트라인으로 상기 프리차지 전압 및 상기 게이트 출력신호를 선택적으로 공급하는 선 택 출력부를 포함한다.
본 발명은 게이트라인(GL)으로 공급되는 게이트 출력신호를 프리 차지하여 상기 게이트 출력신호의 신호 왜곡을 방지하여 대응되는 박막트랜지스터의 충전 시간을 충분히 확보하여 화질을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하도록 한다.
도 1은 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 화소영역을 정의하는 다수의 게이트라인(GL1 ~ GLn) 및 다수의 데이터라인(DL1 ~ DLm)이 배열되어 화상을 표시하는 액정패널(102)과, 상기 다수의 게이트라인(GL1 ~ GLn)으로 게이트 출력전압을 공급하는 게이트 드라이버(104)와, 상기 다수의 데이터라인(DL1 ~ DLm)으로 화상신호를 공급하는 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)의 타이밍을 제어하는 타이밍 컨트롤러(108)와, 상기 다수의 게이트라인(GL1 ~ GLn)으로 프리차지 전압을 공급하는 프리차지 전압 생성부(110) 및 상기 타이밍 컨트롤러(108)의 타이밍 제어에 따라 상기 프리차지 전압과 상기 게이트 드라이버(104)의 게이트 출력전압 중 어느 하나를 선택하여 상기 다수의 게이트라인(GL1 ~ GLn)으로 출력하는 선택 출력부(112)를 포함한다.
상기 액정패널(102)은 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)에 의하여 구분되는 영역들에 각각 형성된 화소들을 구비한다. 이들 화소들 각각은, 대응하는 게이트라인(GL)과 대응하는 데이터라인(DL) 간의 교차부에 형성된 박막트랜지스터(TFT) 및 상기 박막트랜지스터(TFT)와 공통전극 사이에 접속된 액정셀을 구비한다. 상기 박막트랜지스터(TFT)는 대응하는 게이트라인(GL) 상의 게이트 스캔신호에 응답하여 대응하는 데이터라인(DL)으로부터 대응하는 액정셀에 공급될 화소 데이터 전압을 절환한다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터의 게이트 제어신호(GSC)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 다수의 게이트 출력전압(게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL))들을 대응되게 공급한다. 상기 게이트 드라이버(104)는 상기 다수의 게이트라인(GL1 ~ GLn)과 대응되는 다수의 시프트 레지스터(SR1 ~ SRn, 105-1 ~105-n)을 구비한다. 상기 다수의 시프트 레지스터(SR1 ~ SRn, 105-1 ~105-n)는 게이트 출력전압(게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL))을 상기 선택 출력부(112)를 통해 상기 다수의 게이트라인(GL1 ~ GLn)으로 공급한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터의 데이터 제어신호(DCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압들을 발생하여 상기 액정패널(102) 상의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다. 이를 위하여, 상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터의 화소 데이터를 1 라인분씩 입력하고, 감마전압 세트를 이용하여 입력된 1 라인분의 화소 데이터를 아날로그 형태의 화소 데이터 전압들로 변환한다.
상기 타이밍 컨트롤러(108)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터의 동기신호들(Vsync, Hsync)과 데이터 인에이블 신호(DE)와 클럭신호(CLK) 및 화상 데이터(V-data)를 공급받는다. 상기 타이밍 컨트롤러(108)는 상기 외부의 시스템으로부터의 동기신호들(Vsync, Hsync)과 데이터 인에이블 신호(DE)와 클럭신호(CLK)를 이용해서 상기 게이트 드라이버(104)를 제어하는 게이트 제어신호(GCS) 및 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호(DCS)를 생성한다. 또한, 상기 타이밍 컨트롤러(108)는 상기 외부의 시스템으로부터의 화상 데이터(V-data)를 상기 액정패널(102)의 포맷에 맞게 정렬하여 상기 데이터 드라이버(106)로 정렬된 데이터(Data)를 공급한다.
상기 프리차지 전압 생성부(110)는 상기 게이트 드라이버(104)에서 출력된 게이트 출력전압 중 게이트 하이 전압(VGH) 보다 낮은 레벨의 전압인 프리차지 전압을 생성하여 상기 선택 출력부(112)를 통해 상기 다수의 게이트라인(GL1 ~ GLn)으로 공급한다.
상기 선택 출력부(112)는 상기 다수의 게이트라인(GL1 ~ GLn)과 전기적으로 접속되며, 상기 게이트 드라이버(104)의 시프트 레지스터(SR1 ~ SRn, 105-1 ~105-n)로부터의 게이트 출력전압과 상기 프리차지 전압 생성부(110)로부터의 프리차지 전압 중 어느 하나를 선택하여 상기 다수의 게이트라인(GL1 ~ GLn)으로 공급한다. 상기 선택 출력부(112)는 상기 다수의 게이트라인(GL1 ~ GLn)과 일대일로 접속된 다수의 스위치 소자(SW1 ~ SWn)를 포함하고 있다.
상기 선택 출력부(112)의 다수의 스위치 소자(SW1 ~ SWn)의 일측은 상기 다수의 게이트라인(GL1 ~ GLn)과 접속된다. 또한, 상기 다수의 스위치 소자(SW1 ~ SWn)의 타측은 상기 게이트 드라이버(104)의 다수의 시프트 레지스터(SR1 ~ SRn, 105-1 ~105-n)와 상기 프리차지 전압 생성부(110)로부터의 프리차지 전압이 공급되는 공급라인 사이에 위치한다.
상기 다수의 스위치 소자(SW1 ~ SWn)는 상기 타이밍 컨트롤러(108)로부터 공급된 프리차지 제어신호에 따라 제어된다.
상기 프리차지 제어신호는 상기 타이밍 컨트롤러(108)에서 생성된다. 구체적으로, 상기 타이밍 컨트롤러(108)는 도 2에 도시된 바와 같이, 게이트 출력 인에이블(GOE) 신호와 2분주된 게이트 출력 인에이블(GOE) 신호를 이용하여 프리차지 제어신호를 생성한다. 상기 프리차지 제어신호는 상기 게이트 출력 인에이블(GOE) 신호와 상기 2분주된 게이트 출력 인에이블(GOE) 신호를 AND 연산한 후 일정구간 시프트 되어 형성된다. 이와 같이, 상기 타이밍 컨트롤러(108)는 상기 프리차지 제어신호를 상기 선택 출력부(112)에 구비된 다수의 스위치 소자(SW1 ~ SWn)로 공급한다. 상기 다수의 스위치 소자(SW1 ~ SWn)는 상기 프리차지 제어신호에 따라 순차적으로 온/오프(ON/OFF) 된다.
상기 프리차지 제어신호가 하이(High) 논리를 갖는 경우에 상기 다수의 스위치 소자(SW1 ~ SWn)는 상기 프리차지 전압이 인가된 공통라인과 연결된다. 상기 다수의 스위치 소자(SW1 ~ SWn)가 상기 프리차지 전압이 인가된 공통라인과 전기적으로 접속됨에 따라 상기 다수의 스위치 소자(SW1 ~ SWn)의 일측과 연결된 다수의 게 이트라인(GL1 ~ GLn)으로 프리차지 전압이 공급된다.
이어, 상기 프리차지 제어신호가 로우(Low) 논리를 갖는 경우에 상기 다수의 스위치 소자(SW1 ~ SWn)는 상기 게이트 드라이버(106)의 다수의 시프트 레지스터(SR1 ~ SRn, 105-1 ~105-n)와 연결된다. 상기 다수의 스위치 소자(SW1 ~ SWn)가 상기 다수의 시프트 레지스터(SR1 ~ SRn, 105-1 ~105-n)와 전기적으로 접속됨에 따라 상기 다수의 스위치 소자(SW1 ~ SWn)의 일측과 연결된 다수의 게이트라인(GL1 ~ GLn)으로 게이트 출력전압이 공급된다. 상기 게이트 출력전압은 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 의미한다. 상기 게이트 출력전압은 상기 타이밍 컨트롤러(108)로부터 생성된 게이트 제어신호(GCS)의 타이밍 제어에 따라 상기 다수의 게이트라인(GL1 ~ GLn)으로 공급된다.
결국, 상기 프리차지 전압은 게이트 하이 전압(VGH)이 인가되는 1 수평구간(1H) 보다 먼저 일정구간동안에 상기 다수의 게이트라인(GL1 ~ GLn)으로 공급된다. 이어서, 상기 다수의 게이트라인(GL1 ~ GLn)으로 게이트 출력전압 중 게이트 하이 전압(VGH)이 공급된다. 상기 다수의 게이트라인(GL1 ~ GLn)으로 게이트 하이 전압(VGH)이 공급된 후에 상기 다수의 게이트라인(GL1 ~ GLn)에는 게이트 로우 전압(VGL)이 공급된다.
도 3은 기존의 액정표시장치와 본 발명에 따른 액정표시장치의 구동전압을 나타낸 파형도이다.
도 1 및 도 3에 도시된 바와 같이, 기존의 경우에는 게이트라인(GL)으로 1 수평구간(1H) 동안 게이트 하이 전압(VGH-ideal)이 공급되고 나머지 구간 동안 상 기 게이트라인(GL)에 게이트 로우 전압이 공급된다. 상기 게이트 하이 전압(VGH-ideal)이 상기 게이트라인(GL)으로 공급되면 라인저항 등에 의해 신호 왜곡된 게이트 하이 전압(VGH-real)이 된다.
상기 게이트라인(GL)으로 게이트 하이 전압(VGH-ideal)이 공급되는 동시에 데이터라인(DL)으로 데이터 신호(Vdata-ideal)가 공급된다. 상기 데이터라인(DL)으로 데이터 신호(Vdata-ideal)가 인가되면 라인저항 등에 의해 신호 왜곡된 데이터 신호(V-real)가 된다. 상기 데이터라인(DL)으로 상기 데이터신호(Vdata-ideal)가 공급되면 박막트랜지스터(TFT)를 통해 화소전극으로 픽셀전압(V-pixel)이 충전된다.
기존의 경우에는 게이트라인(GL)으로 공급되는 게이트 하이 전압(VGH)에 라인저항 등에 의해 신호 왜곡이 발생하여 상기 게이트라인(GL)과 접속된 박막트랜지스터(TFT)의 턴-온(turn-on) 시간이 지연되어 상기 화소전극에 픽셀전압(Vpixel)이 충전되는 시간이 감소하게 된다.
본 발명의 액정표시장치에서는 게이트라인(GL)에 게이트 하이 전압(VGH)을 인가하기 전에 미리 프리차지 전압(Pre-Charge Voltage)을 공급한다. 상기 프리차지 전압(Pre-Charge Voltage)이 상기 게이트라인(GL)에 미리 공급됨에 따라 기존에 비해 상기 데이터라인(DL)에 데이터(Vdata-ideal)가 인가되는 시간이 빨라지고, 화소전극에 픽셀전압(Vpixel)이 충전되는 시간도 빨라진다.
다시말해서, 본 발명의 경우에는 게이트라인(GL)에 게이트 하이 전압(VGH)이 인가되 전에 미리 일정구간 동안 프리차지 전압을 공급함으로써, 상기 게이트라 인(GL)과 전기적으로 접속된 박막트랜지스터(TFT)가 신속히 턴-온(turn-on) 되도록 한다. 상기 박막트랜지스터(TFT)의 턴-온(turn-on) 시간이 빨라짐에 따라 상기 박막트랜지스터(TFT)와 접속된 화소전극에 픽셀전압(Vpixel)이 충전되는 시간이 향상된다. 상기 화소전극에 픽셀전압(Vpixel)이 충전되는 시간이 빨라짐에 따라 종래의 액정표시장치에 비해 원하는 화상을 표시할 수 있어 화질을 개선할 수 있다.
도 1은 본 발명에 따른 액정표시장치를 나타낸 도면.
도 2는 도 1의 프리차지 제어신호와 게이트라인으로 공급되는 게이트 전압을 나타낸 파형도.
도 3은 도 1의 액정표시장치의 구동전압을 나타낸 파형도.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
105-1 ~ 105-n:시프트 레지스터 106:데이터 드라이버
108:타이밍 컨트롤러 110:프리차지전압 생성부
112:선택 출력부

Claims (5)

  1. 다수의 게이트라인 및 다수의 데이터라인이 배열된 액정패널;
    상기 다수의 데이터라인으로 화상신호를 공급하는 데이터 드라이버;
    상기 다수의 게이트라인과 대응되는 다수의 시프트 레지스터를 포함하며 상기 다수의 게이트라인으로 게이트 하이 전압 및 게이트 로우 전압을 포함하는 게이트 출력신호를 공급하는 게이트 드라이버;
    상기 데이터 드라이버 및 게이트 드라이버의 타이밍을 각각 제어하는 데이터 제어신호 및 게이트 제어신호를 생성하고 상기 게이트 제어신호 중 게이트 출력 인에이블 신호를 이용해서 프리차지 제어신호를 생성하는 타이밍 컨트롤러;
    상기 다수의 게이트라인으로 공급될 프리차지 전압을 생성하는 프리차지 전압부; 및
    상기 게이트 드라이버 및 상기 다수의 게이트라인 사이에 위치하며 상기 프리차지 제어신호의 제어에 따라 상기 다수의 게이트라인으로 상기 프리차지 전압 및 상기 게이트 출력신호를 선택적으로 공급하는 선택 출력부;를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 선택 출력부는 상기 프리차지 제어신호의 논리에 따라 상기 게이트 드라이버로부터의 게이트 출력신호와 상기 프리차지 전압부로부터의 프리차지 전압 중 어느 하나를 선택하는 스위치 소자를 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제2 항에 있어서,
    상기 프리차지 출력부는 상기 프리차지 제어신호가 하이(High) 논리이면 상기 프리차지 출력부와 선택적으로 접속되고 상기 프리차지 제어신호가 로우(Low) 논리이면 상기 상기 게이트 드라이버의 시프트 레지스터와 선택적으로 접속되는 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 프리차지 제어신호는 상기 게이트 출력 인에이블 신호와 상기 게이트 출력 인에이블 신호의 2분주된 신호를 AND 연산하고 일정구간 시프트 하여 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 프리차지 전압은 상기 게이트 하이 전압보다 낮은 레벨의 전압인 것을 특징으로 하는 액정표시장치.
KR1020080107562A 2008-10-31 2008-10-31 액정표시장치 KR20100048420A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080107562A KR20100048420A (ko) 2008-10-31 2008-10-31 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080107562A KR20100048420A (ko) 2008-10-31 2008-10-31 액정표시장치

Publications (1)

Publication Number Publication Date
KR20100048420A true KR20100048420A (ko) 2010-05-11

Family

ID=42275187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107562A KR20100048420A (ko) 2008-10-31 2008-10-31 액정표시장치

Country Status (1)

Country Link
KR (1) KR20100048420A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928739B2 (en) 2011-04-06 2015-01-06 Samsung Display Co., Ltd. Three dimensional image display device
KR20150050202A (ko) * 2013-10-31 2015-05-08 삼성디스플레이 주식회사 게이트 구동부, 이를 구비한 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN104751762A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 显示设备及其驱动方法
US9218776B2 (en) 2012-10-30 2015-12-22 Samsung Display Co., Ltd. Display device
US9324290B2 (en) 2013-05-28 2016-04-26 Samsung Display Co., Ltd. Liquid crystal display (LCD) and method of driving the same
KR20160092145A (ko) * 2015-01-26 2016-08-04 엘지디스플레이 주식회사 표시장치
US9449545B2 (en) 2013-10-01 2016-09-20 Samsung Display Co., Ltd. Display device including gate line driver and driving method thereof
US9830959B2 (en) 2016-03-17 2017-11-28 SK Hynix Inc. Precharge circuitry for semiconductor memory device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928739B2 (en) 2011-04-06 2015-01-06 Samsung Display Co., Ltd. Three dimensional image display device
US9218776B2 (en) 2012-10-30 2015-12-22 Samsung Display Co., Ltd. Display device
US9324290B2 (en) 2013-05-28 2016-04-26 Samsung Display Co., Ltd. Liquid crystal display (LCD) and method of driving the same
US9449545B2 (en) 2013-10-01 2016-09-20 Samsung Display Co., Ltd. Display device including gate line driver and driving method thereof
KR20150050202A (ko) * 2013-10-31 2015-05-08 삼성디스플레이 주식회사 게이트 구동부, 이를 구비한 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US9767759B2 (en) 2013-10-31 2017-09-19 Samsung Display Co., Ltd. Gate driver, display apparatus including the same and method of driving display panel using the same
CN104751762A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 显示设备及其驱动方法
KR20160092145A (ko) * 2015-01-26 2016-08-04 엘지디스플레이 주식회사 표시장치
US9830959B2 (en) 2016-03-17 2017-11-28 SK Hynix Inc. Precharge circuitry for semiconductor memory device
US9997250B2 (en) 2016-03-17 2018-06-12 SK Hynix Inc. Non-volatile memory device with a plurality of cache latches and switches and method for operating non-volatile memory device

Similar Documents

Publication Publication Date Title
US10163392B2 (en) Active matrix display device and method for driving same
KR101450868B1 (ko) 표시장치 및 그 구동방법
KR20100048420A (ko) 액정표시장치
US20110234564A1 (en) Liquid crystal display and method of operating the same
US20090146938A1 (en) Display device
KR20070023099A (ko) 액정표시장치 및 그 구동방법
KR20150066894A (ko) 액정표시장치
KR20120050114A (ko) 액정 표시 장ㅊ치 및 그 구동 방법
KR20110026794A (ko) 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
US11250801B2 (en) Display drive method and display device
KR20160094469A (ko) 표시장치
KR20130057704A (ko) 표시 장치 및 그 구동 방법
US9972235B2 (en) Liquid crystal display device including display panel and display control circuit
US9697785B2 (en) Display device
US8009155B2 (en) Output buffer of a source driver applied in a display
US8913046B2 (en) Liquid crystal display and driving method thereof
JP2009109705A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
KR101510877B1 (ko) 액정표시장치 및 그의 구동방법
KR20100072632A (ko) 액정표시장치
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR101989931B1 (ko) 액정표시장치
KR20090070253A (ko) 액정표시장치 및 그 구동 방법
JP5572412B2 (ja) 液晶表示装置
KR20080071849A (ko) 액정표시장치의 구동 장치
KR101136277B1 (ko) 휘도 보상장치 및 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination