KR20100072632A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20100072632A
KR20100072632A KR1020080131091A KR20080131091A KR20100072632A KR 20100072632 A KR20100072632 A KR 20100072632A KR 1020080131091 A KR1020080131091 A KR 1020080131091A KR 20080131091 A KR20080131091 A KR 20080131091A KR 20100072632 A KR20100072632 A KR 20100072632A
Authority
KR
South Korea
Prior art keywords
data
gate
period
control signal
liquid crystal
Prior art date
Application number
KR1020080131091A
Other languages
English (en)
Inventor
김민기
강필성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080131091A priority Critical patent/KR20100072632A/ko
Publication of KR20100072632A publication Critical patent/KR20100072632A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 블랭크(Blank) 구간 동안에 리얼 차지 쉐어(Real Charge Share)를 통해 소비전력을 감소시킬 수 있고 화질을 향상시킬 수 있다.
블랭크(Blank), 리얼 차지 쉐어(Real Charge Share)

Description

액정표시장치{Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 소비전력을 감소시키고 화질을 향상시킬 수 있는 액정표시장치에 관한 것입니다.
액정표시장치는 두 기판 사이에 형성된 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 얻는 표시장치이다. 이러한 액정표시장치는 휴대가 간편한 평판 표시장치 중에서 대표적인 것으로서, 이 중에서도 박막트랜지스터(Thin Film Transistor:TFT)가 스위칭 소자로 이용되는 박막트랜지스터 액정표시장치(TFT-LCD)가 주로 이용되고 있다.
액정표시장치는 크게 영상을 표시하는 액정패널과, 상기 액정패널을 구동하기 위한 구동부로 이루어진다. 상기 액정패널을 구동하기 위한 구동부는 일반적으로, 상기 다수의 게이트라인을 구동하는 게이트 드라이버와 상기 다수의 데이터라인을 구동하는 데이터 드라이버 및 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 컨트롤러 등으로 이루어진다.
이러한 액정표시장치에서는 액정패널의 액정셀들을 구동하기 위하여 프레임 인버젼(Frame Inversion) 방식, 라인 인버젼(Line Inversion) 방식, 컬럼 인버젼 (Column Inversion)방식 및 도트 인버젼(Dot Inversion) 방식과 같은 인버젼 구동방법이 사용된다.
이러한 인버젼 방식으로 액정패널을 구동하게 되면, 데이터 신호의 극성을 반전시켜야 하므로 많은 소비전력이 소모되는 문제점이 있다.
이러한 소비전력의 소모를 방지하기 위해 데이터 드라이버는 차지 쉐어 회로(Charge Share Circuit)를 더 포함하여 구성된다. 상기 차지 쉐어 회로(Charge Share Circuit)는 출력 버퍼와 다수의 데이터라인들 사이에 접속되는 다수의 제1 스위치 소자와 상기 데이터라인들 사이에 접속되는 다수의 제2 스위칭 소자를 포함한다.
상기 차지 쉐어 회로(Charge Share Circuit)는 정극성 데이터 신호와 부극성 데이터 신호 사이의 전압을 공급하여 상기 다수의 데이터라인들의 전압 변동폭이 크지 않도록 상기 데이터라인들에 공급되는 전압을 제어한다. 다시 말하면, 상기 차지 쉐어 회로(Charge Share Circuit)는 데이터라인들간의 전압 변동폭을 최소화하여 소비전력을 감소시킨다.
상기 차지 쉐어 회로(Charge Share Circuit)는 타이밍 컨트롤러로부터 제공된 소스 출력 인에이블(SOE) 신호에 대응되어 제1 스위칭 소자와 제2 스위칭 소자의 턴-온/오프(turn-on/off)를 제어하여 소비전력이 저감되도록 한다.
하지만, 상기 차지 쉐어 회로(Charge Share Circuit)는 데이터라인들 사이에서만 차지 쉐어링(Charge Sharing)을 수행한다. 정확히, 박막트랜지스터(TFT)가 오 프(off) 된 상태에서 상기 데이터라인들 사이에서만 차지 쉐어링(Charge Sharing) 동작을 수행하기 때문에 화소영역 내의 전압들에는 어떠한 영향을 미치지 못한다.
결국, 상기 데이터라인들 사이에서만 차지 쉐어링(Charge Sharing)이 이루어지고 화소영역 내에서는 어떠한 차지 쉐어링(Charge Sharing)이 이루어지지 않는 한계를 갖게 된다.
본 발명은 데이터라인들과 화소영역 내에서 충분한 차지 쉐어링(Charge Sharing) 동작을 수행하여 리얼 차지 쉐어(Real Charge Share)가 되도록 하여 소비전력을 절감하고 화질을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인과 상기 다수의 게이트라인과 수직으로 교차하는 다수의 데이터라인에 의해 정의되는 화소영역과 상기 화소영역 내의 교차부에 형성된 박막트랜지스터를 포함하며, 1 프레임 내의 액티브 구간 동안 화상을 표시하고 블랭크 구간 동안 화상을 표시하지 않는 액정패널과, 상기 액티브 구간 및 블랭크 구간에서 다수의 게이트라인을 구동하는 게이트 드라이버와, 상기 액티브 구간 동안 다수의 데이터라인으로 상기 화상에 대응되는 데이터 신호를 공급하는 데이터 드라이버와, 상기 액티브 구간 동안 제1 게이트 제어신호 및 제1 데이터 제어신호를 생성하고, 상기 블랭크 구간 동안 제2 게이트 제어신호 및 제2 데이터 제어신호를 생성하여 상기 액트브 구간 및 블랭크 구간에서 상기 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러 및 상기 데이터 드라이버의 출력단과 상기 다수의 데이터라인 사이에 위치하며 상기 액티브 구간과 블랭크 구간에서 상기 타이밍 컨트롤러에서 생성된 제어신호에 의해 서로 상이한 차지 쉐어 동작을 수행하는 차지 쉐어링부를 포함한다.
본 발명에 따른 액정표시장치는 블랭크(Blank) 구간 동안에 게이트라인을 구동하여 상기 게이트라인과 접속된 박막트랜지스터를 턴-온(turn-on) 시켜 화소영역과 데이터라인들 사이에서 차지 쉐어(Charge Share) 동작이 수행되도록 함으로써 리얼 차지 쉐어(Real Charge Share)를 구현할 수 있다.
또한, 본 발명에 따른 액정표시장치는 데이터라인 뿐만 아니라 화소영역 내에서도 차지 쉐어(Charge Share)를 하기 때문에 소비전력을 절감할 수 있다. 본 발명에 따른 액정표시장치는 화질을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 배열되며 화상을 표시하는 액정패널(102)과, 상기 다수의 게이트라인(GL1 ~ GLn)을 구동하는 게이트 드라이버(104)와, 상기 다수의 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(106)와, 상기 게이트 및 데이터 드라이버(104, 106)의 구동 타이밍을 제어하는 타이밍 컨트롤러(108)를 포함한다.
상기 액정패널(102)은 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)에 의하여 구분되는 영역들에 각각 형성된 화소들을 구비한다. 이들 화소들 각각은, 대응하는 게이트라인(GL)과 대응하는 데이터라인(DL) 간의 교차부 에 형성된 박막트랜지스터(TFT) 및 상기 박막트랜지스터(TFT)와 공통전극(Vcom) 사이에 접속된 액정셀(Clc)을 구비한다. 상기 박막트랜지스터(TFT)는 대응하는 게이트라인(GL) 상의 게이트 스캔신호에 응답하여 대응하는 데이터라인(DL)으로부터 대응하는 액정셀(Clc)에 공급될 화소 데이터 전압을 절환한다. 이때, 상기 액정패널(102)은 제1 내지 제3 블록(Ⅰ~ Ⅲ)으로 구분된다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터의 게이트 제어신호들(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 다수의 스캔신호들을 대응되게 공급한다. 이들 다수의 스캔신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블(Enable) 되게 한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압을 발생하여 상기 액정패널(102) 상의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다.
이를 위하여, 상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 화소 데이터를 1 라인분씩 입력하고, 감마전압 세트를 이용하여 입력된 1 라인분의 화소 데이터를 아날로그 형태의 화소 데이터 전압으로 변환한다.
상기 데이터 드라이버(106)는 상기 다수의 데이터라인(DL1 ~ DLm)과 전기적으로 접속된 차지 쉐어링부(116)를 포함한다.
상기 차지 쉐어링부(116)는 상기 데이터 드라이버(106)의 출력 버퍼(도시하지 않음)와 데이터라인(DL1 ~ DLm) 사이에 접속된 다수의 제1 스위칭 소자(SW1)와 상기 다수의 데이터라인(DL1 ~ DLm) 사이에 접속되는 다수의 제2 스위칭 소자(SW2)를 구비한다.
상기 차지 쉐어링부(116)는 상기 타이밍 컨트롤러(108)로부터 제공된 데이터 제어신호 중 소스 출력 인에이블(SOE) 신호가 로우(Low) 구간(데이터 신호가 공급되는 구간, 액티브(Active) 구간)일 때 상기 제1 스위칭 소자(SW1)를 턴-온(turn-on) 시킨다. 상기 제1 스위칭 소자(SW1)가 턴-온(turn-on) 되면, 상기 출력버퍼로부터 데이터 신호가 상기 다수의 데이터라인(DL1 ~ DLm)으로 공급되어 상기 액정패널(102)에는 상기 데이터 신호에 대응되는 화상이 표시된다. 상기 액티브(Active) 구간에서는 상기 제2 스위칭 소자(SW2)는 턴-오프(turn-off) 된다.
상기 차지 쉐어링부(116)는 상기 소스 출력 인에이블(SOE) 신호가 하이(High) 구간(데이터 신호가 공급되지 않는 구간, 블랭크(Blank) 구간)일 때 상기 제2 스위칭 소자(SW2)를 턴-온(turn-on) 시킨다. 상기 제2 스위칭 소자(SW2)가 턴-온(turn-on) 되면, 상기 데이터라인(DL1 ~ DLm)들이 서로 전기적으로 접속된다. 상기 블랭크(Blank) 구간에서는 상기 제1 스위칭 소자(SW1)는 턴-오프(turn-off) 된다.
상기 타이밍 컨트롤러(108)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(104)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호(DCS)를 생성한다. 상기 타이밍 컨트롤러(108)는 외부의 시스템으로부터 공급된 데이터를 정렬하여 상기 데이터 드라이버(106)로 상기 정렬된 데이터를 공급한다.
구체적으로, 상기 타이밍 컨트롤러(108)는 액티브(Active) 구간에서 상기 게이트 드라이버(104) 및 데이터 드라이버(106)의 구동 타이밍을 각각 제어하는 제1 게이트 제어신호(GCS1)와 제1 데이터 제어신호(DCS1)를 생성하는 제1 제어신호 생성부(110)와, 블랭크(Blank) 구간에 상기 게이트 드라이버(104) 및 데이터 드라이버(106)의 구동 타이밍을 제어하는 제2 게이트 제어신호(GCS2)와 제2 데이터 제어신호(DCS2)를 생성하는 제2 제어신호 생성부(112) 및 외부 시스템으로부터 공급된 데이터를 정렬하여 상기 데이터 드라이버(106)로 공급하는 데이터 정렬부(114)를 포함한다.
상기 제1 제어신호 생성부(110)에서 생성된 제1 게이트 제어신호(GCS1) 및 제1 데이터 제어신호(DCS1)는 상기 제2 제어신호 생성부(112)에서 생성된 제2 게이트 제어신호(GCS2) 및 제2 데이터 제어신호(DCS2)와 상이하다.
상기 제1 제어신호 생성부(110)는 1 프레임구간에서 상기 액정패널(102)에 화상이 표시되는 액티브(Active) 구간 동안에 상기 게이트 드라이버(104)를 제어하는 제1 게이트 제어신호(GCS1)와 상기 데이터 드라이버(106)를 제어하는 제1 데이터 제어신호(DCS1)를 생성한다.
상기 제1 게이트 제어신호(GCS1)는 제1 게이트 스타트 펄스(GSP1) 신호와, 제1 게이트 쉬프트 클럭(GSC1) 신호 및 제1 게이트 출력 인에이블(GOE1) 신호를 포함한다. 상기 제1 데이터 제어신호(DCS1)는 제1 소스 스타트 펄스(SSP1) 신호와, 제1 소스 쉬프트 클럭(SSC1) 신호 및 제1 소스 출력 인에이블(SOE1) 신호를 포함한다.
상기 제1 게이트 제어신호(GSC1)는 상기 게이트 드라이버(104)로 공급되고, 상기 제1 데이터 제어신호(DCS1)는 상기 데이터 드라이버(106)로 공급된다.
상기 게이트 드라이버(104)는 상기 액티브(Active) 구간 동안에 상기 제1 게이트 제어신호(GCS1) 중 상기 제1 게이트 스타트 펄스(GSP1) 신호를 제1 게이트 쉬프트 클럭(GSC1) 신호에 따라 쉬프트 시키고, 제1 게이트 출력 인에이블(GOE1) 신호의 제어에 의해 게이트 신호를 게이트라인(GL1 ~ GLn)으로 공급한다.
상기 데이터 드라이버(106)는 상기 액티브(Active) 구간 동안에 상기 제1 소스 스타트 펄스(SSP1) 신호를 상기 제1 소스 쉬프트 클럭(SSC1) 신호에 따라 쉬프트 시켜 샘플링 신호를 생성하고, 상기 샘플링 신호에 응답하여 타이밍 컨트롤러(108)로부터의 데이터 신호를 일정단위씩 순차적으로 입력하여 래치한다. 상기 래치된 데이터 신호는 아날로그 데이터 전압으로 변환되어 상기 제1 소스 출력 인에이블(SOE1) 신호에 응답하여 상기 다수의 데이터라인(DL1 ~ DLm)으로 공급된다.
상기 제2 제어신호 생성부(112)는 1 프레임구간에서 상기 액정패널(102)에 화상이 표시되지 않는 블랭크(Blank) 구간 동안에 상기 게이트 드라이버(104)를 제어하는 제2 게이트 제어신호(GCS2)와 상기 데이터 드라이버(106)를 제어하는 제2 데이터 제어신호(DCS2)를 생성한다.
상기 제2 게이트 제어신호(GCS2)는 제2 게이트 스타트 펄스(GSP2) 신호와, 제2 게이트 쉬프트 클럭(GSC2) 신호 및 제2 게이트 출력 인에이블(GOE2) 신호를 포 함한다. 상기 제2 데이터 제어신호(DCS2)는 제2 소스 스타트 펄스(SSP2) 신호와, 제2 소스 쉬프트 클럭(SSC2) 신호 및 제2 소스 출력 인에이블(SOE2) 신호를 포함한다.
상기 제2 게이트 제어신호(GSC2)는 상기 게이트 드라이버(104)로 공급되고, 상기 제2 데이터 제어신호(DCS2)는 상기 데이터 드라이버(106)로 공급된다.
상기 게이트 드라이버(104)는 상기 블랭크(Blank) 구간 동안에 상기 제2 게이트 제어신호(GCS2) 중 상기 제2 게이트 스타트 펄스(GSP2) 신호를 제2 게이트 쉬프트 클럭(GSC2) 신호에 따라 쉬프트 시키고, 제2 게이트 출력 인에이블(GOE2) 신호의 제어에 의해 상기 게이트라인(GL1 ~ GLn)을 구동한다.
상기 데이터 드라이버(106)는 상기 블랭크(Blank) 구간 동안에 상기 제2 소스 스타트 펄스(SSP2) 신호를 상기 제2 소스 쉬프트 클럭(SSC2) 신호에 따라 쉬프트 시켜 샘플링 신호를 생성하고, 상기 샘플링 신호에 응답하여 타이밍 컨트롤러(108)로부터의 데이터 신호를 일정단위씩 순차적으로 입력하여 래치한다. 상기 래치된 데이터 신호는 아날로그 데이터 전압으로 변환되어 상기 제2 소스 출력 인에이블(SOE2) 신호에 응답하여 상기 다수의 데이터라인(DL1 ~ DLm)으로 공급된다.
한편, 상기 블랭크(Blank) 구간 동안에 상기 제2 소스 출력 인에이블(SOE2) 신호는 하이(High) 펄스만을 갖기 때문에 상기 데이터 전압은 상기 데이터라인(DL1 ~ DLm)으로 공급되지 않는다.
정확히, 상기 블랭크(Blank) 구간 동안에 상기 제2 소스 출력 인에이블(SOE2) 신호가 하이(High) 구간만을 갖기 때문에 상기 제2 소스 출력 인에이 블(SOE2) 신호에 의해 제어되는 차지 쉐어링(116)의 제2 스위칭 소자(SW2)가 턴-온(turn-on) 되고 제1 스위칭 소자(SW1)는 턴-오프(turn-off) 된다. 상기 차지 쉐어링부(116)의 제1 스위칭 소자(SW1)가 턴-오프(turn-off) 되기 때문에 상기 다수의 데이터라인(DL1 ~ DLm)과 상기 데이터 드라이버(106)는 전기적으로 접속되지 않게 된다.
상기 블랭크(Blank) 구간 동안에 상기 차지 쉐어링부(116)의 제2 스위칭 소자(SW2)가 턴-온(turn-on) 됨에 따라 상기 다수의 데이터라인(DL1 ~ DLm)이 서로 전기적으로 연결되게 된다. 상기 블랭크(Blank) 구간 동안에 상기 게이트 드라이버(104)가 상기 게이트라인(GL1 ~ GLn)을 구동하기 때문에 상기 액정패널(102)의 화소영역 내에서 박막트랜지스터(TFT)가 턴-온(turn-on) 되게 된다.
결국, 상기 블랭크(Blank) 구간 동안에 상기 다수의 데이터라인(DL1 ~ DLm)들이 서로 전기적으로 연결되고 상기 화소영역 내에 상기 박막트랜지스터(TFT)가 턴-온(turn-on)되어 상기 다수의 데이터라인(DL1 ~ DLm)과 상기 박막트랜지스터(TFT)는 서로 전기적으로 접속된다.
상기 블랭크(Blank) 구간에서 상기 화소영역내의 박막트랜지스터(TFT)와 다수의 데이터라인(DL1 ~ DLm)이 전기적으로 접속되면, 상기 박막트랜지스터(TFT)와 접속된 화소전극와 상기 다수의 데이터라인(DL1 ~ DLm) 또한 전기적으로 접속된다.
이로 인해, 상기 화소전극과 상기 박막트랜지스터(TFT) 및 상기 다수의 데이터라인(DL1 ~ DLm)사이에는 도 3에 도시된 바와 같이, 일정 경로(path)가 형성되어 이전 액티브(Active) 구간에 상기 화소전극에 제공된 데이터 전압의 평균 전압이 나타나게 된다. 따라서, 상기 블랭크(Blank) 구간에서 상기 데이터라인(DL1 ~ DLm)뿐만 아니라 상기 화소영역 내에서 전압변동(차지 쉐어)이 발생하게 된다.
결국, 상기 블랭크(Blank) 구간 동안에 상기 데이터라인(DL1 ~ DLm)들 뿐만 아니라 상기 화소영역 내에서 차지 쉐어(Charge Share)가 이루어져서 본 발명에 따른 액정표시장치는 리얼 차지 쉐어링(Real Charge Sharing)을 구현할 수 있다.
도 2는 도 1의 타이밍 컨트롤러에서 생성된 제어신호들을 나타낸 파형도이다.
도 1 및 도 2에 도시된 바와 같이, 타이밍 컨트롤러(도 1의 108)는 1 프레임 중 화상이 표시되는 액티브(Active) 구간에 제1 게이트 제어신호(GCS1)와 제1 데이터 제어신호(DCS1)를 생성한다. 또한, 상기 타이밍 컨트롤러(108)는 화상이 표시되지 않는 블랭크(Blank) 구간에 제2 게이트 제어신호(GCS2)와 제2 데이터 제어신호(DCS2)를 생성한다.
상기 액티브(Active) 구간은 수직동기신호(Vsync)가 하이(High)인 구간이며, 상기 액티브(Active) 구간에서는 제1 데이터 제어신호(DCS1) 중 제1 소스 출력 인에이블(SOE1) 신호는 하이(High) 및 로우(Low) 구간을 갖는다. 상기 액티브(Active) 구간에서 생성된 하이(High) 및 로우(Low) 구간을 갖는 제1 소스 출력 인에이블(SOE1) 신호는 데이터 드라이버(도1의 106) 및 차지 쉐어링부(116)로 각각 공급된다. 상기 차지 쉐어링부(116)는 상기 제1 소스 출력 인에이블(SOE1) 신호에 따라 제어된다. 정확히, 상기 차지 쉐어링부(116)에 구비된 제1 및 제2 스위칭 소자(SW1, SW2)는 상기 제1 소스 출력 인에이블(SOE1) 신호에 의해 제어된다.
상기 수직동기신호(Vsync)가 로우(Low)인 블랭크(Blank) 구간에서는 상기 제2 데이터 제어신호(DCS2) 중 제2 소스 출력 인에이블(SOE2) 신호는 하이(High) 구간만을 갖는다. 상기 하이(High) 구간만을 갖는 제2 소스 출력 인에이블(SOE2)는 상기 차지 쉐어링부(116)에 공급된다. 상기 하이(High) 구간만을 갖는 제2 소스 출력 인에이블(SOE2) 신호에 의해 상기 차지 쉐어링부(116)의 제2 스위칭 소자(SW2)가 턴-온(turn-on) 된다. 상기 제2 스위칭 소자(SW2)가 턴-온(turn-on) 되어 다수의 데이터라인(DL1 ~ DLm)들이 서로 전기적으로 접속된다.
상기 액티브(Active) 구간에서의 상기 제1 게이트 제어신호(GCS1)와 상기 블랭크(Blank) 구간에서의 상기 제2 게이트 제어신호(GCS2)는 서로 상이한 주기를 갖는다. 상기 제2 게이트 제어신호(GCS2)는 상기 액티브(Active) 구간에 비해 짧은 블랭크(Blank) 구간에서 다수의 게이트라인(도 1의 GL1 ~ GLn)을 순차적으로 구동해야 하기 때문에 상기 제1 게이트 제어신호(GCS1)의 주기보다 훨씬 짧은 주기를 갖는다.
상기 블랭크(Blank) 구간에서 상기 제2 게이트 제어신호(GCS2)가 게이트 드라이버(104)로 공급되어 액정패널(도 1의 102) 내의 다수의 게이트라인(GL1 ~ GLn)을 순차적으로 구동하게 된다. 상기 게이트라인(GL1 ~ GLn)이 구동되면 상기 게이트라인(GL1 ~ GLn)과 접속된 박막트랜지스터(TFT)가 턴-온(turn-on) 된다.
따라서, 블랭크(Blank) 구간에서 턴-온(turn-on) 된 박막트랜지스터(TFT)는 다수의 데이터라인(DL1 ~ DLm)과 전기적으로 접속된다. 상기 블랭크(Blank) 구간에서 상기 화소영역내의 박막트랜지스터(TFT)와 다수의 데이터라인(DL1 ~ DLm)이 전 기적으로 접속되면, 상기 박막트랜지스터(TFT)와 접속된 화소전극와 상기 다수의 데이터라인(DL1 ~ DLm) 또한 전기적으로 접속된다.
이로 인해, 상기 화소전극과 상기 박막트랜지스터(TFT) 및 상기 다수의 데이터라인(DL1 ~ DLm)사이에는 일정 경로(path)가 형성되어 이전 액티브(Active) 구간에 상기 화소전극에 제공된 데이터 전압의 평균 전압이 나타나게 된다. 따라서, 상기 블랭크(Blank) 구간에서 상기 데이터라인(DL1 ~ DLm)뿐만 아니라 상기 화소영역 내에서 전압변동(차지 쉐어)이 발생하게 된다.
결국, 상기 블랭크(Blank) 구간 동안에 상기 데이터라인(DL1 ~ DLm)들 뿐만 아니라 상기 화소영역 내에서 차지 쉐어(Charge Share)가 이루어져서 본 발명에 따른 액정표시장치는 리얼 차지 쉐어링(Real Charge Sharing)을 구현할 수 있다.
또한, 본 발명에 따른 액정표시장치는 데이터라인(DL1 ~ DLm)들 뿐만아니라 화소영역 내에서 차지 쉐어(Charge Share)가 이루어지므로 데이터라인(DL1 ~ DLm)들에서만 차지 쉐어(Charge Share)가 이루어진 종래에 비해 소비전력을 절감할 수 있다.
또한, 본 발명에 따른 액정표시장치는 블랭크(Blank) 구간 내에서 화소영역과 데이터라인들 사이에서 차지 쉐어(Charge Share)가 행해져서 이전 액티브(Active) 구간 동안에 화소전극에 제공된 데이터 전압에 의해 표시된 화상에 의한 잔상을 방지할 수 있다. 상기 잔상이 방지됨에 따라 본 발명에 따른 액정표시장치는 화질을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면.
도 2는 도 1의 타이밍 컨트롤러에서 생성된 제어신호들을 나타낸 파형도.
도 3은 도 1의 액정패널 내의 화소영역을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110:제1 제어신호 생성부 112:제2 제어신호 생성부
114:데이터 정렬부 116:차지 쉐어링부

Claims (7)

  1. 다수의 게이트라인과 상기 다수의 게이트라인과 수직으로 교차하는 다수의 데이터라인에 의해 정의되는 화소영역과 상기 화소영역 내의 교차부에 형성된 박막트랜지스터를 포함하며, 1 프레임 내의 액티브 구간 동안 화상을 표시하고 블랭크 구간 동안 화상을 표시하지 않는 액정패널;
    상기 액티브 구간 및 블랭크 구간에서 다수의 게이트라인을 구동하는 게이트 드라이버;
    상기 액티브 구간 동안 다수의 데이터라인으로 상기 화상에 대응되는 데이터 신호를 공급하는 데이터 드라이버;
    상기 액티브 구간 동안 제1 게이트 제어신호 및 제1 데이터 제어신호를 생성하고, 상기 블랭크 구간 동안 제2 게이트 제어신호 및 제2 데이터 제어신호를 생성하여 상기 액트브 구간 및 블랭크 구간에서 상기 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하는 타이밍 컨트롤러; 및
    상기 데이터 드라이버의 출력단과 상기 다수의 데이터라인 사이에 위치하며 상기 액티브 구간과 블랭크 구간에서 상기 타이밍 컨트롤러에서 생성된 제어신호에 의해 서로 상이한 차지 쉐어 동작을 수행하는 차지 쉐어링부;를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 타이밍 컨트롤러에서 생성된 상기 제1 및 제2 게이트 제어신호는 서로 상이하고, 상기 제1 및 제2 데이터 제어신호도 서로 상이한 것을 특징으로 하는 액정표시장치.
  3. 제1 항에 있어서,
    상기 제2 데이터 제어신호 중 소스 출력 인에이블 신호는 상기 블랭크 구간에서 하이(High) 구간만을 갖는 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 제2 게이트 제어신호는 상기 블랭크 구간에서 상기 다수의 게이트라인을 순차적으로 구동할 수 있는 정도의 주기를 갖는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 차지 쉐어링부는 상기 데이터 드라이버의 출력단과 상기 다수의 데이터라인들 사이마다 접속되는 제1 스위칭 소자와, 상기 다수의 데이터라인들 사이마다 접속되는 제2 스위칭 소자를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제1 항에 있어서,
    상기 블랭크 구간 동안 상기 다수의 데이터라인들과 상기 화소영역 내의 박 막트랜지스터가 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
  7. 제6 항에 있어서,
    상기 블랭크 구간에서 상기 다수의 데이터라인과 상기 화소영역 내에서 차지 쉐어가 이루어지는 것을 특징으로 하는 액정표시장치.
KR1020080131091A 2008-12-22 2008-12-22 액정표시장치 KR20100072632A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131091A KR20100072632A (ko) 2008-12-22 2008-12-22 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131091A KR20100072632A (ko) 2008-12-22 2008-12-22 액정표시장치

Publications (1)

Publication Number Publication Date
KR20100072632A true KR20100072632A (ko) 2010-07-01

Family

ID=42635776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131091A KR20100072632A (ko) 2008-12-22 2008-12-22 액정표시장치

Country Status (1)

Country Link
KR (1) KR20100072632A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110026794A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
KR20150034938A (ko) * 2013-09-27 2015-04-06 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
KR20170078952A (ko) * 2015-12-29 2017-07-10 삼성디스플레이 주식회사 표시 장치
WO2019214152A1 (en) * 2018-05-09 2019-11-14 Boe Technology Group Co., Ltd. A pixel array substrate, a driving method, and a display apparatus
US11594196B2 (en) 2017-02-15 2023-02-28 Samsung Display Co., Ltd. Display device improving response speed of a gate clock signal or eliminating delay in the gate clock signal

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110026794A (ko) * 2009-09-08 2011-03-16 삼성전자주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
KR20150034938A (ko) * 2013-09-27 2015-04-06 엘지디스플레이 주식회사 표시장치 및 그 구동 방법
KR20170078952A (ko) * 2015-12-29 2017-07-10 삼성디스플레이 주식회사 표시 장치
US11594196B2 (en) 2017-02-15 2023-02-28 Samsung Display Co., Ltd. Display device improving response speed of a gate clock signal or eliminating delay in the gate clock signal
WO2019214152A1 (en) * 2018-05-09 2019-11-14 Boe Technology Group Co., Ltd. A pixel array substrate, a driving method, and a display apparatus
US11402714B2 (en) 2018-05-09 2022-08-02 Boe Technology Group Co., Ltd. Pixel array substrate, a driving method, and a display apparatus

Similar Documents

Publication Publication Date Title
US7209132B2 (en) Liquid crystal display device, method of controlling the same, and mobile terminal
KR101157960B1 (ko) 액정표시장치
CN101739981B (zh) 液晶显示设备
JP2007323041A (ja) 液晶表示装置及びその駆動方法
US11501730B2 (en) Display driving apparatus and method capable of supplying flexible porch signal in blank period
KR20100048420A (ko) 액정표시장치
KR20100072632A (ko) 액정표시장치
KR20070059337A (ko) 액정표시장치 및 그의 구동 방법
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
KR20010036308A (ko) 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법
KR101785339B1 (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR101327875B1 (ko) 액정표시장치 및 그의 구동 방법
KR20130065328A (ko) 전기영동 디스플레이 장치와 이의 구동방법
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080004851A (ko) 액정 표시 장치
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070115537A (ko) 액정표시장치 및 그의 구동 방법
CN111243549B (zh) 一种用于薄膜晶体管液晶显示的控制方法、装置及系统
KR101332050B1 (ko) 액정표시장치
KR20070120824A (ko) 액정표시장치 및 그의 구동 방법
KR101298402B1 (ko) 액정패널 및 그를 포함하는 액정표시장치
KR101264701B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070037105A (ko) 액정 표시 장치 및 그의 구동 방법
KR20170003240A (ko) 액정 패널의 구동부 및 이를 포함하는 디스플레이 장치
KR101074400B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination