KR20170003240A

KR20170003240A - 액정 패널의 구동부 및 이를 포함하는 디스플레이 장치

Info

Publication number: KR20170003240A
Application number: KR1020150093640A
Authority: KR
Inventors: 김우남
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-06-30
Filing date: 2015-06-30
Publication date: 2017-01-09

Abstract

본 발명은 디스플레이 장치를 구동하는 과정에서 일 프레임 중 대부분을 차지하는 긴 네거티브 바이어스 기간에 의해 산화메탈 박막 트랜지스터의 문턱전압이 쉬프트 됨에 따라 발생하는 플리커나 크로스토크, 잔상 등의 불량을 개선하기 위한 것으로, 복수의 게이트 오프 전압 레벨을 가진 스캔 펄스를 생성하는 구동부와 이를 이용한 디스플레이 장치를 제공한다.

Description

액정 패널의 구동부 및 이를 포함하는 디스플레이 장치{APPARATUS FOR DRIVING GATE OF DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 디스플레이 패널에 관한 것으로, 보다 구체적으로는, 액정패널의 구동부 및 이를 포함하는 디스플레이 장치에 관한 것이다.

일반적으로 컴퓨터, 텔레비전 및 스마트 폰 등의 멀티 미디어 기기에는 액정 디스플레이 패널, 플라즈마 디스플레이 패널, 유기 발광 디스플레이 패널 등의 평판 디스플레이 패널이 구비된다. 지속적으로 멀티미디어 기기가 발달하고 더욱 다양한 분야에 적용됨에 따라서 멀티미디어 기기에 구비되는 디스플레이 패널의 중요성도 증대되고 있다. 특히, 크기, 무게, 형상뿐만 아니라 소비전력 등 다양한 요구조건을 충족할 수 있는 디스플레이 패널의 개발이 활발히 진행되고 있다.

디스플레이 패널의 픽셀(P)들은 매트릭스(matrix) 형태로 배치되고, 가로축과 세로축으로 나열된 박막 트랜지스터 어레이(Array)에 의해 구동되어 이미지를 표현한다. 액정패널의 경우, 각 픽셀(P)들은 픽셀전극(Pixel Electrode)과 공통전극(Common Electrode)의 전압차에 의해 발생하는 전기장 필드에 대응하여 픽셀(P)을 통과하는 빛의 양을 조절한다. 이때, 각 픽셀(P)에 포함된 박막 트랜지스터는 스캔 펄스(Gout)와 데이터 신호를 인가 받아 픽셀전극으로 데이터 전압을 공급한다.

일반적으로 디스플레이 패널의 픽셀(P)들을 구동하기 위한 박막 트랜지스터들로서 결정질 실리콘 (Amorphous Silicon: a-Si), 비정질 실리콘 (Polycrystalline Silicon: Poly-Si) 또는 산화메탈 (Oxide Metal) 반도체 기반의 박막 트랜지스터가 사용된다. 최근에는 a-Si 박막 트랜지스터에 보다 더 높은 이동도(mobility)를 제공함과 동시에 Poly-Si 박막 트랜지스터에 비해 대면적 박막 트랜지스터 어레이(Array)를 구현하기에 더 유리한 산화메탈 (Metal Oxide) 반도체 기반의 박막 트랜지스터가 사용되고 있다. 산화메탈 반도체는 비정질 형태인, 패널의 박막 트랜지스터들간에 초기문턱전압 차이를 줄일 수 있는 안정적인 재료로서, 소형 디스플레이 기판뿐만 아니라 대면적 디스플레이 기판에도 적용하기에 용이하다. 또한, 산화메탈 반도체 박막 트랜지스터는 Poly-Si 박막 트랜지스터와는 달리 이온 주입 공정이 필요하지 않고 Poly-Si 박막 트랜지스터 대비 더 낮은 온도에서 박막 트랜지스터 어레이를 형성할 수 있기 때문에 다양한 구조의 디스플레이 패널에 적용될 수 있다.

디스플레이 패널에 구비되는 박막 트랜지스터는 패널 구동에 따라 발생하는 바이어스 스트레스(Bias Stress)로 인해 문턱전압(Vth)이 쉬프트 된다. 예를 들어, 박막 트랜지스터의 문턱 전압은 네거티브 바이어스에 의해 음(Negative)극 전압 측으로 쉬프트 되거나 포지티브 바이어스에 의해 양(Positive)극 전압 측으로 쉬프트 된다.

디스플레이 패널에 구비되는 박막 트랜지스터들 중 일부 박막 트랜지스터는 패널의 픽셀(P)들을 구동하는 일 프레임 기간 중 일부 기간 동안에만 게이트-온 신호를 인가 받아 구동되고, 같은 프레임의 나머지 기간 동안에는 게이트 오프 신호를 공급받아 턴-오프 상태로 유지될 수 있다.

예를 들어 액정 디스플레이 기판에서 각 픽셀(P)의 박막 트랜지스터는 게이트-온 전압의 스캔 신호에 의해 한 프레임의 짧은 시간 동안에만 턴-온되어 액정 커패시터(Clc)에 픽셀(P) 전압을 공급한 이후에 같은 프레임의 나머지 시간 동안 게이트 오프 전압의 스캔 신호에 의해 턴-오프 상태를 유지하는 방식으로 구동될 수 있다. 즉, 게이트-온 전압의 스캔 펄스(Gout)가 인가되는 기간보다 게이트 오프 전압의 스캔 펄스(Gout)가 인가되는 기간이 더 길어질 수 있고, 박막 트랜지스터는 더 긴 시간 동안 게이트 오프 전압의 바이어스 스트레스(Bias Temperature Stress: BTS)를 받게 된다. 결국, 박막 트랜지스터의 문턱전압이 게이트 오프 전압 측으로 쉬프트 되어 오프 전류(off current)의 증가와 같은 구동 신뢰성의 저하로 인해 패널의 화질 불량을 유발하게 된다.

산화메탈 박막 트랜지스터는 실리콘 계열 반도체 기반의 박막 트랜지스터 대비 바이어스 스트레스에 의한 문턱전압 쉬프트에 더 취약하다. 특히 산화메탈 박막 트랜지스터는 실리콘 계열 반도체 기반의 박막 트랜지스터의 비해 쉬프트된 문턱전압의 회복능력이 훨씬 저조하기 때문에, 산화메탈 박막 트랜지스터를 사용하는 디스플레이 패널에는 애초에 박막 트랜지스터의 문턱전압 쉬프트 발생을 억제하거나 최대한 지연시키기 위한 수단이 필요하다.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 디스플레이 패널의 픽셀(P)을 구동하기 위해 구성된 산화메탈 박막 트랜지스터의 신뢰성을 향상시킬 수 있는 디스플레이 패널의 게이트 드라이버 및 이를 포함하는 디스플레이 패널을 제공하는 것을 기술적 과제로 한다.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 디스플레이 패널의 게이트 드라이버는 디스플레이 패널의 픽셀(P)에 형성된 산화물 박막 트랜지스터를 구동하기 위한 게이트 구동 회로로서, 각각 다른 전압 레벨을 가진 복수의 저전위 전압을 수신하여, 전압 컨트롤 신호에 응답하여 제1 기간 동안 상기 복수의 저전위 전압 중 제1 레벨의 저전위 전압을 출력하고 제2 기간 동안 제2 레벨의 저전위 전압(VGL)을 출력하는 전압 선택부를 포함한다. 또한 게이트 구동 회로는, 고전위 전압(VGH)전압과 상기 전압 선택부에서 전압 컨트롤 신호의 타이밍에 따라 선택적으로 출력된 상기 저전위 전압(VGL)에 기초하여, 게이트 온 전압(Von), 제1 게이트 오프 전압 그리고 제2 게이트 오프 전압을 가지며, 1 수평 기간마다 순차적으로 쉬프트되는 스캔 펄스를 생성하는 스캔 펄스 공급부를 포함한다.

여기서 제1 레벨의 저전위 전압이 출력되는 기간은 소정의 프레임(NFrame)의 액티브 기간이고, 제2 레벨의 저전위 전압이 출력되는 기간은 상기 N프레임의 액티브 기간과 다음 프레임(N+1 Frame)의 액티브 기간 사이에 휴지기간일 수 있다. 즉, 상기 스캔 펄스는 일 프레임 기간의 액티브 기간 동안 제1 게이트 오프 전압으로 유지되고 같은 프레임의 휴지기간 동안 제2 게이트 오프 전압으로 유지된다.

전술한 기술적 과제를 달성하기 위한 본 발명에 따른 디스플레이 장치는 게이트 라인들과 데이터 라인들이 교차 배치되고, 교차 부위에 산화메탈 박막 트랜지스터가 형성되어 있는 액정패널; 영상 데이터를 공급하고, 구동 타이밍을 제어하기 위한 게이트 제어 신호, 데이터 제어 신호, 전압 컨트롤 신호를 생성하는 타이밍 컨트롤러; 상기 전압 컨트롤 신호에 응답하여 복수의 저전위 전압 중 하나의 저전위 전압을 선택적으로 출력하는 전압 선택부; 상기 게이트 제어 신호에 응답하여 스캔 펄스들을 생성하고 상기 게이트 라인들에 순차적으로 공급하는 게이트 구동 회로; 및 상기 데이터 제어 신호에 응답하여 상기 영상 데이터에 상응하는 계조 전압을 상기 데이터 라인들로 공급하는 소스 구동 회로를 포함한다. 상기 게이트 라인들에 순차적으로 공급되는 스캔 펄스들 각각은 1 수평 기간에 상응하는 하이 구간에 게이트 온 전압을 갖고, 로우 구간에 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 갖는다.

본 발명의 일 실시예에 따른 디스플레이 장치에서, 스캔 펄스는, 3가지의 전위 상태를 갖고, 상기 3가지의 전위 상태는 고전압의 제1 전위, 저전압의 제2 전위 및 상기 제1 전위와 상기 제2 전위 사이의 저전압인 제 3 전위이다. 이와 같이 3가지 전위 상태를 갖는 스캔 펄스는, 소정의 프레임에서, 하이 구간에 상기 제3 전위로부터 상기 제1 전위까지 상승하여 상기 제1 전위로 상기 제1 수평 기간 동안 유지된 후, 상기 제2 전위까지 하강하고, 상기 제3 전위로 다시 복귀하여 다음 프레임의 개시까지 상기 제3 전위로 유지된다.

상기한 바와 같이 이루어진 본 발명에 따른 구동부 및 이를 이용한 디스플레이 장치는, 일 프레임의 액티브 구간과 버티컬 블랭크(Vertical Blank: V-Blank) 구간(즉, 휴지기기)에서 각각 다른 레벨 전위를 가진 게이트 오프 전압을 공급함으로써 박막 트랜지스터 문턱전압의 네거티브 쉬프트를 지연시켜 액정패널의 화상 품질을 향상시킬 수 있다. 또한 액정패널의 구동속도가 변화에 대응하여 스캔 펄스의 로우 기간에 공급되는 게이트 오프 전압을 변경하여 액정패널이 저속구동 모드로 동작할 시에도 박막 트랜지스터의 문턱전압의 네거티브 쉬프트를 지연시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 구동부를 통해 액정패널의 게이트 라인(GL)에 출력되는 스캔 펄스의 파형도를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 구동부에 포함된 게이트 구동 회로부의 일 예를 개략적으로 나타내는 블록도이다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 설명하기 위한 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 크게 액정패널(100)과 액정패널(100)을 구동하기 위한 구동부(200)로 구분된다.

액정패널(100)은 서로 대향하여 배치된 제1 기판과 제2 기판 사이에 액정(LC)이 충진되어 구성된다. 제1 기판 및 제2 기판 중 하나의 기판은 다수의 박막 트랜지스터 (Thin Film Transistor: TFT)가 형성된 TFT 기판으로 구성되고, 나머지 기판은 복수의 픽셀(P)들에 대응되도록 컬러필터(CF)가 구비된 컬러필터 기판으로 구성될 수 있다. 액정패널(100)에서 제1 기판 또는 제2 기판 중 하나에 컬러필터(CF)와 TFT 어레이가 동시에 구비될 수 있다.

액정패널(100)에는 복수 개의 게이트 라인(GL) 및 데이터 라인(DL)이 구비되고, 각각의 픽셀(P)은 적어도 하나의 게이트 라인(GL) 및 적어도 하나의 데이터 라인(DL)을 통하여 인가되는 스캔 펄스(Gout)와 계조 전압에 따라 픽셀(P)들 각각에 화상을 표시하게 된다.

도 1에 도시된 등가회로에 의해 표현된 바와 같이, 각 픽셀(P)은 게이트 라인(GL) 및 데이터 라인(DL)과 연결된 박막 트랜지스터(TFT), 액정 커패시터(Clc), 박막 트랜지스터(TFT)에 접속된 픽셀(P)전극(Pixel Electrode) 및 픽셀(P)전극과 공통전극(Common Electrode) 사이에 형성된 스토리지 커패시터(Cst) 등을 포함하여 구성될 수 있다. 공통전극과 픽셀(P)전극은 액정패널(100)의 제1 기판과 제2 기판 중 하나의 기판에 같이 배치되거나 각각 서로 다른 기판에 배치될 수 있다.

상기 TFT 기판에 형성된 박막 트랜지스터들 중 적어도 일부는 산화메탈 반도체(Metal Oxide Semiconductor) 기반의 박막 트랜지스터다. 즉, TFT 기판은 산화메탈 박막 트랜지스터(Oxide TFT)로 구성되거나 산화메탈 박막 트랜지스터(Oxide TFT)와 실리콘 계열 반도체 기반의 박막 트랜지스터(예: a-Si TFT, Poly-Si TFT)가 같이 혼합된 채로 구성될 수 있다. 예를 들어, 액정패널(100)의 비표시 영역에 회로를 구성하는 박막 트랜지스터가 있을 경우, 실리콘 계열 반도체 기반의 박막 트랜지스터(예: a-Si, LTPS TFT)로 구성되고 표시영역에서 픽셀(P)의 회로는 산화메탈 박막 트랜지스터(Oxide TFT)로 구성될 수 있다. 특히, 픽셀(P)에 포함된 박막 트랜지스터(TFT)를 산화메탈 박막 트랜지스터(Oxide TFT)로 구성하는 것이 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에서부터 누설전류를 감소시키는 측면에서 더 유리하다. 따라서, 액정패널(100)의 구동속도를 선택적으로 늦춰서 구동하는 기능을 제공하는 액정패널(100)의 픽셀(P)의 박막 트랜지스터는 산화메탈 박막 트랜지스터(Oxide TFT)로 구성된다.

구동부(200)는 게이트 구동 회로(210), 소스 구동 회로(220), 타이밍 컨트롤러(230), 전원 공급부(240), 감마 전압 공급부(250) 등을 포함한다.

게이트 구동 회로(210)는 게이트 라인(GL) 단위로 박막 트랜지스터(TFT)들을 온/오프하기 위한 스캔 펄스(Gout)들을 생성하여 게이트 라인(GL)들을 순차적으로 구동한다. 이러한 게이트 구동 회로(210)는 전압 선택부(211) 및 스캔펄스 공급부(212)로 포함한다.

전압 선택부(211)는 서로 전위가 다른 제1 저전위 전압(VGL1)과 제2 저전위 전압(VGL2)을 수신하고, 타이밍 컨트롤러(230)로부터 입력되는 전압 컨트롤 신호(V_Cs)에 응답하여 일정 기간에서 제1 저전위 전압(VGL1)과 제2 저전위 전압(VGL2) 중 하나의 저전위 전압을 스캔펄스 공급부(212)에 선택적으로 공급한다.

스캔펄스 공급부(212)는 전원 공급부(240)로부터 고전위 전압(VGH)을 수신하고, 전압 선택부(211)로부터 일정 타이밍에 맞춰 제1 저전위 전압(VGL1) 및 제2 저전위 전압(VGL2)을 각각 수신하고, 액정패널(100)의 게이트 라인(GL)들에 1 수평 기간마다 순차적으로 쉬프트되는 스캔 펄스(Gout)들을 출력한다.

소스 구동 회로(220)는 데이터 제어 신호(DDC)에 응답하여 타이밍 컨트롤러(230)로부터 입력된 영상 데이터(R, G, B)에 대응하는 계조 전압을 선택하고, 선택된 계조 전압을 액정패널(100)의 데이터 라인(DL)들로 공급한다.

타이밍 컨트롤러(230)는 시스템(SYS)으로부터 영상 데이터(R, G, B)를 입력 받아 소스 구동 회로(220)로 전송하고, 수직 및 수평 동기 신호(H, V), 클럭(CLK), 데이터 인에이블(DE) 등을 이용하여 게이트 제어 신호(GDC), 데이터 제어 신호(DDC), 전압 컨트롤 신호(V_Cs)를 발생한다.

게이트 제어 신호(GDC)는 게이트 스타트 펄스(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 등을 포함한다.

그리고, 데이터 제어 신호(DDC)는 소스 스타트 펄스(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOC; Source Output Enable), 극성 신호(POL; Polarity) 등을 포함한다.

전압 컨트롤 신호(V_Cs)는 시스템(SYS) 및 타이밍 컨트롤러(230)에서 제공하는 여러 가지 신호들 중 하나일 수 있다. 일 예로, 시스템(SYS)에서 타이밍 컨트롤러(230)으로 공급되는 Vsync 신호가 전압 컨트롤 신호(V_Cs)로서 전압 선택부(211)에 공급될 수 있다. 시스템(SYS) 및 타이밍 컨트롤러(230)에서 제공하는 여러 가지 신호들 중 전압 컨트롤 신호(V_Cs)로 사용될 수 있는 신호는 이에 한정되지 않으며, 프레임 기간의 액티브 기간과 휴지기간을 분간할 수 있는 모든 신호는 전압 컨트롤 신호(V_Cs)로 사용 가능하다.

전원 공급부(240)는 외부의 시스템(SYS)으로부터 전원을 인가 받아 고전위 전압(VGH), 복수의 저전위 전압(VGL1, VGL2, …, VGLn), 공통 전압(Vcom), 정전압(VDD) 등 각 부에서 사용되는 여러 레벨의 구동 전압들을 생성한다.

감마 전압 공급부(250)는 전원 공급부(240)로부터 분기된 전압을 인가 받아 소스 구동 회로(220)의 디지털/아날로그 변환에 필요한 계조 전압들을 생성하여 소스 구동 회로(220)에 공급한다.

스캔펄스 공급부(212)는 쉬프트 레지스터, 레벨 쉬프터 및 출력 버퍼 등을 포함하여 구성될 수 있다. 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)에 따라 게이트 쉬프트 클럭(GSC)을 순차적으로 쉬프트 시킨다. 레벨 쉬프터는 게이트 출력 인에이블(GOE)에 응답하여, 고전위 전압(VGH) 및 전압 선택부(211)에서부터 공급된 저전위 전압(VGL)을 기초로, 쉬프트 펄스들 각각의 하이 레벨에 대응 되는 게이트 온 전압(Von)과 로우 레벨에 대응되는 게이트 오프 전압(Voff)을 가진 스캔 펄스(Gout_1, Gout_2,.. Gout_n)들을 생성한다. 출력 버퍼는 레벨 쉬프터로부터 출력되는 스캔 펄스(Gout_1, Gout_2,.. Gout_n)들 각각을 액정패널(100)의 게이트 라인(GL)들에 순차적으로 공급한다.

픽셀(P)을 구동함에 있어서, 상기 산화물 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 공급되는 스캔 펄스(Gout)의 하이 레벨 기간에 턴-온(Turn-On) 되어 데이터 라인(DL)으로부터 공급되는 계조 전압을 픽셀(P)전극에 공급한다. 이때, 스토리지 커패시터(Cst)는 계조 전압에 대응되는 전압을 저장한다. 액정 커패시터(Clc) 및 스토리지 커퍼시터(Cst)가 영상 데이터(R, G, B)에 대응되는 계조 전압으로 충전된 후, 게이트 라인(GL)에 공급되는 스캔 펄스(Gout)의 로우 레벨 기간에 상기 산화물 박막 트랜지스터(T)가 턴-오프(Turn-Off) 된다. 각 픽셀(P)은 다시 박막 트랜지스터가 턴-온(Turn-on)되어 데이터 라인(DL)에서 공급되는 계조 전압으로 재충전 되기 전까지 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에 저장된 전압으로 픽셀(P)전극과 공통전극 간의 전압을 유지한다. 이에 따라 액정패널(100)의 픽셀(P)은 픽셀(P)전극과 공통전극간의 전압에 따라 생성되는 전기장(Electric Field)에 따라 액정을 구동하여 백 라이트 유닛(미도시)으로부터 조사되는 광의 투과율을 조절함으로써 영상을 표시한다.

일 프레임에 영상을 표시하기 위해 모든 픽셀(P)들 각각을 해당 프레임의 영상에 대응되는 계조 전압으로 충전하는 과정에서, 각각의 게이트 라인(GL)상에 공급되는 스캔 펄스(Gout)의 로우 레벨 기간은 하이 레벨 기간에 비해 훨씬 더 길다. 본 발명의 디스플레이 장치에 포함된 구동부(200)는 스캔 펄스(Gout)의 긴 로우 레벨 기간 동안의 네거티브 바이어스(Negative Bias)에 의해 픽셀(P)에 포함된 박막 트랜지스터(TFT)의 문턱전압의 네거티브 쉬프트(Negative Shift) 되는 것을 감소시키기 위해 적어도 두 개 이상의 게이트 오프 전압 레벨(Voff1, Voff2)을 가진 스캔 펄스(Gout)를 제공한다. 다시 말해, 액정패널(100)을 구동하는 과정에서, 각 게이트 라인(GL)에 출력되는 스캔 펄스(Gout)는 게이트-온 전압(Von), 제1 게이트 오프 전압(Voff1) 및 제2 게이트 오프 전압(Voff2)을 포함한다.

도 2는 도 1에 나타난 구동부(200)를 통해 게이트 라인(GL)에 출력되는 스캔 펄스(Gout)의 파형도로서, 임의의 N번째 프레임과 N+1번째 프레임을 가정하였을 때, 게이트 라인(GL)에 출력되는 게이트 온 전압(Von), 제1 게이트 오프 전압 (Voff1) 및 제2 게이트 오프 전압(Voff2)을 포함한 스캔 펄스(Gout_1, Gout_2, Gout_3, …, Gout_n)를 예시하고 있다.

게이트 온 전압(Von)은 게이트 라인(GL)에 연결된 박막 트랜지스터(TFT)를 턴-온 시킬 수 있는 전위를 갖는 고전압 신호이다. 그리고, 제1 게이트 오프 전압(Voff1)과 제2 게이트 오프 전압(Voff2)은 게이트 라인에 연결된 박막 트랜지스터(TFT)를 턴-오프 시키는 전위를 갖는 저전압 신호이다. 여기서, 제1 게이트 오프 전압(Voff1)은 소정의 전위를 갖는 저전압 신호(예를 들면, -8V)이고, 제2 게이트 오프 전압(Voff2)은 제1 게이트 오프 전압(Voff1) 보다 양극측으로 높은 소정의 전위 (예를 들면, -3V)를 갖는 저전압 신호이다.

각 게이트 라인(GL)에는 게이트-온 전압(Von)이 일 수평기간(1H) 만큼 쉬프트되어 순차적으로 출력되고, 각 게이트 라인(GL)에 연결된 픽셀(P)의 박막 트랜지스터(TFT)를 턴-온시켜 픽셀(P)을 계조 전압으로 충전한다. 구동 회로부(210)는 전압 컨트롤 신호(V_Cs)에 따라 제1 게이트 오프 전압(Voff1) 또는 제2 게이트 오프 전압(Voff2)을 선택적으로 출력한다. 즉, 각각의 게이트 라인(GL)에 인가되는 스캔 펄스(Gout)는 게이트 온 전압(Von), 제1 게이트 오프 전압(Voff1), 제2 게이트 오프 전압(Voff2)의 3가지 전위 상태를 가지며, 1 수평 기간에 상응하는 하이 구간에 게이트 온 전압(Von)을 제공하고, 로우 구간에 제1 게이트 오프 전압(Voff1) 및 제1 게이트 오프 전압(Voff1) 높은 제2 게이트 오프 전압(Voff2)을 제공한다.

일 프레임에 해당하는 영상을 액정패널(100)상에 출력하기 위해 각각의 게이트 라인(GL)에 순차적으로 스캔 펄스(Gout)을 공급하는 과정에서, 일 수평기간 동안 게이트-온 전압(Von)이 공급되는 게이트 라인(GL) 이외에 나머지 게이트 라인(GL)에는 제1 게이트 오프 전압(Voff1)이 공급된다. 각 픽셀(P)의 박막 트랜지스터(TFT)는 일 프레임 기간 중 게이트-온 전압(Von)의 스캔 펄스(Gout)가 인가되는 일 수평기간의 짧은 시간 동안에만 턴-온되어 액정 커페시터(Clc) 및 스토리지 커패시터(Cst)를 계조 전압으로 충전하고, 제1 게이트 오프 전압(Voff1)이 인가되면 턴-오프 상태를 유지하게 된다. 즉, 일 프레임 기간 중 적어도 일부 게이트 라인(GL) 상에 게이트-온 전압(Von)의 스캔 펄스(Gout) 출력되고 있는 액티브 기간 (Active Period)에서, 게이트-온 전압(Von)이 공급되어 픽셀(P)의 충전이 진행되는 게이트 라인(GL)을 제외한 나머지 게이트 라인(GL)들 (즉, 스캔 펄스의 로우 기간에 들어선 게이트 라인)에는 제1 게이트 오프 전압(Voff1)의 스캔 펄스(Gout)가 출력된다.

N번째 프레임의 액티브 구간과 N+1번째 프레임의 액티브 구간 사이에는 휴지기간(Blanking Period)이 존재한다. 구동부(200)는 휴지기간(Vertical Blanking Period)동안 픽셀(P)들에 새로운 계조 전압을 공급하기 위한 여러 준비 작업들을 수행할 수 있다. 또한 휴지기간 동안에 액정패널(100)의 픽셀전극 또는 공통전극에 터치인식과 같은 영상 출력 이외의 부가 기능을 제공하기 위한 신호가 인가될 수 있다.

휴지기간 동안 각각의 게이트 라인(GL)들에는 제1 게이트 오프 전압(Voff1) 대비 더 양극 방향으로 승압된 제2 게이트 오프 전압(Voff2)이 출력된다. 휴지기간 동안에는 데이터 라인(DL)상에 계조 신호가 출력되지 않는다. 따라서 휴지기간 동안에 제1 게이트 오프 전압(Voff1)보다 더 높은 전위를 가진 제2 게이트 오프 전압(Voff2)을 공급해도 디스플레이 장치에 화질적 문제가 발생할 위험이 적다.

즉, 스캔 펄스(Gout)는 임의의 N번째 프레임의 하이 구간에서 게이트 온 전압 (Von)의 전위까지 상승하여 게이트 온 전압(Von)의 전위를 1 수평 기간 동안 유지하고, 동일한 N번쩨 프레임의 로우 구간 중 액티브 구간에서 제1 게이트 오프 전압(Voff1)의 저전압 전위까지 하강한다. 그리고 동일한 N번째 프레임의 로우 구간 중 휴지기간에 들어서면 스캔 펄스(Gout)는 제1 게이트 오프 전압(Voff1)에서 제2 게이트 오프 전압(Voff2)의 전위로 상승되어 다음 프레임인 N+1번째 프레임의 개시까지 제2 게이트 오프 전압(Voff2)의 전위를 유지한다.

상술하였듯이 전압 콘트롤 신호(V_Cs)에 따라 일 프레임의 액티브 기간과 휴지기간 간에 각각 서로 다른 멀티 레벨의 게이트 오프 전압(Voff1, Voff2)을 출력하는 게이트 구동 회로(210)의 일 실시예에서, 게이트 구동 회로(210)는 적어도 두 개 이상의 독립적인 저전위 공급라인을 통해서 적어도 두 개 이상의 상이한 전압 레벨의 저전위 전압(VGL1 내지 VGLn)을 공급받을 수 있다. 이 경우, 게이트 구동 회로(210)의 전압 선택부(211)는 복수의 저전위 공급라인과 연결되어 전압 컨트롤 신호(V_Cs)에 따라 각각의 저전위 공급라인에서부터 인가되는 저전위 전압 중 하나를 선택적으로 스캔펄스 공급부(212)에 공급한다. 스캔펄스 공급부(212)는 일 프레임의 로우 구간 동안 일정한 타이밍에 맞춰 전압 선택부(211)에서부터 공급되는 저전위 전압(VGL1, VGL2, …, VGLn)을 레벨 쉬프트하여 제1 게이트 오프 전압(Voff1) 및 제2 게이트 오프 전압(Voff2)을 게이트 라인(GL)에 출력한다.

전압 선택부(211)는 게이트-오프 제어신호(Gate_CS)에 의해 동작하는 멀티플렉서 (Multiplexer: Mux)로 구성될 수 있다. 일 예로, 전압 선택부(211)는 전원 공급부(240)로부터 제1 저전위 전압(VGL1) 및 제2 저전위 전압(VGL2)을 공급받고, 타이밍 컨트롤러(230)에서 출력되는 전압 컨트롤 신호(V_Cs)에 의해 제1 저전위 전압(VGL1) 또는 제2 저전위 전압(VGL2) 중 하나를 선택하여 스캔펄스 공급부(212)로 공급하도록 설정된 멀티플렉서 (Multiplexer: Mux)로 구성될 수 있다.

도 1에 도시된 실시예에서, 전압 선택부(211)는 스캔펄스 공급부(212)와 함께 게이트 구동 회로(210)의 일부인 것으로 도시되어 있다. 하지만 게이트 구동 회로(210)의 구성은 이에 한정되지 않고, 전압 선택부(211)와 스캔펄스 공급부(212)는 서로 분리되어 각각 독립적인 회로로 구성될 수 있다. 예를 들어, 전압 선택부(211)와 스캔펄스 공급부(212)는 각각 분리된 직접회로(Integrated Circuit: IC)로 구성될 수 있다.

또한 본 발명의 일부 실시예에서, 전압 선택부(211)는 전원 공급부(240)에 내장될 수 있다. 전압 선택부(211)가 전원 공급부(240)에 포함되어 구성된 경우, 전원 공급부(240)는 타이밍 컨트롤러(230)에서부터 전압 컨트롤 신호(V_Cs)를 인가 받아 일 프레임의 로우 기간 중 액티브 기간에는 제1 저전위 전압(VGL1)이 전원 공급부(240)에서부터 스캔 펄스 공급부(212)로 공급되도록 하고 휴지기간에는 제2 저전위 전압(VGL2)이 전원 공급부(240)에서부터 스캔 펄스 공급부(212)로 공급되도록 동작할 수 있다.

도 1에 도시된 실시예에서, 전압 선택부(211)는 두 개의 저전위 전압라인을 통해 전원 공급부(240)로부터 서로 다른 두 개의 저전위 전압을 공급받는 것으로 도시되어 있다. 하지만, 전압 선택부(211)에 공급되는 저전위 전압의 개수는 이에 한정되지 않고 필요에 따라 더 많은 수의 저전위 전압라인을 통해 증가된 수의 각각 다른 레벨의 저전위 전압이 공급될 수 있다.

본 발명의 일부 실시예에 따른 디스플레이 장치는 액정패널(100)의 구동속도를 선택적으로 가변하여 소비전력을 절감할 수 있다. 예를 들어, 액정패널(100)은 구동모드 선택신호(MODE_1 내지 MODE_n)에 따라 기 설정된 기준 프레임 레이트 (Frame Rate)로 구동되는 노멀 모드(Normal Mode)와 상기 기준 프레임 레이트 대비 더 낮은 속도의 프레임 레이트으로 구동되는 저속구동 모드 (Low Refresh Rate Mode)중 하나의 구동모드로 구동될 수 있다. 일 예로, 액정패널(100)이 노멀 모드로 구동될 시에는 일 초당 60 프레임의 영상을 출력하고, 저속구동 모드(Low Refresh Rate Mode)로 구동될 시에는 일 초당 1프레임의 영상을 출력할 수 있다.

표 1에 나타난 바와 같이, 액정패널(100)의 구동속도가 감소하면 각 게이트 라인(GL)에 공급되는 스캔 펄스(Gout)의 로우 기간(Active기간 및 휴지기간)이 길어진다. 따라서, 본 발명의 일부 실시예에 따른 디스플레이 장치에서 전압 선택부(211)는 액정패널(100)의 구동 모드에 따라 다른 방식으로 동작될 수 있다.

일 예로, 액정패널(100)이 노멀 모드(Normal Mode)로 구동될 때, 전압 선택부(211)는 액티브 기간과 휴지기간 모두 동일한 저전위 전압(VGL)을 스캔펄스 공급부(212)로 공급하고, 액정패널(100)이 저속구동 모드(Low Refresh Rate Mode)로 구동될 시에만, 전압 선택부(211)는 액티브 기간과 휴지기간에서 각각 다른 레벨의 저전위 전압을 선택하여 스캔펄스 공급부(212)로 공급하도록 동작할 수 있다.

또한, 본 발명의 일부 실시예에 따른 전압 선택부(211)는 액정패널(100)의 구동속도, 즉 프레임 레이트(Frame Rate)의 변화에 대응하여 제1 저전위 전압(VGL1)과 제2 저전위 전압(VGL2)의 전위를 능동적으로 변경하여 스캔펄스 공급부(212)로 공급할 수 있다. 다시 말해, 액정패널(100)이 제1 프레임 레이트(예: 60 frame/s)로 구동될 시에, 일 프레임의 액티브 기간 및 휴지기간에 공급되는 제1 저전위 전압(VGL1)과 제2 저전위 전압(VGL2)의 전위 레벨은 액정패널(100)이 제2 프레임 레이트(예: 1 frame/s)로 구동될 시에, 일 프레임의 액티브 기간 및 휴지기간에 공급되는 제1 저전위 전압(VGL1)과 제2 저전위 전압(VGL2)의 전위 레벨과 다를 수 있다.

이와 같이 액정패널(100)의 구동속도에 대응하여 제1 저전위 전압(VGL1) 또는 제2 저전위 전압(VGL2)을 가변하기 위해, 전압 선택부(211)는 각각 다른 저전위 전압을 공급하는 제1 저전위 전압라인과 제2 저전위 전압라인 이외에 다른 저전위 전압라인과 추가적으로 연결될 수 있다. 이에 따라, 액정패널(100)이 제1 프레임 레이트로 구동 시에, 제1 저전위 전압라인 및 제2 저전위 전압라인으로부터 공급된 전압을 이용하여 액티브 기간과 휴지기간에서 각각 다른 레벨의 저전위 전압을 스캔펄스 공급부(212)에 공급하지만, 액정패널(100)이 제2 프레임 레이트로 구동 시에는, 제2 저전위 전압라인과 제3 저전위 전압라인(또는 그 이외에 다른 전압라인)으로부터 공급된 전압을 이용하여 액티브 기간과 휴지기간에 각각 다른 레벨의 저전위 전압을 스캔펄스 공급부(212)로 공급한다.

또한, 본 발명의 일부 실시예에 따른 전압 선택부(211)는 액정패널(100)의 프레임 레이트 변화에 대응하여 일 프레임 중 휴지기간 동안 스캔펄스 공급부(212)로 공급하는 제2 저전위 전압의 전위 레벨을 변경할 수 있다.

일 예로, 일 프레임의 액티브 기간에는 제1 저전위 전압(VGL1)을 스캔펄스 공급부(212)에 공급하고, 휴지기간에는 액정패널(100)의 구동 속도에 따라 각각 다른 전위를 가진 여러 저전위 전압들 중 액정패널(100)의 구동 속도에 대응되는 저전위 전압을 제2 저전위 전압(VGL2)으로써 스캔펄스 공급부(212)에 공급할 수 있다. 일 프레임의 휴지기간 동안 제1 저전위 전압(VGL1)보다 더 높은 전위의 제2 저전위 접압을 공급함에 있어서, 액정패널(100)이 제1 프레임 레이트(예: 60 frame/s)로 구동될 시에는 첫 번째 저전위 전압(예: -6V)이 제2 저전위 전압이 되고, 제2 프레임 레이트(예: 30 frame/s)로 구동될 시에는 두 번째 저전위 전압(예: -5V)이 제2 저전위 전압이 되고, 제3 프레임 레이트(예: 15 frame/s)로 구동 시에는 세번째 저전위 전압(예: -4V)이 제2 저전위 전압이 된다. 제4 프레임 레이트(예:1 frame/s)로 구동 시에는 네 번째 저전위 전압(예: -3V)을 제2 저전위 전압으로 휴지기간 동안 스캔펄스 공급부(212)로 공급할 수 있다.

전술한 바와 같이, 휴지기간 중 액정패널(100)의 구동속도에 따라 다른 저전위 전압을 공급하기 위해 전압 선택부(211)는 제1 저전위 전압라인 및 제2 저전위 전압라인 이외에 추가적인 저전위 전압라인과 연결될 수 있다.

일 프레임의 휴지기간에서, 액정패널(100)의 프레임 레이트에 따라 각각 다른 전위 레벨을 가진 제2 저전위 전압(VGL2)을 공급함에 있어서, 제2 프레임 레이트 구동 시에 공급되는 제2 저전위 전압(VGL2)의 전위 레벨은 제1 프레임 레이트 구동 시에 공급되는 제2 저전위 전압(VGL2)의 전위 레벨 보다 높고, 제3 프레임 레이트 구동 시에 공급되는 제2 저전위 전압(VGL2)의 전위 레벨은 제2 프레임 레이트 구동 시에 공급되는 제2 저전위 전압(VGL2)의 전위 레벨 보다 더 높으며 제4 프레임 레이트 구동 시에 공급되는 제2 저전위 전압(VGL2)의 전위 레벨은 제3 프레임 레이트 구동 시에 공급되는 제2 저전위 전압(VGL2)의 전위 레벨 보다 더 높은 레벨의 저전위 전압일 수 있다. 즉, 프레임 레이트가 감소하여 스캔 펄스(Gout)의 로우 기간이 길어짐에 따라, 게이트 라인(GL) 상에 양극 방향으로 더 높아진 게이트 오프 전압(Voff2)을 공급함으로써 픽셀(P)에 포함된 박막 트랜지스터(TFT)의 문턱전압이 네거티브 쉬프트 되는 것을 억제할 수 있다.

도 3은 본 발명의 일 예에 따른 게이트 구동 회로부(210)를 개략적으로 나타내는 블록도이다. 도 3을 참조하면, 게이트 구동 회로부(210)는 액정패널(100)의 픽셀(P)에 형성된 박막 트랜지스터(TFT)를 구동하기 위한 제1 내지 제i(단, i는 자연수) 스캔 펄스(Gout)를 순차적으로 생성하여 액정패널(100)에 공급하며, 전압 선택부(211), 신호 생성부(212a), 쉬프트 레지스터(212b), 레벨 쉬프터(212c), 및 출력부(212d)를 포함하여 구성된다.

상기 신호 생성부(212a)는 타이밍 컨트롤러(230)로부터 제공되는 기준 게이트 스타트 신호(Ref_GSP)와 기준 게이트 출력 신호(Ref_GOE) 각각에 기초하여, 구동모드 선택 신호(MODE_1 내지 MODE_n)에 기초한 구동 모드에 대응되는 펄스 폭을 갖는 하나의 게이트 스타트 신호(GSP)와 적어도 하나의 게이트 출력 신호(GOE)를 생성하여 쉬프트 레지스터(212b)에 공급한다. 전술하였듯이, 액정패널(100)은 구동모드 별로 각각 상이한 구동 속도(Frame Rate)로 구동될 수 있으며, 신호 생성부(212a)는 타이밍 컨트롤러(230) 또는 시스템(SYS)으로부터 공급되는 구동모드 선택신호(MODE_1 내지 MODE_n)에 따라 선택된 구동모드에 대응되는 펄스 폭을 갖는 게이트 스타트 신호(GSP)와 게이트 출력 신호(GOE)를 생성하여 쉬프트 레지스터(212b)에 공급한다.

상기 쉬프트 레지스터(212b)는 구동모드 선택 신호(MODE_1 내지 MODE_n)에 대응되는 구동 모드에 따라, 상기 신호 생성부(212a)로부터 공급되는 하나의 게이트 스타트 신호(GSP)와 적어도 하나의 게이트 출력 신호(GOE)를 이용하여 순차적으로 쉬프트되는 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 생성한다. 즉, 상기 쉬프트 레지스터(212b)는 상기 신호 생성부(212a)로부터 공급되는 게이트 스타트 신호(GSP)와 게이트 출력 신호(GOE) 및 타이밍 컨트롤러(230)로부터 제공되는 게이트 쉬프트 클럭(GSC)을 각각을 수신하고, 상기 게이트 스타트 신호(GSP)를 상기 게이트 쉬프트 클럭(GSC)에 따라 1 클럭씩 쉬프트시켜 제1 내지 제i 쉬프트 출력 신호를 순차적으로 생성함과 아울러 순차적으로 생성되는 제1 내지 제i 쉬프트 출력 신호를 게이트 출력 신호(GOE)에 따라 마스킹하여 제1 내지 제i 게이트 신호(GS1 내지 GSi)를 생성해 레벨 쉬프트부(212c)에 공급한다.

전술한 멀티 레벨 게이트-오프 전압 공급을 위한 전압 선택부(211)는 복수의 저전위 전압(VGL1 내지 VGLn)을 공급받아 전압 컨트롤 신호(V_Cs)에 따라 저전위 전압을 선택하여 레벨 쉬프트부(212c)로 공급한다. 즉, 전압 컨트롤 신호(V_Cs)는 스캔펄스의 로우 기간 중 액티브 기간 및 휴지기간의 시작과 끝을 나타내는 신호로서, 전압 선택부(211)가 복수의 저전위 전압 중 어느 하나의 저전위 전압을 레벨 쉬프트부(212c)로 출력하는 기간과 다른 하나의 저전위 전압을 레벨 쉬프트부(212c)로 출력하는 기간을 제어하는 역할을 한다. 전압 컨트롤 신호(V_Cs)는 시스템(SYS) 및 타이밍 컨트롤러(230)에서 제공하는 여러 가지 신호들 중 하나일 수 있다. 일 예로, 시스템(SYS)에서 타이밍 컨트롤러(230)으로 공급되는 Vsync 신호가 전압 컨트롤 신호(V_Cs)로서 전압 선택부(211)에 공급될 수 있다. 시스템(SYS) 및 타이밍 컨트롤러(230)에서 제공하는 여러 가지 신호들 중 전압 컨트롤 신호(V_Cs)로 사용될 수 있는 신호는 이에 한정되지 않으며, 프레임 기간의 액티브 기간과 휴지기간을 분간할 수 있는 모든 신호는 전압 컨트롤 신호(V_Cs)로 사용 가능하다.

도 3에 도시된 실시예에서 고전위 전압(VGH)는 전압 선택부(211)에 직접적으로 공급되지 않는 것으로 나타나 있지만, 고전위 전압(VGH)도 복수의 저전위 전압(VGL1, VGL2, …, VGLn)과 같이 전압 선택부(211)를 통해서 레벨 쉬프터(212c)로 공급될 수 있다.

상기 레벨 쉬프트부(212c)는 고전위 전압(VGH)과 복수의 저전위 전압(VGL1 내지 VGLn)을 이용해 상기 쉬프트 레지스터(212b)로부터 순차적으로 공급되는 상기 제1 내지 제i 게이트 신호(GS1 내지 GSi) 각각의 전압 레벨을 레벨 쉬프팅시켜 제1 내지 제i 스캔 펄스(Gout_1 내지 Gout_i)를 생성한다.

상기 출력부(212d)는 상기 레벨 쉬프트부(212c)로부터 공급되는 제1 내지 제i 스캔 펄스(Gout_1 내지 Gout_i)를 신호 완충하여 액정패널(100)에 공급한다. 일 예에 따른 출력부(212d)는 제1 내지 제i 출력 버퍼로 이루어질 수 있다.

전술한 본 발명의 일 예에 따른 디스플레이 장치의 게이트 구동 회로부(210)는 집적 회로(Gate Drive Integrated Circuit: Gate Drive-IC) 형태로 구성될 수 있으며, 연성 회로 필름상에 실장되어 TCP(Tape Carrier Package) 또는 COF(Chip On Flexible Board 또는 Chip On Film)로 액정패널(100)의 비표시 영역에 마련되는 게이트 패드부에 부착될 수 있다.

또한, 게이트 구동 회로부(210)는 집적 회로(Gate Drive-IC)형태로 구성되어 연성 회로 필름에 실장되지 않고 바로 액정패널(100)의 비표시 영역에 (Chip-On-Glass: COG) 형태로 실장 될 수도 있다. 도 3을 참조하여 설명한 실시예에서, 전압 선택부(211)는 스캔펄스 공급부(212)를 구성하는 쉬프트 레지스터(212b), 레벨 쉬프터(212c), 및 출력부(212d)와 함께 게이트 구동 회로부(210)의 일부인 것으로 도시되어 있다. 하지만 전술하였듯, 전압 선택부(211)는 신호 생성부(212a), 쉬프트 레지스터(212b), 레벨 쉬프터(212c) 및 출력부(212d)와 분리되어 독립적인 직접회로(Mux-IC)로 구성되거나 이들 중 일부와 함께 독립된 직접회로(IC) 형태로 구성될 수 있다. 예를 들어, 전압 선택부(211)는 신호 생성부(212a)와 함께 하나의 직접회로(IC)로 구성되고, 쉬프트 레지스터(212b), 레벨 쉬프터(212c) 및 출력부(212d)는 또 다른 직접회로(IC)에 포함되어 있을 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

100: 액정패널 200: 구동부
210: 게이트 구동 회로 211: 전압 선택부
212: 스캔 펄스 공급부 212a: 신호 생성부
212b: 쉬프트 레지스터 212c: 레벨 쉬프터
212d: 출력부 220: 소스 구동 회로
230: 타이밍 컨트롤러 240: 전원 공급부
250: 감마 전압 공급부 SYS: 시스템

Claims

각각 다른 전압 레벨을 가진 복수의 저전위 전압을 수신하여, 전압 컨트롤 신호에 따라 제1 기간 동안 상기 복수의 저전위 전압 중 제1 전압을 가진 저전위 전압을 출력하고 제2 기간 동안 제2 전압을 가진 저전위 전압을 출력하는 전압 선택부; 및
고전위 전압(VGH)과 상기 전압 선택부에서 출력된 상기 제1 전압 또는 상기 제2 전압을 가진 저전위 전압에 기초하여, 게이트 온 전압(Von), 제1 게이트 오프 전압(Voff1) 그리고 제2 게이트 오프 전압을 가지며, 1 수평 기간마다 순차적으로 쉬프트되는 스캔 펄스를 생성하는 스캔 펄스 공급부를 포함하는 게이트 구동 회로.
제1항에 있어서,
상기 제1 기간은 N프레임 기간의 액티브 기간이고,
상기 제2 기간은 상기 N프레임 기간의 액티브 기간과 상기 N프레임의 다음 프레임인 N+1프레임의 액티브 기간 사이의 휴지기간이며, 상기 스캔 펄스는 상기 제1 기간 동안 제1 게이트 오프 전압(Voff1)으로 유지되고 상기 제2 기간동안 상기 제2 게이트 오프 전압으로 유지되는 것을 특징으로 하는 게이트 구동 회로.
제2항에 있어서,
상기 제2 게이트 오프 전압은 상기 제1 게이트 오프 전압 대비 양극(Positive) 측으로 더 높은 전압인 것을 특징으로 하는 게이트 구동 회로.
제1항에 있어서,
상기 스캔 펄스 공급부는 구동모드 선택신호를 공급받아 상기 스캔 펄스의 휴지기간의 폭을 가변하는 것을 특징으로 하는 게이트 구동 회로.
제4항에 있어서,
상기 전압 선택부는 상기 구동모드 선택신호를 공급받고, 상기 전압 선택부는 상기 구동모드 선택신호에 따라 제2 기간동안 출력되는 저전위 전압의 제2 전압을 가변하여 출력하는 것을 특징으로 하는 게이트 구동 회로.
제4항에 있어서,
상기 제2 게이트 오프 전압은 상기 휴지기간의 폭에 따라 가변되는 것을 특징으로 하는 게이트 구동 회로.
제6항에 있어서,
상기 제2 게이트 오프 전압은 상기 휴지기간의 폭의 증가에 따라 높아지고 상기 휴지기간의 폭의 감소에 따라 낮아지는 것을 특징으로 하는 게이트 구동 회로.
제1항에 있어서,
상기 스캔 펄스 공급부는,
게이트 쉬프트 클럭(GSC)에 따라 게이트 쉬프트 클럭(GSC)을 순차적으로 쉬프트시켜 쉬프트 펄스를 발생하는 쉬프트 레지스터;
게이트 출력 인에이블(GOE)에 응답하여 상기 고전위 전압(VGH)과 상기 저전위 전압을 기초로 상기 쉬프트 펄스의 하이 레벨과 로우 레벨을 상기 게이트 온 전압, 상기 제1 게이트 오프 전압 및 상기 제2 게이트 오프 전압으로 변환한 상기 스캔 펄스를 생성하는 레벨 쉬프터; 및
상기 스캔 펄스 순차적으로 출력하는 출력 버퍼를 포함하는 게이트 구동 회로.
제1항 내지 제7항 중 어느 한 항에 따른 상기 게이트 구동 회로를 포함하는 것을 특징으로 하는 디스플레이 장치.
게이트 라인들과 데이터 라인들이 교차 배치되고, 교차 부위에 산화메탈 박막 트랜지스터가 형성되어 있는 액정패널;
영상 데이터를 공급하고, 구동 타이밍을 제어하기 위한 게이트 제어 신호(GDC), 데이터 제어 신호(DDC), 전압 컨트롤 신호(V_Cs)를 생성하는 타이밍 컨트롤러;
상기 전압 컨트롤 신호(V_Cs)에 응답하여 복수의 저전위 전압 중 하나의 저전위 전압을 선택적으로 출력하는 전압 선택부;
상기 게이트 제어 신호(GDC)에 응답하여 상기 게이트 라인들을 순차적으로 구동하기 위한 스캔 펄스들을 생성하는 게이트 구동 회로; 및
상기 데이터 제어 신호(DDC)에 응답하여 상기 영상 데이터에 상응하는 계조 전압을 상기 데이터 라인들로 공급하는 소스 구동 회로를 포함하며,
상기 스캔 펄스들 각각은 1 수평 기간에 상응하는 하이 구간에 상기 게이트 온 전압을 갖고, 로우 구간에 제1 게이트 오프 전압 및 제2 게이트 오프 전압을 갖는 신호인 것을 특징으로 하는 디스플레이 장치.
제10항에 있어서,
상기 스캔 펄스는, 3가지의 전위 상태를 갖고, 상기 3가지의 전위 상태는 고전압의 제1 전위, 저전압의 제2 전위 및 상기 제1 전위와 상기 제2 전위 사이의 저전압인 제3 전위이며,
상기 스캔 펄스는, 소정의 프레임에서 하이 구간에 상기 제3 전위에서 상기 제1 전위까지 상승하고, 상기 제1 전위로 상기 제1 수평 기간 동안 유지된 후, 상기 제2 전위까지 하강하고, 상기 제3 전위로 다시 복귀하여 다음 프레임의 개시까지 상기 제3 전위로 유지되는 신호인 것을 특징으로 하는 디스플레이 장치.
제11항에 있어서,
상기 전압 선택부는 상기 게이트 구동 회로에 내장되어 있는 것을 특징으로 하는 디스플레이 장치.
제12항에 있어서,
상기 게이트 구동 회로는 직접회로(Integrated Circuit) 형태로 구비되어 있는 것을 특징으로 하는 디스플레이 장치.
제11항에 있어서,
상기 디스플레이 장치는 상기 게이트 구동 회로에 고전위 전압을 공급하는 전원 공급부를 포함하고,
상기 전압 선택부는 상기 전원 공급부에 내장되어 있는 것을 특징으로 하는 디스플레이 장치.
제11항에 있어서,
상기 제1 게이트 오프 전압과 제2 게이트 오프 전압은,
상기 산화메탈 박막 트랜지스터의 누설 전류를 소정 범위 이내로 제한하는 전압 범위 내에 있는 것을 특징으로 하는 디스플레이 장치.