KR20070046549A - 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법 - Google Patents

스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법 Download PDF

Info

Publication number
KR20070046549A
KR20070046549A KR1020050103364A KR20050103364A KR20070046549A KR 20070046549 A KR20070046549 A KR 20070046549A KR 1020050103364 A KR1020050103364 A KR 1020050103364A KR 20050103364 A KR20050103364 A KR 20050103364A KR 20070046549 A KR20070046549 A KR 20070046549A
Authority
KR
South Korea
Prior art keywords
gate
vgh
pulse
voltage
gate high
Prior art date
Application number
KR1020050103364A
Other languages
English (en)
Other versions
KR101194853B1 (ko
Inventor
박창근
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050103364A priority Critical patent/KR101194853B1/ko
Publication of KR20070046549A publication Critical patent/KR20070046549A/ko
Application granted granted Critical
Publication of KR101194853B1 publication Critical patent/KR101194853B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플리커를 보상하여 휘도 내지 화상 품질을 향상시키기 위한 것으로, 스타트 펄스(DPM)가 입력되는 제 1 입력 단자와, 스타트 펄스(DPM)와 동기되는 쉬프트 클럭(FLK)이 입력되는 제 2 입력 단자와, 게이트 하이 전압(VGH)과 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 각각 입력되는 제 1 및 제 2 전원 입력 단자와, 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)에 응답하여 게이트 하이 전압(VGH) 및 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 출력하는 출력 단자를 포함하는 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의 구동 방법을 제공한다.
액정 표시 장치, 스캔 펄스, 레벨 쉬프터

Description

스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의 구동 방법{Circuit for modulating scan pulse, liquid crystal display using it and method for driving the same}
도 1은 종래의 스캔 펄스를 나타낸 파형도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 구성도이다.
도 3은 도 2의 게이트 구동 회로를 나타낸 구성도이다.
도 4는 도 2에서, 데이터 멀티플렉싱 & 게이트 인 패널 구조를 보다 구체적으로 나타낸 구성도이다.
도 5는 도 4의 구동 타이밍을 나타낸 파형도이다.
도 6은 도 3의 레벨 쉬프터를 나타낸 구성도이다.
도 7은 도 6의 스캔 펄스 변조 회로를 나타낸 회로도이다.
도 8은 도 7의 구동 타이밍을 나타낸 파형도이다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타낸 흐름도이다.
(도면의 주요부분에 대한 부호의 설명)
100: 액정 패널 200: 구동부
210: 게이트 구동 회로 220: 소스 드라이버
230: 타이밍 컨트롤러 240: 전원 공급부
250: 직류/직류 전압 변환부 260: 감마 전압 공급부
300: 스캔 펄스 변조 회로
본 발명은 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의 구동 방법에 관한 것으로, 더욱 상세하게는 플리커를 보상하는 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의 구동 방법에 관한 것이다.
액정 표시 장치는 상부의 투명 절연 기판과 하부의 투명 절연 기판 사이에 이방성 유전율을 갖는 액정 물질을 주입해 놓고, 액정 물질에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 투명 절연 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 액정 표시 장치로는 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되며, 이러한 액정 표시 장치는 화상이 표시되는 액정 패널과 액정 패널을 구동하는 구동부를 포함하게 된다.
액정 패널에는 행(row)을 이루는 게이트 라인들과, 열(column)을 이루며 게이트 라인들과 교차되는 데이터 라인들이 매트릭스 타입으로 배열되며, 서로 교차되는 게이트 라인들과 데이터 라인들에 의해 영역이 구분되는 복수 개의 픽셀들이 하나의 프레임(화면)을 이루게 된다. 게이트 라인들에 순차적으로 스캔 펄스가 인가되면, 스캔 펄스에 응답하여 데이터 라인들에 아날로그 화소 전압이 인가되면서, 액정 패널 상에 하나의 프레임이 디스플레이 된다.
각 픽셀에는 박막 트랜지스터, 화소 전극, 공통 전극 등이 구성되며, 박막 트랜지스터는 게이트 라인으로부터 공급되는 스캔 펄스에 응답하여 데이터 라인으로부터 공급되는 아날로그 화소 전압을 화소 전극에 인가한다.
액정 패널의 구동부는 액정 패널의 게이트 라인과 데이터 라인을 각각 구동하는 게이트 드라이버 및 소스 드라이버, 이들의 구동 타이밍을 제어하는 타이밍 컨트롤러, 외부로부터 전원을 인가 받아 각 부에 필요한 전압을 인가하는 전원 공급부, 전원 공급부로부터 분기된 전압을 인가 받아 소스 드라이버의 디지털/아날로그 변환에 필요한 감마 전압(기준 전압)들을 생성하는 감마 전압 공급부, 전원 공급부로부터 수신되는 전압을 이용하여 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 정전압(VDD) 등 각 부에서 사용되는 여러 레벨의 구동 전압들을 생성하는 직류/직류 전압 변환부 등을 포함한다.
도 1은 종래의 스캔 펄스를 나타낸 파형도이다.
액정 패널을 이루는 각 픽셀의 등가 회로는 서로 교차되는 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터, 박막 트랜지스터의 드레인 전극(화소 전극)과 공통 전극 사이에 접속된 액정 커패시터(Clc), 박막 트랜지스터의 드레인 전극(화소 전극)과 이전 단의 게이트 라인에 접속된 스토리지 커패시터(Cst) 등으로 구성된다.
액정 커패시터(Clc)는 게이트 라인에 공급되는 게이트 하이 전압(VGH)에 의해 박막 트랜지스터가 턴-온 되는 기간 동안 데이터 라인으로부터 공급되는 아날로그 화소 전압과 공통 전압의 차전압에 해당하는 전압을 화소 전극에 충전하고, 게이트 로우 전압(VGL)에 의해 박막 트랜지스터가 턴-오프되는 기간 동안 화소 전극에 충전된 전압을 유지하게 된다.
도 1을 참조하면, 이러한 경우, 게이트 하이 전압(VGH)이 게이트 로우 전압(VGL)으로 하강할 때 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 발생하는 기생 커패시터(Cgd) 등에 의해 화소 전극에 충전된 전압이 피드 쓰로우 전압(ΔVp ; Feed Through Voltage) 만큼 감소하게 된다.
피드 쓰로우 전압(ΔVp)은 액정 패널 상에 인가되는 아날로그 화소 전압에 따라 그 크기가 변동되면서 플리커(fliker)를 유발하며, 근사적으로 수학식 1과 같이 정의된다.
Figure 112005062602713-PAT00001
여기서, Cgd는 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 형성되는 기생 커패시터이고, Clc는 박막 트랜지스터의 드레인 전극과 공통 전극 사이에 접속된 액정 커패시터이며, Cst는 박막 트랜지스터의 드레인 전극과 이전 단의 게이트 라인에 접속된 스토리지 커패시터이다. △Vg는 스캔 펄스를 이루는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 차전압이다.
플리커는 피드 쓰로우 전압(△Vp)이 커짐에 따라, 또한, 스캔 펄스가 하강하는 폴링 에지(falling edge)에서 더 많이 유발되므로, 플리커를 방지하기 위해서는 스캔 펄스가 하강할 때 피드 쓰로우 전압(△Vp)을 줄여야 하고, 이는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 차전압(△Vg)을 줄임으로써 가능하다.
그러나, 종래의 액정 표시 장치에서 이용되는 스캔 펄스의 폴링 에지는 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 곧바로 하강하게 되므로, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)의 차전압(△Vg)이 커지고, 그에 따라, 플리커가 더 많이 유발되어 휘도나 화상 품질이 저하된다는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 플리커를 보상하여 휘도 내지 화상 품질을 향상시킬 수 있는 스캔 펄스 변조 회로를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 이와 같은 스캔 펄스 변조 회로를 이용한 액정 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 이러한 액정 표시 장치를 효율적으로 구동할 수 있는 액정 표시 장치의 구동 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 스캔 펄스 변조 회로는 스타트 펄스(DPM)가 입력되는 제 1 입력 단자와, 상기 스타트 펄스(DPM)와 동기되는 쉬프트 클럭(FLK)이 입력되는 제 2 입력 단자와, 게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 각각 입력되는 제 1 및 제 2 전원 입력 단자와, 상기 스타트 펄스(DPM) 및 상기 스타트 펄스(DPM)와 동기되는 상기 쉬프트 클럭(FLK)에 응답하여 상기 게이트 하이 전압(VGH) 및 상기 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 출력하는 출력 단자를 포함하여 집적화된 것을 특징으로 한다.
상기 게이트 하이 변조 펄스(VGH_M)는, 상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 하이 레벨인 제 1 스테이트(T1)에서, 상기 게이트 하이 전압(VGH)을 출력하고, 상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 로우 레벨인 제 2 스테이트(T2)에서, 상기 정전압(VDD)를 출력한다.
상기 제 1, 제 2 입력 단자와 상기 출력 단자 간에는, 상기 제 1 스테이트(T1)에서 순차적으로 턴-온 되면서 상기 출력 단자로 상기 게이트 하이 전압(VGH)을 출력하는 제 1, 제 2, 제 3, 제 5 트랜지스터와, 상기 제 1 스테이트(T1)에서 턴-온 되는 제 4 트랜지스터와, 상기 제 4 트랜지스터에 의해서 턴-오프 되는 제 6 트랜지스터와, 상기 제 1 스테이트(T1)에서 오프 상태 및 온 상태로 각각 전환하여 상기 출력 단자를 개방하는 제 7, 제 8 트랜지스터가 구비된다.
상기 제 1, 제 2 입력 단자와 상기 출력 단자 간에는, 상기 제 2 스테이트(T1)에서 턴-오프 되는 제 1, 제 3, 제 4, 제 5 트랜지스터와, 상기 제 2 스테이트 (T1)에서 턴-온 되어 상기 출력 단자로 상기 정전압(VDD)를 출력하는 제 6 트랜지스터가 구비된다.
본 발명의 일 실시예에 따른 액정 표시 장치는, 비디오 데이터를 공급하고, 구동 타이밍을 제어하기 위하여 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)을 포함한 게이트 제어 신호(GDC)와, 데이터 제어 신호(DDC)를 공급하는 타이밍 컨트롤러와, 상기 게이트 제어 신호(GDC)에 응답하여 게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 생성하고, 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)를 이용해 게이트 라인을 순차적으로 구동하는 스캔 펄스를 생성하는 게이트 구동 회로와, 상기 데이터 제어 신호(DDC)에 응답하여 상기 비디오 데이터를 감마 전압에 대응하는 아날로그 화소 전압으로 변환하고, 상기 아날로그 화소 전압을 데이터 라인에 공급하는 소스 드라이버와, 서로 교차되는 상기 게이트 라인과 상기 데이터 라인으로 영역이 구분되는 복수 개의 픽셀들로 이루어지고, 상기 복수 개의 픽셀 각각에 박막 트랜지스터가 배치되며, 상기 게이트 라인을 통해 순차적으로 공급되는 상기 스캔 펄스와, 상기 스캔 펄스에 응답하여 상기 데이터 라인으로 공급되는 상기 아날로그 화소 전압에 따라 화상을 표시하는 액정 패널을 포함하는 것을 특징으로 한다.
상기 게이트 구동 회로는, 상기 쉬프트 클럭(FLK)에 따라 상기 스타트 펄스(DPM)를 쉬프트시켜 쉬프트 펄스를 발생하는 쉬프트 레지스터와, 상기 쉬프트 펄스의 로우 레벨을 상기 박막 트랜지스터의 구동에 적합한 전압 레벨로 쉬프팅시켜 상 기 게이트 로우 전압(VGL)을 생성하고, 상기 게이트 하이 변조 펄스(VGH_M)를 생성하며, 상기 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 출력하는 레벨 쉬프터와, 상기 레벨 쉬프터와 상기 게이트 라인의 사이에 접속되며, 상기 스캔 펄스를 증폭하여 상기 게이트 라인으로 출력하는 출력 버퍼를 포함한다.
상기 레벨 쉬프터는, 집적 회로로 구현되어 상기 스타트 펄스(DPM) 및 상기 스타트 펄스(DPM)와 동기되는 상기 쉬프트 클럭(FLK)에 응답하여 상기 게이트 하이 변조 펄스(VGH_M)를 생성하는 스캔 펄스 변조 회로를 구비하며, 상기 게이트 하이 변조 펄스(VGH_M)는, 상기 스타트 펄스(DPM)가 인가되면 상기 쉬프트 클럭(FLK)의 변화에 따라 상기 게이트 하이 전압(VGH)에서 상기 정전압(VDD)으로의 스윙을 반복하는 신호이다.
본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은 비디오 데이터와, 구동 타이밍을 제어하기 위하여 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)을 포함한 게이트 제어 신호(GDC)와, 데이터 제어 신호(DDC)를 공급하는 단계와, 상기 게이트 제어 신호(GDC)에 응답하여 게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 생성하는 단계와, 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)를 이용해 게이트 라인을 순차적으로 구동하는 스캔 펄스를 생성하는 단계와, 상기 데이터 제어 신호(DDC)에 응답하여 상기 비디오 데이터를 감마 전압에 대응하는 아날로그 화소 전압으로 변환하고, 상기 아날로그 화소 전압을 데이터 라인에 공급하 는 단계와, 상기 게이트 라인을 통해 순차적으로 공급되는 상기 스캔 펄스와, 상기 스캔 펄스에 응답하여 상기 데이터 라인으로 공급되는 상기 아날로그 화소 전압에 따라 화상을 표시하는 단계를 포함하는 것을 특징으로 한다.
상기 게이트 하이 변조 펄스(VGH_M) 를 생성하는 단계는, 상기 쉬프트 클럭(FLK)에 따라 상기 스타트 펄스(DPM)를 쉬프트시켜 쉬프트 펄스를 발생하는 단계와, 상기 쉬프트 펄스의 로우 레벨을 상기 박막 트랜지스터의 구동에 적합한 전압 레벨로 쉬프팅시켜 상기 게이트 로우 전압(VGL)을 생성하고, 상기 게이트 하이 변조 펄스(VGH_M)를 생성하는 단계를 포함한다.
상기 스캔 펄스를 생성하는 단계는, 상기 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 생성하는 단계와, 상기 스캔 펄스를 증폭하여 상기 게이트 라인으로 출력하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 본 발명의 바람직한 실시예에 따른 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 및 그의 구동 방법에 대하여 첨부된 도면들을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 구성도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 크게 액정 패널(100)과, 액정 패널(100)을 구동하기 위한 구동부(200)로 구분된다.
액정 패널(100)에는 픽셀들을 구분하는 복수 개의 게이트 라인(G) 및 데이터 라인(S)이 교차 배치되어 있어, 게이트 라인(G)을 통하여 인가되는 스캔 펄스와 데이터 라인(S)을 통해 인가되는 아날로그 화소 전압에 따라 픽셀들 각각에 화상을 표시하게 된다. 이때, 각 픽셀의 등가 회로는 도 2에 나타난 바와 같이 게이트 라인(G) 및 데이터 라인(S)의 교차 부위에 픽셀 단위로 배치된 박막 트랜지스터(TFT), 액정 커패시터(Clc), 스토리지 커패시터(Cst) 등을 포함하도록 구성된다.
구동부(200)는 게이트 구동 회로(210), 소스 드라이버(220), 타이밍 컨트롤러(230), 전원 공급부(240), 직류/직류 전압 변환부(250), 감마 전압 공급부(260) 등을 포함한다.
게이트 구동 회로(210)는 타이밍 컨트롤러(230)로부터 전송되는 게이트 제어 신호(GDC)에 응답하여 게이트 하이 전압(VGH)과 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 생성한다. 그리고, 게이트 로우 전압(VGL)과 게이트 하이 변조 펄스(VGH_M)를 이용해 게이트 라인(G)을 순차적으로 구동하는 스캔 펄스를 생성한다.
소스 드라이버(220)는 데이터 제어 신호(DDC)에 응답하여 비디오 데이터(R, G, B)를 감마 전압에 대응하는 아날로그 화소 전압으로 변환하고, 아날로그 화소 전압을 데이터 라인(S)에 공급한다.
타이밍 컨트롤러(230)는 시스템(SYS)으로부터 입력되는 비디오 데이터(R, G, B)와 수직 및 수평 동기 신호(H, V), 클럭(CLK) 등을 이용하여 게이트 구동 회로 (210)를 제어하기 위한 게이트 제어 신호(GDC)와, 소스 드라이버(220)를 제어하기 위한 데이터 제어 신호(DDC)를 발생한다. 게이트 제어 신호(GDC)로는 게이트 스타트 펄스(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 등이 포함되고, 데이터 제어 신호(DDC)로는 소스 스타트 펄스(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), 소스 출력 인에이블(SOC; Source Output Enable), 극성 신호(POL; Polarity) 등이 포함된다.
본 발명에서는, 게이트 구동 회로(210)로부터 출력되는 스캔 펄스의 변조를 주로 다루게 되므로, 이하에서는, 게이트 스타트 펄스(GSP)는 스타트 펄스(DPM)로, 게이트 쉬프트 클럭(GSC)은 쉬프트 클럭(FLK)으로 간략화하여 지칭하도록 한다.
전원 공급부(240)는 외부의 시스템(SYS)으로부터 전원을 인가 받아 각 부에 필요한 전압을 인가한다.
직류/직류 전압 변환부(250)는 전원 공급부(240)로부터 수신되는 전압을 이용하여 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 공통 전압(Vcom), 정전압(VDD) 등 각 부에서 사용되는 여러 레벨의 구동 전압들을 생성한다.
감마 전압 공급부(260)는 전원 공급부(240)로부터 분기된 전압을 인가 받아 소스 드라이버(220)의 디지털/아날로그 변환에 필요한 감마 전압(기준 전압)들을 생성하여 소스 드라이버(220)로 공급한다.
도 3은 도 2의 게이트 구동 회로를 나타낸 구성도이다.
도 3을 참조하면, 게이트 구동 회로(210)는 쉬프트 레지스터(211), 레벨 쉬 프터(212), 출력 버퍼(213) 등을 구비한다.
쉬프트 레지스터(211)는 쉬프트 클럭(FLK)에 따라 스타트 펄스(DPM)를 쉬프트시켜 쉬프트 펄스를 발생한다.
레벨 쉬프터(212)는 쉬프트 펄스의 로우 레벨을 박막 트랜지스터(TFT)의 구동에 적합한 전압 레벨로 쉬프팅시켜 게이트 로우 전압(VGL)을 생성하고, 게이트 하이 변조 펄스(VGH_M)를 생성하며, 게이트 로우 전압(VGL)과 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 출력한다.
출력 버퍼(213)는 레벨 쉬프터(212)와 게이트 라인(G)의 사이에 접속되며, 스캔 펄스를 증폭하여 게이트 라인(G)으로 출력하게 된다.
도 4는 도 2에서, 데이터 멀티플렉싱 & 게이트 인 패널 구조를 보다 구체적으로 나타낸 구성도이고, 도 5는 도 4의 구동 타이밍을 나타낸 파형도이다.
본 발명의 액정 표시 장치에는, 동작 특성을 개선(내부 액정의 열화 방지, 픽셀 충전 특성의 향상 등)하고, 화상의 표시 품질을 향상시키기 위하여 인버젼 구동 방식과, 게이트 인 패널(GIP; Gate In Panel) 구조, 데이터 멀티플렉싱 구동 방식 등을 적용할 수 있다.
인버젼 구동 방식은 프레임, 라인, 도트 등의 일정한 단위로 극성을 반전하여 구동하는 방식이고, 게이트 인 패널 구조는 액정 패널(100)을 감싸는 베젤(Bezel) 부분이 아니라 액정 패널(100) 내에 집적화된 게이트 드라이버나 그에 상응하는 게이트 구동 회로(210)를 포함시키는 구조이다.
데이터 멀티플렉싱 구동 방식은 도 4에 도시된 것처럼, 인접하는 게이트 라 인(G)들에 스캔 펄스를 인가할 때 일정한 라인 단위마다 위상을 달리 하여 시분할 구동하는 방식이다.
데이터 멀티 플렉싱 구동 방식과 게이트 인 패널 구조가 함께 적용되는 DGIP(Data Multiplexing & Gate In Panel) 모델의 경우, 수직 방향으로는 서브 픽셀의 상하로 게이트 라인(G)을 배치하여 4 위상(Phase)으로 분리된 스캔 펄스를 4개의 게이트 라인(G)에 인가하며, 수평 방향으로는 인접하는 서브 픽셀 간에 데이터 라인(S)을 배치하고, 박막 트랜지스터(TFT)가 인접하는 두 서브 픽셀에 교대로 아날로그 화소 전압을 인가하여, 데이터 라인(S)으로 전송되는 아날로그 화소 전압을 두 서브 픽셀이 공유(Data share)하게 된다.
도 5는 도 4의 구동 타이밍을 나타낸 파형도로서, 2도트 인버젼 방식으로 극성 신호(POL)가 인가되는 경우에 데이터 라인(S)들로 인가되는 아날로그 화소 전압과 게이트 라인(G)들로 인가되는 스캔 펄스의 일례를 도시하고 있다.
종래에는 게이트 라인들로 인가되는 스캔 펄스의 폴링 에지 부분에서 게이트 하이 전압이 게이트 로우 전압으로 곧바로 하강하여 피드 쓰로우 전압(△Vp)이 커지고, 그에 따라 플리커가 더 많이 유발되었다.
그러나, 본 발명에 따른 레벨 쉬프터(212)를 적용하는 경우에는, 도 5에 도시된 것처럼, 스캔 펄스의 폴링 에지 부분에서 게이트 하이 전압(VGH)을 정전압(VDD) 레벨(예를 들면, 5V~7V 정도)로 먼저 떨어뜨린 후 게이트 로우 전압(VGL)을 인가함으로써, 게이트 하이 전압(VGH)의 크기에 비례하는 피드 쓰로우 전압(△Vp)을 감소시키고, 플리커를 보상할 수 있다(도 8의 설명 부분 참조).
도 6은 도 3의 레벨 쉬프터를 나타낸 구성도이다.
도 6을 참조하면, 레벨 쉬프터(212)는 스캔 펄스 변조 회로(300)와, 복수 개의 스위치들(SW1, SW2, SW3, , SW6, ) 등을 구비한다.
레벨 쉬프터(212)는 집적 회로로 구현되며, 스타트 펄스(DPM) 및 스타트 펄스(DPM)와 동기되는 쉬프트 클럭(FLK)에 응답하여 게이트 하이 변조 펄스(VGH_M)를 생성한다. 게이트 하이 변조 펄스(VGH_M)는 스타트 펄스(DPM)가 인가되면 쉬프트 클럭(FLK)의 변화에 따라 게이트 하이 전압(VGH)에서 정전압(VDD)으로의 스윙을 반복하는 신호이다.
스위치들(SW1, SW2, SW3, , SW6, )은 스위칭 동작을 통해 쉬프트 레지스터(211)로부터 입력되는 쉬프트 펄스의 로우 레벨(0V 레벨)과, 스캔 펄스 변조 회로(300)로부터 입력되는 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 생성하여 게이트 라인(G)들을 통하여 출력되도록 한다.
도 7은 도 6의 스캔 펄스 변조 회로를 나타낸 회로도이고, 도 8은 도 7의 구동 타이밍을 나타낸 파형도이다.
도 7을 참조하면, 스캔 펄스 변조 회로(300)는 제 1, 제 2 입력 단자(DPM, FLK), 제 1, 제 2 전원 입력 단자(VGH, VDD), 출력 단자(VGH_M) 등을 포함하여 집적화된다.
제 1, 제 2 입력 단자(DPM, FLK)로는 스타트 펄스(DPM)와, 스타트 펄스(DPM)와 동기되는 쉬프트 클럭(FLK)이 각각 입력된다.
제 1, 제 2 전원 입력 단자(VGH, VDD)로는 게이트 하이 전압(VGH)과 정전압 (VDD)이 각각 입력된다.
출력 단자(VGH_M)는 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)에 응답하여 게이트 하이 전압(VGH)과 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 출력한다.
스타트 펄스(DPM)의 입력에 따라 온/오프가 결정되는 제 2, 제 7, 제 8 트랜지스터(Q2, Q7, Q8)는 파워 시퀀스(Power sequence) 회로에 해당하며, 그 역할은 크게 게이트 하이 전압(VGH)의 지연(delay) 기능과, 전원 오프 시 게이트 하이 변조 펄스(VGH_M)의 방전 타임(discharge time)을 결정하는 기능으로 나눌 수 있다.
먼저, 도 8에서 스타트 펄스(DPM)가 하이 레벨이고, 쉬프트 클럭(FLK)이 하이 레벨인 제 1 스테이트(T1)를 가정하면, 제 1, 제 2, 제 3, 제 5 트랜지스터(Q1, Q2, Q3, Q5)가 순서대로 턴-온 되면서 게이트 하이 변조 펄스(VGH_M)의 출력은 게이트 하이 전압(VGH)이 된다.
또한, 이 순간 제 4 트랜지스터(Q4)는 턴-온 되면서 제 6 트랜지스터(Q6)를 턴-오프 하는 역할을 하며, 제 8 트랜지스터(Q8)는 턴-온, 제 7 트랜지스터(Q7)는 턴-오프가 되어 게이트 하이 변조 펄스(VGH_M)의 출력 저항이 무한대(open)가 되면서 출력이 최대가 되도록 한다.
즉, 게이트 하이 전압(VGH)이 입력되는 순간에서 스타트 펄스(DPM)가 하이 레벨이 되어 게이트 하이 변조 펄스(VGH_M)로 출력되기까지의 시간 간격이 생기게 되며, 이 역할이 게이트 하이 전압(VGH)의 지연 타임(delay time)을 설정하는 기능에 해당한다.
스타트 펄스(DPM)가 로우 레벨일 경우, 제 8 트랜지스터(Q8)가 턴-오프 되면서 제 7 트랜지스터(Q7)가 항상 턴-온 되도록 만들며, 그에 따라, 게이트 하이 변조 펄스(VGH_M)는 항상 로우 레벨이 된다.
여기서, 제 7, 제 8 트랜지스터(Q7, Q8)는 출력의 방전(discharge)이 빠른 속도록 진행될 수 있도록 경로를 만들어 주는 역할을 담당하며, 이는 전술한 방전 타임(discharge time) 결정 기능이라 할 수 있다.
다음으로, 스타트 펄스(DPM)가 하이 레벨이고, 쉬프트 클럭(FLK)이 로우 레벨인 도 8의 제 2 스테이트(T2)에서는, 제 1, 제 3, 제 4 트랜지스터(Q1, Q3, Q4)는 턴-오프 되고, 제 5 트랜지스터(Q5)는 턴-오프, 제 6 트랜지스터(Q6)는 턴-온 되어 5 V~7V 레벨의 정전압(VDD)이 출력된다.
즉, 게이트 하이 변조 펄스(VGH_M)의 출력이 쉬프트 클럭(FLK)의 변화에 따라 게이트 하이 전압(VGH) 레벨에서 정전압(VDD) 레벨로의 스윙을 반복하게 되며, 이는 스캔 펄스를 변조하는 역할에 해당한다.
지연 타임(delay time)은 궁극적으로, 스캔 펄스의 변조 정도와 픽셀 충전 타임(pixel charge time)에 영향을 준다.
특히, DGIP 모델의 액정 표시 장치인 경우에는 박막 트랜지스터(TFT)들의 수명 확보를 목적으로 좌, 우 교번 구동을 사용하게 되는데, 이러한 구동 방식은 스캔 펄스의 지연에 의한 플리커를 유발시키게 되므로, 비용이나 품질 측면에서 플리커를 보상하기 위한 스캔 펄스 변조 회로(300)를 레벨 쉬프터(212) 내부에 생성할 필요성이 높아진다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타낸 흐름도이다.
먼저, S100 단계에서, 타이밍 컨트롤러(230)가 구동 타이밍을 제어하기 위하여 게이트 구동 회로(210) 및 소스 드라이버(220)로 게이트 제어 신호(GDC)와 데이터 제어 신호(DDC)를 각각 공급하고, 데이터 제어 신호(DDC)와 함께 비디오 데이터(R, G, B)를 공급한다. 게이트 제어 신호(GDC)는 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)을 포함한다.
다음으로, S110 단계에서, 게이트 구동 회로(210)는 스캔 펄스 변조 회로(300)가 내장된 레벨 쉬프터(212)를 이용하여 게이트 하이 전압(VGH)과 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 생성한다.
보다 구체적으로, 게이트 하이 변조 펄스(VGH_M)는 스타트 펄스(DPM)가 인가되면 쉬프트 클럭(FLK)의 변화에 따라 게이트 하이 전압(VGH)에서 정전압(VDD)으로의 스윙을 반복하는 신호이다.
스타트 펄스(DPM)가 하이 레벨이고, 쉬프트 클럭(FLK)이 하이 레벨인 제 1 스테이트(T1)에서는 게이트 하이 전압(VGH)을 게이트 하이 변조 펄스(VGH_M)로서 출력하고, 스타트 펄스(DPM)가 하이 레벨이고, 쉬프트 클럭(FLK)이 로우 레벨인 제 2 스테이트(T2)에서는 정전압(VDD)를 게이트 하이 변조 펄스(VGH_M)로서 출력한다.
이러한 게이트 하이 변조 펄스(VGH_M)는 다음과 같이 세분화된 단계를 통하여 생성할 수 있다.
먼저, S111 단계에서, 쉬프트 클럭(FLK)에 따라 스타트 펄스(DPM)를 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, S112 단계에서, 쉬프트 펄스의 로우 레벨을 박막 트랜지스터(TFT)의 구동에 적합한 전압 레벨로 쉬프팅시켜 게이트 로우 전압(VGL)을 생성하고, 게이트 하이 변조 펄스(VGH_M)를 생성한다.
다음으로, S120 단계에서, 게이트 구동 회로(210)는 게이트 로우 전압(VGL)과 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 생성하여 게이트 라인(G)으로 출력함으로써, 게이트 라인(G)을 순차적으로 구동한다.
S120 단계는 S121 단계 및 S122 단계로 세분화할 수 있다.
S121 단계를 거쳐 게이트 로우 전압(VGL)과 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 생성하고, S122 단계에서 스캔 펄스를 증폭하여 게이트 라인(G)으로 출력한다.
다음으로, S130 단계에서, 소스 드라이버(220)는 데이터 제어 신호(DDC)에 응답하여 비디오 데이터(R, G, B)를 감마 전압에 대응하는 아날로그 화소 전압으로 변환한 후 데이터 라인(S)에 공급한다.
다음으로, S140 단계에서, 액정 패널(100)은 게이트 라인(G)을 통해 순차적으로 공급되는 스캔 펄스와, 스캔 펄스에 응답하여 데이터 라인(S)으로 공급되는 아날로그 화소 전압에 따라 화상을 표시한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
상기한 바와 같이 이루어진 본 발명의 바람직한 실시예에 따른 스캔 펄스 변조 회로 및 그를 이용한 액정 표시 장치는 플리커를 보상하여 휘도 내지 화상 품질을 향상시킬 수 있다.
본 발명의 바람직한 실시예에 따른 액정 표시 장치의 구동 방법은 이와 같은 액정 표시 장치를 효율적으로 구동할 수 있다.

Claims (16)

  1. 스타트 펄스(DPM)가 입력되는 제 1 입력 단자;
    상기 스타트 펄스(DPM)와 동기되는 쉬프트 클럭(FLK)이 입력되는 제 2 입력 단자;
    게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 각각 입력되는 제 1 및 제 2 전원 입력 단자; 및
    상기 스타트 펄스(DPM) 및 상기 스타트 펄스(DPM)와 동기되는 상기 쉬프트 클럭(FLK)에 응답하여 상기 게이트 하이 전압(VGH) 및 상기 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 출력하는 출력 단자를 포함하여 집적화된 것을 특징으로 하는 스캔 펄스 변조 회로.
  2. 제1항에 있어서,
    상기 게이트 하이 변조 펄스(VGH_M)는,
    상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 하이 레벨인 제 1 스테이트(T1)에서, 상기 게이트 하이 전압(VGH)을 출력하고,
    상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 로우 레벨인 제 2 스테이트(T2)에서, 상기 정전압(VDD)를 출력하는 것을 특징으로 하는 스캔 펄스 변조 회로.
  3. 제2항에 있어서,
    상기 제 1, 제 2 입력 단자와 상기 출력 단자 간에는,
    상기 제 1 스테이트(T1)에서 순차적으로 턴-온 되면서 상기 출력 단자로 상기 게이트 하이 전압(VGH)을 출력하는 제 1, 제 2, 제 3, 제 5 트랜지스터;
    상기 제 1 스테이트(T1)에서 턴-온 되는 제 4 트랜지스터와, 상기 제 4 트랜지스터에 의해서 턴-오프 되는 제 6 트랜지스터; 및
    상기 제 1 스테이트(T1)에서 오프 상태 및 온 상태로 각각 전환하여 상기 출력 단자를 개방하는 제 7, 제 8 트랜지스터가 구비되는 것을 특징으로 하는 스캔 펄스 변조 회로.
  4. 제2항에 있어서,
    상기 제 1, 제 2 입력 단자와 상기 출력 단자 간에는,
    상기 제 2 스테이트(T1)에서 턴-오프 되는 제 1, 제 3, 제 4, 제 5 트랜지스터; 및
    상기 제 2 스테이트(T1)에서 턴-온 되어 상기 출력 단자로 상기 정전압(VDD)를 출력하는 제 6 트랜지스터가 구비되는 것을 특징으로 하는 스캔 펄스 변조 회로.
  5. 비디오 데이터를 공급하고, 구동 타이밍을 제어하기 위하여 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)을 포함한 게이트 제어 신호(GDC)와, 데이터 제어 신호 (DDC)를 공급하는 타이밍 컨트롤러;
    상기 게이트 제어 신호(GDC)에 응답하여 게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 생성하고, 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)를 이용해 게이트 라인을 순차적으로 구동하는 스캔 펄스를 생성하는 게이트 구동 회로;
    상기 데이터 제어 신호(DDC)에 응답하여 상기 비디오 데이터를 감마 전압에 대응하는 아날로그 화소 전압으로 변환하고, 상기 아날로그 화소 전압을 데이터 라인에 공급하는 소스 드라이버; 및
    서로 교차되는 상기 게이트 라인과 상기 데이터 라인으로 영역이 구분되는 복수 개의 픽셀들로 이루어지고, 상기 복수 개의 픽셀 각각에 박막 트랜지스터가 배치되며, 상기 게이트 라인을 통해 순차적으로 공급되는 상기 스캔 펄스와, 상기 스캔 펄스에 응답하여 상기 데이터 라인으로 공급되는 상기 아날로그 화소 전압에 따라 화상을 표시하는 액정 패널을 포함하는 것을 특징으로 하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 게이트 구동 회로는,
    상기 쉬프트 클럭(FLK)에 따라 상기 스타트 펄스(DPM)를 쉬프트시켜 쉬프트 펄스를 발생하는 쉬프트 레지스터;
    상기 쉬프트 펄스의 로우 레벨을 상기 박막 트랜지스터의 구동에 적합한 전 압 레벨로 쉬프팅시켜 상기 게이트 로우 전압(VGL)을 생성하고, 상기 게이트 하이 변조 펄스(VGH_M)를 생성하며, 상기 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 출력하는 레벨 쉬프터; 및
    상기 레벨 쉬프터와 상기 게이트 라인의 사이에 접속되며, 상기 스캔 펄스를 증폭하여 상기 게이트 라인으로 출력하는 출력 버퍼를 포함하는 것을 특징으로 하는 액정 표시 장치.
  7. 제5항에 있어서,
    상기 레벨 쉬프터는,
    집적 회로로 구현되어 상기 스타트 펄스(DPM) 및 상기 스타트 펄스(DPM)와 동기되는 상기 쉬프트 클럭(FLK)에 응답하여 상기 게이트 하이 변조 펄스(VGH_M)를 생성하는 스캔 펄스 변조 회로를 구비하며,
    상기 게이트 하이 변조 펄스(VGH_M)는,
    상기 스타트 펄스(DPM)가 인가되면 상기 쉬프트 클럭(FLK)의 변화에 따라 상기 게이트 하이 전압(VGH)에서 상기 정전압(VDD)으로의 스윙을 반복하는 신호인 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 스캔 펄스 변조 회로는,
    스타트 펄스(DPM)가 입력되는 제 1 입력 단자;
    상기 스타트 펄스(DPM)와 동기되는 쉬프트 클럭(FLK)이 입력되는 제 2 입력 단자;
    게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 각각 입력되는 제 1 및 제 2 전원 입력 단자; 및
    상기 스타트 펄스(DPM) 및 상기 스타트 펄스(DPM)와 동기되는 상기 쉬프트 클럭(FLK)에 응답하여 상기 게이트 하이 전압(VGH) 및 상기 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 출력하는 출력 단자를 포함하여 집적화된 것을 특징으로 하는 액정 표시 장치.
  9. 제8항에 있어서,
    게이트 하이 변조 펄스(VGH_M)는,
    상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 하이 레벨인 제 1 스테이트(T1)에서, 상기 게이트 하이 전압(VGH)을 출력하고,
    상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 로우 레벨인 제 2 스테이트(T2)에서, 상기 정전압(VDD)를 출력하는 것을 특징으로 하는 액정 표시 장치
  10. 제9항에 있어서,
    상기 제 1, 제 2 입력 단자와 상기 출력 단자 간에는,
    상기 제 1 스테이트(T1)에서 순차적으로 턴-온 되면서 상기 출력 단자로 상 기 게이트 하이 전압(VGH)을 출력하는 제 1, 제 2, 제 3, 제 5 트랜지스터;
    상기 제 1 스테이트(T1)에서 턴-온 되는 제 4 트랜지스터와, 상기 제 4 트랜지스터에 의해서 턴-오프 되는 제 6 트랜지스터; 및
    상기 제 1 스테이트(T1)에서 오프 상태 및 온 상태로 각각 전환하여 상기 출력 단자를 개방하는 제 7, 제 8 트랜지스터가 구비되는 것을 특징으로 하는 액정 표시 장치.
  11. 제9항에 있어서,
    상기 제 1, 제 2 입력 단자와 상기 출력 단자 간에는,
    상기 제 2 스테이트(T1)에서 턴-오프 되는 제 1, 제 3, 제 4, 제 5 트랜지스터; 및
    상기 제 2 스테이트(T1)에서 턴-온 되어 상기 출력 단자로 상기 정전압(VDD)를 출력하는 제 6 트랜지스터가 구비되는 것을 특징으로 하는 액정 표시 장치.
  12. 비디오 데이터와, 구동 타이밍을 제어하기 위하여 스타트 펄스(DPM) 및 쉬프트 클럭(FLK)을 포함한 게이트 제어 신호(GDC)와, 데이터 제어 신호(DDC)를 공급하는 단계;
    상기 게이트 제어 신호(GDC)에 응답하여 게이트 하이 전압(VGH)과 상기 게이트 하이 전압(VGH)보다 낮은 정전압(VDD)이 반복적으로 스윙되는 게이트 하이 변조 펄스(VGH_M)를 생성하는 단계;
    게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)를 이용해 게이트 라인을 순차적으로 구동하는 스캔 펄스를 생성하는 단계;
    상기 데이터 제어 신호(DDC)에 응답하여 상기 비디오 데이터를 감마 전압에 대응하는 아날로그 화소 전압으로 변환하고, 상기 아날로그 화소 전압을 데이터 라인에 공급하는 단계; 및
    상기 게이트 라인을 통해 순차적으로 공급되는 상기 스캔 펄스와, 상기 스캔 펄스에 응답하여 상기 데이터 라인으로 공급되는 상기 아날로그 화소 전압에 따라 화상을 표시하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 게이트 하이 변조 펄스(VGH_M) 를 생성하는 단계는,
    상기 쉬프트 클럭(FLK)에 따라 상기 스타트 펄스(DPM)를 쉬프트시켜 쉬프트 펄스를 발생하는 단계; 및
    상기 쉬프트 펄스의 로우 레벨을 상기 박막 트랜지스터의 구동에 적합한 전압 레벨로 쉬프팅시켜 상기 게이트 로우 전압(VGL)을 생성하고, 상기 게이트 하이 변조 펄스(VGH_M)를 생성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 스캔 펄스를 생성하는 단계는,
    상기 게이트 로우 전압(VGL)과 상기 게이트 하이 변조 펄스(VGH_M)가 교번되는 스캔 펄스를 생성하는 단계; 및
    상기 스캔 펄스를 증폭하여 상기 게이트 라인으로 출력하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  15. 제12항에 있어서,
    상기 게이트 하이 변조 펄스(VGH_M)는,
    상기 스타트 펄스(DPM)가 인가되면 상기 쉬프트 클럭(FLK)의 변화에 따라 상기 게이트 하이 전압(VGH)에서 상기 정전압(VDD)으로의 스윙을 반복하는 신호인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  16. 제15항에 있어서,
    게이트 하이 변조 펄스(VGH_M)는,
    상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 하이 레벨인 제 1 스테이트(T1)에서, 상기 게이트 하이 전압(VGH)을 출력하고,
    상기 스타트 펄스(DPM)가 하이 레벨이고, 상기 쉬프트 클럭(FLK)이 로우 레벨인 제 2 스테이트(T2)에서, 상기 정전압(VDD)를 출력하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020050103364A 2005-10-31 2005-10-31 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치 KR101194853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103364A KR101194853B1 (ko) 2005-10-31 2005-10-31 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103364A KR101194853B1 (ko) 2005-10-31 2005-10-31 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070046549A true KR20070046549A (ko) 2007-05-03
KR101194853B1 KR101194853B1 (ko) 2012-10-26

Family

ID=38271881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103364A KR101194853B1 (ko) 2005-10-31 2005-10-31 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR101194853B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110017756A (ko) * 2009-08-14 2011-02-22 엘지디스플레이 주식회사 액정표시장치
KR20140139175A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR20150049994A (ko) * 2013-10-31 2015-05-08 주식회사 실리콘웍스 게이트 드라이버 집적회로와 그의 구동 방법, 그리고 평판 디스플레이 장치의 제어 회로
KR20160074164A (ko) * 2014-12-18 2016-06-28 주식회사 실리콘웍스 레벨 쉬프터 및 이를 포함하는 디스플레이 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110017756A (ko) * 2009-08-14 2011-02-22 엘지디스플레이 주식회사 액정표시장치
KR20140139175A (ko) * 2013-05-27 2014-12-05 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR20150049994A (ko) * 2013-10-31 2015-05-08 주식회사 실리콘웍스 게이트 드라이버 집적회로와 그의 구동 방법, 그리고 평판 디스플레이 장치의 제어 회로
KR20160074164A (ko) * 2014-12-18 2016-06-28 주식회사 실리콘웍스 레벨 쉬프터 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR101194853B1 (ko) 2012-10-26

Similar Documents

Publication Publication Date Title
KR101245944B1 (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
KR101450868B1 (ko) 표시장치 및 그 구동방법
KR101231840B1 (ko) 액정 표시 장치 및 그의 구동 방법
JP2007323041A (ja) 液晶表示装置及びその駆動方法
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR101255705B1 (ko) 게이트 구동 회로, 그를 이용한 액정 표시 장치 및 그의구동 방법
JP2007279539A (ja) ドライバ回路、表示装置及びその駆動方法
KR100464898B1 (ko) 액티브 매트릭스형 액정 표시 장치의 구동 방법
WO2009101877A1 (ja) 表示装置およびその駆動方法
KR100389027B1 (ko) 액정표시장치 및 그 구동방법
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
KR101325199B1 (ko) 표시 장치 및 이의 구동 방법
KR100934975B1 (ko) 소스 구동 회로 및 이를 갖는 액정 표시 장치
KR100861270B1 (ko) 액정표시장치 및 그의 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101352936B1 (ko) 액정 표시 장치
KR20060067651A (ko) 액정 표시 장치 및 그 구동 방법
KR101332050B1 (ko) 액정표시장치
KR101311677B1 (ko) 액정표시장치와 그 구동방법
KR20070115537A (ko) 액정표시장치 및 그의 구동 방법
KR20020059476A (ko) 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법
KR20070030344A (ko) 액정 표시 장치 및 이의 구동방법
KR100443830B1 (ko) 액정표시장치 및 그 구동방법
US8698788B2 (en) Display apparatus and display apparatus driving method
KR20050018288A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7