KR20020059476A - 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법 - Google Patents

박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법 Download PDF

Info

Publication number
KR20020059476A
KR20020059476A KR1020010000854A KR20010000854A KR20020059476A KR 20020059476 A KR20020059476 A KR 20020059476A KR 1020010000854 A KR1020010000854 A KR 1020010000854A KR 20010000854 A KR20010000854 A KR 20010000854A KR 20020059476 A KR20020059476 A KR 20020059476A
Authority
KR
South Korea
Prior art keywords
gate
pixels
liquid crystal
thin film
crystal display
Prior art date
Application number
KR1020010000854A
Other languages
English (en)
Other versions
KR100764049B1 (ko
Inventor
이승우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020010000854A priority Critical patent/KR100764049B1/ko
Publication of KR20020059476A publication Critical patent/KR20020059476A/ko
Application granted granted Critical
Publication of KR100764049B1 publication Critical patent/KR100764049B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

본 발명은 박막 액정 디스플레이 장치의 게이트 구동 회로 및 그의 구동 방법에 관한 것이다. 여기에 개시되는 TFT LCD 장치는 신규한 타이밍 컨트롤러와 게이트 구동 회로를 포함한다. 그리고 다수의 화소들을 포함하는 TFT LCD 패널을 포함한다. 타이밍 컨트롤러는 호스트로부터 칼러 데이터 및 제어 신호들을 받아서 타이밍을 조절하기 위한 게이트 클럭 신호를 게이트 구동 회로로 출력한다. 그리고 게이트 구동 회로는 게이트 클럭 신호를 받아서 화소들의 게이트 라인들을 구동하기 위한 게이트 펄스 신호들을 순차적으로 출력한다. 이 때, 게이트 펄스 신호는 게이트 라인을 활성화 시키기 위한 N 배 라인 시간의 펄스 폭을 갖는다. 그리고 하나의 게이트 펄스 신호와 다음 게이트 펄스는 서로 겹쳐져서 출력된다. 따라서 게이트 펄스 신호의 턴 온 시간을 길게 출력함으로써, 화소들의 충전 시간을 확보할 수 있다.

Description

박막 트랜지스터 액정 디스플레이 장치의 게이트 구동 회로 및 그의 구동 방법{GATE LINE DRIVING DEVICE AND DRIVING METHOD FOR THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터(Thin Film Transistor : TFT) 액정 표시 장치(Liquid Crystal Display : LCD)에 관한 것으로, 좀 더 구체적으로 TFT LCD 모듈의 게이트 구동 회로 및 그의 구동 방법에 관한 것이다.
일반적인 평판 표시 장치로서 사용되는 액정 표시 소자는 전기장에 의하여 분자 배열이 변화하는 액정의 광학적 성질을 이용하는 액정 기술과 반도체 기술을 이용한 표시 장치이다. 이러한 LCD 모듈은 각 화소를 온(on)/오프(off)시키는 스위치로서 박막 트랜지스터(TFT)를 채용하고 있으며, 이 TFT의 온/오프에 의해 화소의 온/오프가 결정된다. TFT의 온/오프를 결정하기 위해 사용되는 게이트 구동 회로는 화소들 각각에 형성되어 있는 TFT의 게이트들을 한 라인씩 순차적으로 구동하여, 데이터가 소오스 구동 회로로부터 LCD 패널의 각 화소로 전달되도록 하는 역할을 한다.
도 1을 참조하면, 일반적인 LCD 모듈(10)은 계조(gray) 전압 발생부(8)와, 타이밍 컨트롤러(timing controller : 16)와, 게이트 드라이브 회로(gate drive Integrated Circuits)(4)와, 소스 드라이브 회로(source drive Integrated Circuits)(2)와 패널 전원 공급부(6) 및 TFT LCD 패널(1)로 구성된다.
소스 드라이브 회로(2)와 게이트 드라이브 회로(4)는 각각 다수 개의 드라이브 IC들(12a ~ 12d, 14a ~ 14c)로 구비된다.
타이밍 컨트롤러(16)는 호스트 시스템(미도시됨)의 그래픽 컨트롤러 등에서 제공되는 컬러 데이터(R, G, B data)들을 게이트 드라이브 IC들(14a ~ 14c) 및 소스 드라이브 IC들(12a ~ 12d)에서 요구하는 타이밍에 맞도록 출력 신호를 조절한다. 또한 타이밍 컨트롤러(16)는 게이트 드라이브 IC들(14a ~ 14c) 및 소스 드라이브 IC들(12a ~ 12d)을 제어하기 위한 제어 신호들 예를 들면, 스타트 수평 신호(STH), 로드 신호(TP), 게이트 클럭(GATE CLOCK), 스타트 수직 신호(STV) 및 게이트 온 인에이블 신호(OE) 등을 출력한다.
계조 전압 발생부(8)는 소스 드라이브 IC들(12a ~ 12d)로 계조(gray)에 대응하는 전압(Gray Scal Voltage)들을 제공한다. 예를 들어, 호스트 시스템의 그래픽 컨트롤러로부터 제공되는 컬러 데이터(R, G, B data)가 각각 6 비트인 경우, TFT LCD 패널(1)은 26에 대응하는 64 계조를 표시할 수 있으며, 이 때 계조 전압 발생부(8)는 64 계조에 대응하는 64 개의 계조 전압(Gray Scale Voltage)들을 소스 드라이브 IC들(12a ~ 12d)로 제공한다.
게이트 드라이브 IC(14a, 14b 또는 14c)는 타이밍 컨트롤러(16)로부터 제공되는 제어 신호(STV)에 응답해서 TFT의 게이트 라인들을 순차적으로 하나씩 활성화시키기 위한 게이트 펄스(gate pulse)들을 출력한다. 게이트 드라이브 IC(14a, 14b 또는 14c)는 자신과 연결된 게이트 라인들을 모두 활성화시킨 후에는 캐리 신호를 발생하여 다음 게이트 드라이브 IC가 동작을 시작하도록 제어한다. 이러한 방법으로 TFT LCD 패널(1)의 모든 게이트 라인들은 순차적으로 하나씩 활성화된다.
드라이브 IC를 구동하기 위한 제어 신호는 드라이브 IC 별로 약간 차이는 있으나, 일반적으로 소오스 드라이브 IC(12a,12b, 12c 또는 12d)의 경우 타이밍 컨트롤러(16)로부터 전달되는 데이터 신호들을 소오스 드라이브 IC(12a,12b, 12c 또는 12d) 내로 로딩시키기 위한 신호(start horizontal ; STH)와, 이 신호들이 소오스 드라이브 IC(12a,12b, 12c 또는 12d) 내에서 아날로그로 변환되고 이 변환된 아날로그 값을 패널에 인가할 것을 명령하는 신호(load signal : TP)와, 소오스 드라이브 IC(12a,12b, 12c 또는 12d) 내의 데이터를 쉬프트 하기 위한 클럭 신호(CLK) 등이 있다.
그리고 도 2를 참조하면, 게이트 드라이브 IC(14a, 14b 또는 14c)의 경우, 게이트 드라이브 IC(14a, 14b 또는 14c)에서 TFT LCD 패널(1) 내의 게이트 라인에 게이트 온(gate on) 신호(OE)가 입력되는데, 이 신호가 시작되도록 명령하는 신호(start vertical ; STV)와, 게이트 온 신호를 각각의 게이트 라인에 순차적으로 수행시키기 위한 게이트 클럭 신호(Gate Clock)가 있다.
따라서 게이트 구동 회로(14a, 14b 또는 14c)는 게이트 클럭 신호(Gate Clock)에 동기되어, 소스 구동 회로(2)로부터 화상 데이터(RGB Data)들을 받아 화소들을 온/오프시키기 위한 게이트 펄스 신호(Gi, Gi+1, Gi+2, Gi+3)들을 순차적으로 출력한다.
이 때 게이트 펄스 신호(Gi, Gi+1, Gi+2, Gi+3)는 도 3에 도시된 바와 같이, 1 라인 시간(1H)의 펄스 폭을 가지며, 하나의 게이트 펄스 신호(Gi)는 다음 게이트 펄스(Gi+1)가 시작되는 위치보다 훨씬 전에 오프 전압으로 떨어진다. 이런 게이트펄스간의 간격(tOE)은 게이트 라인의 RC 딜레이에 의한 게이트 파형의 왜곡으로 인한 화상 데이터가 화소에 전달되는 것을 방지하기 위함이다. 따라서 종래의 게이트 회로의 구동 방법은 화소의 충전 시간이 그만큼 줄어들게 된다. TFT LCD는 점차 고해상도와 대화면을 요구해 가고 있는 실정이므로 화소의 충전 시간은 점차 줄어들게 되고, 게이트 라인 상에서의 RC 딜레이는 더욱 심각해지고 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, TFT LCD 패널의 화소 충전 시간 확보를 위한 게이트 구동 회로 및 그의 구동 방법을 제공하는데 있다.
도 1은 일반적인 TFT LCD 패널의 개략적인 구성을 도시한 블럭도;
도 2는 도 1에 도시된 타이밍 컨트롤러와 게이트 구동 회로 간의 상세한 구성을 도시한 블럭도;
도 3은 도 2에 도시된 게이트 라인 선택을 위한 게이트 펄스와 칼러 데이터와의 관계를 나타내는 파형도;
도 4는 본 발명에 따른 TFT LCD 패널의 일부 구성을 도시한 블럭도;
도 5는 본 발명의 실시예에 따른 게이트 라인 선택을 위한 게이트 펄스와 칼러 데이터와의 관계를 나타내는 파형도; 그리고
도 6은 도 3와 도 5에 도시된 게이트 펄스의 차이를 나타내는 파형도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : TFT LCD 모듈
110 : 타이밍 컨트롤러
120 : 게이트 구동 회로
130 : TFT LCD 패널
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 칼러 데이터를 출력하는 호스트와 함께 사용하는 박막 액정 디스플레이 모듈에 있어서: 다수의 화소들을 구비하는 박막 액정 디스플레이 패널과; 상기 호스트로부터 칼러 데이터를 받아들이고, 상기 화소들을 활성화시키기 위한 타이밍을 조절하여 클럭 신호를 출력하는 타이밍 컨트롤러 및; 상기 클럭 신호에 응답해서 상기 화소들을 활성화하기 위한 N 배의 펄스 폭을 갖는 게이트 펄스를 순차적으로 출력하는 게이트 구동 회로를 포함하여, 상기 화소들의 충전 시간을 늘리도록 구비된다.
이 특징의 바람직한 실시예에 있어서, 상기 N 배의 펄스 폭은 2 이상의 정수로 구비된다.
이 특징의 바람직한 실시예에 있어서, 상기 게이트 구동 회로는 상기 게이트 펄스 중 I 번째 게이트 신호의 1/N 펄스 폭에서 I+1 번째의 게이트 펄스 신호를 출력한다.
(작용)
따라서 본 발명에 의하면, 게이트 구동 회로는 타이밍 컨트롤러로부터 게이트 클럭 신호를 받아서 화소들의 게이트 라인들을 구동하기 위한 게이트 펄스 신호들을 순차적으로 출력한다. 이 때, 게이트 펄스 신호는 게이트 라인을 활성화 시키기 위한 N 배 라인 시간의 펄스 폭을 갖는다. 그리고 하나의 게이트 펄스 신호와 다음 게이트 펄스는 서로 겹쳐져서 출력된다.
(실시예)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 TFT LCD 모듈의 일부 구성을 도시한 블럭도이다.
도면을 참조하면, 상기 TFT LCD 모듈(100)은 신규한 타이밍 컨트롤러(110)와 게이트 구동 회로(120)를 포함한다. 그리고 다수의 화소들을 포함하는 TFT LCD 패널(130)을 포함한다.
상기 타이밍 컨트롤러(110)는 호스트(미도시됨)로부터 칼러 데이터 및 제어 신호들을 받아서 타이밍을 조절하기 위한 게이트 클럭 신호(Gate Clock)와 시작 신호(STV)를 게이트 구동 회로(120)로 출력한다
그리고 상기 게이트 구동 회로(120)는 상기 게이트 클럭 신호(Gata Clock)를받아서 상기 화소들의 게이트 라인들을 구동하기 위한 게이트 펄스 신호(Gi, Gi+1,...,Gi+n)를 출력한다.
이 때, 상기 게이트 펄스 신호(Gi, Gi+1,...,Gi+n)는 도 5에 도시된 바와 같이, 2 라인 시간(2H)의 펄스 폭을 갖는다. 그리고 하나의 게이트 펄스 신호(Gi)와 다음 게이트 펄스(Gi+1)는 서로 겹쳐져서 출력된다. 즉, 하나의 게이트 펄스 신호(Gi)의 1 라인 시간(1H)에서 다음 게이트 펄스(Gi+1)가 시작된다.
그 결과, 도 6에 도시된 바와 같이, 기존의 게이트 펄스 신호와 비교해 보면 본 발명에 의한 게이트 펄스 신호(b)의 턴 온 시간(tc1)은 종래의 게이트 펄스 신호(a)의 그것(tc2)보다 길어지게 된다. 그 이유는 도 3에 도시된 게이트 펄스 신호에서 게이트 전압이 상승하는 시간이 본 발명에서는 불필요하기 때문이다.
그리고 본 발명에 의하면, 점 반전(dot inversion)에서는 기존의 구동 방법과 충전 특성이 동일하게 유지된다. 즉, 하나의 게이트 라인이 선택되었을 때, 전(full) 데이터가 충전된 후 바로 선택된 라인의 데이터가 재충전된다. 전 라인의 데이터는 점 반전 시에 전(pre) 프레임에서 충전되어 있는 극성과 같다. 따라서 선택된 라인의 데이터가 충전되는데는 아무런 영향을 끼치지 않는다. 또한 수직 반전(column inversion)의 경우, 프리 챠지 기능이 추가된다. 그 결과 충전 시간이 최대 두 배까지 늘어 나게 되는 결과를 얻을 수 있다.
또한 본 발명은 게이트 구동 회로는 게이트 온 신호(OE)가 불필요하다. 따라서 LCD 패널의 특성에 따라 게이트 온 신호(OE)의 펄스 폭을 조절해야 하는 번거로움을 줄일 수 있으며, 타이밍 컨트롤러는 게이트 온 신호(OE) 핀이 필요하지 않음으로써, 다른 기능의 선택 핀을 추가할 수 있다.
이상에서와 같이, 게이트 펄스 신호의 온 시간 펄스 폭이 2 라인 시간의 경우로 본 발명의 실시예를 상세히 설명하였지만, 펄스 폭이 그 이상의 경우도 가능한 것은 자명하다 하겠다.
상술한 바와 같이, 본 발명은 게이트 펄스 신호의 턴 온 시간을 길게 출력함으로써, 화소들의 충전 시간을 확보할 수 있을 뿐만 아니라. 프리 챠지 기능이 추가된다. 따라서 LCD 패널의 특성에 따른 화소들의 충전 특성이 향상된다.

Claims (3)

  1. 칼러 데이터를 출력하는 호스트와 함께 사용하는 박막 액정 디스플레이 모듈에 있어서:
    다수의 화소들을 구비하는 박막 액정 디스플레이 패널과;
    상기 호스트로부터 칼러 데이터를 받아들이고, 상기 화소들을 활성화시키기 위한 타이밍을 조절하여 클럭 신호를 출력하는 타이밍 컨트롤러 및;
    상기 클럭 신호에 응답해서 상기 화소들을 활성화하기 위한 N 배의 펄스 폭을 갖는 게이트 펄스를 순차적으로 출력하는 게이트 구동 회로를 포함하여, 상기 화소들의 충전 시간을 늘리도록 구비되는 것을 특징으로 하는 박막 액정 디스플레이 모듈.
  2. 제 1 항에 있어서,
    상기 N 배의 펄스 폭은 2 이상의 정수로 구비되는 것을 특징으로 하는 박막 액정 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 게이트 구동 회로는 상기 게이트 펄스 중 I 번째 게이트 신호의 1/N 펄스 폭에서 I+1 번째의 게이트 펄스 신호를 출력하는 것을 특징으로 하는 박막 액정 디스플레이 장치.
KR1020010000854A 2001-01-06 2001-01-06 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법 KR100764049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000854A KR100764049B1 (ko) 2001-01-06 2001-01-06 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000854A KR100764049B1 (ko) 2001-01-06 2001-01-06 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20020059476A true KR20020059476A (ko) 2002-07-13
KR100764049B1 KR100764049B1 (ko) 2007-10-08

Family

ID=27690997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000854A KR100764049B1 (ko) 2001-01-06 2001-01-06 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR100764049B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
KR101327839B1 (ko) * 2006-11-16 2013-11-11 엘지디스플레이 주식회사 액정표시장치
US9418584B2 (en) 2013-09-12 2016-08-16 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102643465B1 (ko) 2017-01-17 2024-03-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6377031A (ja) * 1986-09-19 1988-04-07 Sanyo Electric Co Ltd 液晶表示装置の駆動方法
KR100220856B1 (ko) * 1997-03-29 1999-09-15 구자홍 액정표시장치의 구동방법
KR100262336B1 (ko) * 1997-11-29 2000-08-01 김영남 전계방출표시기의게이트구동방법
KR19990059983A (ko) * 1997-12-31 1999-07-26 윤종용 액정 전압 인가방법
KR100635942B1 (ko) * 1999-12-01 2006-10-18 삼성전자주식회사 게이트 온 신호의 폭을 조절하는 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
KR101327839B1 (ko) * 2006-11-16 2013-11-11 엘지디스플레이 주식회사 액정표시장치
US9418584B2 (en) 2013-09-12 2016-08-16 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR100764049B1 (ko) 2007-10-08

Similar Documents

Publication Publication Date Title
US8044908B2 (en) Liquid crystal display device and method of driving the same
JP4185095B2 (ja) 液晶表示装置及びその駆動方法
KR20070002544A (ko) 모바일용 액정 표시 장치 및 그 구동 방법
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
US8872809B2 (en) Liquid crystal display apparatus, drive circuit therefor, and drive method therefor
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR101354432B1 (ko) 액정표시장치와 그 구동방법
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
KR100934975B1 (ko) 소스 구동 회로 및 이를 갖는 액정 표시 장치
KR100764049B1 (ko) 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR100717193B1 (ko) 액정 표시 장치
KR20080060681A (ko) 액정 표시 장치의 게이트 구동 장치 및 방법
KR100709702B1 (ko) 데이터 충전 시간을 보상하는 액정표시장치
KR20080000770A (ko) 액정표시장치의 게이트 구동회로
KR100947773B1 (ko) 액정표시장치
KR100831284B1 (ko) 액정표시장치의 구동방법
KR101352936B1 (ko) 액정 표시 장치
KR101002000B1 (ko) 액정 패널의 게이트 드라이버
KR20060067651A (ko) 액정 표시 장치 및 그 구동 방법
KR100864974B1 (ko) 액정표시장치
KR101029399B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR101037084B1 (ko) 액정표시장치의 데이터 구동장치 및 방법
KR101194647B1 (ko) 액정표시장치의 공통전극 구동회로
KR100920375B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee