KR20080000770A - 액정표시장치의 게이트 구동회로 - Google Patents

액정표시장치의 게이트 구동회로 Download PDF

Info

Publication number
KR20080000770A
KR20080000770A KR1020060058547A KR20060058547A KR20080000770A KR 20080000770 A KR20080000770 A KR 20080000770A KR 1020060058547 A KR1020060058547 A KR 1020060058547A KR 20060058547 A KR20060058547 A KR 20060058547A KR 20080000770 A KR20080000770 A KR 20080000770A
Authority
KR
South Korea
Prior art keywords
gate
driving
cell
reset
liquid crystal
Prior art date
Application number
KR1020060058547A
Other languages
English (en)
Other versions
KR101245912B1 (ko
Inventor
김홍재
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060058547A priority Critical patent/KR101245912B1/ko
Publication of KR20080000770A publication Critical patent/KR20080000770A/ko
Application granted granted Critical
Publication of KR101245912B1 publication Critical patent/KR101245912B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 하나의 더미셀만을 이용하여 스캔펄스 발생에 이용되는 리셋펄스를 공급함으로써, 회로 구성을 간소화시킴과 아울러 부피를 줄일 수 있는 액정표시장치의 게이트 구동회로를 제공하는 것으로, 스캔펄스를 공급하기 위한 제 1 내지 제 n 구동셀; 및 입력된 리셋신호에 응답하여 스캔펄스 발생에 이용되는 리셋펄스를 상기 제 n 구동셀에만 공급하는 더미셀을 구비하며, 상기 제 n-1 구동셀은 입력된 리셋제어신호에 응답하여 스캔펄스를 발생함과 아울러 전전단에 위치된 상기 제 n-3 구동셀에 리셋펄스를 공급하는 것을 특징으로 한다.
액정표시장치, 게이트구동회로, 더미셀, 리셋펄스

Description

액정표시장치의 게이트 구동회로{Gate drive circuit of LCD}
도 1은 일반적인 액정표시장치에 형성되는 픽셀의 등가 회로도.
도 2는 일반적인 액정표시장치의 구성도.
도 3은 본 발명의 실시예에 따른 액정표시장치의 게이트 구동회로의 구성도.
도 4는 도 3에서의 제 1 내지 제 n 구동셀과 더미셀의 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 액정표시장치 110: 액정표시패널
120: 데이터 구동부 130: 게이트 구동부
140: 감마기준전압 발생부 150: 백라이트 어셈블리
160: 인버터 170: 공통전압 발생부
180: 게이트구동전압 발생부 190: 타이밍 컨트롤러
200: 게이트 구동회로
210-1 내지 210-n: 제 1 내지 제 n 구동셀
220: 더미셀
본 발명은 액정표시장치에 관한 것으로, 특히 하나의 더미셀만을 이용하여 스캔펄스 발생에 이용되는 리셋펄스를 공급할 수 있는 액정표시장치의 게이트 구동회로에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.
액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다.
스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다.
스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이와 같은 구조를 갖는 픽셀들을 구비하는 일반적인 액정표시장치의 구성에 대하여 살펴보면 도 2에 도시된 바와 같다.
도 2는 일반적인 액정표시장치의 구성도이다.
도 2를 참조하면, 액정표시장치(100)는, 데이터라인(DL1 내지 DLm)과 게이트라인(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동회로(120)와, 액정표시패널(110)의 게이트라인(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동회로(130)와, 감마기준전압을 발생하여 데이터 구동회로(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(150)에 교류 전압 및 전류를 인가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 게이트 하이전 압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동회로(130)에 공급하기 위한 게이트구동전압 발생부(180)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위한 타이밍 컨트롤러(190)를 구비한다.
액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다.
TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다.
데이터 구동회로(120)는 타이밍 컨트롤러(190)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 컨트롤러(190)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압을 기준으로 액정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.
게이트 구동회로(130)는 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동회로(130)는 게이트구동전압 발생부(180)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
감마기준전압 발생부(140)는 고전위 전원전압(VDD)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동회로(120)로 출력한다.
백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.
인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.
공통전압 발생부(170)는 고전위 전원전압(VDD)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(Clc)들의 공통전극에 공급한다.
게이트구동전압 발생부(180)는 고전위 전원전압(VDD)을 인가받아 게이트 하 이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동회로(130)에 공급한다. 여기서, 게이트구동전압 발생부(180)는 액정표시패널(110)의 각 픽셀에 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동회로(130)에 의해 발생되는 스캔펄스의 하이레베전압과 로우레벨전압을 결정하는데 이용된다.
타이밍 컨트롤러(190)는 텔레비젼 수상기나 컴퓨터용 모니터 등의 시스템에 구비된 영상처리용 스케일러(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동회로(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동회로(120)와 게이트 구동회로(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함한다.
이와 같은 구성을 갖는 액정표시장치에 구비된 종래의 게이트 구동회로는 다수의 더미셀들을 채용하여 스캔펄스 발생에 이용되는 리셋펄스를 공급하고 있기 때문에 회로 구성이 복잡한 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명 의 목적은 하나의 더미셀만을 이용하여 스캔펄스 발생에 이용되는 리셋펄스를 공급할 수 있는 액정표시장치의 게이트 구동회로를 제공하는 데 있다.
본 발명의 목적은 하나의 더미셀만을 이용하여 스캔펄스 발생에 이용되는 리셋펄스를 공급함으로써, 회로 구성을 간소화시킴과 아울러 부피를 줄일 수 있는 액정표시장치의 게이트 구동회로를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 스캔펄스를 공급하기 위한 제 1 내지 제 n 구동셀; 및 입력된 리셋신호에 응답하여 스캔펄스 발생에 이용되는 리셋펄스를 상기 제 n 구동셀에만 공급하는 더미셀을 구비하며, 상기 제 n-1 구동셀은 입력된 리셋제어신호에 응답하여 스캔펄스를 발생함과 아울러 전전단에 위치된 상기 제 n-3 구동셀에 리셋펄스를 공급하는 것을 특징으로 한다.
상기 제 1 내지 제 n-2 구동셀은 전전단에 위치된 구동셀로부터 리셋펄스를 공급받는 것을 특징으로 한다.
상기 제 1 구동셀은 리셋펄스를 발생하지 않는 것을 특징으로 한다.
상기 제 2 구동셀은 리셋펄스를 발생하지 않는 것을 특징으로 한다.
상기 더미셀은 스캔펄스를 발생하지 않는 것을 특징으로 한다.
상기 더미셀은 상기 제 n 구동셀의 다음단에 위치되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 한다.
도 3은 본 발명의 실시예에 따른 액정표시장치의 게이트 구동회로의 구성도이다. 단, 본 발명의 게이트 구동회로(200)는 도 2에 도시된 액정표시장치(100)에 적용되는 것을 특징으로 한다.
도 3을 참조하면, 본 발명의 게이트 구동회로(200)는, 액정표시패널(110)에 형성된 다수의 게이트라인들(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급하기 위한 제 1 내지 제 n 구동셀(210-1 내지 210-n)과, 제 n 구동셀(210-n)에 리셋신호(RES)를 공급하기 위한 더미셀(220)을 구비한다.
제 1 구동셀(210-1)은 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트펄스(GSP)에 응답하여 첫번째 게이트라인(GL1)에 스캔펄스를 공급하는데, 타이밍 컨트롤러(190)로부터의 클럭(CLK)과 다다음단의 제 3 구동셀(210-3)로부터의 리셋펄스(REP)를 이용하여 스캔펄스를 발생한다. 여기서, 제 1 구동셀(210-1)로부터 출력된 스캔펄스는 다다음단의 제 3 구동셀(210-3)의 게이트스타트신호로 이용된다.
제 2 구동셀(210-2)은 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트펄스(GSP)에 응답하여 두번째 게이트라인(GL2)에 스캔펄스를 공급하는데, 타이밍 컨트롤러(190)로부터의 클럭(CLK)과 다다음단의 제 4 구동셀(210-4)로부터의 리셋펄스(REP)를 이용하여 스캔펄스를 발생한다. 여기서, 제 2 구동셀(210-2)로부터 출력된 스캔펄스는 다다음단의 제 4 구동셀(210-4)의 게이트스타트신호로 이용된다.
제 3 구동셀(210-3)은 전전단의 제 1 구동셀(210-1)로부터의 게이트스타트신호에 응답하여 세번째 게이트라인(GL3)에 스캔펄스를 공급하는데, 타이밍 컨트롤 러(190)로부터의 클럭(CLK)과 다다음단의 제 5 구동셀(210-5)로부터의 리셋펄스(REP)를 이용하여 스캔펄스를 발생한다. 여기서, 제 3 구동셀(210-3)로부터 출력된 스캔펄스는 다다음단의 제 5 구동셀(210-5)의 게이트스타트신호로 이용되며, 또한 제 3 구동셀(210-3)은 다다음단의 제 5 구동셀(210-5)로부터의 리셋펄스(REP)에 응답하여 리셋펄스(REP)를 첫번째단의 제 1 구동셀(210-1)로 공급한다.
제 n-2 구동셀(210-(n-2))은 전전단의 제 n-4 구동셀(210-(n-4))로부터의 게이트스타트신호에 응답하여 게이트라인(GL(n-2))에 스캔펄스를 공급하는데, 타이밍 컨트롤러(190)로부터의 클럭(CLK)과 다다음단의 제 n 구동셀(210-n)로부터의 리셋펄스(REP)를 이용하여 스캔펄스를 발생한다. 여기서, 제 n-2 구동셀(210-(n-2))로부터 출력된 스캔펄스는 다음단의 제 n-1 구동셀(210-(n-1))의 게이트스타트신호로 이용되며, 또한 제 n-2 구동셀(210-(n-2))은 마지막단의 제 n 구동셀(210-n)로부터의 리셋펄스(REP)에 응답하여 리셋펄스(REP)를 전전단의 제 제 n-4 구동셀(210-(n-4))로 공급한다.
제 n-1 구동셀(210-(n-1))은 전전단의 제 n-3 구동셀(210-(n-3))로부터의 게이트스타트신호에 응답하여 게이트라인(GL(n-1))에 스캔펄스를 공급하는데, 타이밍 컨트롤러(190)로부터의 클럭(CLK)과 타이밍 컨트롤러(190)로부터의 리셋신호(RES)를 이용하여 스캔펄스를 발생한다. 여기서, 제 n-1 구동셀(210-(n-1))로부터 출력된 스캔펄스는 더미셀(220)의 게이트스타트신호로 이용되며, 또한 제 n-1 구동셀(210-(n-1))은 타이밍 컨트롤러(190)로부터의 리셋제어신호(RCS)에 응답하여 리셋펄스(REP)를 전전단의 제 n-3 구동셀(210-(n-3))로 공급한다. 여기서, 리셋제어 신호(RCS)로는 더미셀(220)에 공급되는 리셋신호(RES)가 이용될 수 있으나, 이에 한정되지 않고 타이밍 컨트롤러(190)로부터의 클럭(CLK) 등도 리셋제어신호(RCS)로 이용될 수 있다.
제 n 구동셀(210-n)은 전전단의 제 n-2 구동셀(210-(n-2))로부터의 게이트스타트신호에 응답하여 게이트라인(GLn)에 스캔펄스를 공급하는데, 타이밍 컨트롤러(190)로부터의 클럭(CLK)과 더미셀(220)로부터의 리셋펄스(REP)를 이용하여 스캔펄스를 발생한다. 여기서, 제 n 구동셀(210-n)은 타이밍 컨트롤러(190)로부터의 리셋신호(RES)에 응답하여 리셋펄스(REP)를 전전단의 제 n-2 구동셀(210-(n-2))로 공급한다.
이상에서 설명되지 않은 제 4 내지 제 n-3 구동셀(210-4 내지 210-(n-3))도 전술한 바와 같이, 전전단의 구동셀로부터의 게이트스타트신호에 응답하여 자신과 접속된 게이트라인에 스캔펄스를 공급하고 동시에 이 스캔펄스를 게이트스타트신호로서 다다음단 구동셀로 공급하며, 또한 다다음단의 구동셀로부터의 리셋펄스(REP)에 응답하여 리셋펄스(REP)를 전전단의 구동셀로 공급한다.
더미셀(220)은 타이밍 컨트롤러(190)로부터의 리셋신호(RES)에 응답하여 리셋펄스(REP)를 마지막단의 제 n 구동셀(210-n)로 공급한다. 이러한 더미셀(220)은 제 n 구동셀(210-n)과 이웃하게 배치되는 것이 바람직하다.
도 4는 도 3에서의 제 1 내지 제 n 구동셀과 더미셀의 회로도이다.
도 4를 참조하면, 제 1 내지 제 n 구동셀(210-1 내지 210-n)과 더미셀(220)은 각각, 다수의 N모스 트랜지터(N_TR1 내지 N_TR8)들로 구성된다.
N모스 트랜지터(N_TR1)는, 게이트스타트펄스(GSP)나 게이트스타트신호 입력단(Vin)에 공통접속된 드레인과 게이트를 갖으며, 그리고 N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 드레인, N모스 트랜지터(N_TR5)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 소스를 갖는다.
N모스 트랜지터(N_TR2)는, 고전위 전원전압단(VDD)에 접속된 드레인을 갖고, 반전클럭단(/CLK)에 접속된 게이트를 갖으며, 그리고 N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR8)의 게이트, N모스 트랜지터(N_TR5)의 드레인에 공통접속된 소스를 갖는다.
N모스 트랜지터(N_TR3)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR4)의 드레인 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 드레인을 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 게이트를 갖는다.
N모스 트랜지터(N_TR4)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR5)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 드레인을 갖고, 리셋단(Vreset)에 접속된 게이트를 갖으며, 그리고 접지단(Vss)에 접속된 소스를 갖는다.
N모스 트랜지터(N_TR5)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 게이트를 갖고, N모스 트랜지터(N_TR2)의 소스, N모스 트랜지 터(N_TR3)의 게이트, N모스 트랜지터(N_TR6)의 소스 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR6)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖는다.
N모스 트랜지터(N_TR6)는, 게이트스타트펄스(GSP)나 게이트스타트신호 입력단(Vin)과 N모스 트랜지터(N_TR1)의 게이트에 공통접속된 게이트를 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖는다.
N모스 트랜지터(N_TR7)는, 클럭단(CLK)에 접속된 드레인을 갖고, 게이트스타트신호 출력단(Vout)과 게이트라인(GL)에 공통접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 드레인 및 N모스 트랜지터(N_TR5)의 게이트에 공통접속된 게이트를 갖는다. 그리고, N모스 트랜지터(N_TR7)의 소스에는 리셋펄스 출력단(Rout)도 접속된다.
N모스 트랜지터(N_TR8)는, N모스 트랜지터(N_TR7)의 소스, 게이트스타트신호 출력단(Vout) 및 게이트라인(GL)에 공통접속된 소스를 갖고, 접지단(Vss)에 접속된 드레인을 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR6)의 드레인에 공통접속된 게이트를 갖는다. 그리고, N모스 트랜지터(N_TR8)의 소스에는 리셋펄스 출력단(Rout)도 접속된다.
여기서, 출력단(Vout)은 해당 게이트라인과 다음단의 구동셀에 접속되는 등가 회로 상태를 나타낸 것이며, 리셋펄스 출력단(Rout)은 해당 게이트라인과 전전단의 구동셀에 접속되는 등가회로 상태를 나타낸 것이다.
도 4에 도시된 회로가 제 1 구동셀(210-1)을 나타낸 것이라면, 게이트스타트펄스 입력단(Vin)에는 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트펄스(GSP)가 게이트 제어신호로서 입력되고, N모스 트랜지터(N_TR7)의 소스와 N모스 트랜지터(N_TR8)의 드레인 사이에 위치된 출력측이 첫번째 게이트라인(GL1)에 접속되며, 출력단(Vout)은 제 3 구동셀(221-3)의 구동신호 입력단(Vin)에 접속된다. 그리고, 리셋단(Vreset)은 다다음단의 제 2 구동셀(210-2)의 리셋펄스 출력단(Rout)과 접속된다. 한편, 제 1 구동셀(210-1)에는 리셋펄스 출력단(Rout)이 존재하지 않는다.
도 4에 도시된 회로가 제 2 구동셀(210-1)을 나타낸 것이라면, 게이트스타트펄스 입력단(Vin)에는 타이밍 컨트롤러(190)로부터 공급되는 게이트스타트펄스(GSP)가 게이트 제어신호로서 입력되고, N모스 트랜지터(N_TR7)의 소스와 N모스 트랜지터(N_TR8)의 드레인 사이에 위치된 출력측이 두번째 게이트라인(GL2)에 접속되며, 게이트스타트신호 출력단(Vout)은 제 4 구동셀(210-4)의 게이트스타트신호 입력단(Vin)에 접속된다. 그리고, 리셋단(Vreset)은 다다음단의 제 4 구동셀(210-4)의 리셋펄스 출력단(Rout)과 접속된다. 한편, 제 2 구동셀(210-2)에는 리셋펄스 출력단(Rout)이 존재하지 않는다.
도 4에 도시된 회로가 제 3 내지 제 n-2 구동셀(210-2 내지 210-(n-2))을 각각 나타낸 것이라면, 게이트스타트신호 입력단(Vin)은 전전단의 구동셀의 게이트스타트신호 출력단(Vout)과 접속되고, N모스 트랜지터(N_TR7)의 소스와 N모스 트랜지터(N_TR8)의 드레인 사이에 위치된 출력측이 대응되는 게이트라인에 접속되며, 게이트스타트신호 출력단(Vout)은 다다음단에 위치된 구동셀의 게이트스타트신호 입력단(Vin)에 접속된다. 그리고, 리셋단(Vreset)은 다다음단의 구동셀의 리셋펄스 출력단(Rout)과 접속되고, 리셋펄스 출력단(Rout)은 전전단의 구동셀의 리셋단(Vreset)에 접속된다.
도 4에 도시된 회로가 제 n-1 구동셀(210-(n-1)을 나타낸 것이라면, 게이트스타트신호 입력단(Vin)은 전전단의 제 n-3 구동셀(210-(n-3))의 게이트스타트신호 출력단(Vout)과 접속되고, N모스 트랜지터(N_TR7)의 소스와 N모스 트랜지터(N_TR8)의 드레인 사이에 위치된 출력측이 대응되는 게이트라인에 접속되며, 게이트스타트신호 출력단(Vout)은 더미셀(220)의 게이트스타트신호 입력단(Vin)에 접속된다. 그리고, 리셋단(Vreset)에는 타이밍 컨트롤러(190)로부터의 리셋제어신호(RCS)가 인가되고, 리셋펄스 출력단(Rout)은 전전단의 제 n-3 구동셀(210-(n-3))의 리셋단(Vreset)에 접속된다.
도 4에 도시된 회로가 제 n 구동셀(210-n)을 나타낸 것이라면, 게이트스타트신호 입력단(Vin)은 전전단의 제 n-2 구동셀(210-(n-2))의 게이트스타트신호 출력단(Vout)과 접속되고, N모스 트랜지터(N_TR7)의 소스와 N모스 트랜지터(N_TR8)의 드레인 사이에 위치된 출력측은 게이트라인(GLn)에 접속되고, 게이트스타트신호 출 력단(Vout)은 더미셀(220)의 게이트스타트신호 입력단(Vin)에 접속된다. 그리고, 리셋단(Vreset)에는 더미셀(220)로부터의 리셋펄스(REP)가 인가되고, 리셋펄스 출력단(Rout)은 전전단의 제 n-2 구동셀(210-(n-2))의 리셋단(Vreset)에 접속된다.
도 4에 도시된 회로가 더미셀(220)을 나타낸 것이라면, 게이트스타트신호 입력단(Vin)은 제 n-1 구동셀(210-(n-1))의 게이트스타트신호 출력단(Vout)과 접속되고, N모스 트랜지터(N_TR7)의 소스와 N모스 트랜지터(N_TR8)의 드레인 사이에 위치된 리셋펄스 출력단(Rout)은 제 n 구동셀(210-n)의 리셋단(Vreset)에 접속된다. 그리고, 게이트스타트신호 출력단(Vout)은 존재하지 않으며, 리셋단(Vreset)에는 타이밍 컨트롤러(190)로부터의 리셋신호(RES)가 인가된다.
이상에서 설명한 바와 같이 본 발명은, 게이트 구동회로에 하나의 더미셀만을 채용하여 스캔펄스 발생에 이용되는 리셋펄스를 공급함으로써, 게이트 구동회로의 구성을 간소화시킴과 아울러 부피를 줄일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (6)

  1. 스캔펄스를 공급하기 위한 제 1 내지 제 n 구동셀; 및
    입력된 리셋신호에 응답하여 스캔펄스 발생에 이용되는 리셋펄스를 상기 제 n 구동셀에만 공급하는 더미셀을 구비하며,
    상기 제 n-1 구동셀은 입력된 리셋제어신호에 응답하여 스캔펄스를 발생함과 아울러 전전단에 위치된 상기 제 n-3 구동셀에 리셋펄스를 공급하는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  2. 제 1 항에 있어서,
    상기 제 1 내지 제 n-2 구동셀은 전전단에 위치된 구동셀로부터 리셋펄스를 공급받는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  3. 제 1 항에 있어서,
    상기 제 1 구동셀은 리셋펄스를 발생하지 않는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  4. 제 1 항에 있어서,
    상기 제 2 구동셀은 리셋펄스를 발생하지 않는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  5. 제 1 항에 있어서,
    상기 더미셀은 스캔펄스를 발생하지 않는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 더미셀은 상기 제 n 구동셀의 다음단에 위치되는 것을 특징으로 하는 액정표시장치의 게이트 구동회로.
KR1020060058547A 2006-06-28 2006-06-28 액정표시장치의 게이트 구동회로 KR101245912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058547A KR101245912B1 (ko) 2006-06-28 2006-06-28 액정표시장치의 게이트 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058547A KR101245912B1 (ko) 2006-06-28 2006-06-28 액정표시장치의 게이트 구동회로

Publications (2)

Publication Number Publication Date
KR20080000770A true KR20080000770A (ko) 2008-01-03
KR101245912B1 KR101245912B1 (ko) 2013-03-20

Family

ID=39212889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058547A KR101245912B1 (ko) 2006-06-28 2006-06-28 액정표시장치의 게이트 구동회로

Country Status (1)

Country Link
KR (1) KR101245912B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535819B1 (ko) * 2008-12-24 2015-07-10 엘지디스플레이 주식회사 표시장치
US9437166B2 (en) 2011-08-08 2016-09-06 Samsung Display Co., Ltd. Bi-directional driving scan driver
WO2023201656A1 (zh) * 2022-04-21 2023-10-26 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330030B1 (ko) 1999-12-28 2002-03-27 구자홍 플라즈마 디스플레이 패널 및 그 구동방법
KR100843383B1 (ko) * 2002-12-31 2008-07-03 비오이 하이디스 테크놀로지 주식회사 집적 아모퍼스실리콘계 박막트랜지스터 드라이브열을 갖는액정표시장치
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
KR101002331B1 (ko) * 2004-09-07 2010-12-17 엘지디스플레이 주식회사 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535819B1 (ko) * 2008-12-24 2015-07-10 엘지디스플레이 주식회사 표시장치
US9437166B2 (en) 2011-08-08 2016-09-06 Samsung Display Co., Ltd. Bi-directional driving scan driver
WO2023201656A1 (zh) * 2022-04-21 2023-10-26 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
KR101245912B1 (ko) 2013-03-20

Similar Documents

Publication Publication Date Title
KR101285054B1 (ko) 액정표시장치
US7868862B2 (en) Liquid crystal display
KR101263507B1 (ko) 액정표시장치 및 그의 구동 방법
KR101265333B1 (ko) 액정표시장치 및 그의 구동 방법
KR20080056905A (ko) 액정표시장치 및 그의 구동 방법
US8253719B2 (en) Liquid crystal display device and method with a reduced number of delay devices for discharging remaining pixel charges
KR20090113079A (ko) 액정표시장치의 구동회로
KR101429922B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101696459B1 (ko) 액정표시장치와 그 구동 방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR20110067819A (ko) 액정표시장치 및 그 구동 방법
KR101327875B1 (ko) 액정표시장치 및 그의 구동 방법
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR101264705B1 (ko) 액정표시장치 및 그의 구동 방법
KR101177581B1 (ko) 액정표시장치 및 그의 구동 방법
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070121284A (ko) 액정표시장치 및 그의 구동 방법
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법
KR20080044454A (ko) 액정표시장치 및 그의 구동 방법
KR101352936B1 (ko) 액정 표시 장치
KR20080078357A (ko) 액정표시장치 및 그의 구동 방법
KR101201192B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070064458A (ko) 액정표시소자의 구동 장치
KR20080057923A (ko) 액정표시장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8