以下、本発明の実施の形態を図面を参照して説明する。
[実施の形態1]
図1は、本発明の第1の実施の形態の液晶表示装置の例を示すブロック図である。本発明の液晶表示装置は、車両のインストルメントパネルに配置される。具体的には、後述の液晶表示パネル13がインストルメントパネルの外面部に囲まれた状態で露出するように配置される。ここでは、インストルメントパネルの外面部が黒色である場合を例にして説明するが、黒色以外の暗色(例えば、グレー)であってもよい。
本発明の液晶表示装置は、イグニッションオフ時電源(以下、オフ時電源と記す。)1と、液晶表示モジュール10とを備える。液晶表示モジュール10は、電圧を供給され、液晶表示パネル13に画像を表示するモジュールである。液晶表示モジュール10は、車両のイグニッションがオンになっている状態では、外部システム(図示略)から所定の電圧と、データ信号(Data)および制御信号を供給され、そのデータ信号に応じた画像(例えば、車両の速度等を示す画像等)を表示する。以下、外部システムから供給される所定の電圧を、オン時電圧と記す。また、オン時電圧の電圧値をVregとする。Vregは、例えば、3.3Vであるが、3.3V以外の値であってもよい。車両のイグニッションがオフになっている状態では、外部システムからのオン時電圧、データ信号および制御信号の供給は停止する。
オフ時電源1は、車両のイグニッションがオフになっている状態で、液晶表示モジュール10に電圧を供給する電源である。例えば、電池をオフ時電源1として用いてもよい。また、車両のバッテリをオフ時電源1として用いてもよい。オフ時電源1は、例えば、12Vの電圧を供給するが、12V以外の電圧を供給してもよい。オフ時電源1は、車両のイグニッションがオンになっている状態では電圧供給を停止する。
液晶表示モジュール10は、スイッチングレギュレータ2と、タイミングコントローラ3と、DC−DCコンバータ4と、コモン電極用電圧発生部5と、階調特性決定用電圧発生部6と、液晶表示パネル部7を備える。
スイッチングレギュレータ2は、オフ時電源1から供給される電圧(例えば、12V)を、オン時電圧と同じ電圧値Vreg(例えば、3.3V)に調整する。そして、スイッチングレギュレータ2は、調整した電圧を、タイミングコントローラ3、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6に供給する。
タイミングコントローラ3は、車両のイグニッションがオンになっている状態で、外部システムから電圧値Vregの電圧と、画像のデータ信号、および制御信号とを入力され、液晶表示パネル部7に画像を表示するため画像のデータ信号および制御信号を生成し、液晶表示パネル部7に入力する。
外部システムから入力される制御信号として、クロック信号(SCLKと記す。)、外部システムがデータ信号を供給している期間を示す信号(DENAと記す。)、水平同期信号(HDと記す。)、垂直同期信号(VDと記す。)がある。
タイミングコントローラ3は、入力されたデータ信号に応じて、液晶表示パネル部7に入力するデータ信号(Data)を生成する。また、タイミングコントローラ3は、入力された制御信号に応じて、液晶表示パネル部7に入力するクロック信号(SCLKと区別してDCLKと記す。)、液晶表示パネルにおける各行の選択期間を制御する制御信号、極性を制御する信号(POLと記す。)を生成し、液晶表示パネル部7に入力する。各行の選択期間を制御する制御信号(すなわち、選択期間制御信号)として、ソースドライバ11に入力される信号と、ゲートドライバ12に入力される信号とがある。以下、ソースドライバ11に入力される選択期間制御信号をSTBと記す。また、STBに対応して、ゲートドライバ12に入力される選択期間制御信号をゲートドライバ用選択期間制御信号と記す。また、POLは極性制御信号と称することができる。
タイミングコントローラ3は、車両のイグニッションがオフになっている状態で、スイッチングレギュレータ2からオン時電圧と同じ電圧値の電圧を供給され、液晶表示パネル13全面を黒色(インストルメントパネルと同色)にするデータ信号(iDataと記す。)と、制御信号とを生成する。イグニッションがオフとなっているときにタイミングコントローラ3が生成する制御信号は、イグニッションがオンとなっているときに生成する制御信号DCLK,STB,ゲートドライバ用選択期間制御信号,POLと同様である。ただし、以下の説明では、イグニッションがオフになっているときに生成される制御信号には、符号“i”を付して、iDCLK,iSTB,iPOLと記す。ゲートドライバ用選択期間制御信号に関しては、イグニッションのオン、オフによらず、単にゲートドライバ用選択期間制御信号と記す。
液晶表示パネル部7は、液晶表示パネル13と、液晶表示パネル13を駆動するソースドライバ11およびゲートドライバ12を備える。
液晶表示パネル13は、コモン電極と、マトリクス状に配置された画素電極との間にTN(Twisted Nematic )液晶を挟持するアクティブマトリクス液晶表示パネルである。また、液晶表示パネル13は、ノーマリホワイトの液晶表示パネルである。また、液晶表示パネル13は、例えば、グレースケールの表示を行う液晶表示パネルであるが、カラー表示を行うものであってもよい。
液晶表示パネル13は、画素の列毎にソースラインを備え、画素の行毎にゲートラインを備える。そして、各画素電極は、配置された列に対応するソースラインに、アクティブ素子を介して接続される。また、各画素電極は、配置された行に対応するゲートラインに、アクティブ素子を介して接続される。ここでは、アクティブ素子がTFT(Thin Film Transistor)である場合を例にして説明するが、TFT以外のアクティブ素子が各画素電極に設けられていてもよい。
ゲートドライバ12は、ゲートドライバ用選択期間制御信号に応じて、ゲートラインを1本ずつ線順次選択し、選択したゲートラインを選択時電位(VGHと記す。)に設定し、選択していないゲートラインを非選択時電位(VGLと記す。)に設定する。
ソースドライバ11は、選択行の各画素のデータ信号に基づいて、各列のソースラインの電位を設定する。ソースドライバ11は、供給される電圧を分圧して、複数種類の電圧を生成し、ソースラインの電圧をデータ信号に応じた電位に設定する。
図2は、画素電極とソースラインおよびゲートラインとの接続例を示す説明図である。図2では、画素電極21がi行目のゲートラインGiに接続され、k列目のソースラインSkに接続される場合を例にする。画素電極21には、TFT22が設けられる。そして、TFT22のゲート22aはゲートラインGiに接続される。また、TFT22は、ソース22cをソースラインSkに接続され、ドレイン22bを画素電極21に接続される。
また、コモン電極30は、各画素電極と対向し、所定の電位(VCOM)に設定される。
各TFT22は、ゲートの電位が選択時電位VGHに設定されると、ドレインとソースとを導通状態にし、ゲートの電位が非選択時電位VGLに設定されると、ドレインとソースとを非導通状態にする。従って、選択行の各画素電極は、TFTを介して接続されているソースラインと等電位となる。また、選択されていない行の各画素電極は、ソースラインと非導通状態になる。
図2に示す例において、ゲートラインGiが選択され、ゲート22aが選択時電位VGHに設定されると、ドレイン22bとソース22cとが導通状態となり、画素電極21がソースラインSkと等電位になる。そして、コモン電極30の電位VCOMと画素電極21の電位との電位差に応じて、画素電極21とコモン電極30との間のTN液晶(図示略)の状態が規定され、この画素における表示状態が定まる。
DC−DCコンバータ4は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ2から供給される電圧から、選択時電位VGH、非選択時電位VGLを生成し、ゲートドライバ12に供給する。また、DC−DCコンバータ4は、スイッチングレギュレータ2から供給される電圧から、ソースドライバ11に供給する電源電圧(VDDAと記す。)を生成し、ソースドライバ11にその電圧を供給する。
コモン電極用電圧発生部5は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ2から供給される電圧から、電圧VCOMを生成し、コモン電極30(図2参照)の電位をVCOMに設定する。
階調特性決定用電圧発生部6は、車両のイグニッションがオフになっているときに、スイッチングレギュレータ2から供給される電圧から、液晶表示パネル部7の階調特性を定める階調電圧を生成し、液晶表示パネル部7に供給する。ソースドライバ12は、階調電圧を分圧して、データ信号に応じてソースラインに設定するための電圧を得る。
なお、液晶表示パネル部7には、車両のイグニッションがオフになっているときだけでなく、オンになっているときにも、VGL,VGH,VDDA,VCOM、および階調特性を定める階調電圧が供給される。このため、イグニッションがオンであるときにも、ゲートドライバ12は各行を選択することができ、ソースドライバ11は、階調特性決定用電圧発生部6から供給される階調電圧を分圧して、ソースラインをデータ信号に応じた電位に設定できる。また、コモン電極の電位は、VCOMを供給する回路によってVCOMに設定される。以下に示す説明では、車両のイグニッションがオンになっているときに、DC−DCコンバータ4が、オン時電圧からVGL,VGH,VDDAを生成し、コモン電極用電圧発生部5が、オン時電圧からVCOMを発生し、階調特性決定用電圧発生部6が、階調特性を定める階調電圧をオン時電圧から生成し、それぞれ生成した各電圧を液晶表示パネル部7に供給する場合を例にして説明する。ただし、車両のイグニッションがオンになっているときには、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6とは別の回路(例えば、タイミングコントローラ3を内蔵したASIC)がこれらの各電圧(VGL,VGH,VDDA,VCOM、階調電圧)を生成し、液晶表示パネル部7に供給してもよい。
図3は、タイミングコントローラ3の構成例を示すブロック図である。タイミングコントローラ3は、状態検知回路41と、オフ時信号生成部42と、信号切り替え部45とを備える。また、オフ時信号生成部42は、自走発振回路43と、内部信号生成部44とを含む。また、信号切り替え部45は、オン時信号生成部46と、スイッチ47とを含む。
状態検知回路41は、車両のイグニッションがオンになっているときには、外部システムからオン時電圧を供給され、イグニッションがオフになっているときには、オン時電圧と同じ電圧値Vregに調整された電圧をスイッチングレギュレータ2から供給される。
また、状態検知回路41は、外部システムから入力される制御信号に基づいて、車両のイグニッションがオフになっているか否かを判定する。例えば、SCLK,DENA,DH,VD等の制御信号が入力されているときには、状態検知回路41は、イグニッションがオンになっていると判定する。一方、それらの制御信号が入力されていないときには、状態検知回路41は、イグニッションがオフになっていると判定する。なお、状態検知回路41は、他の方法でイグニッションのオン、オフを判定してもよい。状態検知回路41は、車両のイグニッションがオンであるかオフであるかを判定した結果を、自走発振回路43とスイッチ47に入力する。
オフ時信号生成部42の自走発振回路43は、車両のイグニッションがオフであるという判定結果が入力されると、液晶表示パネル部7に入力するクロック信号iDCLKを生成し、内部信号発生部44およびスイッチ47に入力する。
内部信号生成部44は、自走発振回路43が生成するクロック信号iDCLKに合わせて、液晶表示パネル部7を制御する他の制御信号iSTB,ゲートドライバ用選択期間制御信号,iPOLを生成する。また、内部信号生成部44は、液晶表示パネル13の全面を黒色(インストルメントパネルの外面部と同色)にする画像のデータ信号(iData)を生成する。内部信号生成部44は、生成したデータ信号iDataおよび各制御信号をスイッチ47に入力する。
内部信号生成部44は、液晶表示パネル13における画素の極性が、隣り合う列同士では逆の極性になり、個々の列の画素は同極性になるようにしつつ、フレーム毎に各画素の極性を反転させるように、制御信号を生成する。このように、個々の列において、1列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させることをソースライン反転駆動と呼ぶ。ここで、1フレームは、第1行から最終行までの線順次選択(線順次走査)に要する時間である。
なお、コモン電極の電位VCOMよりも画素電極の電位の方が高い状態を正極性と記す。また、コモン電極の電位VCOMよりも画素電極の電位の方が低い状態を負極性と記す。
自走発振回路43が生成するクロック信号や、内部信号生成部44が生成する各種制御信号およびデータ信号は、外部システムから入力された信号に基づかずに、液晶表示モジュールの内部で生成された内部信号であるということができる。
オン時信号生成部46は、イグニッションがオンになっているときに、外部システムから供給される画像のデータ信号および制御信号(SCLK,DENA,VH,VD)に基づいて、液晶表示パネル部7に入力する画像のデータ信号(Data)および制御信号(DCLK,STB,ゲートドライバ用選択期間制御信号,POL)を生成し、スイッチ47に入力する。
オン時信号生成部46は、液晶表示パネル13における画素の極性が縦横に隣接する画素同士で逆極性になり、フレーム毎に各画素の極性を反転させるように、制御信号を生成する。このように、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させることをドット反転駆動と呼ぶ。
なお、オフ時信号発生部42およびオン時信号生成部46は、状態検知回路41を介して、電圧値Vregの電圧を供給され、その電圧を用いて各種制御信号を生成すればよい。
スイッチ47は、オフ時信号生成部42によって生成された信号と、オン時信号生成部46によって生成された信号のどちらか一方を、液晶表示パネル部7に入力する。具体的には、スイッチ47は、イグニッションがオフであるという判定結果が状態検知回路41から入力されると、オフ時信号発生部42によって生成された画像のデータ信号および制御信号を液晶表示パネル部7に入力する。また、イグニッションがオンであるという判定結果が状態検知回路41から入力されると、オン時信号生成部46によって生成された画像のデータ信号および制御信号を液晶表示パネル部7に入力する。
スイッチ47は、ソースドライバ11に対してData,iData、DCKL,iDCLK,STB,iSTB,POL,iPOLを入力する。また、スイッチ47は、ゲートドライバ12に対してゲートドライバ用選択期間制御信号を入力する。
次に、動作について説明する。
まず、ソースドライバ11が画像のデータ信号を取り込む動作について説明する。ソースドライバ11は、iDCLKまたはDCLKに合わせて、画像1行分のデータ信号から各画素のデータ信号を順次取り込む。ソースドライバ11は、イグニッションがオフになっているときには、オフ時信号生成部42に生成されたiDCLKに合わせてデータ信号を取り込み、イグニッションがオンになっているときには、オン時信号生成部46に生成されたDCLKに合わせてデータ信号を取り込む。なお、画像のデータ信号は、個々の画素の画素値を表すデータである。
次に、イグニッションがオンになっているときに液晶表示パネル13に画像を表示する動作について説明する。イグニッションがオンになっているとき、状態検知回路41は、外部システムからSCLK等の各種制御信号が入力されていることに基づいて、イグニッションがオンになっていると判定し、その判定結果をスイッチ47およびオフ時信号生成部42に入力する。スイッチ47は、この判定結果に応じて、オン時信号生成部46が生成した画像のデータ信号および制御信号を液晶表示パネル部7に入力する。
また、オフ時信号生成部42は、イグニッションがオンになっている旨の判定結果が入力されたため、動作しない。すなわち、画像のデータ信号や制御信号の生成を停止する。
オン時信号生成部46は、外部システムから入力される画像のデータ信号および制御信号に基づいて、液晶表示パネル部7に入力する画像のデータ信号および制御信号を生成する。そして、スイッチ47を介して、データ信号および制御信号DCLK,STB,POLをソースドライバ11に入力し、STBに対応したゲートドライバ用選択期間制御信号をゲートドライバ12に入力する。ゲートドライバ12は、ゲートドライバ用選択期間制御信号に応じて、選択行を順次切り替える。
ソースドライバ11は、選択行のデータ信号と、STBおよびPOLとに基づいて、各ソースラインの電位を設定する。この結果、選択行の各画素において、液晶に電圧が印加され、液晶表示パネル13に画像(例えば、車両の速度を示す画像等)が表示される。
図4は、オン時信号生成部46が生成する極性制御信号POLの例を示す説明図である。オン時信号生成部46は、それぞれのフレーム内で、選択期間毎に、POLのレベルをハイレベル(Hと記す。)とローレベル(Lと記す。)とに切り替える。また、オン時信号生成部46は、フレーム内で最初に設定するPOLのレベルをフレーム毎に切り替える。換言すれば、奇数行選択時のPOLのレベルおよび偶数行選択時のPOLのレベルを、フレーム毎に交互に切り替える。例えば、オン時信号生成部46は、あるフレームで、図4(a)に示すように、H,L,H,L,・・・の順にPOLのレベルを切り替えた場合、次のフレームでは、図4(b)に示すように、L,H,L,H,・・・の順にPOLのレベルを切り替える。
そして、ソースドライバ11は、POLがハイレベルであるときには、左から奇数列目のソースラインの電位をVCOMより高い電位に設定し、左から偶数列目のソースラインの電位をVCOMより低い電位に設定するという条件のもとで、各列のソースラインの電位を選択行の各画素のデータ信号に応じた電位に設定する。
また、ソースドライバ11は、POLがローレベルであるときには、左から奇数列目のソースラインの電位をVCOMより低い電位に設定し、左から偶数列目のソースラインの電位をVCOMより高い電位に設定するという条件のもとで、各列のソースラインの電位を選択行の各画素のデータ信号に応じた電位に設定する。
従って、フレーム内でPOLがH,L,H,L,・・・と切り替えられる場合には、図5に示すように、液晶表示パネル13の奇数行目の各画素は、左から正極性、負極性、正極性、負極性、・・・となり、偶数行目の各画素は、左から負極性、正極性、負極性、正極性、・・・となる。なお、図5において、「+」は正極性を表し、「−」は負極性を表す。他の図面においても同様である。
また、フレーム内でPOLがL,H,L,H,・・・と切り替えられる場合には、図6に示すように、液晶表示パネル13の奇数行目の各画素は、左から負極性、正極性、負極性、正極性、・・・となり、偶数行目の各画素は、左から正極性、負極性、正極性、負極性、・・・となる。
このように、液晶表示モジュール10は、イグニッションがオンになっているとき、縦横に隣接する画素同士で逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させる。すなわち、ドット反転駆動を行う。
次に、イグニッションがオフになっているときに液晶表示パネル13に画像を表示する動作について説明する。イグニッションがオフになっているとき、状態検知回路41は、外部システムからSCLK等の各種制御信号が入力されていないことに基づいて、イグニッションがオフになっていると判定し、その判定結果をスイッチ47およびオフ時信号生成部42に入力する。スイッチ47は、この判定結果に応じて、オフ時信号生成部42が生成した画像のデータ信号および制御信号を液晶パネル部7に入力する。
オフ時信号生成部42の自走発振回路43は、クロック信号iDCLKを生成し、内部信号生成部44に入力する。また、自走発振回路43は、スイッチ47を介して、iDCLKをソースドライバ11に入力する。
内部信号生成部44は、自走発振回路43が生成するクロック信号iDCLKに合わせて、iSTB,iPOLを生成し、また、各行の画素を全て黒色に指定したデータ信号(iData)を生成する。そして、内部信号生成部44は、スイッチ47を介して、iData,iSTB,iPOLをソースドライバに入力し、iSTBに対応したゲートドライバ用選択期間制御信号をゲートドライバ12に入力する。ゲートドライバは、ゲートドライバ用選択期間制御信号に応じて、選択行を順次切り替える。
ソースドライバ11は、選択行のデータ信号iDataと、iSTBおよびiPOLとに基づいて、各ソースラインの電位を設定する。各行のデータ信号は、いずれも各画素を黒色に指定している。従って、液晶表示パネル13には、全面が黒色の画像が表示される。この結果、液晶表示パネル13は、インストルメントパネルの外面部の色と同色になる。
図7は、内部信号生成部44が生成する極性制御信号iPOLの例を示す説明図である。内部信号生成部44は、1フレーム内で、選択行の切り替えに伴うiPOLのレベルの切り替えを行わず、iPOLのレベルをハイレベルまたはローレベルのままとする。そして、内部信号生成部44は、フレーム毎にiPOLのレベルをハイレベルとローレベルとに切り替える。例えば、内部信号生成部44は、図7に示すように、フレーム毎に、iPOLのレベルを、H,L,H,L,・・・と切り替える。
ソースドライバ11がiPOLに従って各ソースラインの電位を設定する動作は、イグニッションがオンになっているときに、POLに従って電位を設定する動作と同様である。すなわち、ソースドライバ11は、iPOLがハイレベルであるときには、左から奇数列目のソースラインの電位をVCOMより高い電位に設定し、左から偶数列目のソースラインの電位をVCOMより低い電位に設定するという条件のもとで、各列のソースラインの電位を選択行のデータ信号に応じた電位に設定する。また、ソースドライバ11は、iPOLがローレベルであるときには、左から奇数列目のソースラインの電位をVCOMより低い電位に設定し、左から偶数列目のソースラインの電位をVCOMより高い電位に設定するという条件のもとで、各列のソースラインの電位を選択行のデータ信号に応じた電位に設定する。
従って、iPOLがハイレベルに設定されるフレームでは、図8に示すように、液晶表示パネル13の奇数列目の各画素はいずれも正極性になり、偶数行目の各画素はいずれも負極性になる。また、iPOLがローレベルに設定されるフレームでは、図9に示すように、液晶表示パネル13の奇数列目の各画素はいずれも負極性になり、偶数列目の各画素はいずれも正極性になる。
このように、液晶表示モジュール10は、イグニッションがオフになっているとき、個々の列において、1列分の画素が同極性となり、かつ、隣り合う列同士では逆極性になるようにしつつ、フレーム毎に各画素の極性を反転させる。すなわち、ソースライン反転駆動を行う。
イグニッションがオンになったときには、外部システムから制御信号および画像のデータ信号が入力される。この状態になったことを、状態検知回路41が検知したときには、タイミングコントローラ3は、オン時信号生成部46が生成した各種信号を画像表示パネル部7に入力するように切り替える。この切り替えは、例えば、数フレーム分の時間以内で行う。
本実施の形態によれば、車両のイグニッションがオフになったときに、イグニッションオフ時電源1が供給する電圧をスイッチングレギュレータ2が、オン時電圧と同じ電圧値の電圧に調整し、タイミングコントローラのオフ時信号生成部42が、制御信号iDCLK,iSTB,ゲートドライバ用選択期間制御信号,iPOLを生成し、また、各行の画素を全て黒色に指定したデータ信号iDataを生成する。そして、液晶表示パネル部7は、その制御信号およびデータ信号に基づいて、液晶表示パネル13に画像を表示させる。従って、イグニッションがオフになったときには、液晶表示パネル13がノーマリホワイトであっても、液晶表示パネル13はインストルメントパネルの外面部と同じ黒色になり、液晶表示パネル13とインストルメントパネルの外面部との境界が目立たなくなる。この結果、インストルメントパネルが同じ色で統一され、インストルメントパネルのデザイン性を向上させることができる。また、イグニッションがオフになったときに、全面が黒色の画像を表示するため、パターン配線が視認されることも防止でき、インストルメントパネルの美観が損なわれることを防止できる。
また、タイミングコントローラ3は、イグニッションがオンのときには、ドット反転駆動を行い、イグニッションがオフのときには、ソースライン反転駆動を行う。従って、イグニッションがオンのときには、画像表示時のクロストーク発生を防止することができ、イグニッションがオフのときには、消費電力を抑えて、液晶表示パネル13における黒表示を長時間持続することができる。
イグニッションがオフになっているときの消費電力低減について説明する。ドット反転駆動とソースライン反転駆動とを比較すると、ドット反転駆動では、各ソースラインの電位は、選択期間毎に、VCOMより高い電位とVCOMより低い電位とに交互に切り替えられるため、消費電力が大きくなる。一方、ソースライン反転駆動では、1フレーム内で、各ソースラインの電位は、VCOMより高い電位あるいはVCOMより低い電位に維持されるため、消費電力を抑えることができる。本発明では、イグニッションがオフになったことを検知した場合には、タイミングコントローラ3は、ソースライン反転駆動で液晶表示パネル13に画像を表示させるように制御信号を生成するので、消費電力を抑え、オフ時電源1が電圧を供給する時間を長くすることができる。従って、液晶表示パネル13における黒表示を長時間持続することができる。
また、タイミングコントローラ3は、イグニッションがオンになっていて、外部システムからオン時電圧が供給されるときには、ドット反転駆動で液晶表示パネル13に画像を表示させるように制御信号を生成する。イグニッションがオンのときには、クロストークを発生させずに、速度や燃料残量等を示す画像を表示させるため、ドット反転駆動で駆動することが好ましい。
以上の説明では、イグニッションがオフのときに液晶表示パネル13を黒色にする場合を例にして説明した。インストルメントパネルの外面部の色がグレーである場合には、内部信号生成部44は、各行の画素を全てグレーに指定したデータ信号(iData)を生成すればよい。この場合にも、上記と同様の効果が得られる。
[実施の形態2]
図10は、第2の実施の形態の液晶表示装置の例を示すブロック図である。第1の実施の形態と同様の構成要素に関しては、図1と同一の符号を付し、説明を省略する。第2の実施の形態の液晶表示装置は、液晶表示モジュール10内に、タイミングコントローラ3と、DC−DCコンバータ4と、コモン電極用電圧発生部5と、階調特性決定用電圧発生部6と、液晶表示パネル部7とを備える。これらの構成要素は、第1の実施の形態と同様である。また、第2の実施の形態の液晶表示装置は、液晶表示モジュール10内にバッテリ55と、電圧検出部56と、充電スイッチ51と、充電スイッチ制御部53と、電源切替スイッチ52と、電源切替スイッチ制御部54とを備える。
充電スイッチ51は、2つの端子を備え、一方の端子をオン時電圧の入力端に接続され、もう一方の端子をバッテリ55に接続される。
電源切替スイッチ52は、3つの端子を備え、電源切替スイッチ52の第1端子は、第2端子または第3端子のいずれかに接続される。この第1端子は、タイミングコントローラ3、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6に接続される。電源切替スイッチ52の第2端子は、オン時電圧の入力端側に接続され、第3端子は電圧検出部56に接続される。
また、オン時電圧の入力端と、電源切替スイッチ52の第2端子とを結ぶ配線上には、充電スイッチ制御部53および電源切替スイッチ制御部54が配置される。
充電スイッチ制御部53は、外部システムからオン時電圧が供給されていることを検知すると、充電スイッチ51の2つの端子を接続させ、バッテリ55にオン時電圧を供給させるようにする。また、充電スイッチ制御部53は、外部システムからのオン時電圧の供給が停止したことを検知すると、充電スイッチ51の2つの端子の接続を解除し、バッテリ55とオン時電圧の入力端との接続を断つ。
電源切替スイッチ制御部54は、外部システムからオン時電圧が供給されていることを検知すると、電源切替スイッチ52の第1端子を第2端子に接続させ、外部システムから供給されるオン時電圧が、電源切替スイッチ52を介して、タイミングコントローラ3、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6に供給されるようにする。また、電源切替スイッチ制御部54は、外部システムからのオン時電圧の供給が停止したことを検知すると、電源切替スイッチ52の第1端子を第3端子に接続させ、バッテリ55から供給される電圧が、電源切替スイッチ52を介して、タイミングコントローラ3、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6に供給されるようにする。
バッテリ55は、オン時電圧と等しい電圧値(Vreg)の電圧を供給する電源である。バッテリ55は、電圧検出部56を介して、電源切替スイッチ52の第3端子に接続される。従って、電源切替スイッチ52の第1端子と第3端子とが接続された状態で、バッテリ55はタイミングコントローラ3に電圧を供給する。
また、バッテリ55は、充電スイッチ51の2つの端子が接続された状態で、外部システムからオン時電圧を供給されることにより充電される。
電圧検出部56は、バッテリ55が供給する電圧の電圧値を計測し、その電圧値が閾値未満になったことを検出すると、バッテリ55から供給される電圧を遮断し、バッテリ55からタイミングコントローラ3への電圧供給を停止させる。
次に、第2の実施の形態の動作について説明する。第1の実施の形態と同様の動作については、説明を省略する。
イグニッションがオンになっているときの動作について説明する。イグニッションがオンになっているとき、液晶表示モジュール10には、外部システムからオン時電圧が供給される。充電スイッチ制御部53は、外部システムからオン時電圧が供給されていることを検知し、充電スイッチ51の2つの端子を接続させる。この結果、バッテリ55にも、外部システムから電圧を供給され、バッテリ55は充電される。
また、電源切替スイッチ制御部54も、外部システムからオン時電圧が供給されていることを検知し、電源切替スイッチ52の第1端子を第2端子に接続させる。この結果、タイミングコントローラ3等は、オン時電圧の入力端に接続され、タイミングコントローラ3、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6に、オン時電圧が供給される。タイミングコントローラ3は、この状態で、第1の実施の形態におけるイグニッションがオンのときと同様に動作する。
次に、イグニッションがオフになっているときの動作について説明する。イグニッションがオフになっているとき、外部システムから液晶表示モジュール10へのオン時電圧の供給が停止する。充電スイッチ制御部53は、外部システムからのオン時電圧の供給が停止したことを検知し、充電スイッチ51の2つの端子の接続を解除する。この結果、バッテリ55と、オン時電圧入力端は非接続状態となる。
また、電源切替スイッチ制御部54も、外部システムからのオン時電圧の供給が停止したことを検知し、電源切替スイッチ52の第1端子を第3端子に接続させる。この結果、タイミングコントローラ3等は、電圧検出部56および電源切替スイッチ52を介してバッテリ55に接続され、バッテリ55は、タイミングコントローラ3、DC−DCコンバータ4、コモン電極用電圧発生部5および階調特性決定用電圧発生部6に対して、オン時電圧と等しい電圧値(Vreg)の電圧を供給する。タイミングコントローラ3は、この状態で、第1の実施の形態におけるイグニッションがオフのときと同様に動作する。従って、液晶表示パネル1は全面に渡って、インストルメントパネルの外面部と同じ色(例えば黒色やグレー)を表示する。
また、バッテリ55が電圧を供給を継続すると、バッテリ55の供給電圧の値は徐々に低下する。電圧検出部56は、バッテリ55の供給電圧の電圧値を計測し、予め定められた閾値未満になったことを検出すると、バッテリ55から供給される電圧を遮断する。例えば、Vreg=3.3Vであり、閾値が予め2.5Vに定められているとする。バッテリ55の供給電圧がVregから低下していき、2.5V未満になったならば、電圧検出部56は、バッテリ55からタイミングコントローラ3への電圧供給を遮断する。その後、再度イグニッションがオンになると、バッテリ55は充電され、電圧値Vregの電圧を供給可能となる。
第2の実施の形態においても第1の実施の形態と同様の効果が得られる。また、第2の実施の形態では、イグニッションがオンになっているときに、バッテリ55を充電することができるので、イグニッションがオフに切りかわった後、バッテリ55による電圧供給時間を長くすることができ、液晶表示パネル13を黒色(またはグレー)に維持する時間を長時間確保することができる。
また、イグニッションがオフのときに、バッテリ55の供給電圧が低下したときには、電圧検出部56がバッテリ55から供給される電圧を遮断するので、供給電圧が低下したことによる液晶表示パネル13の表示の乱れを防止することができる。
なお、第1の実施の形態においても、例えば、スイッチングレギュレータ2の出力端に、電圧検出部56を備える構成としてもよい。
[実施の形態3]
第1の実施の形態および第2の実施の形態では、イグニッションがオンであるときには、ドット反転駆動を行い、イグニッションがオフになったときに、ソースライン反転駆動に切り替える。これに対し、第3の実施の形態では、イグニッションがオンの場合もオフの場合も、同じ駆動態様で液晶表示パネルを駆動する。すなわち、イグニッションのオン、オフが切り替えられても、駆動態様を切り替えない。
本発明の第3の実施の形態の液晶表示装置は、第1の実施の形態と同様に、オフ時電源1と、液晶表示モジュール10とを備え、液晶表示モジュール10は、スイッチングレギュレータ2と、タイミングコントローラ3と、DC−DCコンバータ4と、コモン電極用電圧発生部5と、階調特性決定用電圧発生部6と、液晶表示パネル部7とを備える(図1参照)。また、タイミングコントローラ3は、第1の実施の形態と同様に、状態検知回路41と、オフ時信号生成部42と、信号切り替え部45とを備える(図3参照)。以下、図1および図3を参照して、本発明の第3の実施の形態について説明する。ただし、第3の実施の形態では、液晶表示パネル部7の構成、および、タイミングコントローラ3によって生成される、極性制御信号が第1の実施の形態と異なる。
第3の実施の形態では、タイミングコントローラ3は、2つの信号によって、各画素の極性を制御する。この信号をPOL1,POL2と記す。ソースドライバ11は、POL1,POL2に基づいて、各画素の極性を制御する。なお、イグニッションがオフであるときに内部信号生成部44(図3参照)によって生成されるPOL1,POL2に関しては、符号“i”を付してiPOL1,iPOL2と記し、イグニッションがオンであるときにオン時信号生成部46(図3参照)によって生成されるPOL1,POL2に関しては符号“i”を付さずに表記する。
以下、イグニッションがオフであるときに、内部信号生成部44がiPOL1,iPOL2を生成する場合を例にして説明するが、イグニッションがオンであるときに、オン時信号生成部46が、POL1,POL2を生成する態様は、iPOL1,iPOL2の生成態様と同様である。また、iPOL1,iPOL2が入力されるときのソースドライバ11の極性制御と、POL1,POL2が入力されるときのソースドライバ11の極性制御は同様である。
また、第1の実施の形態と同様に、自走発振回路43、内部信号生成部44(図3参照)はそれぞれ、iDCLK,iSTB,ゲートドライバ用選択期間制御信号を生成し、オン時制御信号46は、DCLK,STB,ゲートドライバ用選択期間制御信号を生成する。以下の説明では、イグニッションがオフである場合を例に説明するので、iSTB、iDCLKを用いて説明するが、イグニッションがオンのときにSTB、DCLKを生成する態様は、iSTB、iDCLKと同様である。
図11は、第3の実施の形態における液晶表示パネル13およびソースドライバ11の構成例を示す説明図である。以下の説明では、液晶表示パネル13がR(赤色),G(緑色),B(青色)の画素を備えるカラー表示パネルである場合を例にして説明するが、液晶表示パネル13はグレースケールの表示パネルであってもよい。第3の実施の形態において、ソースドライバ11は、液晶表示パネル13に設けられたソースラインS1〜Sn+1の電位を制御する。ソースドライバ11は、電位設定部61と、出力切替スイッチ部(以下、単にスイッチ部と記す。)62とを備える。
以下の説明では、ソースドライバ11(具体的には、電位設定部61)に、階調特性決定用電圧発生部6から、電圧V0〜V8,V9〜V17が供給される場合を例にして説明する。V0〜V8,V9〜V17は、階調電圧に相当する。V0〜V8は、コモン電極の電位VCOMより高い電圧であり、V9〜V17はVCOMより低い電圧である。ここでは、V17<V16<・・・<V9<VCOM<V8<V7<・・・<V0であるとする。V0〜V8は、正極性の表示のための電圧であり、電位設定部61は、これを分圧して、例えば、正極性における64階調の表示を行う。また、V9〜V17は、負極性の表示のための電圧であり、電位設定部61は、これを分圧して、例えば、負極性における64階調の表示を行う。ただし、階調特性決定用電圧発生部6が正極性、負極性の表示のために供給する電圧はそれぞれ9種類に限定されず、また、階調数も64階調に限定されない。
電位設定部61は、タイミングコントローラ3から入力される制御信号に従って、データ信号を取り込み、データ信号が示す画素値に応じた電位を出力する。電位設定部61の電位出力端の数をn個とし、それぞれをD1〜Dnで表す。
また、液晶表示パネル13の各行において、各画素は、R,G,Bの順に繰り返し並んでいて、1行分の画素に対応するデータ信号は、左側の画素に応じたデータ信号(画素値)から順に電位設定部61に入力される。図12は、電位設定部61が1行分のデータ信号を順に取り込むタイミングの例を示すタイミングチャートである。電位設定部61は、タイミングコントローラ3の自走発振回路43から入力される制御信号iDCLKに従って、画像1行分のデータ信号を左側の画素の信号から順に取り込む。iDCLK(およびDCLK)は、ソースドライバ11に対する画像取り込みを指示する制御信号であるということができる。電位設定部61は、iDCLKの立ち上がりエッジで、3画素分のデータ信号を取り込む。図12に示すように、最初のiDCLKの立ち上がりエッジで、電位設定部61は、1行分のデータ信号における1番左の画素値R1、左から2番目の画素値G1、および左から3番目の画素値B1を取り込み、電位設定部61が備えるレジスタ(図示略)に記憶させる。次のiDCLKの立ち上がりエッジで、電位設定部61は、左から4番目の画素値R2、左から5番目の画素値G2、および左から6番目の画素値B2を取り込み、同様にレジスタに記憶させる。同様の動作を繰り返し、電位設定部61は、画像1行分のデータ信号をレジスタに記憶させる。また、上記のように、データ信号がRGB並列に入力される入力態様の他に、RGB信号がシリアルに入力され、タイミングコントローラ3の自走発振回路43からのクロック信号iDCLKに従い電位設定部61がシリアルにデータをラッチすることにより、1行分のデータを記憶する入力態様であってもよい。所謂、RGBインタフェース、RSDSインタフェース、CPUインタフェース等、インタフェースによらず、1行のデータはRGBの並びで保存される。
電位設定部61は、この1行分のデータ信号の取り込みを、タイミングコントローラ3の制御に従い、1行分の選択期間内に行い、次の選択期間で、1行分の各データ信号に応じた電位を電位出力端D1〜Dnから出力する。電位設定部61は、タイミングコントローラ3から入力される制御信号iSTBに従って電位出力を行う。図13は、iSTBの変化を示す説明図である。iSTBの立ち下がりエッジから立ち上がりエッジまでが、液晶表示パネル13における1行の選択期間である。自走発振回路43は、この選択期間内に、画像1行分のデータ信号の取り込みを指示するiDCLKをスイッチ47を介してソースドライバ11に入力し、電位設定部61は、1行分のデータ信号をレジスタに記憶させる。そして、電位設定部61は、iSTBの立ち上がりエッジで、レジスタに記憶させた1行分のデータ信号を、電位設定部61が備えるラッチ部(図示略)に転送する。このとき、電位設定部61は、1行分の各画素のデータ信号の並びを変更することなく、ラッチ部に転送する。従って、左端の電位出力端D1に対応するラッチ部には、左端の画素の画素値が転送される。他の画素のラッチ部に関しても同様である。電位設定部61は、iSTBの立ち下がりエッジで、ラッチ部に記憶させた1行分の各画素の画素値に応じて、電位出力端D1〜Dnから電位を出力する。電位設定部61は、1選択期間内で、一つの電位出力端からは、その電位出力端に対応するラッチ部に記憶された画素値に応じた電位のみを出力するので、1選択期間内で他の画素値に応じた電位に出力電位が切り替えられることはない。
このように、順次入力された1行分の画素のデータ信号の並びに応じて、各電位出力端D1〜Dnから対応する画素の画素値に応じた電位が出力される。
また、電位設定部61は、タイミングコントローラ3の内部信号生成部44から入力される制御信号iPOL1に応じて、各電位出力端D1〜Dnから出力する電位を、VCOMより高い電位か、またはVCOMより低い電位に制御する。iPOL1は、電位設定部61の個々の電位出力端の電位をVCOMより高くするか低くするかを制御する制御信号である。内部信号生成部44は、1フレーム内で、選択期間毎にiPOL1のレベルをハイレベル、ローレベルに交互に切り替える。
電位設定部61は、iPOL1がハイレベルの時には、左から奇数番目の各電位出力端D1,D3,D5,・・・の出力電位をVCOMより高い電位とし、左から偶数番目の各電位出力端D2,D4,D6,・・・の出力電位をVCOMより低い電位とする。また、電位設定部61は、iPOL1がローレベルの時には、左から奇数番目の各電位出力端D1,D3,D5,・・・の出力電位をVCOMより低い電位とし、左から偶数番目の各電位出力端D2,D4,D6,・・・の出力電位をVCOMより高い電位とする。V0〜V8やV9〜V17から分圧して生成した電位のうちいずれの電位を出力するかは、電位出力端に対応するラッチ部に記憶された画素値に応じて決定する。
スイッチ部62は、電位設定部61の電位出力端と同数の入力端と、その入力端数よりも1つ多いスイッチ出力端とを備える。すなわち、スイッチ部62は、n個の入力端I1〜Inと、n+1個のスイッチ出力端O1〜On+1とを備える。以下、スイッチ出力端を単に出力端と記す。
各入力端I1〜Inは、電位設定部61の電位出力端D1〜Dnと一対一に対応し、個々に対応する電位出力端に接続される。例えば、I1は、D1に接続される。他の入力端に関しても同様である。
また、n個の入力端のうちの任意の入力端をIkとすると(ただし、1≦k≦n)、入力端Ikは、対応する電位出力端(Dkとする。)から入力される電位を、出力端Ok,Ok+1のいずれかから出力する。具体的には、入力端Ikは、第1トランジスタ63(図11参照)の第1端子に接続され、その第1トランジスタ63の第2端子が出力端Okに接続される。同様に、入力端Ikは、第2トランジスタ64(図11参照)の第1端子に接続され、その第2トランジスタ64の第2端子が出力端Ok+1に接続される。第1トランジスタ63および第2トランジスタ64は、いずれも、第1端子、第2端子の他に、第3端子を備え、第3端子にハイレベルの信号(電圧)が入力されると、第1端子と第2端子との間を導通状態とし、第3端子にローレベルの信号(電圧)が入力されると、第1端子と第2端子と間を非導通状態とする。
また、各第1トランジスタ63の第3端子には、内部信号生成部44からスイッチ47(図3参照)を介して、制御信号iPOL2が入力される。さらに、スイッチ部62は、信号反転部65を備える。信号反転部65には、内部信号生成部44からスイッチ47(図3参照)を介して、iPOL2が入力される。信号反転部65は、入力されたiPOL2がハイレベルであればローレベルに反転し、入力されたiPOL2がローレベルであればハイレベルに反転する。そして、信号反転部65は、反転後のiPOL2を各第2トランジスタ64の第3端子に入力する。
従って、内部信号生成部44から入力されるiPOL2がハイレベルである場合、各第1トランジスタ63の第3端子にはハイレベルのiPOL2が入力され、各第2トランジスタ64の第3端子にはローレベルのiPOL2が入力される。その結果、各入力端Ikは、出力端Okと導通状態になり、出力端Ok+1とは非導通状態になる。よって、電位設定部61の電位出力端Dkから出力される電位は、スイッチ部62の出力端Okから出力される。
一方、内部信号生成部44から入力されるiPOL2がローレベルである場合、各第1トランジスタ63の第3端子にはローレベルのiPOL2が入力され、各第2トランジスタ64の第3端子にはハイレベルのiPOL2が入力される。その結果、各入力端Ikは、出力端Okと非導通状態になり、出力端Ok+1とは導通状態になる。よって、電位設定部61の電位出力端Dkから出力される電位は、スイッチ部62の出力端Ok+1から出力される。
すなわち、iPOL2は、入力端Ikを出力端Ok,Ok+1のいずれかに接続させるかを制御する制御信号である。なお、POL2に関しても同様である。
なお、スイッチ部62は、模式的に図14のように表すこともできる。図14では、内部信号生成部44から入力されるiPOL2がハイレベルであり、各入力端Ikが出力端Okと接続されている場合を示している。
第3の実施の形態における液晶表示パネル13も、第1および第2の実施の形態と同様に、マトリクス状に配置された複数の画素電極21と、コモン電極(図11において図示略)との間にTN液晶(図示略)を挟持し、その液晶を、画素電極21とコモン電極との電位差に応じた状態に変化させ、画像を表示する。また、液晶表示パネル13は、ノーマリホワイトである。液晶表示パネル13は、1対の基板(図示略)を備え、一方の基板上にマトリクス状に配置された複数の画素電極21を有し、他方の基板上にコモン電極を有する。画素電極21群とコモン電極とが対向するように2枚の基板が配置され、その基板間にTN液晶が注入される。
図11に示す例では、液晶表示パネル13の各行において、各画素は、R(赤色),G(緑色),B(青色)の順に繰り返し並ぶ。図11において、赤色表示用画素には「R」と記し、緑色表示用画素には「G」と記し、青色表示用画素には「B」と記している。
第3の実施の形態では、液晶表示パネル13は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、1番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも1多い。また、隣り合うソースライン間に1列分の画素電極が配置されることになる。本例では、画素電極の列数がn列であり、ソースラインの本数がn+1である場合を示す。各ソースラインをS1〜Sn+1と表す。
個々のソースラインは、それぞれスイッチ部62の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部62の出力端に接続される。
各画素電極21には、第1の実施の形態と同様に、アクティブ素子(ここではTFTとする。)22が設けられ、各画素電極21はTFTを介して、ソースラインやゲートラインに接続される。ただし、第3の実施の形態では、奇数番目の行の各画素電極21では、TFT22は、画素電極21の左側に設けられ、画素電極21とその左側のソースラインと接続させる。一方、偶数行目の行の各画素電極21では、TFT22は、画素電極21の右側に設けられ、画素電極21とその右側のソースラインとを接続させる(図11参照)。ただし、ここでは便宜的に、奇数行目のTFTを画素電極の左側に設け、偶数行目のTFTを画素電極の右側に設ける場合を例示したが、奇数行目の画素電極が左側のソースラインに接続され、偶数行目の画素電極が右側のソースラインに接続されさえすれば、TFTの位置自体は任意でよい。
また、液晶表示パネル13は、マトリクス状に配置された画素電極の個々の行毎に、ゲートラインG1,G2,G3,・・・を備える。図11では、4行目以降のゲートラインの図示を省略している。ゲートラインは、対応する行の各画素電極21に設けられたTFT22のゲートに接続される。例えば、図11に示すゲートラインG1は、1行目の各画素電極のTFT22のゲートに接続される。
第1の実施の形態と同様に、TFTのゲート、ソース、ドレインにそれぞれ、ゲートライン、ソースライン、画素電極が接続される。
液晶表示パネル13に設けられる各アクティブ素子22には、例えば、アモルファスシリコンが適用される。また、各アクティブ素子22を含めソースドライバ11には、例えば、低温ポリシリコンを適用してもよい。
車両のイグニッションがオフであるときには、タイミングコントローラ3の自走発振回路43がiDCLKを電位設定部61に入力し、内部信号生成部44がiPOL1,iSTBを電位設定部61に入力し、iPOL2をスイッチ部62に入力することにより、ソースドライバ11を制御する。なお、イグニッションがオンであるときには、オン時信号生成部46が、POL1,DCLK、STBを電位設定部61に入力し、POL2をスイッチ部62に入力することにより、ソースドライバ11を制御する。ただし、イグニッションがオフのときのiSTB,iPOL1,iPOL2のレベルの変動のさせ方と、イグニッションがオンのときのSTB、POL1,POL2のレベルの変動のさせ方は同じであるので、ここでは、イグニッションがオフになっているときの内部信号生成部44に関して説明する。イグニッションがオンになっているときのオン時信号生成部46の動作も同様である。
内部信号生成部44は、iSTBで選択期間を規定し、電位設定部61はiDCLKを利用して1行分のデータ信号をレジスタに取り込む。そして、内部信号生成部44は、iSTBを立ち上げることで、電位設定部61に取り込み済みの1行分のデータをラッチ部(図示略)に転送させる。さらに、iSTBを立ち下げることで、ラッチ部に転送された1行分のデータに応じた各電位を電位設定部61に各電位出力端D1〜Dnから出力させる。
また、内部信号生成部44は、選択期間毎にiPOL1,iPOL2のそれぞれのレベルを、ハイレベル、ローレベルに交互に切り替える。
ただし、内部信号生成部44は、奇数行選択時のiPOL1のレベルおよび偶数行選択時のiPOL1のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、内部信号生成部44が、奇数行選択時にiPOL1をハイレベルにして、偶数行選択時にiPOL1をローレベルにしたとする。次のフレームでは、内部信号生成部44は、奇数行選択時にiPOL1をローレベルにして、偶数行選択時にiPOL1をハイレベルにする。このように内部信号生成部44は、フレーム毎にPOL1のレベルの設定態様を切り替える。
さらに、内部信号生成部44は、フレームに依らず、奇数行選択時にはiPOL2のレベルをハイレベルにし、偶数行選択時にはiPOL2のレベルをローレベルにする。
次に、動作について説明する。
イグニッションがオフになっているときの、オフ時電源1、スイッチングレギュレータ2、DC−DCコンバータ4、コモン電極用電圧発生部5、階調特性決定用電圧発生部6(図1参照)の動作、および、状態検知回路41、信号切替部45、自動発振回路43(図3参照)の動作は、第1の実施の形態と同様である。従って、状態検知回路41が、イグニッションがオフであると判定し、その判定結果を自走発振回路43およびスイッチ47(図3参照)に入力する。この結果、自走発振回路43はiDCLKを生成し、内部信号生成部44は、液晶表示パネル13全面を黒色(インストルメントパネルと同色)にするデータ信号と、制御信号iSTB、ゲートドライバ用選択期間制御信号、iPOL1,iPOL2を生成する。これらの各信号は、スイッチ47を介して液晶表示パネル部7に入力される。また、オン時信号生成部46は、信号を生成しない。
図15は、内部信号生成部44がスイッチ47を介してソースドライバ11に入力する制御信号iSTB,iPOL1,iPOL2と、スイッチ部62の出力端の電位との関係を示す説明図である。ここでは、内部信号生成部44が奇数行選択時にPOL1をハイレベルとし偶数行選択時にPOL1をローレベルとするフレームを例にして説明する。
内部信号生成部44は、フレーム内で最初のiSTBの立ち上げを行う。また、内部信号生成部44は、第1行(奇数行)の選択期間における制御として、iSTBの立ち上げに併せて、iPOL1,iPOL2もハイレベルに立ち上げる。図15では、iSTBの立ち上がりエッジの直前にiPOL1を変化させ、iSTBの立ち上がりエッジと立ち下がりエッジとの間でiPOL2を変化させる場合を例示している。なお、iPOL1,iPOL2が各選択期間に対応するように変化させれば、iPOL1の変化のタイミングは図15に示す場合に限定されない。ただし、iPOL2に関しては、電位設定部出力が行の前後の極性を持たない期間(High−z)を設定し、この期間において変化させる。例えば、iSTBの立ち上がりエッジと立ち下がりエッジの期間をHigh−zと設定して、この期間で変化させる。この点は、後述の図18に関しても同様である。
図16は、iPOL1,iPOL2がハイレベル時の、電位設定部61の電位出力端とスイッチ部62の出力端とソースラインとの対応関係を示す説明図である。図16において、「+」はVCOMより高い電位であることを表し、「−」はVCOMより低い電位であることを表している。後述の図17、図19、図20においても同様である。
電位設定部61(図11参照)は、iSTBが立ち上がると、その時点でレジスタ(図示略)に記憶させていた1行分のデータ(第1行のデータ)をラッチ部(図示略)に転送する。このとき、電位設定部61は、データの取り込み順に従って、データをラッチ部に転送する。すなわち、最初に入力した1番左の画素のデータは、一番左の電位出力端D1に対応するラッチ部に転送し、左から2番目の画素のデータは、左から2番目の電位出力端D2に対応するラッチ部に転送する。他の画素のデータに関しても同様である。
iSTBが立ち下がると、電位設定部61は、ラッチ部に記憶された第1行の各画素のデータに応じた電位を、各画素に対応する電位出力端D1〜Dnに出力する。ここでは、1行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端D1〜Dnに出力する。ただし、iPOL1がハイレベルであるので、電位設定部61は、左から奇数番目の各電位出力端D1,D3,D5,・・・の出力電位をVCOMより高い電位に設定し、左から偶数番目の各電位出力端D2,D4,D6,・・・の出力電位をVCOMより低い電位に設定する。
以上のように、iPOL1がハイレベルであることにより、左から奇数番目の電位出力端D1,D3,D5,・・・の出力電位はVCOMより高くなり、左から偶数番目の電位出力端D2,D4,D6,・・・の出力電位はVCOMより低くなる。
また、ラッチ部に記憶されたデータは、第1行のデータの入力順に並んでおり、電位設定部61は、そのデータの並びを変更することなく、各電位出力端D1〜Dnから対応するデータに応じた電位を出力する。
また、iSTBの立ち下がり時において、iPOL2はハイレベルになっている。従って、スイッチ部62における左から奇数番目の入力端(I(2j−1)と記す)は、それぞれ、左から奇数番目の出力端(O(2j−1)と記す)と導通状態となる。従って、スイッチ部62における左から奇数番目の出力端は、電位設定部61における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O1,O3,O5,・・・は、電位出力端D1,D3,D5,・・・と等しい電位を出力する(図16参照)。
よって、第1行選択時において、左から奇数番目の各出力端O(2j−1)は、VCOMより高い電位を出力し、左から奇数番目のソースラインS1,S3,S5,・・・の電位は、VCOMより高い電位となる(図15、図16参照)。
また、iPOL2がハイレベルになっているので、スイッチ部62における左から偶数番目の入力端(I(2j)と記す)は、それぞれ、左から偶数番目の出力端(O(2j)と記す)と導通状態となる。従って、スイッチ部62における左から偶数番目の出力端は、電位設定部61における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O2,O4,O6,・・・は、電位出力端D2,D4,D6と等しい電位を出力する(図16参照)。
よって、第1行選択時において、左から偶数番目の各出力端O(2j)は、VCOMより低い電位を出力し、左から偶数番目のソースラインS2,S4,S6,・・・の電位は、VCOMより低い電位となる(図15、図16参照)。
以上のように、第1行選択時において、左から奇数番目のソースラインはVCOMより高い電位となり、左から偶数番目のソースラインはVCOMより低い電位となる。
また、第1行(奇数行)の個々の画素電極21は、それぞれ左側に存在するソースラインに接続されている。従って、第1行の各画素電極21は、左側のソースラインと等電位になる。例えば、第1行の左端の画素電極は、ソースラインS1と等電位になる。
電位設定部61は、選択期間の間、各電位出力端の出力電位を、別の画素のデータに応じた電位に変更することはなく、選択期間の間、電位の出力状態を変更せずに維持する。
次に、内部信号生成部44が、iSTBを再度立ち上げる。また、内部信号生成部44は、第2行(偶数行)の選択期間における制御として、iSTBの立ち上げに併せて、iPOL1,iPOL2をハイレベルからローレベルに変化させる(図15参照)。
図17は、iPOL1,iPOL2がローレベル時の、電位設定部61の電位出力端とスイッチ部62の出力端とソースラインとの対応関係を示す説明図である。
電位設定部61は、iSTBが立ち上がると、その時点でレジスタ(図示略)に記憶させていた1行分のデータ(第2行のデータ)をラッチ部(図示略)に転送する。この動作は、1行目の選択時と同様である。
iSTBが立ち下がると、電位設定部61は、ラッチ部に記憶された第2行の各画素のデータに応じた電位を、各画素に対応する電位出力端D1〜Dnに出力する。ここでは、1行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端D1〜Dnに出力する。ただし、iPOL1がローレベルであるので、電位設定部61は、左から奇数番目の各電位出力端D1,D3,D5,・・・の出力電位をVCOMより低い電位に設定し、左から偶数番目の各電位出力端D2,D4,D6,・・・の出力電位をVCOMより高い電位に設定する。
以上のように、iPOL1がローレベルであることにより、左から奇数番目の電位出力端D1,D3,D5,・・・の出力電位はVCOMより低くなり、左から偶数番目の電位出力端D2,D4,D6,・・・の出力電位はVCOMより高くなる。
また、ラッチ部に記憶されたデータは、第2行のデータの入力順に並んでおり、電位設定部61は、そのデータの並びを変更することなく、各電位出力端D1〜Dnから対応するデータに応じた電位を出力する。
また、iSTBの立ち下がり時において、iPOL2はローレベルになっている。従って、スイッチ部62における左から奇数番目の入力端I(2j−1)は、それぞれ、左から偶数番目の出力端O(2j)と導通状態になる。従って、スイッチ部62における左から偶数番目の出力端は、電位設定部61における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O2,O4,O6,・・・は、電位出力端D1,D3,D5,・・・と等しい電位を出力する(図17参照)。
よって、第2行選択時において、左から偶数番目の各出力端O(2j)は、VCOMより低い電位を出力し、左から偶数番目のソースラインS2,S4,S6,・・・の電位は、VCOMより低い電位となる(図15、図17参照)。
また、iPOL2がローレベルになっているので、スイッチ部62における左から偶数番目の入力端I(2j)は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部62における左から奇数番目の出力端は、電位設定部61における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O3,O5,・・・は、電位出力端D2,D4,・・・と等しい電位を出力する(図17参照)。
よって、第2行選択時において、スイッチ部62における左から奇数番目の各出力端は、VCOMより高い電位を出力し、左から奇数番目のソースラインS3,S5,・・・の電位は、VCOMより高い電位となる(図15、図17参照)。なお、このとき、偶数行選択時であるので、ソースラインS1は、画素電極の電位設定に用いられない。
以上のように、第2行選択時において、左から奇数番目のソースラインはVCOMより高い電位となり、左から偶数番目のソースラインはVCOMより低い電位となる。
また、第2行(偶数行)の個々の画素電極21は、それぞれ右側に存在するソースラインに接続されている。従って、第2行の各画素電極21は、右側のソースラインと等電位になる。例えば、第2行の左端の画素電極は、ソースライン2と等電位となる。
以上の説明から分かるように、選択行が切りかわっても、左から奇数番目のソースラインはVCOMより高い電位のままであり、左から偶数番目のソースラインはVCOMより低い電位のままである。
以降、このフレーム内では、奇数行選択時には、上述の第1行選択時と同様の動作を行い、偶数行選択時には、上述の第2行選択時と同様の動作を行う。
従って、このフレームにおいて、左から奇数番目のソースライン(図11で実線で示したソースライン)は、VCOMより高い電位で維持される。また、左から偶数番目のソースライン(図11で破線で示したソースライン)は、VCOMより低い電位で維持される。このため、消費電力を低減することができる。
このフレームの動作の結果、各画素の極性は、図5に示すようになる。すなわち、奇数行目では、正極性、負極性、正極性、負極性、・・・となり、偶数行目では、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で、極性が異なる。図11内で示した+,−は、このときの極性を表している。
次のフレームでは、内部信号生成部44は、最初の選択期間でiPOL1をローレベルとし、以降、選択期間毎にiPOL1のレベルを切り替える。他の動作に関しては、前述のフレームにおける動作と同様である。図18は、この場合における制御信号iSTB,iPOL1,iPOL2と、スイッチ部62の出力端の電位との関係を示す説明図である。
内部信号生成部44は、フレーム内で最初のiSTB立ち上げを行う。また、内部信号生成部44は、第1行(奇数行)の選択期間における制御として、iSTBの立ち上げに併せて、iPOL1をローレベルにする。また、iPOL2に関しては、前のフレームと同様に、ハイレベルに立ち上げる(図18参照)。
図19は、iPOL1がローレベルでiPOL2がハイレベルのときの、電位設定部61の電位出力端とスイッチ部62の出力端とソースラインとの対応関係を示す説明図である。
電位設定部61は、iSTBが立ち上がると、その時点でレジスタ(図示略)に記憶させていた1行分のデータ(第1行のデータ)をラッチ部(図示略)に転送する。この動作は、前のフレームで説明した動作と同様である。
iSTBが立ち下がると、電位設定部61は、ラッチ部に記憶された第1行の各画素のデータに応じた電位を、各画素に対応する電位出力端D1〜Dnに出力する。ここでは、1行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端D1〜Dnに出力する。ただし、iPOL1がローレベルであるので、電位設定部61は、左から奇数番目の各電位出力端D1,D3,D5,・・・の出力電位をVCOMより低い電位に設定し、左から偶数番目の各電位出力端D2,D4,D6,・・・の出力電位をVCOMより高い電位に設定する。
以上のように、iPOL1がローレベルであることにより、左から奇数番目の電位出力端D1,D3,D5,・・・の出力電位はVCOMより低くなり、左から偶数番目の電位出力端D2,D4,D6,・・・の出力電位はVCOMより高くなる。
また、ラッチ部に記憶されたデータは、第1行のデータの入力順に並んでおり、電位設定部61は、そのデータの並びを変更することなく、各電位出力端D1〜Dnから対応するデータに応じた電位を出力する。この点は、前のフレームと同様である。
また、iSTBの立ち下がり時において、iPOL2はハイレベルになっている。従って、スイッチ部62における左から奇数番目の入力端I(2j−1)は、それぞれ、左から奇数番目の出力端O(2j−1)と導通状態となる。従って、スイッチ部62における左から奇数番目の出力端は、電位設定部61における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O1,O3,O5,・・・は、電位出力端D1,D3,D5,・・・と等しい電位を出力する(図19参照)。
よって、第1行選択時において、左から奇数番目の各出力端O(2j−1)は、VCOMより低い電位を出力し、左から奇数番目のソースラインS1,S3,S5,・・・の電位は、VCOMより低い電位となる(図18、図19参照)。
また、iPOL2がハイレベルになっているので、スイッチ部62における左から偶数番目の入力端I(2j)は、それぞれ、左から偶数番目の出力端O(2j)と導通状態になる。従って、スイッチ部62における左から偶数番目の出力端は、電位設定部61における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O2,O4,O6,・・・は、電位出力端D2,D4,D6と等しい電位を出力する(図19参照)。
よって、第1行選択時において、左から偶数番目の各出力端O(2j)は、VCOMより高い電位を出力し、左から偶数番目のソースラインS2,S4,S6,・・・の電位は、VCOMより高い電位となる(図18、図19参照)。
以上のように、第1行選択時において、左から奇数番目のソースラインはVCOMより低い電位となり、左から偶数番目のソースラインはVCOMより高い電位となる。
また、第1行(奇数行)の個々の画素電極21は、それぞれ左側に存在するソースラインに接続されている。従って、第1行の各画素電極21は、左側のソースラインと等電位になる。
次に、内部信号生成部44が、iSTBを再度立ち上げる。また、内部信号生成部44は、第2行(偶数行)の選択期間における制御として、iSTBの立ち上げに併せて、iPOL1をローレベルからハイレベルに変化させ、iPOL2をハイレベルからローレベルに変化させる(図18参照)。
図20は、iPOL1がハイレベルでiPOL2がローレベルのときの、電位設定部61の電位出力端とスイッチ部62の出力端とソースラインとの対応関係を示す説明図である。
電位設定部61は、iSTBが立ち上がると、その時点でレジスタ(図示略)に記憶させていた1行分のデータ(第2行のデータ)をラッチ部(図示略)に転送する。
iSTBが立ち下がると、電位設定部61は、ラッチ部に記憶された第2行の各画素のデータに応じた電位を、各画素に対応する電位出力端D1〜Dnに出力する。ここでは、1行分の画像全体を黒色とするための電位を、各画素に対応する電位出力端D1〜Dnに出力する。ただし、iPOL1がハイレベルであるので、電位設定部61は、左から奇数番目の各電位出力端D1,D3,D5,・・・の出力電位をVCOMより高い電位に設定し、左から偶数番目の各電位出力端D2,D4,D6,・・・の出力電位をVCOMより低い電位に設定する。
以上のように、iPOL1がハイレベルであることにより、左から奇数番目の電位出力端D1,D3,D5,・・・の出力電位はVCOMより高くなり、左から偶数番目の電位出力端D2,D4,D6,・・・の出力電位はVCOMより低くなる。
また、ラッチ部に記憶されたデータは、第2行のデータの入力順に並んでおり、電位設定部61は、そのデータの並びを変更することなく、各電位出力端D1〜Dnから対応するデータに応じた電位を出力する。
また、iSTBの立ち下がり時において、iPOL2はローレベルになっている。従って、スイッチ部62における左から奇数番目の入力端I(2j−1)は、それぞれ、左から偶数番目の出力端O(2j)と導通状態になる。従って、スイッチ部62における左から偶数番目の出力端は、電位設定部61における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O2,O4,O6,・・・は、電位出力端D1,D3,D5,・・・と等しい電位を出力する(図20参照)。
よって、第2行選択時において、左から偶数番目の各出力端O(2j)は、VCOMより高い電位を出力し、左から偶数番目のソースラインS2,S4,S6,・・・の電位は、VCOMより高い電位となる(図18、図20参照)。
また、iPOL2がローレベルになっているので、スイッチ部62における左から偶数番目の入力端I(2j)は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部62における左から奇数番目の出力端は、電位設定部61における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部62の出力端O3,O5,・・・は、電位出力端D2,D4,・・・と等しい電位を出力する(図20参照)。
よって、第2行選択時において、スイッチ部62における左から奇数番目の各出力端は、VCOMより低い電位を出力し、左から奇数番目のソースラインS3,S5,・・・の電位は、VCOMより低い電位となる(図18、図20参照)。なお、このとき、偶数行選択時であるので、ソースラインS1は、画素電極の電位設定に用いられない。
以上のように、第2行選択時において、左から奇数番目のソースラインはVCOMより低い電位となり、左から偶数番目のソースラインはVCOMより高い電位となる。
また、第2行(偶数行)の個々の画素電極21は、それぞれ右側に存在するソースラインに接続されている。従って、第2行の各画素電極21は、右側のソースラインと等電位になる。
以上の説明からわかるように、本フレームにおいて、選択行が切りかわっても、左から奇数番目のソースラインはVCOMより低い電位のままであり、左から偶数番目のソースラインはVCOMより高い電位のままである。
以降、このフレーム内では、奇数行選択時には、上述の第1行選択時と同様の動作を行い、偶数行選択時には、上述の第2行選択時と同様の動作を行う。
従って、このフレームにおいて、左から奇数番目のソースラインは、VCOMより低い電位で維持される。また、左から偶数番目のソースラインは、VCOMより高い電位で維持される。このため、消費電力を低減することができる。
このフレームの動作の結果、各画素の極性は、図6に示すようになる。すなわち、奇数行目では、負極性、正極性、負極性、正極性、・・・となり、偶数行目では、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で、極性が異なる。
以降、図15で例示したフレームの動作と、図18で例示したフレームの動作とを交互に繰り返す。フレーム毎に、図5に示す極性と、図6に示す極性とに切り替わるので、同一画素の極性をフレーム毎に反転することができる。
また、以上の説明では、イグニッションがオフのときに内部信号生成部44が生成するiSTB,iPOL1,iPOL2に基づいて極性の制御を行う動作を示した。このとき、内部信号生成部44は、画像全体を黒色とするデータ信号を生成するので、選択行の色は黒色に制御され、液晶表示パネル13は、全面が黒色の画像を表示する。この結果、第1の実施の形態と同様に、液晶表示パネル13とインストルメントパネルの外面部との境界を目立たなくしたり、パターン配線が視認されることを防止したりして、インストルメントパネルのデザイン性を向上させることができる。なお、インストルメントパネルの色がグレーである場合には、画像全体をグレーとするデータ信号を生成すればよい。
イグニッションがオンになっているときには、状態検知回路41が、イグニッションがオンであると判定し、その判定結果を自走発振回路43およびスイッチ47(図3参照)に入力する。この結果、オフ時信号生成部42は、信号を生成しない。また、オン時信号生成部46は、外部システムから入力される画像のデータ信号から、液晶表示パネル13に表示させる画像(例えば、車両の速度を示す画像)のデータ信号を生成する。また、オン時信号生成部46は、DCLK、STB、ゲートドライバ用選択期間制御信号、POL1,POL2を生成する。これらの各信号は、スイッチ47を介して液晶表示パネル部7に入力される。
オン時信号生成部46が、各フレームにおいてSTB,POL1,POL2のレベルを切り替える態様は、イグニッションがオフのときのiSTB,iPOL1,iPOL2のレベル切替態様と同様である。従って、イグニッションがオンのときに、STB,POL1,POL2に基づいてソースドライバ11が液晶表示パネル13を駆動したときの各画素の極性は、イグニッションがオフのときと同様である。よって、イグニッションがオンのときにも、隣接する画素同士で逆極性とし、各画素の極性をフレーム毎に反転させつつ、速度や燃料残量等を示す具体的な画像を表示する。
第3の実施の形態においても、イグニッションがオフのときには、液晶表示パネル13に、全面が黒色またはグレーとなる画像を表示させるので、インストルメントパネルと液晶表示パネル13との境界を目立たなくし、また、パターン配線が視認されないようにすることができ、インストルメントパネルのデザイン性を向上させることができる。
また、第3の実施の形態によれば、フレーム内で、個々のソースラインの電位は、VCOMより高い電位のまま、あるいは、VCOMより低い電位のまま保たれる。よって、消費電力を低減しつつ、同じ極性の画素の連続数が少なくなるようにして(上記の例では、隣り合う画素が互いに異なる極性になるようにして)液晶表示パネルを駆動することができる。
また、画素電極は、行毎に、どちら側のソースラインに接続されるかが定められている。そして、スイッチ部62は、電位設定部61の出力端を、画素電極に接続されるソースラインに連なる出力端に接続させる。そして、選択期間内で、電位設定部61の出力端に関する接続状態の変更を行わない。従って、入力された1行分のデータ内に含まれる各画素のデータの順番を変更することなく、そのままラッチ部に転送し、各画素のデータに応じた電位を出力することができる。
また、選択期間内で、電位設定部61の出力端に関する接続状態の変更を行わないので、ソースラインを所望の電位に設定するための時間を選択期間内で十分に確保できる。
また、消費電力を低減することができるので、駆動装置1の発熱を抑えることができる。例えば、倍速駆動や、4倍速駆動等の方法で液晶表示パネル13を駆動したとしても、発熱を抑えることができる。
なお、第3の実施の形態において、奇数番目の行の各画素を右側のソースラインに接続させ、偶数番目の行の各画素を左側のソースラインに接続させる構成であってもよい。この場合、タイミングコントローラ3は、この構成に合わせてPOL1,POL2,iPOL1,iPOL2のレベルを変動させればよい。
次に、第3の実施の形態の変形例について説明する。第3の実施の形態の変形例では、連続する複数の行を一つのグループとし、奇数番目のグループ内の各行の画素電極を左側のソースラインに接続させ、偶数番目のグループ内の各行の画素電極を右側のソースラインに接続させる。
図21は、本発明の第3の実施の形態の変形例における液晶表示パネルおよびソースドライバの構成例を示す説明図である。本変形例においても、液晶表示パネル13がカラー表示パネルである場合を例にして説明するが、液晶表示パネル13はグレースケールの表示パネルであってもよい。
液晶表示パネル13は、マトリクス状に配置された複数の画素電極21と、コモン電極(図21において図示略)との間にTN液晶(図示略)を挟持する。液晶表示パネル13の各行において、各画素は、R(赤色),G(緑色),B(青色)の順に繰り返し並ぶ。液晶表示パネル13は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、1番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも1多い。また、隣り合うソースライン間に1列分の画素電極が配置されることになる。個々のソースラインS1〜Sn+1は、それぞれスイッチ部62の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部62の出力端に接続される。
また、各画素電極21には、アクティブ素子22が設けられ、各画素電極21は、アクティブ素子22を介して、ソースラインに接続される。この点は、他の実施の形態と同様である。以下、アクティブ素子22がTFTである場合を例にする。
第3の実施の形態の変形例では、画素電極21のそれぞれの行を、連続する複数行毎に1つのグループとする。図21では、連続する2つの行を1つのグループとする場合を示している。ただし、1つのグループとする行数は、2行とは限らず、例えば、連続する3行毎あるいは4行毎に1つのグループとしてもよい。1つのグループとする行数は、画素電極21の行数をNとした場合、N−1以下であればよい。
以下の説明では、連続する2行毎に1グループとする場合を例にする。よって、画素電極21の第1行および第2行が1番目のグループとなり、第3行および第4行が2番目のグループとなる。以降の行も同様にグループに分けられる。
そして、奇数番目のグループ内の各行の各画素電極21は、TFT22を介して左側のソースラインに接続される。奇数番目のグループでは、TFT22は、例えば、画素電極21の左側に設けられる。ただし、TFT22の配置位置は、この位置に限定されず、任意でよい。
偶数番目のグループ内の各行の各画素電極21は、TFT22を介して右側のソースラインに接続される。偶数番目のグループでは、TFT22は、例えば、画素電極21の右側に設けられる。ただし、上記の場合と同様に、TFTの配置位置は、この位置に限定されず、任意でよい。
電位設定部61およびスイッチ部62の動作は、上述の第3の実施の形態と同様である。ただし、POL1、POL2、iPOL1、iPOL2のレベルの切り替え態様は、第3の実施形態と異なる。
本変形例においても、ゲートドライバ12(図21において図示略、図1参照)は、ゲートラインを1本ずつ線順次選択し、選択したゲートラインを選択時電位VGHに設定し、選択していないゲートラインを非選択時電位VGLに設定する。従って、各グループ内のそれぞれの行が1行ずつ選択される。
車両のイグニッションがオフになっているとき、オフ時信号生成部42(自走発振回路43、内部信号生成部44、図3参照)は、スイッチ47を介して、iPOL1,iPOL2,iDCLK,iSTBをソースドライバ11に入力することにより、ソースドライバ11を制御する。同様に、車両のイグニッションがオンになっているとき、オン時信号生成部46(図3参照)は、スイッチ47を介して、POL1,POL2,DCLK,STBをソースドライバ11に入力することにより、ソースドライバ11を制御する。
本変形例におけるDCLK,STB,iDCLK,iSTBの生成態様は、第3の実施の形態と同様である。すなわち、タイミングコントローラ3は、STBあるいはiSTBでソースドライバ11に対して選択期間を規定し、電位設定部61は、DCLKあるいはiDCLKを利用して1行分のデータ信号をレジスタに取り込ませる。そして、タイミングコントローラ3は、STBあるいはiSTBを立ち上げることで、電位設定部61に取り込み済みの1行分のデータをラッチ部(図示略)に転送させる。さらに、STBあるいはiSTBを立ち下げることで、ラッチ部に転送された1行分のデータに応じた各電位を電位設定部61に各電位出力端D1〜Dnから出力させる。
以下の説明では、イグニッションがオフである場合を例にして説明するので、iPOL1,iPOL2等を用いて説明するが、イグニッションがオンのときにPOL1,POL2等を生成する態様は、iPOL1,iPOL2等と同様である。
本変形例では、内部信号生成部44は、1フレーム内で、グループ毎にiPOL1,iPOL2のレベルをハイレベル、ローレベルに交互に切り替える。
ただし、内部信号生成部44は、奇数番目のグループの各行が1行ずつ選択されるときのiPOL1のレベルおよび偶数番目のグループの各行が1行ずつ選択されるときのiPOL1のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、内部信号生成部44が、奇数番目のグループの各行が1行ずつ選択されるときにiPOL1をハイレベルにして、偶数番目のグループの各行が1行ずつ選択されるときにiPOL1をローレベルにしたとする。次のフレームでは、内部信号生成部44は、奇数番目のグループの各行が1行ずつ選択されるときにiPOL1をローレベルにして、偶数番目のグループの各行が1行ずつ選択されるときにiPOL1のレベルをハイレベルにする。
さらに、内部信号生成部44は、フレームに依らず、奇数番目のグループの各行が1行ずつ選択されるときにiPOL2のレベルをハイレベルにして、偶数番目のグループの各行が1行ずつ選択されるときにiPOL2のレベルをローレベルにする。
次に、動作について説明する。
まず、奇数番目のグループの各行を1行ずつ選択する期間(以下、便宜的に、奇数番目のグループの選択期間と記す)でiPOL1をハイレベルにして、偶数番目のグループの各行を1行ずつ選択する期間(以下、便宜的に、偶数番目のグループの選択期間と記す)でiPOL1をローレベルにするフレームについて説明する。図22は、このフレームにおけるiSTB,iPOL1,iPOL2の例を示す説明図である。
奇数番目のグループの選択期間では、内部信号生成部44は、iPOL1,iPOL2をそれぞれハイレベルに設定する(図22参照)。従って、奇数番目のグループの選択期間内で、各行が順次選択されているときの動作は、第3の実施の形態において、内部信号生成部44がiPOL1,iPOL2をともにハイレベルにする選択期間での動作と同様である。従って、図16に示す場合と同様に、電位設定部61の左から奇数番目の電位出力端D1,D3,D5,・・・からはVCOMより高い電位が出力され、スイッチ部62は、左から奇数番目の出力端O1,O3,O5,・・・からその電位を出力する。また、電位設定部61の左から偶数番目の電位出力端D2,D4,D6,・・・からはVCOMより低い電位が出力され、スイッチ部62は、左から偶数番目の出力端O2,O4,O6,・・・からその電位を出力する。従って、左から奇数番目のソースラインはVCOMより高い電位となり、左から偶数番目のソースラインはVCOMよりも低い電位となる。
また、偶数番目のグループの選択期間では、内部信号生成部44は、iPOL1,iPOL2をそれぞれローレベルに設定する(図22参照)。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第3の実施の形態において、内部信号生成部44がiPOL1,iPOL2をともにローレベルにする選択期間での動作と同様である。従って、図17に示す場合と同様に、電位設定部61の左から奇数番目の電位出力端D1,D3,D5,・・・からはVCOMより低い電位が出力され、スイッチ部62は、左から偶数番目の出力端O2,O4,O6,・・・からその電位を出力する。また、電位設定部61の左から偶数番目の電位出力端D2,D4,・・・からはVCOMより高い電位が出力され、スイッチ部62は、左から奇数番目の電位出力端D3,D5,・・・からその電位を出力する。従って、左から奇数番目のソースラインはVCOMより高い電位となり、左から偶数番目のソースラインはVCOMよりも低い電位となる。
よって、このフレーム内では、各ソースラインは、VCOMより高い電位、あるいはVCOMより低い電位で維持される。
以上のフレームの動作の結果、各画素の極性は、図23に示すようになる。すなわち、奇数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となり、偶数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となる。図21内で示した+,−は、このときの極性を表している。
次に、奇数番目のグループの選択期間でiPOL1をローレベルにして、偶数番目のグループの選択期間でiPOL1をハイレベルにするフレームについて説明する。図24は、このフレームにおけるiSTB,iPOL1,iPOL2の例を示す説明図である。
奇数番目のグループの選択期間では、内部信号生成部44は、iPOL1をローレベルにして、iPOL2をハイレベルに設定する(図24参照)。従って、奇数番目のグループの選択期間内で各行が順次選択されているときの動作は、第3の実施の形態において、内部信号生成部44がiPOL1をローレベルとしiPOL2をハイレベルとする選択期間での動作と同様である。従って、図19に示す場合と同様に、電位設定部61の左から奇数番目の電位出力端D1,D3,D5,・・・からはVCOMより低い電位が出力され、スイッチ部62は、左から奇数番目の出力端O1,O2,O3,・・・からその電位を出力する。また、電位設定部61の左から偶数番目の電位出力端D2,D4,D6,・・・からはVCOMより高い電位が出力され、スイッチ部62は、左から偶数番目の出力端O2,O4,O6,・・・からその電位を出力する。従って、左から奇数番目のソースラインはVCOMより低い電位となり、左から偶数番目のソースラインはVCOMよりも高い電位となる。
また、偶数番目のグループの選択期間では、内部信号生成部44は、iPOL1をハイレベルにして、iPOL2をローレベルに設定する(図24参照)。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第3の実施の形態において、内部信号生成部44がiPOL1をハイレベルとしiPOL2をローレベルとする選択期間での動作と同様である。従って、図20に示す場合と同様に、電位設定部61の左から奇数番目の電位出力端D1,D3,D5,・・・からはVCOMより高い電位が出力され、スイッチ部62は、左から偶数番目の出力端O2,O4,O6,・・・からその電位を出力する。また、電位設定部61の左から偶数番目の電位出力端D2,D4,・・・からはVCOMより低い電位が出力され、スイッチ部62は、左から奇数番目の電位出力端D3,D5,・・・からその電位を出力する。従って、左から奇数番目のソースラインはVCOMより低い電位となり、左から偶数番目のソースラインはVCOMよりも高い電位となる。
よって、このフレーム内でも、各ソースラインは、VCOMより高い電位、あるいはVCOMより低い電位で維持される。
以上のフレームの動作の結果、各画素の極性は、図25に示すようになる。すなわち、奇数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となり、偶数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となる。図23と図25との比較からわかるように、同一画素の極性をフレーム毎に反転することができる。
ここでは、極性の制御に着目して説明したが、内部信号生成部44は、画面全体が黒色またはグレーとなる画像のデータ信号を生成する。従って、上記のような極性(図23、図25参照)で、黒色またはグレーの画面が表示される。
車両のイグニッションがオンになっていて、オン時信号生成部46が、POL1,POL2を生成するときにも、上記のiPOL1,iPOL2と同様にレベルを切り替える。従って、図23や図25に示す極性で、車両速度等を示す具体的な画像が表示される。
本変形例では、連続する行をグループ化し、同じグループ内に属する縦方向の画素の極性が同極性で連続する点以外は、第3の実施の形態と同様である。よって、本変形例でも、第3の実施の形態と同様の効果が得られる。ただし、第3の実施の形態の方が、隣接する画素同士の極性を全て異なるようにしている点で、本変形例よりも好ましい。
本変形例では、奇数番目のグループの各画素を左側のソースラインに接続させ、偶数番目のグループの各画素を右側のソースラインに接続させる場合を例に説明したが、奇数番目のグループの各画素を右側のソースラインに接続させ、偶数番目のグループの各画素を左側のソースラインに接続させる構成であってもよい。この場合、タイミングコントローラ3は、この構成に合わせてPOL1,POL2,iPOL1,iPOL2のレベルを変動させればよい。
なお、第3の実施の形態は、本変形例における個々のグループに属する行を1行だけとした場合に相当する。
第3の実施形態、およびその変形例において、第2の実施の形態と同様に、液晶表示モジュール10が、バッテリ55と、電圧検出部56と、充電スイッチ51と、充電スイッチ制御部53と、電源切替スイッチ52と、電源切替スイッチ制御部54(図10参照)とを備える構成としてもよい。