JPS61284116A - バイアス除去装置 - Google Patents
バイアス除去装置Info
- Publication number
- JPS61284116A JPS61284116A JP12685385A JP12685385A JPS61284116A JP S61284116 A JPS61284116 A JP S61284116A JP 12685385 A JP12685385 A JP 12685385A JP 12685385 A JP12685385 A JP 12685385A JP S61284116 A JPS61284116 A JP S61284116A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- memory
- bias
- data
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、周期的に繰り返されるアナログ信号をディジ
タル信号に変換する際に、このアナログ信号に含まれる
バイアス成分を除去するバイアス除去装置に関するもの
である。
タル信号に変換する際に、このアナログ信号に含まれる
バイアス成分を除去するバイアス除去装置に関するもの
である。
・〈従来の技術〉
一般に、固体ｗＪ像素子等から出力されるビデオ信号（
アナログ信号）は、この素子内部に含まれる複数のセン
サ素子の出力として、常に同じ順序で練り返し直列に出
力される。ここで、この直列に出力されるアナログ信号
には、各々のセンサに対する入力とは無関係なバイアス
成分が含まれていて、このバイアス成分がセンサ素子の
出力信号に加算されて出力される。更に、このバイアス
成分はこの固体撮像素子内に含まれる複数のセンサ索子
毎に異なった値を持つのが普通である。
アナログ信号）は、この素子内部に含まれる複数のセン
サ素子の出力として、常に同じ順序で練り返し直列に出
力される。ここで、この直列に出力されるアナログ信号
には、各々のセンサに対する入力とは無関係なバイアス
成分が含まれていて、このバイアス成分がセンサ素子の
出力信号に加算されて出力される。更に、このバイアス
成分はこの固体撮像素子内に含まれる複数のセンサ索子
毎に異なった値を持つのが普通である。
従って、この誤差の原因となるバイアス成分をセンサ出
力から除去することが必要であるが、バイアスを除去す
る技術として次に挙げるものが知られていた。
力から除去することが必要であるが、バイアスを除去す
る技術として次に挙げるものが知られていた。
第１として、複数センサの入力を０”とし、このときの
センサ出力をアナログ・ディジタル変換して予めバイア
ス・データとしてメモリに記憶させておき、センサ出力
のアナログ・ディジタル変換値からメモリに記憶したバ
イアス・データを減算してセンサ出力からバイアス成分
を除去する。
センサ出力をアナログ・ディジタル変換して予めバイア
ス・データとしてメモリに記憶させておき、センサ出力
のアナログ・ディジタル変換値からメモリに記憶したバ
イアス・データを減算してセンサ出力からバイアス成分
を除去する。
第２として、上記と同様にメモリにバイアス・データを
記憶させておき、このバイアス・データにディジタル・
アナログ変換を施し、アナログ回路においてセンサ出力
からバイアス・データのアナログ値を減算し、その結果
についてアナログ・ディジタル変換を行ない、バイアス
成分を除去したセンサのディジタル出力を得る。
記憶させておき、このバイアス・データにディジタル・
アナログ変換を施し、アナログ回路においてセンサ出力
からバイアス・データのアナログ値を減算し、その結果
についてアナログ・ディジタル変換を行ない、バイアス
成分を除去したセンサのディジタル出力を得る。
しかしながら、上記の第１の方式は、アナログ・ディジ
タル変換器のゲインを一定に保つ必要があり、その誤差
が大きいという欠点があり、第２の方式についても、使
用されるアナログ・ディジタル変換器とディジタル・ア
ナログ変換器のゲインの関係を一定に保つ必要があり、
その調整が煩わしいという欠点があった。
タル変換器のゲインを一定に保つ必要があり、その誤差
が大きいという欠点があり、第２の方式についても、使
用されるアナログ・ディジタル変換器とディジタル・ア
ナログ変換器のゲインの関係を一定に保つ必要があり、
その調整が煩わしいという欠点があった。
・〈発明が解決しようとする問題点〉
本発明が解決しようとする技術的な課題は、センサ出力
をアナログ・ディジタル変換するアナログ・ディジタル
変換器のゲインを一定に保つことなく可変できるように
することであり、バイアス除去を正確に行なうことがで
きるバイアス除去装置を得ることを目的とする。
をアナログ・ディジタル変換するアナログ・ディジタル
変換器のゲインを一定に保つことなく可変できるように
することであり、バイアス除去を正確に行なうことがで
きるバイアス除去装置を得ることを目的とする。
く問題を解決するための手段〉
上記の問題を解決した本発明は、以下に示す通りである
。
。
周期的に繰り返されるバイアス成分を含むアナログ入力
信号からこのバイアス成分を除去してア 。
信号からこのバイアス成分を除去してア 。
ナログ・ディジタル変換を行なうバイアス除去装置にお
いて、１周期分のバイアス成分のデータを格納する第１
のメモリと、この第１のメモリに格納されているバイア
ス・データをディジタル・アナログ変換するディジタル
・アナログ変換器と、前記アナログ入力信号を入力して
このアナログ入力信号から前記ディジタル・アナログ変
換器のバイアス成分出力を減算するアナログ減算器と、
このアナログ減算器の出力をアナログ・ディジタル変換
するアナログ・ディジタル変換器と、このアナログ・デ
ィジタル変換器の出力データを格納する第２のメモリと
、前記第１，２のメモリのアドレスを生成するカウンタ
と、１周期分のバイアス成分を入力してアナログ・ディ
ジタル変換して前記第２のメモリに格納し、この第２の
メモリのデータがＯになるまで繰り返し前記バイアス成
分を入力して第１のメモリの内容を補正するマイクロプ
ロセッサとを備えるバイアス除去装置である。
いて、１周期分のバイアス成分のデータを格納する第１
のメモリと、この第１のメモリに格納されているバイア
ス・データをディジタル・アナログ変換するディジタル
・アナログ変換器と、前記アナログ入力信号を入力して
このアナログ入力信号から前記ディジタル・アナログ変
換器のバイアス成分出力を減算するアナログ減算器と、
このアナログ減算器の出力をアナログ・ディジタル変換
するアナログ・ディジタル変換器と、このアナログ・デ
ィジタル変換器の出力データを格納する第２のメモリと
、前記第１，２のメモリのアドレスを生成するカウンタ
と、１周期分のバイアス成分を入力してアナログ・ディ
ジタル変換して前記第２のメモリに格納し、この第２の
メモリのデータがＯになるまで繰り返し前記バイアス成
分を入力して第１のメモリの内容を補正するマイクロプ
ロセッサとを備えるバイアス除去装置である。
く作用〉
本発明のバイアス除去装置は、はじめに、センサ入力を
０としてこのとぎの１周期分のセンサ出力から、予め第
１のメモリに設定しであるデータを減算し、この減算値
をアナログ・ディジタル変換して、その結果を第２のメ
モリに格納する。そして、第１のメモリに予め設定した
バイアス・データの補正を行ない、上記の動作を第２の
メモリのデータが全てＯ”となるまで繰り返す。このよ
うに１周期分のバイアス・データを決定してから、セン
サからの通常のアナログ入力信号を入力。
０としてこのとぎの１周期分のセンサ出力から、予め第
１のメモリに設定しであるデータを減算し、この減算値
をアナログ・ディジタル変換して、その結果を第２のメ
モリに格納する。そして、第１のメモリに予め設定した
バイアス・データの補正を行ない、上記の動作を第２の
メモリのデータが全てＯ”となるまで繰り返す。このよ
うに１周期分のバイアス・データを決定してから、セン
サからの通常のアナログ入力信号を入力。
してバイアス成分を除去する。
〈実施例〉
第１図に本発明を実施したバイアス除去装置の構成ブロ
ック図を示し、その説明をする。
ック図を示し、その説明をする。
１はセンサからアナログ入力信号ａを（＋）端子に入力
するアナログ減算器、２はアナログ減算器１の出力をア
ナログ・ディジタル変換するアナログ・ディジタル変換
器である。アナログ減算器１の（−）端子には、第１の
メモリ（ＲＡＭ＞３からのデータが第１のチャンネル回
路４を介してディジタル・アナログ変換器５にてディジ
タル・アナログ変換され、入力される。一方、アナログ
・ディジタル変換器２の出力は、第２のチャンネル回路
６を介して第２のメモリ（ＲＡＭ）７へ格納される。８
はカウンタでアナログ入力信号ａに同期して１周期毎に
Ｏからカウント・アップする動作を繰り返す。９はマイ
クロプロセッサでこの装置全体の動作を制御する。１０
はマルチプレクサで、マイクロプロセッサ７からのアド
レス信号とカウンタ８からのカウント値を切り換える。
するアナログ減算器、２はアナログ減算器１の出力をア
ナログ・ディジタル変換するアナログ・ディジタル変換
器である。アナログ減算器１の（−）端子には、第１の
メモリ（ＲＡＭ＞３からのデータが第１のチャンネル回
路４を介してディジタル・アナログ変換器５にてディジ
タル・アナログ変換され、入力される。一方、アナログ
・ディジタル変換器２の出力は、第２のチャンネル回路
６を介して第２のメモリ（ＲＡＭ）７へ格納される。８
はカウンタでアナログ入力信号ａに同期して１周期毎に
Ｏからカウント・アップする動作を繰り返す。９はマイ
クロプロセッサでこの装置全体の動作を制御する。１０
はマルチプレクサで、マイクロプロセッサ７からのアド
レス信号とカウンタ８からのカウント値を切り換える。
また、マイクロプロセッサ９は、データバスＢに接続さ
れ、第１のチャンネル回路４を介して第１のメモリ３に
対してデータの読み書きが可能であり、第２のチャンネ
ル回路６を介して第２のメモリ７とデータの読み書きが
可能である。
れ、第１のチャンネル回路４を介して第１のメモリ３に
対してデータの読み書きが可能であり、第２のチャンネ
ル回路６を介して第２のメモリ７とデータの読み書きが
可能である。
次に、このように構成された本発明のバイアス除去装置
の動作を説明する。
の動作を説明する。
はじめに、マイクロプロセッサ９により、第１のメモリ
３へ１周期分のバイアス・データとして適当なデータを
予め設定する。このとき、マイクロプロセッサ９はマル
チプレクサ１０を介して第１のメモリ３にアドレス出力
を行ない、第１のチャンネル回路４を介して第１のメモ
リ３にデータを書き込む。
３へ１周期分のバイアス・データとして適当なデータを
予め設定する。このとき、マイクロプロセッサ９はマル
チプレクサ１０を介して第１のメモリ３にアドレス出力
を行ない、第１のチャンネル回路４を介して第１のメモ
リ３にデータを書き込む。
次に、固体ＷＪ１ｇ！素子（センサ）に光が全く入力さ
れない等の操作を行なってその入力を“Ｏ″とし、セン
サ出力であるアナログ入力１８号ａをアナログ減算器１
に入力する。このときのセンサからのアナログ入力信号
ａは第２図に示すように、カウンタ８のカウント値に対
して、周期的なバイアス成分が現われる信号である。
れない等の操作を行なってその入力を“Ｏ″とし、セン
サ出力であるアナログ入力１８号ａをアナログ減算器１
に入力する。このときのセンサからのアナログ入力信号
ａは第２図に示すように、カウンタ８のカウント値に対
して、周期的なバイアス成分が現われる信号である。
このとき、マルチプレクサ１０はカウンタ８のカウント
値を出力し、アナログ減算器１において、（＋）端子に
アナログ入力信号ａ（バイアス成分）が入力され、（−
）端子に第１のメモリ３に格納されているバイアス・デ
ータがディジタル・アナログ変換器５にてディジタル・
アナログ変換されて入力され、アナログ入力信号ａから
バイアス成分データが減算される。
値を出力し、アナログ減算器１において、（＋）端子に
アナログ入力信号ａ（バイアス成分）が入力され、（−
）端子に第１のメモリ３に格納されているバイアス・デ
ータがディジタル・アナログ変換器５にてディジタル・
アナログ変換されて入力され、アナログ入力信号ａから
バイアス成分データが減算される。
この結果は、アナログ・ディジタル変換器２でアナログ
・ディジタル変換され、第２のチャンネル回路６を介し
て第２のメモリ７へ格納される。
・ディジタル変換され、第２のチャンネル回路６を介し
て第２のメモリ７へ格納される。
そして、マイクロプロセッサ９は、第２のメモリ７に格
納された値を全てチェックし、１１０”より大きな値が
格納されていれば、それに対応する第１のメモリ３内の
バイアス・データを大きく、“Ｏ”より小さな値が格納
されていれば、それに対応する第１のメモリ３内のバイ
アス・データを小さく補正する。
納された値を全てチェックし、１１０”より大きな値が
格納されていれば、それに対応する第１のメモリ３内の
バイアス・データを大きく、“Ｏ”より小さな値が格納
されていれば、それに対応する第１のメモリ３内のバイ
アス・データを小さく補正する。
更に、この後、上記した同様の動作を再び行ない、第２
のメモリ７に格納された値をチェックする。
のメモリ７に格納された値をチェックする。
このような動作を繰り返し行なうと、第２のメモリ７内
に格納されているデータが全て“０″となる。この時点
でアナログ入力信号ａのバイアス成分補正とアナログ・
ディジタル変換器２の０点補正が終了する。
に格納されているデータが全て“０″となる。この時点
でアナログ入力信号ａのバイアス成分補正とアナログ・
ディジタル変換器２の０点補正が終了する。
この後、カウンタ８のカウント値が第１のメモリ３へ与
えられるように設定し、センサに通常の入力信号を与え
れば、このセンサの出力であるアナログ入力信号ａから
バイアス成分が除去されたアナログ・ディジタル変換値
がアナログ・ディジタルミ′換器２より得られる。
えられるように設定し、センサに通常の入力信号を与え
れば、このセンサの出力であるアナログ入力信号ａから
バイアス成分が除去されたアナログ・ディジタル変換値
がアナログ・ディジタルミ′換器２より得られる。
このように、本発明のバイアス除去装置は、アナログ・
ディジタル変換器２の減算値によって、バイアス成分デ
ータを正確に決定することができ、アナログ・ディジタ
ル変ｙＡ器２は、そのゲインをセンサの出力（アナログ
入力信号ａ）範囲をカバーするように設定ずれば良く、
ディジタル・アナログ変換器５の動作１皿はアナログ入
力信号ａのバイアス成分とアナログ・ディジタル変換器
２のオフセット量とをカバーしていれば良い。このよう
に、アナログ・ディジタル変Ｍｋ器２は、バイアス成分
の調整処理終了後は０点を固定した状態となり、そのゲ
インを自由に可変することができる。
ディジタル変換器２の減算値によって、バイアス成分デ
ータを正確に決定することができ、アナログ・ディジタ
ル変ｙＡ器２は、そのゲインをセンサの出力（アナログ
入力信号ａ）範囲をカバーするように設定ずれば良く、
ディジタル・アナログ変換器５の動作１皿はアナログ入
力信号ａのバイアス成分とアナログ・ディジタル変換器
２のオフセット量とをカバーしていれば良い。このよう
に、アナログ・ディジタル変Ｍｋ器２は、バイアス成分
の調整処理終了後は０点を固定した状態となり、そのゲ
インを自由に可変することができる。
・ぐ発明の効果〉
以上述べたように、本発明のバイアス除去装置は、セン
サ入力を０としてこのときの１周期分のセンサ出力から
、予め第１のメモリに設定しであるデータを減痒し、こ
の減算値をアナログ・ディジタル変換して、その結果を
第２のメモリに格納し、第１のメモリに予め設定したバ
イアス・データの補正を行ない、上記の動作を第２のメ
モリのデータが全てＩＩ ＯＩＩとなるまで繰り返し１
周期分のバイアス・データを決定してから、センサから
の通常のアナログ入力信号を入力してバイアス成分を除
去するので、アナログ・ディジタル変換器は、バイアス
成分の調整処理終了後は０点を固定した状態となり、そ
のゲインを自由に可変することができるバイアス除去装
置が得られる。
サ入力を０としてこのときの１周期分のセンサ出力から
、予め第１のメモリに設定しであるデータを減痒し、こ
の減算値をアナログ・ディジタル変換して、その結果を
第２のメモリに格納し、第１のメモリに予め設定したバ
イアス・データの補正を行ない、上記の動作を第２のメ
モリのデータが全てＩＩ ＯＩＩとなるまで繰り返し１
周期分のバイアス・データを決定してから、センサから
の通常のアナログ入力信号を入力してバイアス成分を除
去するので、アナログ・ディジタル変換器は、バイアス
成分の調整処理終了後は０点を固定した状態となり、そ
のゲインを自由に可変することができるバイアス除去装
置が得られる。
第１図は本発明の実施例によるバイアス除去装置の構成
ブロック図、第２図はセンサからの周期的に出力される
バイアス成分の図である。
ブロック図、第２図はセンサからの周期的に出力される
バイアス成分の図である。
Claims (1)
- 周期的に繰り返されるバイアス成分を含むアナログ入力
信号からこのバイアス成分を除去してアナログ・ディジ
タル変換を行なうバイアス除去装置において、１周期分
のバイアス成分のデータを格納する第１のメモリと、こ
の第１のメモリに格納されているバイアス・データをデ
ィジタル・アナログ変換するディジタル・アナログ変換
器と、前記アナログ入力信号を入力してこのアナログ入
力信号から前記ディジタル・アナログ変換器のバイアス
成分出力を減算するアナログ減算器と、このアナログ減
算器の出力をアナログ・ディジタル変換するアナログ・
ディジタル変換器と、このアナログ・ディジタル変換器
の出力データを格納する第２のメモリと、前記第１、２
のメモリのアドレスを生成するカウンタと、１周期分の
バイアス成分を入力してアナログ・ディジタル変換して
前記第２のメモリに格納しこの第２のメモリのデータが
０になるまで繰り返し前記バイアス成分を入力して第１
のメモリの内容を補正するマイクロプロセッサとを備え
るバイアス除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685385A JPS61284116A (ja) | 1985-06-10 | 1985-06-10 | バイアス除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12685385A JPS61284116A (ja) | 1985-06-10 | 1985-06-10 | バイアス除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61284116A true JPS61284116A (ja) | 1986-12-15 |
| JPH0327126B2 JPH0327126B2 (ja) | 1991-04-15 |
Family
ID=14945467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12685385A Granted JPS61284116A (ja) | 1985-06-10 | 1985-06-10 | バイアス除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61284116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232243U (ja) * | 1988-08-22 | 1990-02-28 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027346A (ja) * | 1973-04-11 | 1975-03-20 | ||
| JPS51112060A (en) * | 1975-03-27 | 1976-10-04 | Takeshi Ishiwatari | Universal holding mechanism |
| JPS51128254A (en) * | 1975-04-30 | 1976-11-09 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS55166339A (en) * | 1979-06-14 | 1980-12-25 | Fujitsu Ltd | Offset compensating circuit |
-
1985
- 1985-06-10 JP JP12685385A patent/JPS61284116A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027346A (ja) * | 1973-04-11 | 1975-03-20 | ||
| JPS51112060A (en) * | 1975-03-27 | 1976-10-04 | Takeshi Ishiwatari | Universal holding mechanism |
| JPS51128254A (en) * | 1975-04-30 | 1976-11-09 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS55166339A (en) * | 1979-06-14 | 1980-12-25 | Fujitsu Ltd | Offset compensating circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232243U (ja) * | 1988-08-22 | 1990-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0327126B2 (ja) | 1991-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2787710B2 (ja) | 光電変換装置の信号補正装置 | |
| JP3804113B2 (ja) | 固体撮像装置 | |
| JPS58172061A (ja) | 信号処理装置 | |
| US7605729B2 (en) | Apparatus and method for converting analog signal into digital signal taking average value of analog signal for sample period | |
| JPS61284116A (ja) | バイアス除去装置 | |
| JPH0254972B2 (ja) | ||
| JPH07193507A (ja) | 直流信号測定用ａ／ｄ変換器 | |
| JPS6135751B2 (ja) | ||
| JP2932973B2 (ja) | アナログディジタル変換回路 | |
| JPH09181977A (ja) | 固体撮像装置 | |
| JP2629025B2 (ja) | 信号処理回路 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| SU1317689A1 (ru) | Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов | |
| JP2594023Y2 (ja) | 信号遅延装置 | |
| JPH0374967A (ja) | 画像補正回路 | |
| SU1427599A1 (ru) | Устройство компенсации темновых составл ющих видеосигнала | |
| JPH044478A (ja) | 画像処理装置 | |
| SU1737751A1 (ru) | Цифровой апертурный корректор | |
| JPH04192878A (ja) | 画像読取装置 | |
| JPS57119565A (en) | Picture-signal correction system | |
| JPH0461483A (ja) | 固体撮像装置 | |
| JPH02202772A (ja) | 画信号補正方式 | |
| JPS6161559A (ja) | 情報読取装置 | |
| JPH0377474A (ja) | 画像入力装置 | |
| JPH0770962B2 (ja) | ディジタルフィルタ |