SU1317689A1 - Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов - Google Patents
Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов Download PDFInfo
- Publication number
- SU1317689A1 SU1317689A1 SU843830245A SU3830245A SU1317689A1 SU 1317689 A1 SU1317689 A1 SU 1317689A1 SU 843830245 A SU843830245 A SU 843830245A SU 3830245 A SU3830245 A SU 3830245A SU 1317689 A1 SU1317689 A1 SU 1317689A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bits
- analog
- output
- input
- conversion
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к устройствам ввода и обработки циклически повтор ющихс аналоговых сигналов и обеспечивает увеличение скорости преобразовани при сохранении точности преобразовани . Устройство содержит АЦП 1 старших разр дов, запоминающий блок 2 старших разр дов, ЦАП 3, корректор 4 кодов, аналоговый вычи- татель 5, у-ль 6j АЦП 7 младших разр дов , запоминающий блок 8 младших разр дов. Откорректированные коды старших разр дов поступают в блок 2 и вывод тс из него в ЭВМ. Коды младших разр дов записываютс и считываютс из блока 8. Тактова частота преобразовани устройства равна частоте преобразовани используемых АЦП. 1 ил. Выход / старших разр аоб Bjto
Description
1.13
Изобретение относитс к устройствам ввода и обработки циклически повтор ющихс аналоговых сигналов, на- npi-iMep видеосигнала от неподвижного телевизионного изображени . Б частности к обработке сигнала, включающего преобразование аналогового изображени в цифровую форму и его запоминание дл дальнейшей обработки.
Целью изобретени вл етс увеличение скорости преобразовани при сохранении точности преобразовани .
На чертеже представлена структурна электрическа схема предлагаемого устройства дл цифрового преобразовани повтор ющихс аналоговых сигналов.
Устройство содержит аналого-цифровой преобразователь (АЦП) 1 старших разр дов, запоминающий блок 2 старших разр дов цифроаналоговый преобразователь (ЦАП) 3, корректор 4 кодов, аналоговый вычитатель 5, усилитель 6, аналого-цифровой преобразователь (АЦП) 7 младших разр - дов, запоминающий блок 8 младших разр дов.
Устройство работает следующим образом.
На вход АЦП 1 поступают повтор ющиес аналоговые сигналы, например сигналы, соответствующие очередному кадру неподвижного телевизионного изображени . Преобразованньш в цифровую форму сигнал записываетс в запоминающий блок 2,
Во врем следующего цикла (кадра) запоминающего блока 2 считьшаетс округленное до старших разр дов значение сигнала предьщущего цикла, которое поступает на вход ЦАП 3 и на первый вход корректора 4 кодов. Преобразованный в аналоговую форму сигнал предыдущего цикла поступает на второй вход аналогового вычитател 5 Одновременно на первый вход аналогового вычитател 5 поступает сигнал следующего цикла. .
Разностный сигнал усиливаетс усилителем 6 и преобразуетс в цифровую форму АЦП 7. Коды сигналов старших разр дов и разностного сигнала поступают на входы корректора 4 кодов, в котором осуществл етс их совмещение и корректировка кода старших разр дов, поскольку погрешность преобразовани АЦП 1 может исказить выходной код на величину единицы кван
92
товани АЦП 1. Если результат преобразовани АЦП 1 и 7 представлен в дополнительном коде, то в качестве корректора 4 кодов может быть использован арифметический сумматор.
Откорректированные коды старших разр дов поступают в запоминающий блок 2 и вывод тс из него в электронно-вычислительную машину, коды
младших разр дов записываютс и считываютс из запоминающего блока 7.
Запоминающий блок 2 работает в режиме одновременного считывани и записи информации.
Таким образом, разр дность результата оказываетс вьш1е разр дности используемых АЦП 1 и 7. Теоретически достигаема разр дность равна п
т + k -1, где п - эквивалентное число разр дов результата; m - число разр дов АЦП; k - число разр дов АЦП. В наиболее часто встречающемс случае m k и тогда п 2т - 1 . ,
, Тактова , частота преобразовани , устройства равна частоте преобразовани используемых аналого-цифровых преобразователей.
30
Claims (1)
- Формула изобретениУстройство дл цифрового преобразовани повтор щихс аналоговых сигналов , содержащее аналого-цифровойпреобразователь старших разр дов, вход которого объединен с первым входом аналогового вычитател и вл етс входом устройства, цифроаналоговый преобразователь, выход которого подключен к второму входу аналогового вычитател , и аналого-цифровой преобразователь младших разр дов, отличаюа1ее с тем, что, с целью .увеличени скорости преобразовани при сохранении точности преобразовани , введены запоминающий блок старших разр дов, включенный между выходом аналого-цифрового преобразовател , старших разр дов и входом цнфроаналогового преобразовател , усилитель, включенньш между выходом аналогового вычитател и входом аналого-цифрового преобразовател младших разр дов, корректор кодов, первьй вход которого соединен с выходом аналого-цифрового преобразовател , младших разр дов, второй вход - с первым выходом запоминающего блока старших разр дов, а первьй выход - с313176894вторым входом запоминающего блока разр дов, вход которого подключен к старших разр дов, второй выход кото- второму выходу корректора, кодов, а рого вл етс выходом старших разр - выход вл етс выходом младших раз- дов, и запоминающий блок младших р дов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843830245A SU1317689A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843830245A SU1317689A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1317689A1 true SU1317689A1 (ru) | 1987-06-15 |
Family
ID=21153453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843830245A SU1317689A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1317689A1 (ru) |
-
1984
- 1984-12-25 SU SU843830245A patent/SU1317689A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Бондаренко Ю.В. и др. Система регистрации и ввода в ЭВМ одномерных изображений слабосвет щихс объектов и быстропротекающих процессов. - Автометри , 1983, № 4. Бахтаров Г.А. и др. Аналого-цифровые преобразователи. М.: Советское радио, 1980, с. 31,-рис. 2.4. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345615B2 (en) | Cyclic multi-bit A/D conversion array and image sensor | |
| US5406283A (en) | Multi-bit oversampled DAC with dynamic element matching | |
| US4509037A (en) | Enhanced delta modulation encoder | |
| US5977899A (en) | Digital-to-analog converter using noise-shaped segmentation | |
| KR0157122B1 (ko) | 디지탈 보상형 아날로그 디지탈 변환기 | |
| EP0383689B1 (en) | Digital-to-analog converter | |
| JP3141832B2 (ja) | Ａ／ｄ変換器及びこれを用いたａ／ｄ変換装置 | |
| US6545623B1 (en) | High speed analog-domain shuffler for analog to digital converter | |
| JPS57125517A (en) | Da conversion circuit | |
| EP1339169A1 (en) | Method of calibrating an analog-to-digital converter and a circuit implementing the same | |
| EP0381715A1 (en) | DIGITAL CORRECTION CIRCUIT AND METHOD FOR DATA CONVERTERS. | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| JPS62500554A (ja) | アナログ−デジタル コンバ−タ | |
| JP2001102926A (ja) | アナログ・デジタル変換器の動的要素不整合ノイズ・シェイピング法 | |
| KR0157123B1 (ko) | 디지탈 보상형 멀티 비트 시그마 델타 아날로그 디지탈 변환기 | |
| US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
| US6703958B2 (en) | Analog-to-digital converter | |
| SU1317689A1 (ru) | Устройство дл цифрового преобразовани повтор ющихс аналоговых сигналов | |
| EP3723292A1 (en) | Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method | |
| CN112398472B (zh) | 一种用于图像传感器的误差量化10位单斜adc | |
| KR930000486B1 (ko) | 파이프 라인식 병렬처리를 이용한 고속축차 비교방식의 아날로그/디지탈 변환 장치 및 변환 방법 | |
| Kester | ADC architectures I: the flash converter | |
| KR100436947B1 (ko) | 신호처리장치및방법,수신기,멀티미디어장치및정보판독장치 | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 |