JPH0232243U - - Google Patents
Info
- Publication number
- JPH0232243U JPH0232243U JP11012388U JP11012388U JPH0232243U JP H0232243 U JPH0232243 U JP H0232243U JP 11012388 U JP11012388 U JP 11012388U JP 11012388 U JP11012388 U JP 11012388U JP H0232243 U JPH0232243 U JP H0232243U
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- input
- position adjustment
- zero position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第1図は本考案を適用した零位置調整回路付き
A―D変換入力装置を有する波形観測装置を示す
ブロツク図である。第2図は他の本考案を適用し
た零位置調整回路付きA―D変換入力装置を有す
る波形観測装置を示すブロツク図である。第3図
は従来の零位置調整回路付きA―D変換入力装置
を有する波形観測装置を示すブロツク図である。 30……入力チヤンネル、34……増幅器、3
6……A―D変換器、38……CPUを備えた装
置、44,48,76……D―A変換器、50,
84……基準電圧端子、52,80……演算増幅
器、54,86……反転入力端子、56,60,
62,78,82……抵抗、58……スイツチ。
A―D変換入力装置を有する波形観測装置を示す
ブロツク図である。第2図は他の本考案を適用し
た零位置調整回路付きA―D変換入力装置を有す
る波形観測装置を示すブロツク図である。第3図
は従来の零位置調整回路付きA―D変換入力装置
を有する波形観測装置を示すブロツク図である。 30……入力チヤンネル、34……増幅器、3
6……A―D変換器、38……CPUを備えた装
置、44,48,76……D―A変換器、50,
84……基準電圧端子、52,80……演算増幅
器、54,86……反転入力端子、56,60,
62,78,82……抵抗、58……スイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 入力チヤンネルに、入力信号を増幅する増
幅器とその増幅したアナログ信号をデジタル信号
に変換するA―D変換器を備え、デジタル信号を
発生するCPUを備えた装置とそのデジタル信号
をアナログ信号に変換するD―A変換器と入力チ
ヤンネルに介在し、その変換したアナログ信号を
零位置調整信号として入力信号に加算し、増幅器
に与える加算器とから成る零電位調整回路を有す
るA―D変換入力装置において、上記D―A変換
器に含まれる電流型D―A変換器の基準電圧端子
とその電流型D―A変換器に付随する演算増幅器
の反転入力端子との間に、抵抗とCPUを備えた
装置により開閉制御されるスイツチとの直列回路
を接続することを特徴とする零位置調整回路付き
A―D変換入力装置。 (2) 入力チヤンネルに、入力信号を増幅する増
幅器とその増幅したアナログ信号をデジタル信号
に変換するA―D変換器を備え、デジタル信号を
発生するCPUを備えた装置とそのデジタル信号
をアナログ信号に変換するD―A変換器と入力チ
ヤンネルに介在し、その変換したアナログ信号を
零位置調整信号として入力信号に加算し、増幅器
に与える加算器とから成る零電位調整回路を有す
るA―D変換入力装置において、上記D―A変換
器として電圧型D―A変換器を用い、そのD―A
変換器と加算器の間に負帰還をかけた演算増幅器
を介在し、そのD―A変換器の基準電圧端子と演
算増幅器の反転入力端子との間に、抵抗とCPU
を備えた装置により開閉制御されるスイツチとの
直列回路を接続することを特徴とする零位置調整
回路付きA―D変換入力装置。 (3) 前記D―A変換器の基準電圧端子と演算増
幅器の反転入力端子との間に、抵抗とCPUを備
えた装置により開閉制御されるスイツチとの直列
回路を複数並列に接続し、それらの抵抗値を直列
回路毎に異ならせることを特徴とする第1項又は
第2項記載の零位置調整回路付きA―D変換入力
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11012388U JPH0232243U (ja) | 1988-08-22 | 1988-08-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11012388U JPH0232243U (ja) | 1988-08-22 | 1988-08-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0232243U true JPH0232243U (ja) | 1990-02-28 |
Family
ID=31346995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11012388U Pending JPH0232243U (ja) | 1988-08-22 | 1988-08-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0232243U (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56162535A (en) * | 1980-05-19 | 1981-12-14 | Sharp Corp | Ad-to-da combined converter |
JPS581325A (ja) * | 1981-06-26 | 1983-01-06 | Matsushita Electric Ind Co Ltd | D−a変換器 |
JPS58186223A (ja) * | 1982-04-02 | 1983-10-31 | トムソン−セエスエフ | アナログ信号レベル合せ用デジタル回路 |
JPS61284116A (ja) * | 1985-06-10 | 1986-12-15 | Yokogawa Electric Corp | バイアス除去装置 |
-
1988
- 1988-08-22 JP JP11012388U patent/JPH0232243U/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56162535A (en) * | 1980-05-19 | 1981-12-14 | Sharp Corp | Ad-to-da combined converter |
JPS581325A (ja) * | 1981-06-26 | 1983-01-06 | Matsushita Electric Ind Co Ltd | D−a変換器 |
JPS58186223A (ja) * | 1982-04-02 | 1983-10-31 | トムソン−セエスエフ | アナログ信号レベル合せ用デジタル回路 |
JPS61284116A (ja) * | 1985-06-10 | 1986-12-15 | Yokogawa Electric Corp | バイアス除去装置 |