JPS6058611B2 - Ａｄ・ｄａ変換器 - Google Patents
Ａｄ・ｄａ変換器Info
- Publication number
- JPS6058611B2 JPS6058611B2 JP7320578A JP7320578A JPS6058611B2 JP S6058611 B2 JPS6058611 B2 JP S6058611B2 JP 7320578 A JP7320578 A JP 7320578A JP 7320578 A JP7320578 A JP 7320578A JP S6058611 B2 JPS6058611 B2 JP S6058611B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- bits
- accumulator
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、アナログ信号をディジタル信号に変換した
りディジタル信号をアナログ信号に変換したりするＡＤ
、ＤＡ変換器に係り、特にアキュムレータの持つビット
数より少ないビット数のＤＡ変換器により逐次比較形の
油変換器を構成すると共にこのＤＡ変換器と同じビット
数のシフトレジスタを追加することでＤＡ変換器をシフ
トレジスタを追加することてＤＡ変換器を構成するＡＤ
・Ｄ八変換器に関するものである。
りディジタル信号をアナログ信号に変換したりするＡＤ
、ＤＡ変換器に係り、特にアキュムレータの持つビット
数より少ないビット数のＤＡ変換器により逐次比較形の
油変換器を構成すると共にこのＤＡ変換器と同じビット
数のシフトレジスタを追加することでＤＡ変換器をシフ
トレジスタを追加することてＤＡ変換器を構成するＡＤ
・Ｄ八変換器に関するものである。
アナログ信号をディジタル信号に変換する油変換器と
しては、従来、積分形、計数形、並列形、逐次比較形等
各種の方式が知られている。
しては、従来、積分形、計数形、並列形、逐次比較形等
各種の方式が知られている。
これらのうち、積分形及び計数形は変換速度が低速では
あるが比較的安価に製作し得ることから測定器類に広く
用いられる。並列形は、変換速度の速にものが得られる
が、比較器を多数配列し、精度よくレベルを合せる調整
作業を伴なうことから、高精度のＡＤ変換には不向きで
ある。これに対し、逐次比較形は比較器出力をアキュム
レータに格納し、その格納内容をＤＡ変換して比較器入
力側に帰還する方式のもので、中速、高精度向きである
ことから広い用途に用いられている。第１図は従来の逐
次比較形ＡＤ変換器のブロック構成図を示すものである
。
あるが比較的安価に製作し得ることから測定器類に広く
用いられる。並列形は、変換速度の速にものが得られる
が、比較器を多数配列し、精度よくレベルを合せる調整
作業を伴なうことから、高精度のＡＤ変換には不向きで
ある。これに対し、逐次比較形は比較器出力をアキュム
レータに格納し、その格納内容をＤＡ変換して比較器入
力側に帰還する方式のもので、中速、高精度向きである
ことから広い用途に用いられている。第１図は従来の逐
次比較形ＡＤ変換器のブロック構成図を示すものである
。
第１図において入力端子１に加えられたアナログ信号は
標本保持回路２て標本化され、変換期間中保持される。
標本保持回路２の出力は比較器３に入力され、ここでＤ
Ａ変換器４の初期状態の出力電圧と比較され、その大小
により６６ｒ゛または“０″の出力がアキュムレータ５
に送られる。通常、この処理でディジタル信号の最高位
の桁が決定される。ここでアキュムレータ５のディジタ
ル出力はＤＡ変換器４によりアナログ変換されて新しい
比較電圧として比較器３の入力側に帰還される。この比
較結果は再びアキュムレータ５に加えられ、ＤＡ変換器
４を介してさらに新しい比較電圧となる。この動作をＤ
Ａ変換器４の持つビット数に対応した回数だけ繰り返し
てＤ八変換を終了する。なお、Ｄへ変換器４か比較電圧
を正しく発生するための基準電圧が必要であり、これは
基準電圧源６から供給される。アキュムレータ５に順次
加えられて累算されたディジタル信号は、変換動作終了
と共にシフトレジスタ７に転送され、一時記憶された後
、所要のタイミングでディジタルデータとして出力され
る。このように、従来の逐次比較形ＡＤ変換器によれば
、高精度の結果は得られるが、しかし、使用するＤＡ変
換器にも高精度、高ビット数のものが必要となつている
という問題があつた。
標本保持回路２て標本化され、変換期間中保持される。
標本保持回路２の出力は比較器３に入力され、ここでＤ
Ａ変換器４の初期状態の出力電圧と比較され、その大小
により６６ｒ゛または“０″の出力がアキュムレータ５
に送られる。通常、この処理でディジタル信号の最高位
の桁が決定される。ここでアキュムレータ５のディジタ
ル出力はＤＡ変換器４によりアナログ変換されて新しい
比較電圧として比較器３の入力側に帰還される。この比
較結果は再びアキュムレータ５に加えられ、ＤＡ変換器
４を介してさらに新しい比較電圧となる。この動作をＤ
Ａ変換器４の持つビット数に対応した回数だけ繰り返し
てＤ八変換を終了する。なお、Ｄへ変換器４か比較電圧
を正しく発生するための基準電圧が必要であり、これは
基準電圧源６から供給される。アキュムレータ５に順次
加えられて累算されたディジタル信号は、変換動作終了
と共にシフトレジスタ７に転送され、一時記憶された後
、所要のタイミングでディジタルデータとして出力され
る。このように、従来の逐次比較形ＡＤ変換器によれば
、高精度の結果は得られるが、しかし、使用するＤＡ変
換器にも高精度、高ビット数のものが必要となつている
という問題があつた。
本発明の目的は、従来技術での上記した問題点を解決し
、低ビット数のＤＡ変換器を用いて高ビット数のＡＤ変
換器を実現すること、さらに、例えばＰＣＭ（パルス符
号変調）録音機のように、油変換器とＤＡ変換器が同時
に使用されることが無い場合、油変換器側の標本保持回
路とＤＡ変換器とを用いてＤＡ変換を行なうことのでき
る．ＡＤ．ＤＡ変換器を提供することにある。
、低ビット数のＤＡ変換器を用いて高ビット数のＡＤ変
換器を実現すること、さらに、例えばＰＣＭ（パルス符
号変調）録音機のように、油変換器とＤＡ変換器が同時
に使用されることが無い場合、油変換器側の標本保持回
路とＤＡ変換器とを用いてＤＡ変換を行なうことのでき
る．ＡＤ．ＤＡ変換器を提供することにある。
本発明の特徴は、ＡＤ変換器において使用するＤＡ変換
器を、油変換器が必要とするビット数、つまりアキュム
レータの持つビット数よりも少ないビット数のＤ八変換
器とし、このＤＡ変換器の持つビット数ずつアキュムレ
ータ内容をＤＡ変換器に転送するごとにその転送直前の
ＤＡ変換器出力を入力に受けて積分する積分器と、上記
転送時点ごとに上記積分結果を標本保持回路からの入力
アナログ信号より引算して比較器に入力する引算器及び
ＤＡ変換器用の標準電圧値を切換えて供給する基準電圧
発生回路と、さらに、上記ＤＡ変換器の持つビット数と
同じビットを持ちＤＡ変換しようとする外部からの入力
ディジタル信号を一時格納するシフトレジスタと、この
シフトレジスタ内容と前記アキュムレータ内容とを切換
えて前記Ｄ八変換器に転送する切換スイッチ及びＤ八変
換器として使用する時に前記標本保持回路の入力を前記
積分器出力側に切換える切換スイッチとを備えた構成と
するにある。
器を、油変換器が必要とするビット数、つまりアキュム
レータの持つビット数よりも少ないビット数のＤ八変換
器とし、このＤＡ変換器の持つビット数ずつアキュムレ
ータ内容をＤＡ変換器に転送するごとにその転送直前の
ＤＡ変換器出力を入力に受けて積分する積分器と、上記
転送時点ごとに上記積分結果を標本保持回路からの入力
アナログ信号より引算して比較器に入力する引算器及び
ＤＡ変換器用の標準電圧値を切換えて供給する基準電圧
発生回路と、さらに、上記ＤＡ変換器の持つビット数と
同じビットを持ちＤＡ変換しようとする外部からの入力
ディジタル信号を一時格納するシフトレジスタと、この
シフトレジスタ内容と前記アキュムレータ内容とを切換
えて前記Ｄ八変換器に転送する切換スイッチ及びＤ八変
換器として使用する時に前記標本保持回路の入力を前記
積分器出力側に切換える切換スイッチとを備えた構成と
するにある。
以下、図面により本発明の一実施例を説明する。
第２図は本発明における逐次比較形のＡＤ変換器のブロ
ック構成図である。
ック構成図である。
第２図において、入力端子１に入力したアナログ信号は
標本保持回路２て標本化され、ＡＤ変換処理期間中一定
値に保持される。標本保持回路２の出力は引算器８で積
分回路９の出力分だけ差し引かれる。ここで、積分回路
９の初期出力は零てある。引算器８の出力は比較器３に
おいてＤＡ変換器１０の出力アナログ信号と比較される
。このＤＡ変換器１０として、本発明においては、油変
換器として必要なビット数よりも少ない、従つてより安
価な、低ビット数のものを使用する。なおりＡ変換器１
０のディジタル入力ビット数は、アキュムレータ１１の
ビット数の整数分の１であることが回路構成上からは望
ましい。例えば油変換器の精度が１２ビットの場合、Ｄ
Ａ変換器１０としては６あるいは４ビットのものがよい
。鳩変動動作はまづ振幅の大きい高位ビットからはじめ
られ、ＤＡ変換器１０の入力ビット数だけ油変換処理が
済んだ時点でアキュムレータのＡの部分の内容はアキュ
ムレータ１１のＢの部分に転送され、そしてＡの部分の
内容はクリアされる。
標本保持回路２て標本化され、ＡＤ変換処理期間中一定
値に保持される。標本保持回路２の出力は引算器８で積
分回路９の出力分だけ差し引かれる。ここで、積分回路
９の初期出力は零てある。引算器８の出力は比較器３に
おいてＤＡ変換器１０の出力アナログ信号と比較される
。このＤＡ変換器１０として、本発明においては、油変
換器として必要なビット数よりも少ない、従つてより安
価な、低ビット数のものを使用する。なおりＡ変換器１
０のディジタル入力ビット数は、アキュムレータ１１の
ビット数の整数分の１であることが回路構成上からは望
ましい。例えば油変換器の精度が１２ビットの場合、Ｄ
Ａ変換器１０としては６あるいは４ビットのものがよい
。鳩変動動作はまづ振幅の大きい高位ビットからはじめ
られ、ＤＡ変換器１０の入力ビット数だけ油変換処理が
済んだ時点でアキュムレータのＡの部分の内容はアキュ
ムレータ１１のＢの部分に転送され、そしてＡの部分の
内容はクリアされる。
この処理後ＤＡ変換器１０に供給する基準電圧発生回路
１２における基準電圧も次段のステップ値に切換えられ
る。この時、直前のＤＡ変換出力はスイッチ１３を介し
て積分回路９に加えられ、引算器８において入力アナロ
グ信号から引算される。この引算された結果はさらに比
較器３においてＤＡ変換出力と比較され、その比較結果
がアキユユムレータ１１に入力され、アキュムレータ１
１のＡの部分にディジタル化されたデータがたくわえら
れる。この時、アキュムレータ１１のＢの部分のデータ
も同時にビットバイ●ビットでシフトしておき、ＤＡ変
換器１０のビット数だけの変換処理が終了した時点で、
このシフトアウトした部分に、Ａの部分のデータを転送
する。これで油変換処理中の第２のステップが終了した
ことになるが、ここで直前のＤＡ変換器１０のアナログ
出力はスイッチ１３を介して積分回路９に供給され、以
前の積分値に加算され、引算器８において再び引算され
、さらに次のステップに入る。この時、基準電圧発生回
路１２のレベルは切換えられ、次の油変換のレベルに対
応した値にセットされる。以下、同じような処理を繰り
返し、１ワード分即ちアキュムレータ１１の全ての桁に
データが書込まれた時点で、この内容はシフトレジスタ
１４転送され、所定のタイミングでディジタル信号とし
て読出される。第３図は第２図中の基準電圧発生回路１
２の回路構成実施例図である。
１２における基準電圧も次段のステップ値に切換えられ
る。この時、直前のＤＡ変換出力はスイッチ１３を介し
て積分回路９に加えられ、引算器８において入力アナロ
グ信号から引算される。この引算された結果はさらに比
較器３においてＤＡ変換出力と比較され、その比較結果
がアキユユムレータ１１に入力され、アキュムレータ１
１のＡの部分にディジタル化されたデータがたくわえら
れる。この時、アキュムレータ１１のＢの部分のデータ
も同時にビットバイ●ビットでシフトしておき、ＤＡ変
換器１０のビット数だけの変換処理が終了した時点で、
このシフトアウトした部分に、Ａの部分のデータを転送
する。これで油変換処理中の第２のステップが終了した
ことになるが、ここで直前のＤＡ変換器１０のアナログ
出力はスイッチ１３を介して積分回路９に供給され、以
前の積分値に加算され、引算器８において再び引算され
、さらに次のステップに入る。この時、基準電圧発生回
路１２のレベルは切換えられ、次の油変換のレベルに対
応した値にセットされる。以下、同じような処理を繰り
返し、１ワード分即ちアキュムレータ１１の全ての桁に
データが書込まれた時点で、この内容はシフトレジスタ
１４転送され、所定のタイミングでディジタル信号とし
て読出される。第３図は第２図中の基準電圧発生回路１
２の回路構成実施例図である。
第３図において、基準電圧源Ｖｒは通常定電圧ダイオー
ド等により得られ、この電圧が抵抗Ｒ１〜Ｒ３で分圧さ
れる。分圧された電圧Ｖ１〜Ｖ３はＡＤ変換処理のステ
ップに応じてスイッチＳＷにより順次切換えられ、緩衝
増幅器１５を介してＤＡ変換器１０（第２図）に供給さ
れる。ここで抵抗Ｒ１〜Ｒ３の抵抗値が全て等しければ
直線符号化が行なわれることになり、等しくない場合は
非直線符号化が可能である。第４図は本発明をＤＡ変換
処理に適用する場合のブロック構成図である。第４図に
おいて、ディジタルデータはディジタル入力端子１６を
経てシフトレジスタ１７に供給される。ここでシフトレ
ジスタ１７のビット数はＤＡ変換器１０のビット数と同
じであり、ワードを構成するビット数より少ないもので
ある。シフトレジスタ１７の各桁に全てデータが書込ま
れた時点でＤＡ変換器１０のアナログ出力が積分器９に
加えられ、この後、基準電圧発生回路１２の基準電圧が
切換えられ、次のステップに移る。この処理は１ワード
相当期間繰り返し、各ステップごとに得られるＤＡ変換
出力は積分器９で積分され、その最終値を標本保持回路
２で標本化し、保持することによりディジタルデータに
対応したアナログ出力が得られる。第５図は本発明の油
及びＤＡ兼用の変換器の全体構成を示すブロック図であ
る。このような兼用形の変換器は、例えばＰＣＭ方式録
音機のように油変換器とＤへ変換器が同時に使用される
ことがないような目的に特に有効である。第５図におけ
る各構成要素の動作は第２図及び第４図において述べた
ものであり、図中の各スイッチの方向は油変換器として
使用する場合の状態を示している。この切換スイッチ類
は手動のもので十分であり、安価に構成することができ
る。ＤＡ変換器として使用する場合は、第５図中の切換
スイッチを全て反対側に切換えればよい。本発明によれ
ば、高ビット数の遂次比較形鳩変換器を、安価な低ビッ
ト数のＤＡ変換器を用いて構成することができ、また従
来、ＡＤ変換器及びＤＡ変換器を別個に構成していたも
のを、部品の共通化を行ない安価な鳩・ＤＡ変換器が実
現できる。
ド等により得られ、この電圧が抵抗Ｒ１〜Ｒ３で分圧さ
れる。分圧された電圧Ｖ１〜Ｖ３はＡＤ変換処理のステ
ップに応じてスイッチＳＷにより順次切換えられ、緩衝
増幅器１５を介してＤＡ変換器１０（第２図）に供給さ
れる。ここで抵抗Ｒ１〜Ｒ３の抵抗値が全て等しければ
直線符号化が行なわれることになり、等しくない場合は
非直線符号化が可能である。第４図は本発明をＤＡ変換
処理に適用する場合のブロック構成図である。第４図に
おいて、ディジタルデータはディジタル入力端子１６を
経てシフトレジスタ１７に供給される。ここでシフトレ
ジスタ１７のビット数はＤＡ変換器１０のビット数と同
じであり、ワードを構成するビット数より少ないもので
ある。シフトレジスタ１７の各桁に全てデータが書込ま
れた時点でＤＡ変換器１０のアナログ出力が積分器９に
加えられ、この後、基準電圧発生回路１２の基準電圧が
切換えられ、次のステップに移る。この処理は１ワード
相当期間繰り返し、各ステップごとに得られるＤＡ変換
出力は積分器９で積分され、その最終値を標本保持回路
２で標本化し、保持することによりディジタルデータに
対応したアナログ出力が得られる。第５図は本発明の油
及びＤＡ兼用の変換器の全体構成を示すブロック図であ
る。このような兼用形の変換器は、例えばＰＣＭ方式録
音機のように油変換器とＤへ変換器が同時に使用される
ことがないような目的に特に有効である。第５図におけ
る各構成要素の動作は第２図及び第４図において述べた
ものであり、図中の各スイッチの方向は油変換器として
使用する場合の状態を示している。この切換スイッチ類
は手動のもので十分であり、安価に構成することができ
る。ＤＡ変換器として使用する場合は、第５図中の切換
スイッチを全て反対側に切換えればよい。本発明によれ
ば、高ビット数の遂次比較形鳩変換器を、安価な低ビッ
ト数のＤＡ変換器を用いて構成することができ、また従
来、ＡＤ変換器及びＤＡ変換器を別個に構成していたも
のを、部品の共通化を行ない安価な鳩・ＤＡ変換器が実
現できる。
第１図は従来の逐次比較形ＡＤ変換器の構成図、第２図
は本発明による鳩変換器の構成図、第３図は第２図中の
基準電圧発生回路の一実施例回路図、第４図は本発明に
よるＤＡ変換器の構成図、第５図は本発明のＡＤ，ＤＡ
兼用形変換器の全ノ体構成を示す実施例ブロック図であ
る。 符号の説明２・・・・・・標本保持回路、３・・・・・
・比較器、４・・・・・・ＤＡ変換器、５・・・・・ア
キュムレータ、８・・・・・・引算器、９・・・・・・
積分器、１０・・・・・・低ビットのＤＡ変換器、１１
・・・・・アキュムレータ、１２・・・・・・基準電圧
発生回路、１４，１７・・・・・・シフトレジスタ、１
５・・・・・緩衝増幅器。
は本発明による鳩変換器の構成図、第３図は第２図中の
基準電圧発生回路の一実施例回路図、第４図は本発明に
よるＤＡ変換器の構成図、第５図は本発明のＡＤ，ＤＡ
兼用形変換器の全ノ体構成を示す実施例ブロック図であ
る。 符号の説明２・・・・・・標本保持回路、３・・・・・
・比較器、４・・・・・・ＤＡ変換器、５・・・・・ア
キュムレータ、８・・・・・・引算器、９・・・・・・
積分器、１０・・・・・・低ビットのＤＡ変換器、１１
・・・・・アキュムレータ、１２・・・・・・基準電圧
発生回路、１４，１７・・・・・・シフトレジスタ、１
５・・・・・緩衝増幅器。
Claims (1)
- １ 比較器からの２進信号を累算して格納するアキュム
レータと、その内容をアナログ変換して帰還するＤＡ変
換器と、その出力アナログ信号と標本保持回路からのＡ
Ｄ変換しようとする入力アナログ信号とを上記比較器に
入力して入力アナログ信号に対応してディジタル信号を
アキュムレータに得る逐次比較形のＡＤ変換器における
上記ＤＡ変換器を、アキュムレータの持つビット数より
も少ないビット数のＤＡ変換器とし、このＤＡ変換器の
持つビット数ずつアキュムレータ内容をＤＡ変換器に転
送するごとにその転送直前のＤＡ変換器出力を入力に受
けて積分する積分器と、上記転送時点ごとに上記積分結
果を前記標本保持回路からの入力アナログ信号より引算
して前記比較器に入力する引算器及びＤＡ変換器用の標
準電圧値を切換えて供給する基準電圧発生回路と、上記
ＤＡ変換器の持つビット数と同じビット数を持ちＤＡ変
換しようとする外部からの入力ディジタル信号を一時格
納するシフトレジスタと、このシフトレジスタ内容と前
記アキュムレータ内容とを切換えて前記ＤＡ変換器に転
送する切換スイッチ及びＤＡ変換器として使用する時に
前記標本保持回路の入力を前記積分器出力側に切換える
切換スイッチとを備えたことを特徴とするＡＤ．ＤＡ変
換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320578A JPS6058611B2 (ja) | 1978-06-19 | 1978-06-19 | Ａｄ・ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320578A JPS6058611B2 (ja) | 1978-06-19 | 1978-06-19 | Ａｄ・ｄａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55641A JPS55641A (en) | 1980-01-07 |
| JPS6058611B2 true JPS6058611B2 (ja) | 1985-12-20 |
Family
ID=13511409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7320578A Expired JPS6058611B2 (ja) | 1978-06-19 | 1978-06-19 | Ａｄ・ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058611B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130924A (ja) * | 1983-12-20 | 1985-07-12 | Matsushita Electric Ind Co Ltd | Ａ／ｄ，ｄ／ａ変換器 |
| DE102021108015B3 (de) | 2021-03-30 | 2022-09-08 | Audi Aktiengesellschaft | Messplatte für ein Messsystem |
-
1978
- 1978-06-19 JP JP7320578A patent/JPS6058611B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55641A (en) | 1980-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4195282A (en) | Charge redistribution circuits | |
| US5745060A (en) | Gain calibration circuitry for an analog to digital converter | |
| CN100431270C (zh) | 增量△模数转换 | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| US5729229A (en) | Data independent loading of a reference in a sampled data integrator | |
| CA2275644A1 (en) | Pipeline analog-to-digital conversion | |
| US4999627A (en) | Analog-to-digital converter using prescribed signal components to improve resolution | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| JPS63284928A (ja) | デジタル−アナログ変換器 | |
| JPS62500554A (ja) | アナログ−デジタル コンバ−タ | |
| US5355135A (en) | Semi-flash A/D converter using switched capacitor comparators | |
| KR20040069207A (ko) | 아날로그 디지탈 변환 장치 | |
| CA1194238A (en) | Integratable d/a converter | |
| US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
| CA1129102A (en) | Cascadable analog to digital converter | |
| JPS6058611B2 (ja) | Ａｄ・ｄａ変換器 | |
| US4513279A (en) | Charge redistribution mu-law PCM decoder | |
| US5357248A (en) | Sampling rate converter | |
| JPS6243571B2 (ja) | ||
| Garrod | D/A and A/D Converters | |
| US20040189504A1 (en) | Semi-flash A/D converter with minimal comparator count | |
| CN111490787A (zh) | 一种∑-δ调制器及降低非线性和增益误差的方法 | |
| US4541103A (en) | Digitally controlled syllabic filter for a delta modulator | |
| Lin et al. | Analog-to-digital conversion |