JPS6243571B2 - - Google Patents
Info
- Publication number
- JPS6243571B2 JPS6243571B2 JP54093744A JP9374479A JPS6243571B2 JP S6243571 B2 JPS6243571 B2 JP S6243571B2 JP 54093744 A JP54093744 A JP 54093744A JP 9374479 A JP9374479 A JP 9374479A JP S6243571 B2 JPS6243571 B2 JP S6243571B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- bit
- circuit
- successive approximation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、ビツト桁数の少ないD/A変換器を
利用したA/D変換器に関する。
利用したA/D変換器に関する。
一般に逐次比較型A/D変換器は精度、変換速
度の両面で優れた特性を有しており広く用いられ
ている。第1図は従来使用されている逐次比較型
A/D変換器の基本構成を示す。第1図において
端子1に加えられたアナログ入力信号Vaは、電
圧比較器2で局部復号器と呼ばれるD/A変換器
3の出力電圧と比較される。この比較された結果
の大小関係は、「1」または「0」の符号として
逐次比較用レジスタ4の第1ビツト目に供給され
る。この結果はD/A変換器3のデイジタル入力
の第1ビツト目に入力されるため、D/A変換器
3にはこの入力に対応した新しい電圧が発生す
る。この電圧を基準としてアナログ入力信号は電
圧比較器2で再び比較され、この比較結果は逐次
比較用レジスタ4の第2ビツト目に供給される。
この第2ビツト目の内容は先の第1ビツト目の内
容と共にD/A変換器3の第1、第2ビツト目に
入力され、D/A変換器3にはさらに新しい電圧
が発生する。この新しい電圧を基準としてアナロ
グ入力電圧Vaは再度電圧比較器2で比較され、
この比較結果は逐次比較用レジスタ4の第3ビツ
ト目に供給される。以下この過程を所定のビツト
数(逐次比較用レジスタ4およびD/A変換器3
のビツトの桁数)だけ繰り返してA/D変換動作
を完了する。第2図は上記過程におけるD/A変
換器3の出力電圧の推移を示したものである。す
なわち、第1ビツト目のステツプではアナログ入
力電圧Vaはフルスケール電圧(A/D変換器の
許容最大入力電圧)の2分の1と比較され、第2
ビツト目のステツプでは第1ビツト目の大小関係
に応じてさらに2分の1電圧(フルスケール電圧
の4分の1)が加算(または減算)される。以下
これを繰り返しD/A変換器3の出力はアナログ
入力電圧Vaに収れんして行く。この状況は次式
で示すことが出来る。
度の両面で優れた特性を有しており広く用いられ
ている。第1図は従来使用されている逐次比較型
A/D変換器の基本構成を示す。第1図において
端子1に加えられたアナログ入力信号Vaは、電
圧比較器2で局部復号器と呼ばれるD/A変換器
3の出力電圧と比較される。この比較された結果
の大小関係は、「1」または「0」の符号として
逐次比較用レジスタ4の第1ビツト目に供給され
る。この結果はD/A変換器3のデイジタル入力
の第1ビツト目に入力されるため、D/A変換器
3にはこの入力に対応した新しい電圧が発生す
る。この電圧を基準としてアナログ入力信号は電
圧比較器2で再び比較され、この比較結果は逐次
比較用レジスタ4の第2ビツト目に供給される。
この第2ビツト目の内容は先の第1ビツト目の内
容と共にD/A変換器3の第1、第2ビツト目に
入力され、D/A変換器3にはさらに新しい電圧
が発生する。この新しい電圧を基準としてアナロ
グ入力電圧Vaは再度電圧比較器2で比較され、
この比較結果は逐次比較用レジスタ4の第3ビツ
ト目に供給される。以下この過程を所定のビツト
数(逐次比較用レジスタ4およびD/A変換器3
のビツトの桁数)だけ繰り返してA/D変換動作
を完了する。第2図は上記過程におけるD/A変
換器3の出力電圧の推移を示したものである。す
なわち、第1ビツト目のステツプではアナログ入
力電圧Vaはフルスケール電圧(A/D変換器の
許容最大入力電圧)の2分の1と比較され、第2
ビツト目のステツプでは第1ビツト目の大小関係
に応じてさらに2分の1電圧(フルスケール電圧
の4分の1)が加算(または減算)される。以下
これを繰り返しD/A変換器3の出力はアナログ
入力電圧Vaに収れんして行く。この状況は次式
で示すことが出来る。
{k1(1/2)+k2(1/2)2+k3(1/2)3+…
… +ko(1/2)n}VFS=VC (1) ここで、VCはD/A変換器3の出力電圧、VF
Sはフルスケール電圧である。また、k1……koは
各ステツプにおけるアナログ入力電圧との比較結
果により決定される係数で、大小関係に応じて
「1」または「0」の値をとる。
… +ko(1/2)n}VFS=VC (1) ここで、VCはD/A変換器3の出力電圧、VF
Sはフルスケール電圧である。また、k1……koは
各ステツプにおけるアナログ入力電圧との比較結
果により決定される係数で、大小関係に応じて
「1」または「0」の値をとる。
以上のように従来の逐次比較型A/D変換器で
高精度A/D変換器を構成する場合、高精度でか
つ桁数の多いD/A変換器を必要とし、しかも低
位桁のビツトでは極めて精度の高い電圧比較処理
を必要としていた。このことは必然的に価格の上
昇をもたらし、高精度逐次比較的A/D変換器を
高価なものとしていた。
高精度A/D変換器を構成する場合、高精度でか
つ桁数の多いD/A変換器を必要とし、しかも低
位桁のビツトでは極めて精度の高い電圧比較処理
を必要としていた。このことは必然的に価格の上
昇をもたらし、高精度逐次比較的A/D変換器を
高価なものとしていた。
本発明の目的は、上記した従来の高精度逐次比
較型A/D変換器の欠点をなくし、高精度部品の
使用点数を低減した逐次比較型A/D変換器を提
供することにある。
較型A/D変換器の欠点をなくし、高精度部品の
使用点数を低減した逐次比較型A/D変換器を提
供することにある。
本発明においては上記従来技術の欠点をなくす
ため、A/D変換器で必要とするビツト数よりも
少ないビツト数のD/A変換器を局部復号器とし
て複数回使用するようになして高ビツトA/D変
換器を実現するものである。
ため、A/D変換器で必要とするビツト数よりも
少ないビツト数のD/A変換器を局部復号器とし
て複数回使用するようになして高ビツトA/D変
換器を実現するものである。
以下図面に示した実施例により本発明を詳細に
説明する。第3図は本発明における処理過程の原
理説明図である。第3図では3ビツトD/A変換
器を使用して6ビツトA/D変換器を構成する場
合について示している。第3図において上位3ビ
ツトは従来の逐次比較型A/D変換器と同じ操作
が行なわれる。第4ビツト目以降では第3ビツト
目で設定された電圧区間(使用D/A変換器で分
解し得る最小電圧区間幅、以下LSBと呼ぶ。)部
分のみを抽出して、この部分のみをD/A変換器
のフルスケール電圧迄増幅してA/D変換過程を
続行する。すなわち第3図の例では、1回のA/
D変換過程において3ビツトD/A変換器を2回
繰返し使用することにより6ビツト精度を得てい
る。
説明する。第3図は本発明における処理過程の原
理説明図である。第3図では3ビツトD/A変換
器を使用して6ビツトA/D変換器を構成する場
合について示している。第3図において上位3ビ
ツトは従来の逐次比較型A/D変換器と同じ操作
が行なわれる。第4ビツト目以降では第3ビツト
目で設定された電圧区間(使用D/A変換器で分
解し得る最小電圧区間幅、以下LSBと呼ぶ。)部
分のみを抽出して、この部分のみをD/A変換器
のフルスケール電圧迄増幅してA/D変換過程を
続行する。すなわち第3図の例では、1回のA/
D変換過程において3ビツトD/A変換器を2回
繰返し使用することにより6ビツト精度を得てい
る。
第4図は第3図に示したA/D変換過程を実現
する一実施例を示すブロツク図である。第4図に
おいて端子1に印加されたアナログ入力電圧は、
図の実線位置にセツトされたスイツチ5を経て電
圧比較器2に至る。この状態で第3図における第
1〜3ビツトの処理が行なわれ、この処理が終了
した時点で一時記憶回路6(例えばパラレルイ
ン・パラレルアウトシフトレジスタ)に記憶され
る。
する一実施例を示すブロツク図である。第4図に
おいて端子1に印加されたアナログ入力電圧は、
図の実線位置にセツトされたスイツチ5を経て電
圧比較器2に至る。この状態で第3図における第
1〜3ビツトの処理が行なわれ、この処理が終了
した時点で一時記憶回路6(例えばパラレルイ
ン・パラレルアウトシフトレジスタ)に記憶され
る。
ここでこの3ビツト目終了時点のアナログ電圧
(D/A変換器3の出力電圧)はサンプル・ホー
ルド回路7で保持された後減算回路8でアナログ
入力電圧から減算され、この減算結果は増幅器9
でフルスケール電圧迄増幅される。ここで増幅器
9の利得は、使用するD/A変換器3のビツト数
から決定される。例えば第3図の例では3ビツト
であるから利得は8(18dB)あればよい。次に
逐次比較レジスタ4が最終ビツトを終了したパル
スを検出してタイミング調整回路41が作動し、
サンプルホールド回路7を駆動した後所定の時間
遅れの後スイツチ5が点線位置に切換えられる。
これにより増幅器9の出力電圧は電圧比較器2に
供給され、逐次比較用レジスタ4およびD/A変
換器3により2回目のサイクル(第3図における
第4〜6ビツトの処理)が行なわれ、この結果は
一時記憶回路10に記憶される。このようにして
記憶された一時記憶回路6および10の内容が
A/D変換の結果として並列出力される。なお第
3ビツトから第4ビツトに移行する際のD/A変
換器出力のアナログ電圧は、第3ビツト目の結果
が「1」の場合(k3=1)は第4図に示した回路
でよいが、「0」の場合(k3=0)はD/A変換
器3のデイジタル入力値から1LSB分だけ差し引
いたレベルをサンプル・ホールド回路7に供給し
なければならない。第5図はこの処理を行なうた
めの回路である。すなわち、逐次比較用レジスタ
4の出力はデイジタル減算回路11に供給され、
ここで1LSBのデイジタル減算が行なわれ、減算
結果は切替スイツチ12を経てD/A変換器3に
至る。この切替スイツチ12は常時、逐次比較用
レジスタ4とD/A変換器3とを接続する方向に
あり、D/A変換器3の前半の動作、すなわち第
1〜3ビツト目の処理が終了した時点で逐次比較
用レジスタ4の最終ビツト(第5図では第3ビツ
ト目)の符号が「0」の場合は減算回路11の出
力がD/A変換器3に接続される方向に切替えら
れる。この場合、A/D変換器のデイジタル出力
としては逐次比較用レジスタ4の出力指示が使用
されることは勿論である。
(D/A変換器3の出力電圧)はサンプル・ホー
ルド回路7で保持された後減算回路8でアナログ
入力電圧から減算され、この減算結果は増幅器9
でフルスケール電圧迄増幅される。ここで増幅器
9の利得は、使用するD/A変換器3のビツト数
から決定される。例えば第3図の例では3ビツト
であるから利得は8(18dB)あればよい。次に
逐次比較レジスタ4が最終ビツトを終了したパル
スを検出してタイミング調整回路41が作動し、
サンプルホールド回路7を駆動した後所定の時間
遅れの後スイツチ5が点線位置に切換えられる。
これにより増幅器9の出力電圧は電圧比較器2に
供給され、逐次比較用レジスタ4およびD/A変
換器3により2回目のサイクル(第3図における
第4〜6ビツトの処理)が行なわれ、この結果は
一時記憶回路10に記憶される。このようにして
記憶された一時記憶回路6および10の内容が
A/D変換の結果として並列出力される。なお第
3ビツトから第4ビツトに移行する際のD/A変
換器出力のアナログ電圧は、第3ビツト目の結果
が「1」の場合(k3=1)は第4図に示した回路
でよいが、「0」の場合(k3=0)はD/A変換
器3のデイジタル入力値から1LSB分だけ差し引
いたレベルをサンプル・ホールド回路7に供給し
なければならない。第5図はこの処理を行なうた
めの回路である。すなわち、逐次比較用レジスタ
4の出力はデイジタル減算回路11に供給され、
ここで1LSBのデイジタル減算が行なわれ、減算
結果は切替スイツチ12を経てD/A変換器3に
至る。この切替スイツチ12は常時、逐次比較用
レジスタ4とD/A変換器3とを接続する方向に
あり、D/A変換器3の前半の動作、すなわち第
1〜3ビツト目の処理が終了した時点で逐次比較
用レジスタ4の最終ビツト(第5図では第3ビツ
ト目)の符号が「0」の場合は減算回路11の出
力がD/A変換器3に接続される方向に切替えら
れる。この場合、A/D変換器のデイジタル出力
としては逐次比較用レジスタ4の出力指示が使用
されることは勿論である。
第6図は本発明の他の実施例を示すもので、本
実施例においては、第4図におけるサンプル・ホ
ールド回路7の代りに第2のD/A変換器3′が
用いられている。D/A変換器3および3′は同
型のものでよく、またD/A変換器用基準電圧源
も共通に使用し得る。
実施例においては、第4図におけるサンプル・ホ
ールド回路7の代りに第2のD/A変換器3′が
用いられている。D/A変換器3および3′は同
型のものでよく、またD/A変換器用基準電圧源
も共通に使用し得る。
また、第5図において、逐次比較用レジスタ4
の出力側およびデイジタル減算回路11の出力側
に3−ステートの素子を使用すれば、切替スイツ
チ12は不要となる。このことは第6図において
も同様にして切替スイツチ12を不要にすること
が出来る。
の出力側およびデイジタル減算回路11の出力側
に3−ステートの素子を使用すれば、切替スイツ
チ12は不要となる。このことは第6図において
も同様にして切替スイツチ12を不要にすること
が出来る。
以上の実施例ではすべて局部復号器としての
D/A変換器を2回繰り返し使用することにより
A/D変換動作が完了する場合のものであるが、
D/A変換器のビツト桁数を少なくし、さらに多
数回使用する構成も可能であることは勿論であ
る。
D/A変換器を2回繰り返し使用することにより
A/D変換動作が完了する場合のものであるが、
D/A変換器のビツト桁数を少なくし、さらに多
数回使用する構成も可能であることは勿論であ
る。
以上詳しく説明したように、本発明により小ビ
ツト数D/A変換器を使用して高ビツトA/D変
換器が構成出来る。すなわち、従来の高ビツト数
逐次比較型A/D変換器で問題となつていた、多
段・高精度抵抗ラダー(D/A変換器)に代り、
より多段の少ないD/A変換器が利用出来るよう
になり、価格低減が可能となる。
ツト数D/A変換器を使用して高ビツトA/D変
換器が構成出来る。すなわち、従来の高ビツト数
逐次比較型A/D変換器で問題となつていた、多
段・高精度抵抗ラダー(D/A変換器)に代り、
より多段の少ないD/A変換器が利用出来るよう
になり、価格低減が可能となる。
第1図は従来の逐次比較型A/D変換器の基本
構成図、第2図は第1図の逐次比較型A/D変換
器の局部復号器出力電圧図、第3図は本発明の原
理説明図、第4図は本発明の一実施例ブロツク
図、第5図は第4図における局部復号器まわりの
細部構成を示したブロツク図、第6図は本発明の
他の実施例のブロツク図である。 2……電圧比較器、3,3′……D/A変換
器、4……逐次比較用レジスタ、5……切替スイ
ツチ、6,10……一時記憶回路、7……サンプ
ルホールド回路、8……アナログ減算回路、9…
…増幅器、11……デイジタル減算回路、12…
…切替スイツチ。
構成図、第2図は第1図の逐次比較型A/D変換
器の局部復号器出力電圧図、第3図は本発明の原
理説明図、第4図は本発明の一実施例ブロツク
図、第5図は第4図における局部復号器まわりの
細部構成を示したブロツク図、第6図は本発明の
他の実施例のブロツク図である。 2……電圧比較器、3,3′……D/A変換
器、4……逐次比較用レジスタ、5……切替スイ
ツチ、6,10……一時記憶回路、7……サンプ
ルホールド回路、8……アナログ減算回路、9…
…増幅器、11……デイジタル減算回路、12…
…切替スイツチ。
Claims (1)
- 1 電圧比較器およびD/A変換器を少なくとも
備えてなるA/D変換器において、上記D/A変
換器として符号化ビツト数よりも少ないビツト数
のD/A変換器を使用し、該D/A変換器の変換
動作一巡後のアナログ出力電圧を保持する回路
と、A/D変換器への入力アナログ電圧と該保持
電圧との差を求めるアナログ減算回路と、該差電
圧を所定の電圧にまで増幅する増幅器と、上記電
圧比較器の入力側でアナログ入力信号を切り換え
るためのスイツチと、上記D/A変換器のデイジ
タル入力情報を一時記憶する一時記憶回路とを備
え、D/A変換器を複数回使用して所定の符号化
ビツト数を得るようになしたことを特徴とする
A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9374479A JPS5619227A (en) | 1979-07-25 | 1979-07-25 | A/d converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9374479A JPS5619227A (en) | 1979-07-25 | 1979-07-25 | A/d converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5619227A JPS5619227A (en) | 1981-02-23 |
JPS6243571B2 true JPS6243571B2 (ja) | 1987-09-16 |
Family
ID=14090920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9374479A Granted JPS5619227A (en) | 1979-07-25 | 1979-07-25 | A/d converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5619227A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58167971A (ja) * | 1982-03-29 | 1983-10-04 | Toshiba Corp | A/d変換回路 |
JPS5999541U (ja) * | 1982-12-23 | 1984-07-05 | 富士電機株式会社 | A/d変換装置 |
JPS59159035U (ja) * | 1983-04-12 | 1984-10-25 | 株式会社ケンウッド | D/aコンバ−タ |
JPS6029027A (ja) * | 1983-07-21 | 1985-02-14 | Nakamichi Corp | 信号変換回路 |
JPH02209019A (ja) * | 1989-01-20 | 1990-08-20 | John Fluke Mfg Co Inc | 入力信号測定方法及び装置並びにアナログ・デジタル変換回路 |
JP4489914B2 (ja) | 2000-07-27 | 2010-06-23 | 浜松ホトニクス株式会社 | A/d変換装置および固体撮像装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5242057A (en) * | 1975-09-30 | 1977-04-01 | Toshiba Corp | A-d convertor |
JPS5387660A (en) * | 1977-01-12 | 1978-08-02 | Hitachi Ltd | Multi-channel digital-analogue converter unit |
-
1979
- 1979-07-25 JP JP9374479A patent/JPS5619227A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5242057A (en) * | 1975-09-30 | 1977-04-01 | Toshiba Corp | A-d convertor |
JPS5387660A (en) * | 1977-01-12 | 1978-08-02 | Hitachi Ltd | Multi-channel digital-analogue converter unit |
Also Published As
Publication number | Publication date |
---|---|
JPS5619227A (en) | 1981-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2689689B2 (ja) | 直並列型アナログ/ディジタル変換器 | |
US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
US4763106A (en) | Flash analog-to-digital converter | |
JP3765797B2 (ja) | パイプライン型アナログ・ディジタル変換器 | |
JPS58104526A (ja) | 二段式a−d変換装置 | |
US5682163A (en) | Semi-pipelined analog-to-digital converter | |
JPH0233219A (ja) | A/d変換用回路配置 | |
JPS6243571B2 (ja) | ||
JP3559534B2 (ja) | アナログ・ディジタル変換回路 | |
KR900013725A (ko) | 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기 | |
US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
EP0251758A2 (en) | Digital-to-analog conversion system | |
CA1129102A (en) | Cascadable analog to digital converter | |
JP2008182530A (ja) | アナログデジタル変換器 | |
JPS5948569B2 (ja) | 高速アナログデジタル変換装置 | |
JPS5928294B2 (ja) | Ad変換器 | |
JPS6066524A (ja) | A/d変換器 | |
JPH0683071B2 (ja) | A/d変換器 | |
JPS58225724A (ja) | アナログ・デイジタル変換器 | |
JPS6276822A (ja) | デイジタル・アナログ変換方法 | |
JPH07202695A (ja) | 循環形ad変換器 | |
JP3181532B2 (ja) | 直並列型a/d変換装置 | |
KR930000486B1 (ko) | 파이프 라인식 병렬처리를 이용한 고속축차 비교방식의 아날로그/디지탈 변환 장치 및 변환 방법 | |
JPH0427222Y2 (ja) | ||
JPS622490B2 (ja) |