JP2966252B2 - ディジタル保護継電器 - Google Patents
ディジタル保護継電器Info
- Publication number
- JP2966252B2 JP2966252B2 JP5273719A JP27371993A JP2966252B2 JP 2966252 B2 JP2966252 B2 JP 2966252B2 JP 5273719 A JP5273719 A JP 5273719A JP 27371993 A JP27371993 A JP 27371993A JP 2966252 B2 JP2966252 B2 JP 2966252B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- protection relay
- input
- digital protection
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は電力系統を保護するデ
ィジタル保護継電器に関するものである。
ィジタル保護継電器に関するものである。
【０００２】
【従来の技術】図１５は例えば特公平３−７３２０９号
に開示された電力系統を保護するディジタル保護継電器
の補正系を示す構成図てあって、この図１５において、
５１はアナログ検出器、５２は補正演算手段である。図
１６はこの補正系の動作を説明するためのベクトル図で
ある。
に開示された電力系統を保護するディジタル保護継電器
の補正系を示す構成図てあって、この図１５において、
５１はアナログ検出器、５２は補正演算手段である。図
１６はこの補正系の動作を説明するためのベクトル図で
ある。
【０００３】次に動作について説明する。一般に、アナ
ログ回路を含むアナログ入力回路ではその位相誤差やゲ
イン誤差を有するため、複数のチャンネル間で位相誤差
やゲイン誤差が発生する。このため、上記図１５に示し
たディジタル保護継電器の補正系では入力ｆｉｎと出力
ｆｏｕｔの実測結果にもとづき位相誤差α，ゲイン誤差
γを求め、この誤差α，γを下記式 Ａ＝ｓｉｎ（α＋ωｔ2 ）／（γ・ｓｉｎωｔ2 ） Ｂ＝ｓｉｎα／（γ・ｓｉｎωｔ2 ） に代入してＡ，Ｂを求め、Ｙ＝ＡＸ 1 −ＢＸ 2 なる式に
て位相誤差やゲイン誤差を補正する。つまり、補正と
は、図１６に示すｆｏｕｔ（Ｘ1 ），ｆｏｕｔ（Ｘ2 ）
によるベクトル移相演算を行うことによって、実測した
ｆｉｎに出力Ｙを合わせ込む操作である。上記ベクトル
移相演算は、電協研報告第４１巻第４号第４２，４３
頁、または、三菱電機技報ＶｏＬ．５４ Ｎｏ．１１，
１９８０の第６８頁などに示されている。すなわち、上
記ベクトル移相演算はディジタルフィルタ処理の一種で
あるので、ベクトル移相演算はデータ間隔Ｘ1 ，Ｘ2 や
係数Ａ，Ｂによって決まる周波数特性を有する。
ログ回路を含むアナログ入力回路ではその位相誤差やゲ
イン誤差を有するため、複数のチャンネル間で位相誤差
やゲイン誤差が発生する。このため、上記図１５に示し
たディジタル保護継電器の補正系では入力ｆｉｎと出力
ｆｏｕｔの実測結果にもとづき位相誤差α，ゲイン誤差
γを求め、この誤差α，γを下記式 Ａ＝ｓｉｎ（α＋ωｔ2 ）／（γ・ｓｉｎωｔ2 ） Ｂ＝ｓｉｎα／（γ・ｓｉｎωｔ2 ） に代入してＡ，Ｂを求め、Ｙ＝ＡＸ 1 −ＢＸ 2 なる式に
て位相誤差やゲイン誤差を補正する。つまり、補正と
は、図１６に示すｆｏｕｔ（Ｘ1 ），ｆｏｕｔ（Ｘ2 ）
によるベクトル移相演算を行うことによって、実測した
ｆｉｎに出力Ｙを合わせ込む操作である。上記ベクトル
移相演算は、電協研報告第４１巻第４号第４２，４３
頁、または、三菱電機技報ＶｏＬ．５４ Ｎｏ．１１，
１９８０の第６８頁などに示されている。すなわち、上
記ベクトル移相演算はディジタルフィルタ処理の一種で
あるので、ベクトル移相演算はデータ間隔Ｘ1 ，Ｘ2 や
係数Ａ，Ｂによって決まる周波数特性を有する。
【０００４】ところで、平成４年電気学会全国大会論文
第１２９９号他に示されているように、近年、ディジタ
ル保護継電器の高精度化の検討として、ディジタル保護
継電器のサンプリング周波数の高速度化や積分形ディジ
タルフィルタ処理による平均化が注目されてきている。
第１２９９号他に示されているように、近年、ディジタ
ル保護継電器の高精度化の検討として、ディジタル保護
継電器のサンプリング周波数の高速度化や積分形ディジ
タルフィルタ処理による平均化が注目されてきている。
【０００５】
【発明が解決しようとする課題】前記した従来の補正演
算処理は一種の周波数特性を持つディジタルフィルタ処
理であることからそのままでは近年の高精度化技術に応
用できない。また、入力と出力との関係値を実測値にも
とづき算出するため作業性と精度とが劣る。しかも、補
正演算がコンピュータ処理のため、ハードウエアの構成
を変更するごとに再調整が必要となるなどの問題点があ
った。
算処理は一種の周波数特性を持つディジタルフィルタ処
理であることからそのままでは近年の高精度化技術に応
用できない。また、入力と出力との関係値を実測値にも
とづき算出するため作業性と精度とが劣る。しかも、補
正演算がコンピュータ処理のため、ハードウエアの構成
を変更するごとに再調整が必要となるなどの問題点があ
った。
【０００６】この発明は上記のような課題を解決するた
めになされたものであり、保護対象としての電力系統の
各相分ごとに分割され変換されたディジタル値を
めになされたものであり、保護対象としての電力系統の
各相分ごとに分割され変換されたディジタル値を
【数４】 なる式にて積分形ディジタルフィルタ処理する場合に、
そのディジタルフィルタ処理での周波数特性の変化を少
なくすることによって、ハードウエア誤差を吸収できる
とともに電力系統の変化に高速で応答できるディジタル
保護継電器を得ることを目的とする。
そのディジタルフィルタ処理での周波数特性の変化を少
なくすることによって、ハードウエア誤差を吸収できる
とともに電力系統の変化に高速で応答できるディジタル
保護継電器を得ることを目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載した第１
の発明におけるディジタル保護継電器は、積分形ディジ
タルフィルタ処理式を
の発明におけるディジタル保護継電器は、積分形ディジ
タルフィルタ処理式を
【数５】 とし、この式中の係数ａ0 ，ａn として所望の係数
ａ00，ａn0に対し上記入力変換時および高周波成分除去
時の少なくとも一方におけるゲイン誤差εA ，位相誤差
εP を更正する補正係数Ｋ0 ，Ｋn を乗じたａ0 ＝Ｋ0
×ａ00，ａn ＝Ｋn ×ａn0を用いる演算手段を備えたも
のである。
ａ00，ａn0に対し上記入力変換時および高周波成分除去
時の少なくとも一方におけるゲイン誤差εA ，位相誤差
εP を更正する補正係数Ｋ0 ，Ｋn を乗じたａ0 ＝Ｋ0
×ａ00，ａn ＝Ｋn ×ａn0を用いる演算手段を備えたも
のである。
【０００８】請求項２に記載した第２の発明におけるデ
ィジタル保護継電器は、前記位相誤差εP を上記入力変
換時および高周波成分除去時の少なくとも一方における
位相誤差とアナログ−ディジタル変換時のタイミング差
による位相誤差との和に構成したものである。
ィジタル保護継電器は、前記位相誤差εP を上記入力変
換時および高周波成分除去時の少なくとも一方における
位相誤差とアナログ−ディジタル変換時のタイミング差
による位相誤差との和に構成したものである。
【０００９】請求項３に記載した第３の発明におけるデ
ィジタル保護継電器は、前記演算手段に、ディジタル保
護継電器の初期試験時に全入力側チャンネルそれぞれに
同一入力を印加し、各チャンネルの積分形ディジタルフ
ィルタ処理結果を比較し、その中間値を基準に各チャン
ネルの補正係数Ｋ0 ，Ｋn を自動換算してメモリに記憶
する手段を設けたものである。
ィジタル保護継電器は、前記演算手段に、ディジタル保
護継電器の初期試験時に全入力側チャンネルそれぞれに
同一入力を印加し、各チャンネルの積分形ディジタルフ
ィルタ処理結果を比較し、その中間値を基準に各チャン
ネルの補正係数Ｋ0 ，Ｋn を自動換算してメモリに記憶
する手段を設けたものである。
【００１０】請求項４に記載した第４の発明におけるデ
ィジタル保護継電器は、積分形ディジタルフィルタ式を
ィジタル保護継電器は、積分形ディジタルフィルタ式を
【数６】 なる式に対し、
【数７】 とし、上記係数ａ０として所望の係数ａ００に対し上記
入力変換時および高周波成分除去時の少なくとも一方に
おけるゲイン誤差εＡ，位相誤差εＰを更正する補正係
数Ｋ０を乗算したａ０＝Ｋ０×ａ００とＫｎ＋１とを用
いる演算手段を備えたものである。上記式中、Ｘ ｔ は時
刻ｔにおけるディジタルフィルタの入力データ、Ｘ
ｔ−ｉ は時刻ｔよりｉサンプリング周期前の入力デー
タ、Ｙｔは時刻ｔにおけるディジタルフィルタの出力デ
ータである。
入力変換時および高周波成分除去時の少なくとも一方に
おけるゲイン誤差εＡ，位相誤差εＰを更正する補正係
数Ｋ０を乗算したａ０＝Ｋ０×ａ００とＫｎ＋１とを用
いる演算手段を備えたものである。上記式中、Ｘ ｔ は時
刻ｔにおけるディジタルフィルタの入力データ、Ｘ
ｔ−ｉ は時刻ｔよりｉサンプリング周期前の入力デー
タ、Ｙｔは時刻ｔにおけるディジタルフィルタの出力デ
ータである。
【００１１】請求項５に記載した第５の発明におけるデ
ィジタル保護継電器は、上記第４の発明での演算手段に
用いる位相誤差εP を上記入力変換時および高周波成分
除去時の少なくとも一方における位相誤差とアナログ−
ディジタル変換時のタイミング差による位相誤差との和
に構成したものである。
ィジタル保護継電器は、上記第４の発明での演算手段に
用いる位相誤差εP を上記入力変換時および高周波成分
除去時の少なくとも一方における位相誤差とアナログ−
ディジタル変換時のタイミング差による位相誤差との和
に構成したものである。
【００１２】請求項６に記載した第６の発明におけるデ
ィジタル保護継電器は、上記第４または第５の発明での
演算手段に、ディジタル保護継電器の初期試験時に全入
力側チャンネルそれぞれに同一入力を印加し、各チャン
ネルの積分形ディジタルフィルタ処理結果を比較し、そ
の中間値を基準に各チャンネルの補正係数Ｋ0 ，Ｋn+ 1
を自動換算してメモリに記憶する手段を備えたものであ
る。
ィジタル保護継電器は、上記第４または第５の発明での
演算手段に、ディジタル保護継電器の初期試験時に全入
力側チャンネルそれぞれに同一入力を印加し、各チャン
ネルの積分形ディジタルフィルタ処理結果を比較し、そ
の中間値を基準に各チャンネルの補正係数Ｋ0 ，Ｋn+ 1
を自動換算してメモリに記憶する手段を備えたものであ
る。
【００１３】請求項７に記載した第７の発明におけるデ
ィジタル保護継電器は、上記第３の発明または第６の発
明での演算手段に、ディジタル保護継電器の初期試験時
に全入力側チャンネルそれぞれに印加する入力量とし
て、ディジタル保護継電器が具備する点検用電源電圧に
対しあらかじめ定められた各チャンネル対応の大きさと
位相とを指令する手段を設けたものである。
ィジタル保護継電器は、上記第３の発明または第６の発
明での演算手段に、ディジタル保護継電器の初期試験時
に全入力側チャンネルそれぞれに印加する入力量とし
て、ディジタル保護継電器が具備する点検用電源電圧に
対しあらかじめ定められた各チャンネル対応の大きさと
位相とを指令する手段を設けたものである。
【００１４】請求項８に記載した第８の発明におけるデ
ィジタル保護継電器は上記第１〜第６の発明でのメモリ
とアナログフィルタ回路とを同一カードに設けたもので
ある。
ィジタル保護継電器は上記第１〜第６の発明でのメモリ
とアナログフィルタ回路とを同一カードに設けたもので
ある。
【００１５】
【作用】第１の発明に係るディジタル保護継電器は、積
分形ディジタルフィルタ処理式の第１番目の係数と最後
の係数にのみ補正係数をかける乗算を行う。
分形ディジタルフィルタ処理式の第１番目の係数と最後
の係数にのみ補正係数をかける乗算を行う。
【００１６】第２の発明に係るディジタル保護継電器
は、入力変換時および高周波成分除去時の少なくとも一
方における位相誤差とアナログ−ディジタル変換時のタ
イミング差による位相誤差との和による位相補正を行
う。
は、入力変換時および高周波成分除去時の少なくとも一
方における位相誤差とアナログ−ディジタル変換時のタ
イミング差による位相誤差との和による位相補正を行
う。
【００１７】第３の発明に係るディジタル保護継電器
は、初期試験時における全チャンネル一括で補正係数を
定める。
は、初期試験時における全チャンネル一括で補正係数を
定める。
【００１８】第４の発明に係るディジタル保護継電器
は、積分形ディジタルフィルタ処理式の係数ａ0 とｎ＋
１サンプル前の係数ａn+1 とを補正する。
は、積分形ディジタルフィルタ処理式の係数ａ0 とｎ＋
１サンプル前の係数ａn+1 とを補正する。
【００１９】第５の発明に係るディジタル保護継電器
は、入力変換時および高周波成分除去時の少なくとも一
方における位相誤差とアナログ−ディジタル変換時のタ
イミング差による位相誤差との和による位相補正を加味
しつつ、積分形ディジタルフィルタ処理式の係数ａ0 と
ｎ＋１サンプル前の係数ａn+1 とを補正する。
は、入力変換時および高周波成分除去時の少なくとも一
方における位相誤差とアナログ−ディジタル変換時のタ
イミング差による位相誤差との和による位相補正を加味
しつつ、積分形ディジタルフィルタ処理式の係数ａ0 と
ｎ＋１サンプル前の係数ａn+1 とを補正する。
【００２０】第６の発明に係るディジタル保護継電器
は、初期試験時における全チャンネル一括で補正係数を
定めつつ、積分形ディジタルフィルタ処理式の係数ａ0
とｎ＋１サンプル前の係数ａn+1 とを補正する。
は、初期試験時における全チャンネル一括で補正係数を
定めつつ、積分形ディジタルフィルタ処理式の係数ａ0
とｎ＋１サンプル前の係数ａn+1 とを補正する。
【００２１】第７の発明に係るディジタル保護継電器
は、上記第３または第６の発明での初期試験時における
補正係数の設定に際し、ディジタル保護継電器が具備す
る波形出力機能を用いて試験入力を印加する。
は、上記第３または第６の発明での初期試験時における
補正係数の設定に際し、ディジタル保護継電器が具備す
る波形出力機能を用いて試験入力を印加する。
【００２２】第８の発明に係るディジタル保護継電器
は、ハードウエア変更時に補正係数がアナログフィルタ
回路に付いて行くようにした。
は、ハードウエア変更時に補正係数がアナログフィルタ
回路に付いて行くようにした。
【００２３】
【実施例】以下、この発明の各実施例を図１乃至図１４
を用い、同一部分に同一符号を付して説明する。
を用い、同一部分に同一符号を付して説明する。
【００２４】実施例１．（請求項１に対応） 図１は実施例１としてのディジタル保護継電器を示す構
成図、図２はこの実施例１でのデータの流れを示す説明
図、図３はこの実施例１の各部分での波形を示す図であ
る。
成図、図２はこの実施例１でのデータの流れを示す説明
図、図３はこの実施例１の各部分での波形を示す図であ
る。
【００２５】図１において、１は保護対象としての電力
系統、２は計器用変成器中の変流器、３は計器用変成器
中の変圧器、４はディジタル保護継電器である。このデ
ィジタル保護継電器４は電流用入力変換器５と電圧用入
力変換器６とアナログフィルタ回路７，８とサンプルホ
ールド回路９，１０とマルチプレクサ回路１１とアナロ
グ・ディジタル変換回路１２と中央演算処理装置（以
下、ＣＰＵと称する）１３とランダムアクセスメモリ
（以下、ＲＡＭと称する）１４とリードオンリメモリ
（以下、ＲＯＭと称する）１５およびディジタル入出力
装置１６を備えている。上記電流用入力変換器５と電圧
用入力変換器６としては一般に３相分または４相分の変
換器を備えているが、図１では１相分を代表として図示
してある。１７はディジタル入出力装置１６から出力さ
れるディジタル保護継電器４としての出力である。上記
アナログ・ディジタル変換回路１２とＣＰＵ１３とＲＡ
Ｍ１４とＲＯＭ１５およびディジタル入出力装置１６に
よってコンピュータが構成され、このコンピュータによ
って演算手段が構成されていることから、ＲＯＭ１５に
はＣＰＵ１３を動作するための下記ディジタルフィルタ
処理式を含むプログラムがあらかじめ記憶（格納）され
ている。上記ディジタル処理式は
系統、２は計器用変成器中の変流器、３は計器用変成器
中の変圧器、４はディジタル保護継電器である。このデ
ィジタル保護継電器４は電流用入力変換器５と電圧用入
力変換器６とアナログフィルタ回路７，８とサンプルホ
ールド回路９，１０とマルチプレクサ回路１１とアナロ
グ・ディジタル変換回路１２と中央演算処理装置（以
下、ＣＰＵと称する）１３とランダムアクセスメモリ
（以下、ＲＡＭと称する）１４とリードオンリメモリ
（以下、ＲＯＭと称する）１５およびディジタル入出力
装置１６を備えている。上記電流用入力変換器５と電圧
用入力変換器６としては一般に３相分または４相分の変
換器を備えているが、図１では１相分を代表として図示
してある。１７はディジタル入出力装置１６から出力さ
れるディジタル保護継電器４としての出力である。上記
アナログ・ディジタル変換回路１２とＣＰＵ１３とＲＡ
Ｍ１４とＲＯＭ１５およびディジタル入出力装置１６に
よってコンピュータが構成され、このコンピュータによ
って演算手段が構成されていることから、ＲＯＭ１５に
はＣＰＵ１３を動作するための下記ディジタルフィルタ
処理式を含むプログラムがあらかじめ記憶（格納）され
ている。上記ディジタル処理式は
【数８】 である。また、上記コンピュータにて構成される演算手
段は上記（１）式中の係数ａ0 ，ａn として所望の係数
ａ00，ａn0に対し上記入力変換時および高周波成分除去
時の少なくとも一方におけるゲイン誤差εA ，位相誤差
εP を更正する補正係数Ｋ0 ，Ｋn を乗じたａ0 ＝Ｋ0
×ａ00，ａn ＝Ｋn ×ａn0を用いる。
段は上記（１）式中の係数ａ0 ，ａn として所望の係数
ａ00，ａn0に対し上記入力変換時および高周波成分除去
時の少なくとも一方におけるゲイン誤差εA ，位相誤差
εP を更正する補正係数Ｋ0 ，Ｋn を乗じたａ0 ＝Ｋ0
×ａ00，ａn ＝Ｋn ×ａn0を用いる。
【００２６】次に、この実施例１の動作を説明する。変
流器２と変圧器３とが電力系統１における各相分の電気
量を検出してディジタル保護継電器４に出力すると、電
流用入力変換器５と電圧用入力変換器６が上記検出され
た電気量に相当する大きさの電圧値に変換し、アナログ
フィルタ回路７，８が上記変換された電気量としての電
圧値から電力系統１の高周波成分を除去し、サンプルホ
ールド回路９，１０が上記高周波成分を除去された電気
量としての電圧値を全チャンネル同時にサンプルホール
ドし、マルチプレクサ回路１１が上記サンプルホールド
された電圧値を電力系統１の各１チャンネルずつに分割
しつつアナログ・ディジタル変換回路１２に供給し、ア
ナログ・ディジタル変換回路１２が上記各チャンネルご
との電圧値をアナログ−ディジタル変換する。すると、
ＣＰＵ１３がＲＯＭ１５に格納されたプログラムによる
機能によって上記アナログ値からディジタル値に変換さ
れた値（データ）をＲＡＭ１４に格納するとともに積分
形ディジタルフィルタ処理を行ってディジタル入出力装
置１６から出力１７として出力する。
流器２と変圧器３とが電力系統１における各相分の電気
量を検出してディジタル保護継電器４に出力すると、電
流用入力変換器５と電圧用入力変換器６が上記検出され
た電気量に相当する大きさの電圧値に変換し、アナログ
フィルタ回路７，８が上記変換された電気量としての電
圧値から電力系統１の高周波成分を除去し、サンプルホ
ールド回路９，１０が上記高周波成分を除去された電気
量としての電圧値を全チャンネル同時にサンプルホール
ドし、マルチプレクサ回路１１が上記サンプルホールド
された電圧値を電力系統１の各１チャンネルずつに分割
しつつアナログ・ディジタル変換回路１２に供給し、ア
ナログ・ディジタル変換回路１２が上記各チャンネルご
との電圧値をアナログ−ディジタル変換する。すると、
ＣＰＵ１３がＲＯＭ１５に格納されたプログラムによる
機能によって上記アナログ値からディジタル値に変換さ
れた値（データ）をＲＡＭ１４に格納するとともに積分
形ディジタルフィルタ処理を行ってディジタル入出力装
置１６から出力１７として出力する。
【００２７】上記ＣＰＵ１３での積分形ディジタルフィ
ルタ処理を図２〜図５を用いて詳述する。上記アナログ
・ディジタル変換回路１２で変換されたデータは例えば
図２に示す入力側のチャンネルの電流用入力変換器５へ
の入力Ｉ1 ，Ｉ2 ，Ｉ3 ……、サンプルホールド回路９
への入力Ｉ11，Ｉ12，Ｉ13……、マルチプレクサ回路１
１への入力Ｉ21，Ｉ22，Ｉ23……のような形態を取りつ
つＲＡＭ１４にデータＩ31，Ｉ32，Ｉ33……として時系
列的に格納されている。このデータは図３に示すように
入力Ｉ1 に対し入力Ｉ11のようにゲイン誤差εA と位相
誤差εP とを含んでいる。
ルタ処理を図２〜図５を用いて詳述する。上記アナログ
・ディジタル変換回路１２で変換されたデータは例えば
図２に示す入力側のチャンネルの電流用入力変換器５へ
の入力Ｉ1 ，Ｉ2 ，Ｉ3 ……、サンプルホールド回路９
への入力Ｉ11，Ｉ12，Ｉ13……、マルチプレクサ回路１
１への入力Ｉ21，Ｉ22，Ｉ23……のような形態を取りつ
つＲＡＭ１４にデータＩ31，Ｉ32，Ｉ33……として時系
列的に格納されている。このデータは図３に示すように
入力Ｉ1 に対し入力Ｉ11のようにゲイン誤差εA と位相
誤差εP とを含んでいる。
【００２８】ここで、積分形ディジタルフィルタ処理と
して、上記（１）式による演算を行うとき、例えばａ ０
＝ａｉ＝１，ｎ＝７とすると、ディジタルフィルタ特性
は
して、上記（１）式による演算を行うとき、例えばａ ０
＝ａｉ＝１，ｎ＝７とすると、ディジタルフィルタ特性
は
【数９】 と表される。いま、サンプリング周波数を４．８ｋＨｚ
（基本周波数５０Ｈｚ）とすると、サンプリング間隔は
３．７５°となる。このとき、Ｋは図４から明らかなよ
うに （２×ｃｏｓ３．７５°×７／２）＋（２×ｃｏｓ３．
７５°×５／２）＋（２×ｃｏｓ３．７５°×３／２）
＋（２×ｃｏｓ３．７５°／２）＝７．９１０３とな
る。
（基本周波数５０Ｈｚ）とすると、サンプリング間隔は
３．７５°となる。このとき、Ｋは図４から明らかなよ
うに （２×ｃｏｓ３．７５°×７／２）＋（２×ｃｏｓ３．
７５°×５／２）＋（２×ｃｏｓ３．７５°×３／２）
＋（２×ｃｏｓ３．７５°／２）＝７．９１０３とな
る。
【００２９】そこで、ディジタルフィルタとして所望の
係数ａ００，ａ７０に対してａ０，ａ７により、位相と
大きさとを補正しようとすると、その補正量は図４の補
正範囲Ｈで示される形となる。したがって、ゲイン誤差
εＡと位相誤差εＰとがわかっているものとし、
係数ａ００，ａ７０に対してａ０，ａ７により、位相と
大きさとを補正しようとすると、その補正量は図４の補
正範囲Ｈで示される形となる。したがって、ゲイン誤差
εＡと位相誤差εＰとがわかっているものとし、
【数１０】 とすると、 εＡ＝αｃｏｓ（３．７５°×７／２）＋βｃｏｓ
（３．７５°×７／２） ＫｔａｎεＰ＝αｓｉｎ（３．７５°×７／２）−βｓ
ｉｎ（３．７５°×７／２） となるので、 α＝｛εＡ−βｃｏｓ（３．７５°×７／２）｝／ｃｏ
ｓ（３．７５°×７／２）＝εＡ／ｃｏｓ（３．７５°
×７／２）−β となる。よって、 ＫｔａｎεＰ＝εＡｔａｎ（３．７５°×７／２）−２
βｓｉｎ（３．７５°×７／２） となる。したがって、
（３．７５°×７／２） ＫｔａｎεＰ＝αｓｉｎ（３．７５°×７／２）−βｓ
ｉｎ（３．７５°×７／２） となるので、 α＝｛εＡ−βｃｏｓ（３．７５°×７／２）｝／ｃｏ
ｓ（３．７５°×７／２）＝εＡ／ｃｏｓ（３．７５°
×７／２）−β となる。よって、 ＫｔａｎεＰ＝εＡｔａｎ（３．７５°×７／２）−２
βｓｉｎ（３．７５°×７／２） となる。したがって、
【数１１】 また、ＫｔａｎεＰ＝αｓｉｎ（３．７５°×７／２）
−（１／２）｛εＡｔａｎ（３．７５°×７／２）−Ｋ
ｔａｎεＰ｝ より、
−（１／２）｛εＡｔａｎ（３．７５°×７／２）−Ｋ
ｔａｎεＰ｝ より、
【数１２】 となる。よって、
【数１３】 なる補正係数Ｋ０，Ｋ７を求めればよいこととになる。
この場合、ゲイン誤差εＡと位相誤差εＰとの補正によ
る積分形ディジタルフィルタ処理の周波数特性変化は、
図５に示すように全体の極位置変化となるのみで大きな
変化とならない。よって、特に、別段の補正用フィルタ
を付加することなく、補正ができる特徴を有する。
この場合、ゲイン誤差εＡと位相誤差εＰとの補正によ
る積分形ディジタルフィルタ処理の周波数特性変化は、
図５に示すように全体の極位置変化となるのみで大きな
変化とならない。よって、特に、別段の補正用フィルタ
を付加することなく、補正ができる特徴を有する。
【００３０】上記ゲイン誤差εA と位相誤差εP と求め
方は入力として全相全チャンネルに同相入力を印加し、
各相どうしの差をディジタル継電器４内に設けられてい
る各相出力から相間出力を求める手段によってベクトル
差として演算し、このベクトル差をゲイン誤差εA と位
相誤差εP とに分解すればよい。また、上記各相どうし
の差は人間がディジタル保護継電器４の内部データをモ
ニタリングする手段を操作することによって知ることが
できる。
方は入力として全相全チャンネルに同相入力を印加し、
各相どうしの差をディジタル継電器４内に設けられてい
る各相出力から相間出力を求める手段によってベクトル
差として演算し、このベクトル差をゲイン誤差εA と位
相誤差εP とに分解すればよい。また、上記各相どうし
の差は人間がディジタル保護継電器４の内部データをモ
ニタリングする手段を操作することによって知ることが
できる。
【００３１】実施例２．（請求項２に対応） 図６は実施例２としてのディジタル保護継電器を示す構
成図、図７はこの実施例２のアナログフィルタ回路７か
らの出力波形を示す説明図である。
成図、図７はこの実施例２のアナログフィルタ回路７か
らの出力波形を示す説明図である。
【００３２】図６において、この実施例２のディジタル
保護継電器は前記図２に示した実施例１のディジタル保
護継電器からサンプルホールド回路９を削除した構成に
なっている。図７において、各チャンネルごとの入力Ｉ
1 ，Ｉ2 ，……，Ｉn に関するアナログ・ディジタル変
換回路１２への印加ポイントがマルチプレクサ回路１１
の切替えによって変化している。すなわち、この実施例
２では実施例１のようなサンプル同期性は保たれておら
ず、アナログからディジタルに変換されたデータは全チ
ャンネルのアナログフィルタ回路７に誤差がなくとも位
相誤差εP が出てくる。しかし、この実施例２でも前記
実施例１で説明したような積分形ディジタルフィルタ処
理による位相誤差εP を上記入力変換時および高周波成
分除去時の少なくとも一方における位相誤差とアナログ
−ディジタル変換時のタイミング差による位相誤差との
和に構成した位相補正が行われるので、図６に示したよ
うにサンプルホールド回路９を設けなくても位相を合わ
せることができる。結果として、この実施例２では前記
実施例１の効果に加えてハードウエアを構成する上での
自由度が増す効果がある。
保護継電器は前記図２に示した実施例１のディジタル保
護継電器からサンプルホールド回路９を削除した構成に
なっている。図７において、各チャンネルごとの入力Ｉ
1 ，Ｉ2 ，……，Ｉn に関するアナログ・ディジタル変
換回路１２への印加ポイントがマルチプレクサ回路１１
の切替えによって変化している。すなわち、この実施例
２では実施例１のようなサンプル同期性は保たれておら
ず、アナログからディジタルに変換されたデータは全チ
ャンネルのアナログフィルタ回路７に誤差がなくとも位
相誤差εP が出てくる。しかし、この実施例２でも前記
実施例１で説明したような積分形ディジタルフィルタ処
理による位相誤差εP を上記入力変換時および高周波成
分除去時の少なくとも一方における位相誤差とアナログ
−ディジタル変換時のタイミング差による位相誤差との
和に構成した位相補正が行われるので、図６に示したよ
うにサンプルホールド回路９を設けなくても位相を合わ
せることができる。結果として、この実施例２では前記
実施例１の効果に加えてハードウエアを構成する上での
自由度が増す効果がある。
【００３３】実施例３．（請求項３に対応） 図８は実施例３としてディジタル保護継電器４に対する
ディジタルフィルタ処理の補正係数を求めるための外部
装置を示す構成図、図９はこの実施例３のディジタル保
護継電器４のコンピュータの動作を示すフローチャート
である。
ディジタルフィルタ処理の補正係数を求めるための外部
装置を示す構成図、図９はこの実施例３のディジタル保
護継電器４のコンピュータの動作を示すフローチャート
である。
【００３４】図８において、１８は試験用電源、１９は
電流値調整用抵抗、２０はディジタル保護継電器４に試
験信号を認知させる試験中信号発生手段である。
電流値調整用抵抗、２０はディジタル保護継電器４に試
験信号を認知させる試験中信号発生手段である。
【００３５】図９において、ステップ２１は試験中信号
認知工程部、ステップ２２はディジタルフィルタ演算工
程部、ステップ２３はディジタルフィルタ演算結果比較
工程部、ステップ２４は中間値相決定工程部、ステップ
２５は各相補正係数演算工程部、ステップ２６は各相補
正係数格納工程部、ステップ２７は試験中ルート終了工
程部、ステップ２８は常軌ルート開始工程部、ステップ
２９は各相ディジタルフィルタ係数読み込み工程部、ス
テップ３０は各相ディジタルフィルタ演算工程部、ステ
ップ３１は他の処理工程部、ステップ３２は次回ルート
待ち工程部である。
認知工程部、ステップ２２はディジタルフィルタ演算工
程部、ステップ２３はディジタルフィルタ演算結果比較
工程部、ステップ２４は中間値相決定工程部、ステップ
２５は各相補正係数演算工程部、ステップ２６は各相補
正係数格納工程部、ステップ２７は試験中ルート終了工
程部、ステップ２８は常軌ルート開始工程部、ステップ
２９は各相ディジタルフィルタ係数読み込み工程部、ス
テップ３０は各相ディジタルフィルタ演算工程部、ステ
ップ３１は他の処理工程部、ステップ３２は次回ルート
待ち工程部である。
【００３６】この実施例３の動作を説明する。まず、図
８に示おいて、外部的には試験用電源１８がディジタル
保護継電器４の電圧入力チャンネルに直に接続され、同
試験用電源１８がディジタル保護継電器４の電流入力チ
ャンネルに電流値調整用抵抗１９を介して接続され、デ
ィジタル保護継電器４の電圧入力チャンネルは並列に接
続されて同相入力となり、ディジタル保護継電器４の電
流入力チャンネルは直列に接続されて同相入力となる。
この状態において、ディジタル保護継電器４の各チャン
ネルには試験用電源１８から同一入力を印加する。そし
て、電流入力チャンネルと電圧入力チャンネルとの間の
大きさは電流値調整用抵抗１９により調整される。
８に示おいて、外部的には試験用電源１８がディジタル
保護継電器４の電圧入力チャンネルに直に接続され、同
試験用電源１８がディジタル保護継電器４の電流入力チ
ャンネルに電流値調整用抵抗１９を介して接続され、デ
ィジタル保護継電器４の電圧入力チャンネルは並列に接
続されて同相入力となり、ディジタル保護継電器４の電
流入力チャンネルは直列に接続されて同相入力となる。
この状態において、ディジタル保護継電器４の各チャン
ネルには試験用電源１８から同一入力を印加する。そし
て、電流入力チャンネルと電圧入力チャンネルとの間の
大きさは電流値調整用抵抗１９により調整される。
【００３７】次に、操作者がディジタル保護継電器４に
設けられた図外の試験スイッチをオン操作することによ
って、試験中信号が試験中信号発生手段２０からディジ
タル保護継電器４に送信されてきて、ディジタル保護継
電器４が試験中信号を認知すると、図９の試験ルートの
処理が始まる。つまり、ステップ２１により試験中ルー
トが開始すると、ステップ２２では所望の係数ａ00，ａ
1 ，……，ａi ，……，ａn0によりディジタルフィルタ
演算が行われ、ステップ２３では振幅値比較と位相差比
較とが行われ、ステップ２４ではステップ２３での比較
結果に基づき中間チャンネルが特定され、この中間チャ
ンネルとの比較により、ステップ２５では各チャンネル
補正係数が求められる。このステップ２５で求められる
補正係数は、前述の
設けられた図外の試験スイッチをオン操作することによ
って、試験中信号が試験中信号発生手段２０からディジ
タル保護継電器４に送信されてきて、ディジタル保護継
電器４が試験中信号を認知すると、図９の試験ルートの
処理が始まる。つまり、ステップ２１により試験中ルー
トが開始すると、ステップ２２では所望の係数ａ00，ａ
1 ，……，ａi ，……，ａn0によりディジタルフィルタ
演算が行われ、ステップ２３では振幅値比較と位相差比
較とが行われ、ステップ２４ではステップ２３での比較
結果に基づき中間チャンネルが特定され、この中間チャ
ンネルとの比較により、ステップ２５では各チャンネル
補正係数が求められる。このステップ２５で求められる
補正係数は、前述の
【数１４】 に基づくＫ0 ，Ｋ7 である。そして、ステップ２６では
上記補正係数Ｋ0 ，Ｋ7がディジタル保護継電器４の書
き込み可能なＲＯＭ１５またはＲＡＭ１４に格納され
る。
上記補正係数Ｋ0 ，Ｋ7がディジタル保護継電器４の書
き込み可能なＲＯＭ１５またはＲＡＭ１４に格納され
る。
【００３８】上記振幅値比較の結果から中間チャンネル
を特定するのは、チャンネルＣＨｉの振幅値データＡｉ
とすると、各チャンネルの振幅値データはＡ１，……，
Ａｉ……，Ａｎとなる。そこで、Ｂ ｉ ＝Ａ１−Ａｉを逐
次計算すると、ＢＬ＝ΣＢｉ／（ｎ−１）となる。よっ
て、｜ＢＬ−Ｂｉ｜の最小値を出すｉを求める（ｉＣ
Ｈ）。
を特定するのは、チャンネルＣＨｉの振幅値データＡｉ
とすると、各チャンネルの振幅値データはＡ１，……，
Ａｉ……，Ａｎとなる。そこで、Ｂ ｉ ＝Ａ１−Ａｉを逐
次計算すると、ＢＬ＝ΣＢｉ／（ｎ−１）となる。よっ
て、｜ＢＬ−Ｂｉ｜の最小値を出すｉを求める（ｉＣ
Ｈ）。
【００３９】上記位相差比較の結果から中間チャンネル
を特定するのは、チャンネルＣＨ１とチャンネルＣＨｉ
の位相差データをＣｉとすると、 Ｃｉ＝｛Ｘ１ｔＸｉｔ−９０＋Ｘ１ｔ−９０Ｘｉｔ｝／｜Ｘ１｜・｜Ｘｉ｜ となる。この式の｛Ｘ１ｔＸｉｔ−９０＋Ｘ１ｔ−９０
Ｘｉｔ｝からＸ１Ｘｔsｉｎθが求まる。なお、９０は
９０°を表し、ｔ−９０は時間で９０°分の差のデータ
を意味する。この後は上記振幅値比較と同じようにＤｉ
＝Ｃ １ −Ｃｉ 、Ｄ Ｌ ＝ΣＤ ｉ ／（ｎ−１）を逐次計算
し、｜Ｄ Ｌ −Ｄ ｉ ｜が最小となるチャンネルＣＨ ｉ を求
める。ただし、Ｃ１＝０である。ここで、（Ｘ１ｔＸ
ｉｔ＋Ｘ１ｔ−９０Ｘｉｔ−９０）によるｃｏｓθを求
める方法もあるが、正負があるのでｓｉｎθを使用した
のである。
を特定するのは、チャンネルＣＨ１とチャンネルＣＨｉ
の位相差データをＣｉとすると、 Ｃｉ＝｛Ｘ１ｔＸｉｔ−９０＋Ｘ１ｔ−９０Ｘｉｔ｝／｜Ｘ１｜・｜Ｘｉ｜ となる。この式の｛Ｘ１ｔＸｉｔ−９０＋Ｘ１ｔ−９０
Ｘｉｔ｝からＸ１Ｘｔsｉｎθが求まる。なお、９０は
９０°を表し、ｔ−９０は時間で９０°分の差のデータ
を意味する。この後は上記振幅値比較と同じようにＤｉ
＝Ｃ １ −Ｃｉ 、Ｄ Ｌ ＝ΣＤ ｉ ／（ｎ−１）を逐次計算
し、｜Ｄ Ｌ −Ｄ ｉ ｜が最小となるチャンネルＣＨ ｉ を求
める。ただし、Ｃ１＝０である。ここで、（Ｘ１ｔＸ
ｉｔ＋Ｘ１ｔ−９０Ｘｉｔ−９０）によるｃｏｓθを求
める方法もあるが、正負があるのでｓｉｎθを使用した
のである。
【００４０】一方、ステップ２８の常軌ルートが始まる
と、ステップ２９では上記書き込み可能なＲＯＭ１５ま
たはＲＡＭ１４に格納された補正係数およびあらかじめ
ＲＯＭ１５に格納されている補正係数を読み込み、ステ
ップ３０では各チャンネルごとのディジタルフィルタ演
算が行われ、その後、ステップ３１では振幅値演算，レ
ベル検出演算，移相演算，位相演算，方向判定演算，測
距演算，出力演算などの保護継電器演算および監視処理
またはシーケンス処理などの他の処理が行われ、ステッ
プ３２ではアイドル処理が行われる。この実施例３では
上記のように構成されているので、補正係数が自動的に
求まり、処理が簡単となる効果がある。
と、ステップ２９では上記書き込み可能なＲＯＭ１５ま
たはＲＡＭ１４に格納された補正係数およびあらかじめ
ＲＯＭ１５に格納されている補正係数を読み込み、ステ
ップ３０では各チャンネルごとのディジタルフィルタ演
算が行われ、その後、ステップ３１では振幅値演算，レ
ベル検出演算，移相演算，位相演算，方向判定演算，測
距演算，出力演算などの保護継電器演算および監視処理
またはシーケンス処理などの他の処理が行われ、ステッ
プ３２ではアイドル処理が行われる。この実施例３では
上記のように構成されているので、補正係数が自動的に
求まり、処理が簡単となる効果がある。
【００４１】実施例４．（請求項４に対応） 図１０は実施例４を説明するベクトル図、図１１はこの
実施例４のディジタルフィルタ特性図である。この実施
例４では実施例１に比較し、積分形ディジタルフィルタ
処理式に一項を追加している。図４に対応する図１０に
より、その実施例の違いを示す。図１０において、ａ0
＝１，ａ8 ＝０としているときは図４と同じであり、ａ
0 ＝０，ａ8 ＝１としているときはサンプルタイミング
が１サンプル分遅れた特性となる。すなわち、この実施
例４では図１１に示すように位相変更量が大きいわりに
ゲイン特性変動が小さくなる。なお、補正係数Ｋの値は
実施例１と同じである。補正式は、
実施例４のディジタルフィルタ特性図である。この実施
例４では実施例１に比較し、積分形ディジタルフィルタ
処理式に一項を追加している。図４に対応する図１０に
より、その実施例の違いを示す。図１０において、ａ0
＝１，ａ8 ＝０としているときは図４と同じであり、ａ
0 ＝０，ａ8 ＝１としているときはサンプルタイミング
が１サンプル分遅れた特性となる。すなわち、この実施
例４では図１１に示すように位相変更量が大きいわりに
ゲイン特性変動が小さくなる。なお、補正係数Ｋの値は
実施例１と同じである。補正式は、
【数１５】 とすることで、
【数１６】 となる。ここで、εA ＝０，εP ＝０のときはα1 ＝β
1 ＝０となり、 εA ＝０，εP ＝−３．７５°のときは
1 ＝０となり、 εA ＝０，εP ＝−３．７５°のときは
【数１７】 となる。同様に、 β1 ＝１．００１６ となる。よって、
【数１８】 となる。
【００４２】実施例５．（請求項７に対応） 一般的に、ディジタル保護継電器は文献「電協研報告第
４１巻１号第５章５−２」に示されるように、出力電
圧，出力周波数，出力波形をソフトウエアで設定可能な
電源としてのシンセサイザを有する。よって、この実施
例５はディジタル保護継電器４が内蔵するシンセサイザ
の点検用電源としの機能を応用して利便性を高めるよう
にしたものである。図１２は実施例５のディジタル保護
継電器４を示す構成図であって、この図１２において３
３はシンセサイザを示す。図１３はこの実施例５のフロ
ーチャートである。
４１巻１号第５章５−２」に示されるように、出力電
圧，出力周波数，出力波形をソフトウエアで設定可能な
電源としてのシンセサイザを有する。よって、この実施
例５はディジタル保護継電器４が内蔵するシンセサイザ
の点検用電源としの機能を応用して利便性を高めるよう
にしたものである。図１２は実施例５のディジタル保護
継電器４を示す構成図であって、この図１２において３
３はシンセサイザを示す。図１３はこの実施例５のフロ
ーチャートである。
【００４３】次に実施例５の動作を説明する。ディジタ
ル保護継電器４中のコンピュータでプログラムとしてシ
ンセサイザ３３の出力電圧波形を設定しておけば、アナ
ログフィルタ回路７，８での処理後の大きさと位相は推
定可能で、その推定値と実測値とを図１３に示す試験中
ルートで比較することで、補正係数を求めることができ
る。この求められた補正係数はＥ2 ＰＲＯＭのような書
き込み可能なＲＯＭ１５に書き込まれる。フローチャー
トとしては、図１３に示すステップ３４での試験中の条
件がディジタル保護継電器４となる点と、ステップ３５
でのシンセサイザオン指令が追加となる点とが図９と違
うのみである。この実施例５によれば、印加入力，電
圧，電流の大きさと位相とを試験の都度設定する必要が
なくなるので、試験効率と精度とが向上できる。
ル保護継電器４中のコンピュータでプログラムとしてシ
ンセサイザ３３の出力電圧波形を設定しておけば、アナ
ログフィルタ回路７，８での処理後の大きさと位相は推
定可能で、その推定値と実測値とを図１３に示す試験中
ルートで比較することで、補正係数を求めることができ
る。この求められた補正係数はＥ2 ＰＲＯＭのような書
き込み可能なＲＯＭ１５に書き込まれる。フローチャー
トとしては、図１３に示すステップ３４での試験中の条
件がディジタル保護継電器４となる点と、ステップ３５
でのシンセサイザオン指令が追加となる点とが図９と違
うのみである。この実施例５によれば、印加入力，電
圧，電流の大きさと位相とを試験の都度設定する必要が
なくなるので、試験効率と精度とが向上できる。
【００４４】実施例６．（請求項８に対応） 一般的に、ディジタル保護継電器はカード群により構成
されて各機能ごとに分割されている。そして、ＲＯＭに
はプログラム整定値などが格納されている。よって、こ
の実施例６はカードの交換機能を応用して操作性を高め
るようにしたものである。図１４は実施例６のディジタ
ル保護継電器４を示す構成図であって、この図１４にお
いて、３６は補正係数格納用のＲＯＭ（Ｆ）、３７はカ
ードである。このカード３７はアナログフィルタ回路
７，８とＲＯＭ（Ｆ）３６とサンプルホールド回路９，
１０とから構成されている。
されて各機能ごとに分割されている。そして、ＲＯＭに
はプログラム整定値などが格納されている。よって、こ
の実施例６はカードの交換機能を応用して操作性を高め
るようにしたものである。図１４は実施例６のディジタ
ル保護継電器４を示す構成図であって、この図１４にお
いて、３６は補正係数格納用のＲＯＭ（Ｆ）、３７はカ
ードである。このカード３７はアナログフィルタ回路
７，８とＲＯＭ（Ｆ）３６とサンプルホールド回路９，
１０とから構成されている。
【００４５】この実施例６ではアナログフィルタ回路
７，８や入力変換器５，６などのばらつきを積分形ディ
ジタルフィルタ処理によって補正するのであるが、その
補正値をカード３７のＲＯＭ（Ｆ）３６に格納すること
によってアナログフィルタ回路７，８の取り替えや交換
などによる再調整作業が不要となる。この場合、この実
施例６ではディジタル保護継電器４に収納した状態での
調整や補正係数を決定するように図１４に図示している
が、例えば、カード３７調整用の別システムにより、Ｒ
ＯＭ（Ｆ）３６に補正係数を格納するようなシステム構
成としても同様な効果がある。また、サンプルホールド
回路９，１０は実施例２のごとく設けないこともあるの
で、カード３７の最少構成要素はアナログフィルタ回路
７，８とＲＯＭ（Ｆ）３６である。
７，８や入力変換器５，６などのばらつきを積分形ディ
ジタルフィルタ処理によって補正するのであるが、その
補正値をカード３７のＲＯＭ（Ｆ）３６に格納すること
によってアナログフィルタ回路７，８の取り替えや交換
などによる再調整作業が不要となる。この場合、この実
施例６ではディジタル保護継電器４に収納した状態での
調整や補正係数を決定するように図１４に図示している
が、例えば、カード３７調整用の別システムにより、Ｒ
ＯＭ（Ｆ）３６に補正係数を格納するようなシステム構
成としても同様な効果がある。また、サンプルホールド
回路９，１０は実施例２のごとく設けないこともあるの
で、カード３７の最少構成要素はアナログフィルタ回路
７，８とＲＯＭ（Ｆ）３６である。
【００４６】なお、前記請求項５に記載した発明の実施
例として実施例４に実施例２を採用したり、前記請求項
６に記載した発明の実施例として実施例４に実施例３を
採用することもできる。
例として実施例４に実施例２を採用したり、前記請求項
６に記載した発明の実施例として実施例４に実施例３を
採用することもできる。
【００４７】
【発明の効果】以上のように第１の発明によれば、ディ
ジタルフィルタ処理式の係数ａ0 ，ａn を補正するの
で、近年の高精度化技術に対応した補正が可能であり、
試験や調整が容易となり、ハードウエアの構成を変更し
た場合でも再組み合わせ調整が不要であり、結果とし
て、高精度，高信頼度，高保守性を実現するディジタル
保護継電器を安価に提供できる効果がある。
ジタルフィルタ処理式の係数ａ0 ，ａn を補正するの
で、近年の高精度化技術に対応した補正が可能であり、
試験や調整が容易となり、ハードウエアの構成を変更し
た場合でも再組み合わせ調整が不要であり、結果とし
て、高精度，高信頼度，高保守性を実現するディジタル
保護継電器を安価に提供できる効果がある。
【００４８】第２の発明によれば、サンプルホールド回
路を省略できるので上記と同様な精度の高い装置が一層
安価に得られる効果がある。
路を省略できるので上記と同様な精度の高い装置が一層
安価に得られる効果がある。
【００４９】第３の発明によれば、初期試験時に全チャ
ンネル一括で補正係数が定められるので、上記と同様な
精度の装置が安定に得られる効果がある。
ンネル一括で補正係数が定められるので、上記と同様な
精度の装置が安定に得られる効果がある。
【００５０】第４の発明によれば、ディジタルフィルタ
処理式の係数ａ0 とｎ＋１サンプル前の係数ａn+1 とを
補正するので、調整範囲が広くなる効果がある。
処理式の係数ａ0 とｎ＋１サンプル前の係数ａn+1 とを
補正するので、調整範囲が広くなる効果がある。
【００５１】第５の発明によれば、サンプルホールド回
路が無くても精度の高い装置が得られる効果がある。
路が無くても精度の高い装置が得られる効果がある。
【００５２】第６の発明によれば初期試験時に全チャン
ネル一括で補正係数が定められるので、上記と同様な精
度の装置が安定に得られる効果がある。
ネル一括で補正係数が定められるので、上記と同様な精
度の装置が安定に得られる効果がある。
【００５３】第７の発明によれば、ディジタル保護継電
器内蔵のシンセサイザにより試験入力を印加するので、
調整が人為的に容易になり、安定な生産ができる効果が
ある。
器内蔵のシンセサイザにより試験入力を印加するので、
調整が人為的に容易になり、安定な生産ができる効果が
ある。
【００５４】第８の発明によれば、アナログフィルタ回
路と補正係数格納用メモリとを同一カード内に収納した
ので、ハード変更などによる再調整が不要となり、保守
性の高い装置が得られる効果がある。
路と補正係数格納用メモリとを同一カード内に収納した
ので、ハード変更などによる再調整が不要となり、保守
性の高い装置が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施例１のディジタル保護継電器を
示す構成図である。
示す構成図である。
【図２】実施例１のデータの流れを示す説明図である。
【図３】実施例１の動作を説明する図であって、ａ図は
波形図、ｂ図はベクトル図である。
波形図、ｂ図はベクトル図である。
【図４】実施例１のベクトル図である。
【図５】実施例１の積分形ディジタルフィルタ特性を示
す図である。
す図である。
【図６】この発明の実施例２のディジタル保護継電器を
示す構成図である。
示す構成図である。
【図７】実施例２の波形図である。
【図８】この発明の実施例３のディジタル保護継電器を
示す構成図である。
示す構成図である。
【図９】実施例３のフローチャートである。
【図１０】この発明の実施例４のベクトル図である。
【図１１】実施例４の積分形ディジタルフィルタ特性を
示す図である。
示す図である。
【図１２】この発明の実施例５のディジタル保護継電器
を示す構成図である。
を示す構成図である。
【図１３】実施例５のフローチャートである。
【図１４】この発明の実施例６のディジタル保護継電器
を示す構成図である。
を示す構成図である。
【図１５】従来の補正系を示す構成図である。
【図１６】従来の補正系のベクトル図である。
１ 電力系統 ４ ディジタル保護継電器 ５ 電流用入力変換器 ６ 電圧用入力変換器 ７，８ アナログフィルタ回路 ９，１０ サンプルホールド回路 １１ マルチプレクサ回路 １２ アナログ・ディジタル変換回路 １３ 中央演算処理装置 １４ ＲＡＭ １５ ＲＯＭ １６ ディジタル入出力装置 ２０ 試験中信号発生手段 ３３ シンセサイザ ３６ 補正係数格納用のＲＯＭ（Ｆ） ３７ カード
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02H 3/02 H03H 17/02
Claims (8)
- 【請求項１】 保護対象としての電力系統から電気量を
検出してこの電気量に相当する大きさに変換し、この変
換した電気量から電力系統の高周波成分を除去し、この
高周波成分を除去した電気量を電力系統の各相分に分割
しつつアナログ−ディジタル変換し、このディジタルに
変換した値を 【数１】 なる式にて積分形ディジタルフィルタ処理するディジタ
ル保護継電器であって、上記係数ａ0，ａnとして所望の
係数ａ00，ａn0に対し上記入力変換時および高周波成分
除去時の少なくとも一方におけるゲイン誤差εA，位相
誤差εPを更正する補正係数Ｋ0，Ｋnを乗算したａ0＝Ｋ
0×ａ00，ａn＝Ｋn×ａn0を用いる演算手段を備えたこ
とを特徴とするディジタル保護継電器。上記式中、Ｘ t
は時刻 t におけるディジタルフィルタの入力データ、Ｘ
t-i は時刻ｔよりｉサンプリング周期前の入力データ、
Ｙｔ；時刻ｔにおけるディジタルフィルタの出力データ
である。 - 【請求項２】 前記位相誤差εP が上記入力変換時およ
び高周波成分除去時の少なくとも一方における位相誤差
とアナログ−ディジタル変換時のタイミング差による位
相誤差との和に構成されたことを特徴とする請求項第１
項記載のディジタル保護継電器。 - 【請求項３】 前記演算手段は、ディジタル保護継電器
の初期試験時に全入力側チャンネルそれぞれに同一入力
を印加し、各チャンネルの積分形ディジタルフィルタ処
理結果を比較し、その中間値を基準に各チャンネルの補
正係数Ｋ0 ，Ｋn を自動換算してメモリに記憶する手段
を備えたことを特徴とする請求項第１項又は請求項第２
項記載のディジタル保護継電器。 - 【請求項４】 保護対象としての電力系統から電気量を
検出してこの電気量に相当する大きさに変換し、この変
換した電気量から電力系統の高周波成分を除去し、この
高周波成分を除去した電気量を電力系統の各相分に分割
しつつアナログ−ディジタル変換し、このディジタル変
換した値を 【数２】 なる式に対し、 【数３】 なる式にて積分形ディジタルフィルタ処理するディジタ
ル保護継電器であって、上記係数ａ０として所望の係数
ａ００に対し上記入力変換時および高周波成分除去時の
少なくとも一方におけるゲイン誤差εＡ，位相誤差εＰ
を更正する補正係数Ｋ０を乗算したａ０＝Ｋ０×ａ００
とＫｎ＋１とを用いる演算手段を備えたことを特徴とす
るディジタル保護継電器。上記式中、Ｘｔは時刻ｔにお
けるディジタルフィルタの入力データ、Ｘｔ−ｉは時刻
ｔよりｉサンプリング周期前の入力データ、Ｙｔは時刻
ｔにおけるディジタルフィルタの出力データである。 - 【請求項５】 前記位相誤差εP が上記入力変換時およ
び高周波成分除去時の少なくとも一方における位相誤差
とアナログ−ディジタル変換時のタイミング差による位
相誤差との和に構成されたことを特徴とする請求項第４
項記載のディジタル保護継電器。 - 【請求項６】 前記演算手段は、ディジタル保護継電器
の初期試験時に全入力側チャンネルそれぞれに同一入力
を印加し、各チャンネルの積分形ディジタルフィルタ処
理結果を比較し、その中間値を基準に各チャンネルの補
正係数Ｋ0 ，Ｋn+1 を自動換算してメモリに記憶する手
段を備えたことを特徴とする請求項第４項または請求項
第５項記載のディジタル保護継電器。 - 【請求項７】 前記演算手段は、ディジタル保護継電器
の初期試験時に全入力側チャンネルそれぞれに印加する
入力量として、ディジタル保護継電器が具備する点検用
電源電圧に対しあらかじめ定められた各チャンネル対応
の大きさと位相とを指令する手段を備えたことを特徴と
する請求項第３項または請求項第６項記載のディジタル
保護継電器。 - 【請求項８】 前記メモリとアナログフィルタ回路が同
一カードに設けられたことを特徴とする請求項第１項ま
たは請求項第２項または請求項第３項または請求項４項
または請求項第５項または請求項第６項記載のディジタ
ル保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273719A JP2966252B2 (ja) | 1993-11-01 | 1993-11-01 | ディジタル保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5273719A JP2966252B2 (ja) | 1993-11-01 | 1993-11-01 | ディジタル保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131923A JPH07131923A (ja) | 1995-05-19 |
| JP2966252B2 true JP2966252B2 (ja) | 1999-10-25 |
Family
ID=17531612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5273719A Expired - Fee Related JP2966252B2 (ja) | 1993-11-01 | 1993-11-01 | ディジタル保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966252B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5419485B2 (ja) | 2009-02-09 | 2014-02-19 | 三菱電機株式会社 | 保護継電装置 |
-
1993
- 1993-11-01 JP JP5273719A patent/JP2966252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131923A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556156B1 (en) | Circuit and method for calibrating the phase shift between a plurality of digitizers in a data acquisition system | |
| US5170115A (en) | Sampling type measuring device | |
| US6639413B2 (en) | System and method for calibration of data in an electric power monitoring system | |
| EP0525428B1 (en) | Digital protective relay apparatus | |
| US20070229179A1 (en) | Temperature Correcting Apparatus and Voltage-Controlled Oscillation Apparatus | |
| AU601626B2 (en) | Digital protective relay | |
| JPH095160A (ja) | フーリエ分光器 | |
| JP2966252B2 (ja) | ディジタル保護継電器 | |
| US4943766A (en) | Electric quantity detecting method | |
| JP3674156B2 (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
| JPH06242158A (ja) | 送電線定数測定装置及びその測定精度向上方法 | |
| JPH0132692B2 (ja) | ||
| US20050149281A1 (en) | Apparatus for calculating an effective voltage | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JPH10148648A (ja) | 電気計器 | |
| JPH08223803A (ja) | アクティブフィルタの制御方法及びその装置 | |
| JPH09149536A (ja) | デイジタル保護制御装置 | |
| JP3182777B2 (ja) | 電力量測定方法 | |
| JPH0984248A (ja) | ディジタルリレーのアナログ入力のａ−ｄ変換方式 | |
| Mánuel et al. | VI design for switching regulators characterization | |
| JPS62136923A (ja) | Ａ／ｄ変換器試験装置 | |
| JP2692994B2 (ja) | ディジタル形保護継電器 | |
| Pogliano | Tracking generator of calibrated harmonics | |
| JP3360447B2 (ja) | 過渡直流成分の除去方法及びこの方法を採用した保護リレー | |
| Beltran et al. | Use of Kalman filters for renewable energy sources isolation transformers current harmonics compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |