JPH08181614A - アナログ・ディジタル変換回路及びその補間データを求める方法 - Google Patents
アナログ・ディジタル変換回路及びその補間データを求める方法Info
- Publication number
- JPH08181614A JPH08181614A JP6319559A JP31955994A JPH08181614A JP H08181614 A JPH08181614 A JP H08181614A JP 6319559 A JP6319559 A JP 6319559A JP 31955994 A JP31955994 A JP 31955994A JP H08181614 A JPH08181614 A JP H08181614A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ωδt
- sin
- sampling
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 サンプリングホールド回路を用いずに同時性
のあるデータを得る。 【構成】 各チャンネルの入力信号（１〜ｎ）をマルチ
プレクサ３で切り換えてサンプリングし、Ａ／Ｄ変換器
５で変換する。このサンプリングデータには同時性がな
い。ＣＰＵ６はこの所定間隔でサンプリングされた二点
の任意のデータを用いて補間演算を行い同時性のあるデ
ータを得る。
のあるデータを得る。 【構成】 各チャンネルの入力信号（１〜ｎ）をマルチ
プレクサ３で切り換えてサンプリングし、Ａ／Ｄ変換器
５で変換する。このサンプリングデータには同時性がな
い。ＣＰＵ６はこの所定間隔でサンプリングされた二点
の任意のデータを用いて補間演算を行い同時性のあるデ
ータを得る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル保護リレ
ー，ディジタル制御装置，ディジタル計測装置などに適
用されるサンプリングホールド回路を無くしたアナログ
・ディジタル変換回路及びその補間データを求める方法
に関する。
ー，ディジタル制御装置，ディジタル計測装置などに適
用されるサンプリングホールド回路を無くしたアナログ
・ディジタル変換回路及びその補間データを求める方法
に関する。
【０００２】
【従来の技術】従来、ディジタル保護リレー，ディジタ
ル制御装置などに使用するアナログディジタル変換回路
は図４に示すように、補助ＰＴ，補助ＣＴ等の補助トラ
ンス１とフィルタ２からなる複数の入力回路と，サンプ
ルホールド回路３，マルチプレクサ４，Ａ−Ｄ変換器
５，ＣＰＵ６で構成されている。例えば、３相電圧．３
相電流の保護リレーでは、補助トランス，フィルタ，サ
ンプルホールド回路は６チャンネル分用いる。
ル制御装置などに使用するアナログディジタル変換回路
は図４に示すように、補助ＰＴ，補助ＣＴ等の補助トラ
ンス１とフィルタ２からなる複数の入力回路と，サンプ
ルホールド回路３，マルチプレクサ４，Ａ−Ｄ変換器
５，ＣＰＵ６で構成されている。例えば、３相電圧．３
相電流の保護リレーでは、補助トランス，フィルタ，サ
ンプルホールド回路は６チャンネル分用いる。
【０００３】フィルタ２はサンプリングによる高調波入
力の誤差を少なくするため、一般にサンプリング周波数
の１／２以下の周波数でカットオフになるようなローパ
スフィルタ又はバンドパスを使用し、必要とする周波数
のみを通す。
力の誤差を少なくするため、一般にサンプリング周波数
の１／２以下の周波数でカットオフになるようなローパ
スフィルタ又はバンドパスを使用し、必要とする周波数
のみを通す。
【０００４】サンプルホールド回路３は多チャンネルを
同時にサンプリングし、そのデータを一定時間保持し、
その同時性のあるデータが保持されている間にマルチプ
レクサ４により各チャンネル切換を行い、順次１つのＡ
／Ｄ変換器５で変換し、同時性のあるデータをＣＰＵに
出力する。ＣＰＵはこのデータを用いて保護リレー，デ
ィジタル制御などに必要な演算を行っている。
同時にサンプリングし、そのデータを一定時間保持し、
その同時性のあるデータが保持されている間にマルチプ
レクサ４により各チャンネル切換を行い、順次１つのＡ
／Ｄ変換器５で変換し、同時性のあるデータをＣＰＵに
出力する。ＣＰＵはこのデータを用いて保護リレー，デ
ィジタル制御などに必要な演算を行っている。
【０００５】
【発明が解決しようとする課題】サンプルホールド回路
は、これがないと各チャンネル間のデータの同時性を保
つことができないため、アナログディジタル変換回路で
は必要不可欠なハードウェアである。データの同時性は
特に保護リレーなど電圧や電流の位相，電流・電流間の
位相差を問題とし、その位相差の精度がリレー特性の良
否を左右する。
は、これがないと各チャンネル間のデータの同時性を保
つことができないため、アナログディジタル変換回路で
は必要不可欠なハードウェアである。データの同時性は
特に保護リレーなど電圧や電流の位相，電流・電流間の
位相差を問題とし、その位相差の精度がリレー特性の良
否を左右する。
【０００６】しかし、サンプルホールド回路は、コンデ
ンサにチャージしたアナログの電圧を高インピーダンス
の出力回路を通して一定時間放電しないように保持させ
る機能を持つように構成されているので、回路的に複雑
で信頼度の低下要因，精度向上の阻害要因となってお
り、Ａ／Ｄ変換回路をコスト高にするなどのデメリット
を本質的に有する。
ンサにチャージしたアナログの電圧を高インピーダンス
の出力回路を通して一定時間放電しないように保持させ
る機能を持つように構成されているので、回路的に複雑
で信頼度の低下要因，精度向上の阻害要因となってお
り、Ａ／Ｄ変換回路をコスト高にするなどのデメリット
を本質的に有する。
【０００７】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、サン
プルホールド回路を用いずに同時性のあるデータを得る
ことができるアナログ・ディジタル変換回路及びその補
間データを求める方法を提供することにある。
てなされたものであり、その目的とするところは、サン
プルホールド回路を用いずに同時性のあるデータを得る
ことができるアナログ・ディジタル変換回路及びその補
間データを求める方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるアナログ・ディジタル変換回路は、
多チャンネルの入力波形を順次サンプリングするマルチ
プレクサと、このサンプリングされたアナログデータを
ディジタル信号に変換するＡ−Ｄ変換器と、このディジ
タル信号を処理するＣＰＵとからなり、マルチプレクサ
によるサンプリングの遅れをＣＰＵの演算によりデータ
を補間して同時性のあるデータとすることを特徴とす
る。
に、本発明におけるアナログ・ディジタル変換回路は、
多チャンネルの入力波形を順次サンプリングするマルチ
プレクサと、このサンプリングされたアナログデータを
ディジタル信号に変換するＡ−Ｄ変換器と、このディジ
タル信号を処理するＣＰＵとからなり、マルチプレクサ
によるサンプリングの遅れをＣＰＵの演算によりデータ
を補間して同時性のあるデータとすることを特徴とす
る。
【０００９】
【作用】多チャンネルの入力波形をマルチプレクサで順
次サンプリングしているので、サンプリング遅れを生ず
る。このためＡ−Ｄ変換器より出力されるディジタルサ
ンプリングデータには同時性がない。ＣＰＵはこの同時
性のないデータから補間演算により同時性のあるデータ
を得る。これによりサンプリングホールド回路を省略し
たアナログ・ディジタル変換回路が得られる。
次サンプリングしているので、サンプリング遅れを生ず
る。このためＡ−Ｄ変換器より出力されるディジタルサ
ンプリングデータには同時性がない。ＣＰＵはこの同時
性のないデータから補間演算により同時性のあるデータ
を得る。これによりサンプリングホールド回路を省略し
たアナログ・ディジタル変換回路が得られる。
【００１０】
【実施例】本発明の実施例について図面を参照して説明
する。図１はアナログ・ディジタル変換回路を示すもの
で、１はチャンネル毎に設けられた補助トランス、２は
各補助トランス１からの各入力信号の必要周波数のみを
通過させる各チャンネル毎に設けられたフィルタ、４は
各フィルタ３からのチャンネル信号（１〜ｎ）を切り換
えて、それぞれ各チャンネル信号を例えば電気角３０°
間隔でサンプリングするマルチプレクサ、５はマルチプ
レクサから順次出力されるアナログ信号をディジタル信
号に変換するＡ／Ｄ変換器、６はＣＰＵで、従来図４に
おけるサンプルホールド回路３を無くしたことによるデ
ータのサンプリング時間ずれに基づくデータの補正演算
及び保護リレーなどに必要な演算を行うものである。
する。図１はアナログ・ディジタル変換回路を示すもの
で、１はチャンネル毎に設けられた補助トランス、２は
各補助トランス１からの各入力信号の必要周波数のみを
通過させる各チャンネル毎に設けられたフィルタ、４は
各フィルタ３からのチャンネル信号（１〜ｎ）を切り換
えて、それぞれ各チャンネル信号を例えば電気角３０°
間隔でサンプリングするマルチプレクサ、５はマルチプ
レクサから順次出力されるアナログ信号をディジタル信
号に変換するＡ／Ｄ変換器、６はＣＰＵで、従来図４に
おけるサンプルホールド回路３を無くしたことによるデ
ータのサンプリング時間ずれに基づくデータの補正演算
及び保護リレーなどに必要な演算を行うものである。
【００１１】次に、上記サンプリング時間ずれに基づく
データを補間して時間ずれのないデータを求める方法に
ついて説明する。図２は入力波形とΔｔ間隔でサンプリ
ングされる２点の任意のデータｙ1，ｙ2を示す。Δｔは
サンプリング間隔であり、予め設定されるｎチャンネル
目のＡ／Ｄ変換に必要とする時間でΔｔx分の位相ずれ
（遅れ）が生ずる。この遅れは実際にサンプルされたデ
ータｙ1，ｙ2より補間演算を行うことによりｙ1よりΔ
ｔxだけ遅れた点のｙx又はｙ2よりΔｔ−Δｔx前のデー
タを演算によって求めることができる。以下にｙ1，ｙ2
からｙxを求める方法を説明する。
データを補間して時間ずれのないデータを求める方法に
ついて説明する。図２は入力波形とΔｔ間隔でサンプリ
ングされる２点の任意のデータｙ1，ｙ2を示す。Δｔは
サンプリング間隔であり、予め設定されるｎチャンネル
目のＡ／Ｄ変換に必要とする時間でΔｔx分の位相ずれ
（遅れ）が生ずる。この遅れは実際にサンプルされたデ
ータｙ1，ｙ2より補間演算を行うことによりｙ1よりΔ
ｔxだけ遅れた点のｙx又はｙ2よりΔｔ−Δｔx前のデー
タを演算によって求めることができる。以下にｙ1，ｙ2
からｙxを求める方法を説明する。
【００１２】入力波形は正弦波であるので、 ｙ1＝ｓｉｎ(ωｔo) ｙ2＝ｓｉｎ｛ω(ｔo＋△ｔ)｝ ＝ｓｉｎ(ωｔo)ｃｏｓ(ωΔｔ)＋ｃｏｓ(ωｔo)ｓｉｎ
(ωΔｔ) となり、補間したいデータの値は（１）式で得られる。
(ωΔｔ) となり、補間したいデータの値は（１）式で得られる。
【００１３】ｙx＝ｓｉｎ｛ω(ｔo＋Δｔx)｝ ＝ｓｉｎ(ωｔo)ｃｏｓ(ωΔｔx)＋ｃｏｓ(ωｔo)ｓｉ
ｎ(ωΔｔx)…（１） ここで、 Ｋ1・ｙ1＋Ｋ2・ｙ2＝ｙx ……（２） を満足する、Ｋ1，Ｋ2を求める。
ｎ(ωΔｔx)…（１） ここで、 Ｋ1・ｙ1＋Ｋ2・ｙ2＝ｙx ……（２） を満足する、Ｋ1，Ｋ2を求める。
【００１４】Ｋ1・ｙ1＋Ｋ2・ｙ2＝Ｋ1・ｓｉｎ(ωｔo)
＋Ｋ2・ｓｉｎ｛ω(ｔo＋Δｔ)｝ ＝Ｋ1・ｓｉｎ(ωｔo)＋Ｋ2・ｓｉｎ(ωｔo)ｃｏｓ(ω
Δｔ)＋Ｋ2・ｃｏｓ(ωｔo)＋ｓｉｎ(ωΔｔ) ＝ｓｉｎ(ωｔo)・｛Ｋ1＋Ｋ2・ｃｏｓ(ωΔｔ)｝＋ｃ
ｏｓ(ωｔo)・｛Ｋ2・ｓｉｎ(ωΔｔ)｝ Ｋ1＋Ｋ2・ｃｏｓ(ωΔｔ)＝ｃｏｓ(ωΔｔx) Ｋ2・ｓｉｎ(ωΔｔ)＝ｓｉｎ(ωΔｔx) を解くことで、（３）式，（４）式の係数を得る。
＋Ｋ2・ｓｉｎ｛ω(ｔo＋Δｔ)｝ ＝Ｋ1・ｓｉｎ(ωｔo)＋Ｋ2・ｓｉｎ(ωｔo)ｃｏｓ(ω
Δｔ)＋Ｋ2・ｃｏｓ(ωｔo)＋ｓｉｎ(ωΔｔ) ＝ｓｉｎ(ωｔo)・｛Ｋ1＋Ｋ2・ｃｏｓ(ωΔｔ)｝＋ｃ
ｏｓ(ωｔo)・｛Ｋ2・ｓｉｎ(ωΔｔ)｝ Ｋ1＋Ｋ2・ｃｏｓ(ωΔｔ)＝ｃｏｓ(ωΔｔx) Ｋ2・ｓｉｎ(ωΔｔ)＝ｓｉｎ(ωΔｔx) を解くことで、（３）式，（４）式の係数を得る。
【００１５】 Ｋ1＝−｛ｓｉｎ(ωΔｔx)／ｓｉｎ(ωΔｔ)｝・ｃｏｓ(ωΔｔ)＋ｃｏｓ(ω Δｔx) ＝−ｓｉｎ(ωΔｔx)ｃｏｔ(ωΔｔ)＋ｃｏｓ(ωΔｔx) ……（３） Ｋ2＝ｓｉｎ(ωΔｔx)／ｓｉｎ(ωΔｔ) ……（４） 従って、ω、Δｔ、Δｔxが決まれば、Ｋ1、Ｋ2を一義
的に決定することができる。即ち、特定の周波数につい
て誤差なく補間できることを意味する。
的に決定することができる。即ち、特定の周波数につい
て誤差なく補間できることを意味する。
【００１６】ここで、ω＝５０Ｈｚ、又は６０Ｈｚ、Δ
ｔ，Δｔxは予め定められるので、Ｋ1，Ｋ2を定数とし
てＣＰＵ６のメモリに記憶させておく。
ｔ，Δｔxは予め定められるので、Ｋ1，Ｋ2を定数とし
てＣＰＵ６のメモリに記憶させておく。
【００１７】しかして、ＣＰＵ６はＡ／Ｄ変換器５から
の入力ｙ1，ｙ2とメモリに記憶された定数Ｋ1，Ｋ2を用
いて、図３に示すフローにより（２）式を演算してｙx
を求める。即ち、乗算回路１１で入力ｙ1及びｙ2とメモ
リの定数Ｋ1及びＫ2をそれぞれ乗算し、出力バッファ１
３及び１４からＫ1ｙ1及びＫ2ｙ2を出力し、これを加算
回路１５にて加算して出力バッファ１６からｙxを出力
する。
の入力ｙ1，ｙ2とメモリに記憶された定数Ｋ1，Ｋ2を用
いて、図３に示すフローにより（２）式を演算してｙx
を求める。即ち、乗算回路１１で入力ｙ1及びｙ2とメモ
リの定数Ｋ1及びＫ2をそれぞれ乗算し、出力バッファ１
３及び１４からＫ1ｙ1及びＫ2ｙ2を出力し、これを加算
回路１５にて加算して出力バッファ１６からｙxを出力
する。
【００１８】以上のようにして、マルチプレクサにより
直接サンプリングされたデータから実際に必要なデータ
ｙx（チャンネル１のデータと時間的遅れのないデー
タ）を求めることができる。
直接サンプリングされたデータから実際に必要なデータ
ｙx（チャンネル１のデータと時間的遅れのないデー
タ）を求めることができる。
【００１９】（３）式，（４）式はΔｔとΔｔxが予め
設定されれば、精度良く求めることができるため従来図
４のサンプリングホールド回路が無くしてもデータの同
時性を確保することができる。
設定されれば、精度良く求めることができるため従来図
４のサンプリングホールド回路が無くしてもデータの同
時性を確保することができる。
【００２０】この発明によれば、補間演算によりデータ
の同時性を確保しているので、ＣＰＵの演算処理負担が
増大するが、ＣＰＵの高性能化（３２ｂｉｔ，ＲＩＳＣ
タイプ）などにより問題はない。
の同時性を確保しているので、ＣＰＵの演算処理負担が
増大するが、ＣＰＵの高性能化（３２ｂｉｔ，ＲＩＳＣ
タイプ）などにより問題はない。
【００２１】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００２２】（１）サンプリングホールド回路を用いて
いないので構成が簡単になる。
いないので構成が簡単になる。
【００２３】（２）Ａ／Ｄ変換器からの信号を処理する
ＣＰＵを用いてソフトウェアによりサンプリング時間ず
れの補正を行っているので、コンデンサにアナログ電圧
をチャジするサンプリングホールド回路を用いたものよ
り信頼性及び精度が向上し、低コストにできる。
ＣＰＵを用いてソフトウェアによりサンプリング時間ず
れの補正を行っているので、コンデンサにアナログ電圧
をチャジするサンプリングホールド回路を用いたものよ
り信頼性及び精度が向上し、低コストにできる。
【図１】実施例にかかる構成説明図である。
【図２】入力データと補間値の関係を示す線図。
【図３】ＣＰＵの補間値の演算フロー図。
【図４】従来例を示すブロック回路図。
１…補助トランス（補助ＰＴ，ＣＴ） ２…フィルタ ３…サンプリングホールド回路 ４…マルチプレクサ ５…Ａ／Ｄ変換器 ６…ＣＰＵ １１…乗算回路 １２…メモリ １３，１４，１６…出力バッファ １５…加算回路
Claims (2)
- 【請求項１】 多チャンネルの入力波形を順次サンプリ
ングするマルチプレクサと、このサンプリングされたア
ナログデータをディジタル信号に変換するＡ−Ｄ変換器
と、このディジタル信号を処理するＣＰＵとからなり、
マルチプレクサによるサンプリングの遅れをＣＰＵの演
算によりデータを補間して同時性のあるデータとするこ
とを特徴としたアナログ・ディジタル変換回路。 - 【請求項２】 各チャンネルからの入力波形をマルチプ
レクサを用いて順次所定の間隔でサンプリングし、その
サンプリング信号をＡ−Ｄ変換器で変換した二点の任意
データを用い、ＣＰＵにより、下記の（ａ）式及び
（ｂ）式を演算し、その結果を用いて下記（ｃ）式を演
算し、補間データを求めることを特徴とするデータの補
間方法。 Ｋ1＝−Ｓｉｎ（ωΔｔx）ｃｏｔ(ωΔｔ)＋ｃｏｓ（ωΔｔx） ……（ａ） Ｋ2＝Ｓｉｎ（ωΔｔx）／Ｓｉｎ（ωΔｔ） ……（ｂ） ｙx＝Ｋ1・ｙ1＋Ｋ2・ｙ2 ……（ｃ） ただし、ｙ1，ｙ2は二点データ、ｙx＝補間データ、
Ｋ1，Ｋ2は係数、Δｔはサンプリング間隔、Δｔxはｙ1
とｙxとの時間間隔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319559A JPH08181614A (ja) | 1994-12-22 | 1994-12-22 | アナログ・ディジタル変換回路及びその補間データを求める方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6319559A JPH08181614A (ja) | 1994-12-22 | 1994-12-22 | アナログ・ディジタル変換回路及びその補間データを求める方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181614A true JPH08181614A (ja) | 1996-07-12 |
Family
ID=18111620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6319559A Pending JPH08181614A (ja) | 1994-12-22 | 1994-12-22 | アナログ・ディジタル変換回路及びその補間データを求める方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181614A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007132909A (ja) * | 2005-11-14 | 2007-05-31 | Yaskawa Electric Corp | 信号処理装置 |
| FR2902249A1 (fr) * | 2006-06-13 | 2007-12-14 | St Microelectronics Rousset | Procede d'echantillonnage numerique et dispositif de mise en oeuvre correspondant |
| JP2008199220A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | Ａｄ変換処理回路及び復調装置 |
| US8164497B2 (en) | 2009-11-05 | 2012-04-24 | Electronics And Telecommunications Research Institute | Pipeline analog-to-digital converter |
| WO2014196367A1 (ja) * | 2013-06-05 | 2014-12-11 | 日本写真印刷株式会社 | 圧力検出装置および入力装置 |
| JP2014238267A (ja) * | 2013-06-05 | 2014-12-18 | 日本写真印刷株式会社 | 圧力検出装置および入力装置 |
-
1994
- 1994-12-22 JP JP6319559A patent/JPH08181614A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007132909A (ja) * | 2005-11-14 | 2007-05-31 | Yaskawa Electric Corp | 信号処理装置 |
| FR2902249A1 (fr) * | 2006-06-13 | 2007-12-14 | St Microelectronics Rousset | Procede d'echantillonnage numerique et dispositif de mise en oeuvre correspondant |
| US7477174B2 (en) | 2006-06-13 | 2009-01-13 | Stmicroelectronics (Rousset) Sas | Method for digital sampling and corresponding implementation device |
| JP2008199220A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | Ａｄ変換処理回路及び復調装置 |
| US7592942B2 (en) | 2007-02-09 | 2009-09-22 | Kabushiki Kaisha Toshiba | Circuit and method for A/D conversion processing and demodulation device |
| US8164497B2 (en) | 2009-11-05 | 2012-04-24 | Electronics And Telecommunications Research Institute | Pipeline analog-to-digital converter |
| WO2014196367A1 (ja) * | 2013-06-05 | 2014-12-11 | 日本写真印刷株式会社 | 圧力検出装置および入力装置 |
| JP2014238267A (ja) * | 2013-06-05 | 2014-12-18 | 日本写真印刷株式会社 | 圧力検出装置および入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345241A (en) | Analog-to-digital conversion method and apparatus | |
| US5170115A (en) | Sampling type measuring device | |
| JP2677722B2 (ja) | ディジタル保護継電器 | |
| US4907165A (en) | Electric energy measuring method | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JPH0132692B2 (ja) | ||
| JP2002214256A (ja) | ３相交流計測装置 | |
| KR100860711B1 (ko) | 보간법을 이용한 선간전압 계측 방법 | |
| JP6292871B2 (ja) | 電力測定装置 | |
| JPH02123911A (ja) | 電気量検出器 | |
| JPH10148648A (ja) | 電気計器 | |
| JP3331455B2 (ja) | 複素サンプリング回路 | |
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JP2002100987A (ja) | ディジタルフィルタ装置における入力チャンネル間の位相補正装置 | |
| JP2966252B2 (ja) | ディジタル保護継電器 | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JPH0984248A (ja) | ディジタルリレーのアナログ入力のａ−ｄ変換方式 | |
| JPH0620239Y2 (ja) | デ−タ処理装置 | |
| JP2507463B2 (ja) | デイジタル形保護継電装置 | |
| JP2002185321A (ja) | 複数入力チャンネルの入力信号処理装置 | |
| JPH0125335Y2 (ja) | ||
| JPH0121361Y2 (ja) | ||
| SU1410169A1 (ru) | Преобразователь синусоидальных величин дл релейной защиты | |
| JP2562046Y2 (ja) | 平均化演算回路 | |
| JPS628061A (ja) | 交流計測装置 |