JP3331455B2 - 複素サンプリング回路 - Google Patents
複素サンプリング回路Info
- Publication number
- JP3331455B2 JP3331455B2 JP00184097A JP184097A JP3331455B2 JP 3331455 B2 JP3331455 B2 JP 3331455B2 JP 00184097 A JP00184097 A JP 00184097A JP 184097 A JP184097 A JP 184097A JP 3331455 B2 JP3331455 B2 JP 3331455B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- circuit
- signal
- complex
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は複素サンプリング回
路に関し、特に入力されるアナログ信号を実数部及び虚
数部からなる複素信号に変換する複素サンプリング回路
に関する。
路に関し、特に入力されるアナログ信号を実数部及び虚
数部からなる複素信号に変換する複素サンプリング回路
に関する。
【０００２】
【従来の技術】従来、入力されたアナログ信号を実数部
と虚数部の複素信号としてディジタル信号に量子化する
方式としては、次に示すようにアナログ方式とディジタ
ル方式の２つの方式がある。
と虚数部の複素信号としてディジタル信号に量子化する
方式としては、次に示すようにアナログ方式とディジタ
ル方式の２つの方式がある。
【０００３】まず、アナログ方式は、入力されたアナロ
グ信号を実数部、９０°位相シフトする移相回路を通し
たアナログ信号を虚数部として、ディジタル値に量子化
する方式である。この方式について図３を参照して説明
する。同図に示されているようにアナログ方式は、入力
されたアナログ信号をそのままディジタル値に量子化す
るためのサンプル・ホールド回路８と、所望の周波数に
おいて、位相が９０°シフトする移相回路７と、この移
相回路７の出力をディジタル値に量子化するためのサン
プル・ホールド回路９と、サンプル・ホールド回路８の
出力とサンプル・ホールド回路９の出力とを切替えるマ
ルチプレクサ回路１０と、サンプル・ホールドされたア
ナログ信号をディジタル値に量子化するＡ／Ｄ変換回路
１１とによって実現される。
グ信号を実数部、９０°位相シフトする移相回路を通し
たアナログ信号を虚数部として、ディジタル値に量子化
する方式である。この方式について図３を参照して説明
する。同図に示されているようにアナログ方式は、入力
されたアナログ信号をそのままディジタル値に量子化す
るためのサンプル・ホールド回路８と、所望の周波数に
おいて、位相が９０°シフトする移相回路７と、この移
相回路７の出力をディジタル値に量子化するためのサン
プル・ホールド回路９と、サンプル・ホールド回路８の
出力とサンプル・ホールド回路９の出力とを切替えるマ
ルチプレクサ回路１０と、サンプル・ホールドされたア
ナログ信号をディジタル値に量子化するＡ／Ｄ変換回路
１１とによって実現される。
【０００４】一方、ディジタル方式は、入力されたアナ
ログ信号をディジタル値に量子化する際に、サンプリン
グ周波数を所望の周波数において、９０°ステップ又は
４５°ステップのサンプリングになるようにする方式で
ある。この方式について図４を参照して説明する。同図
に示されているようにディジタル方式は、入力されたア
ナログ信号をディジタル値に量子化するためのサンプル
・ホールド回路１２と、サンプル・ホールドされたアナ
ログ信号をディジタル値に量子化するＡ／Ｄ変換回路１
３と、ディジタル値に量子化されたディジタル信号を１
サンプル又は２サンプル分遅延させる遅延回路１４とに
よって実現される。遅延回路１４は、所望の周波数にお
いて、９０°ステップにてサンプリングする場合に１サ
ンプル分の遅延回路となり、４５°ステップにてサンプ
リングする場合に２サンプル分の遅延回路となる。
ログ信号をディジタル値に量子化する際に、サンプリン
グ周波数を所望の周波数において、９０°ステップ又は
４５°ステップのサンプリングになるようにする方式で
ある。この方式について図４を参照して説明する。同図
に示されているようにディジタル方式は、入力されたア
ナログ信号をディジタル値に量子化するためのサンプル
・ホールド回路１２と、サンプル・ホールドされたアナ
ログ信号をディジタル値に量子化するＡ／Ｄ変換回路１
３と、ディジタル値に量子化されたディジタル信号を１
サンプル又は２サンプル分遅延させる遅延回路１４とに
よって実現される。遅延回路１４は、所望の周波数にお
いて、９０°ステップにてサンプリングする場合に１サ
ンプル分の遅延回路となり、４５°ステップにてサンプ
リングする場合に２サンプル分の遅延回路となる。
【０００５】
【発明が解決しようとする課題】上述した従来技術のう
ち、アナログ方式の回路では、アナログ回路にて、実数
部と虚数部とを分離している。このため、実数部側のア
ナログ信号をディジタル値に量子化するためのサンプル
ホールド回路と、虚数部側の９０°移相回路と、この９
０°移相回路のアナログ出力信号をディジタル値に量子
化するためのサンプル・ホールド回路を夫々別々に設け
る必要がある。さらに、サンプル・ホールドされた実数
部及び虚数部の両アナログ信号を切替えるマルチプレク
サ回路と、アナログ信号をディジタル値に量子化するＡ
／Ｄ変換回路とが必要となり、ハードウェアの規模が大
きくなるという欠点がある。
ち、アナログ方式の回路では、アナログ回路にて、実数
部と虚数部とを分離している。このため、実数部側のア
ナログ信号をディジタル値に量子化するためのサンプル
ホールド回路と、虚数部側の９０°移相回路と、この９
０°移相回路のアナログ出力信号をディジタル値に量子
化するためのサンプル・ホールド回路を夫々別々に設け
る必要がある。さらに、サンプル・ホールドされた実数
部及び虚数部の両アナログ信号を切替えるマルチプレク
サ回路と、アナログ信号をディジタル値に量子化するＡ
／Ｄ変換回路とが必要となり、ハードウェアの規模が大
きくなるという欠点がある。
【０００６】また、ディジタル方式の回路では、アナロ
グ信号をディジタル値に量子化するＡ／Ｄ変換のサンプ
リング周波数を、所望の周波数の４倍又は８倍とする必
要がある。このため、必要以上にサンプリング周波数を
高くしなければならないという欠点がある。
グ信号をディジタル値に量子化するＡ／Ｄ変換のサンプ
リング周波数を、所望の周波数の４倍又は８倍とする必
要がある。このため、必要以上にサンプリング周波数を
高くしなければならないという欠点がある。
【０００７】なお、特開平７−３０４９９号公報におい
ても４倍以上のサンプリング周波数を必要とするという
欠点がある。
ても４倍以上のサンプリング周波数を必要とするという
欠点がある。
【０００８】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はサンプリング
周波数を大きくする必要がなく、また回路規模が小さい
複素サンプリング回路を提供することである。
るためになされたものであり、その目的はサンプリング
周波数を大きくする必要がなく、また回路規模が小さい
複素サンプリング回路を提供することである。
【０００９】
【課題を解決するための手段】本発明による複素サンプ
リング回路は、入力信号を所定サンプリング周波数でサ
ンプリングしたサンプリング結果を実数部及び虚数部か
らなる複素数表現の値に変換する複素サンプリング回路
であって、前記サンプリング周波数に対する入力信号の
周波数の値を複素数表現した場合における実数部の値で
ある第１の補正係数を前記サンプリング結果に乗算する
第１の乗算手段と、この乗算結果と前記サンプリング結
果の１サンプル前のサンプリング結果とを加算する加算
手段と、この加算結果と前記サンプリング周波数に対す
る入力信号の周波数の値を複素数表現した場合における
虚数部の値の逆数である第２の補正係数とを乗算する第
２の乗算手段とを含み、前記サンプリング結果を実数部
とし、前記第２の乗算手段の乗算結果を虚数部とするよ
うにしたことを特徴とする。
リング回路は、入力信号を所定サンプリング周波数でサ
ンプリングしたサンプリング結果を実数部及び虚数部か
らなる複素数表現の値に変換する複素サンプリング回路
であって、前記サンプリング周波数に対する入力信号の
周波数の値を複素数表現した場合における実数部の値で
ある第１の補正係数を前記サンプリング結果に乗算する
第１の乗算手段と、この乗算結果と前記サンプリング結
果の１サンプル前のサンプリング結果とを加算する加算
手段と、この加算結果と前記サンプリング周波数に対す
る入力信号の周波数の値を複素数表現した場合における
虚数部の値の逆数である第２の補正係数とを乗算する第
２の乗算手段とを含み、前記サンプリング結果を実数部
とし、前記第２の乗算手段の乗算結果を虚数部とするよ
うにしたことを特徴とする。
【００１０】要するに本複素サンプリング回路は、入力
信号と１サンプル前のベクトル信号とを使用して位相を
９０度シフトするための定数である第１の補正係数を乗
算する他、振幅を１に調整するための第２の補正係数を
乗算しているのである。これにより、サンプリング周波
数を大きくする必要がなく、また回路規模を小さくする
ことができるのである。
信号と１サンプル前のベクトル信号とを使用して位相を
９０度シフトするための定数である第１の補正係数を乗
算する他、振幅を１に調整するための第２の補正係数を
乗算しているのである。これにより、サンプリング周波
数を大きくする必要がなく、また回路規模を小さくする
ことができるのである。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図１は本発明による複素サンプリング回路
の実施の形態を示すブロック図である。同図において、
本実施形態の複素サンプリング回路は、入力されたアナ
ログ信号をディジタル値に量子化するためのサンプル・
ホールド回路１と、サンプル・ホールドされたアナログ
信号をディジタル値に量子化するＡ／Ｄ変換回路２と、
Ａ／Ｄ変換されたディジタル信号を１サンプル分遅延す
る遅延回路４と、Ａ／Ｄ変換されたディジタル信号に補
正係数Ａを乗算する乗算回路３と、乗算回路３の出力と
１サンプル分遅延した遅延回路４の出力とを加算する加
算回路５と、加算回路５の出力に補正係数Ｂを乗算する
乗算回路６とを含んで構成されている。
の実施の形態を示すブロック図である。同図において、
本実施形態の複素サンプリング回路は、入力されたアナ
ログ信号をディジタル値に量子化するためのサンプル・
ホールド回路１と、サンプル・ホールドされたアナログ
信号をディジタル値に量子化するＡ／Ｄ変換回路２と、
Ａ／Ｄ変換されたディジタル信号を１サンプル分遅延す
る遅延回路４と、Ａ／Ｄ変換されたディジタル信号に補
正係数Ａを乗算する乗算回路３と、乗算回路３の出力と
１サンプル分遅延した遅延回路４の出力とを加算する加
算回路５と、加算回路５の出力に補正係数Ｂを乗算する
乗算回路６とを含んで構成されている。
【００１３】かかる構成において、入力されたアナログ
信号は、ディジタル値に量子化するためにサンプル・ホ
ールド回路１にてサンプル・ホールドされ、さらにＡ／
Ｄ変換回路２にてディジタル信号に量子化される。この
際、Ａ／Ｄ変換するためのサンプリング信号（ｆｓ）１
００は、サンプリング対象となる信号の周波数の２倍以
上の周波数でサンプリングしなければならないというサ
ンプリングの定理及びエイリアジング（ａｌｉａｓｉｎ
ｇ）の抑圧量の条件を満たす任意の周波数となる。
信号は、ディジタル値に量子化するためにサンプル・ホ
ールド回路１にてサンプル・ホールドされ、さらにＡ／
Ｄ変換回路２にてディジタル信号に量子化される。この
際、Ａ／Ｄ変換するためのサンプリング信号（ｆｓ）１
００は、サンプリング対象となる信号の周波数の２倍以
上の周波数でサンプリングしなければならないというサ
ンプリングの定理及びエイリアジング（ａｌｉａｓｉｎ
ｇ）の抑圧量の条件を満たす任意の周波数となる。
【００１４】Ａ／Ｄ変換器回路２の出力信号１０１の一
方はそのまま実数部となる。また、出力信号１０１のも
う一方は、遅延回路４に入力される。遅延回路４は一サ
ンプル分の遅延を行う。
方はそのまま実数部となる。また、出力信号１０１のも
う一方は、遅延回路４に入力される。遅延回路４は一サ
ンプル分の遅延を行う。
【００１５】虚数部は、Ａ／Ｄ変換回路２の出力信号１
０１に補正係数Ａ（１０２）を乗算回路３で乗算し、そ
の乗算回路３の出力信号１０３と遅延回路４の出力信号
１０４とを加算回路５にてベクトル加算することにより
得られる。加算回路５の出力信号１０５は、そのままで
は振幅が「１」より小さいので、乗算回路６にて、補正
係数Ｂ（１０６）を乗算して、振幅を「１」に調整す
る。
０１に補正係数Ａ（１０２）を乗算回路３で乗算し、そ
の乗算回路３の出力信号１０３と遅延回路４の出力信号
１０４とを加算回路５にてベクトル加算することにより
得られる。加算回路５の出力信号１０５は、そのままで
は振幅が「１」より小さいので、乗算回路６にて、補正
係数Ｂ（１０６）を乗算して、振幅を「１」に調整す
る。
【００１６】次に、より具体的な例を示す。まず、入力
信号（ｆ０）＝１０［ＫＨｚ］，サンプリング周波数
（ｆｓ）＝２５［ＫＨｚ］とする。すると、１サンプル
分遅延させた信号は、３６０×１０［ＫＨｚ］／２５
［ＫＨｚ］＝１４４［ｄｅｇ］より複素表現では、−
０．８０９０１７−ｊ０．５８７７８５となる。なお、
ｊは虚数単位であり、ｊ＝（−１）1/2 である。
信号（ｆ０）＝１０［ＫＨｚ］，サンプリング周波数
（ｆｓ）＝２５［ＫＨｚ］とする。すると、１サンプル
分遅延させた信号は、３６０×１０［ＫＨｚ］／２５
［ＫＨｚ］＝１４４［ｄｅｇ］より複素表現では、−
０．８０９０１７−ｊ０．５８７７８５となる。なお、
ｊは虚数単位であり、ｊ＝（−１）1/2 である。
【００１７】ここで、入力のベクトルに補正係数Ａ（１
０２）である（０．８０９０１７）を乗算回路３にて乗
算する。そして、乗算回路３の出力信号１０３と１サン
プル遅延させた信号１０４とを加算回路５にてベクトル
加算する。すると、９０°位相シフトした結果１０５が
得られる。ただし、振幅が０．５８７７８５となるの
で、補正係数Ｂ（１０６）である（１．７０１３０１＝
１／０．５８７７８５）を乗算回路２にて乗じて、振幅
を１に調整する。この調整結果が虚数部出力１０７とな
る。
０２）である（０．８０９０１７）を乗算回路３にて乗
算する。そして、乗算回路３の出力信号１０３と１サン
プル遅延させた信号１０４とを加算回路５にてベクトル
加算する。すると、９０°位相シフトした結果１０５が
得られる。ただし、振幅が０．５８７７８５となるの
で、補正係数Ｂ（１０６）である（１．７０１３０１＝
１／０．５８７７８５）を乗算回路２にて乗じて、振幅
を１に調整する。この調整結果が虚数部出力１０７とな
る。
【００１８】以上の動作について図２のベクトル図を参
照して説明する。同図において、図１の各部の信号と同
等のベクトルには同一の符号が付されている。また、同
図中の縦軸は虚数，横軸は実数を夫々示している。
照して説明する。同図において、図１の各部の信号と同
等のベクトルには同一の符号が付されている。また、同
図中の縦軸は虚数，横軸は実数を夫々示している。
【００１９】まず、同図（ａ）に示されているように、
サンプルホールドしＡ／Ｄ変換した入力信号１０１（１
＋ｊ）と１サンプル前の信号１０４とをそのまま加算す
ると、信号１０８のようになり、９０度位相シフトする
ことができない。そこで、同図（ｂ）に示されているよ
うに、入力信号１０１に第１の補正係数Ａを乗じて信号
１０３にした後、信号１０４と加算すれば、９０度位相
シフトされた信号１０５が得られる。
サンプルホールドしＡ／Ｄ変換した入力信号１０１（１
＋ｊ）と１サンプル前の信号１０４とをそのまま加算す
ると、信号１０８のようになり、９０度位相シフトする
ことができない。そこで、同図（ｂ）に示されているよ
うに、入力信号１０１に第１の補正係数Ａを乗じて信号
１０３にした後、信号１０４と加算すれば、９０度位相
シフトされた信号１０５が得られる。
【００２０】この９０度位相シフトされた信号１０５
は、振幅が１ではない。そこで、同図（ｃ）に示されて
いるように、信号１０５に第２の補正係数Ｂを乗じて、
振幅を１に調整する。こうすることによって、振幅が１
である調整信号１０７を得る。
は、振幅が１ではない。そこで、同図（ｃ）に示されて
いるように、信号１０５に第２の補正係数Ｂを乗じて、
振幅を１に調整する。こうすることによって、振幅が１
である調整信号１０７を得る。
【００２１】以上のように、第１の補正係数Ａは入力信
号と１サンプル前の信号とを使用して９０度位相シフト
するための定数であり、第２の補正係数Ｂは振幅を１に
調整するための定数である。本複素サンプリング回路で
は、これら両係数を乗算する構成にしたので、サンプリ
ングを必要以上に高くしなくて済み、又回路規模を小さ
くすることができるのである。
号と１サンプル前の信号とを使用して９０度位相シフト
するための定数であり、第２の補正係数Ｂは振幅を１に
調整するための定数である。本複素サンプリング回路で
は、これら両係数を乗算する構成にしたので、サンプリ
ングを必要以上に高くしなくて済み、又回路規模を小さ
くすることができるのである。
【００２２】
【発明の効果】以上説明したように本発明は、補正係数
を乗算してベクトル演算を行うことにより、アナログ信
号をディジタル値に量子化する際のサンプリング周波数
を必要以上に高くすることなく実数部と虚数部とを得る
ことができるという効果がある。また、ベクトル演算
は、乗算２回，加算１回にて実現でき、Ａ／Ｄ変換器も
１系統のみであり、回路規模も小さく実現できるという
効果もある。また、ベクトル演算はＤＳＰ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等によって
実現することもでき、多チャネルの装置においては、１
つのＤＳＰ等で複数チャネルの処理を実行することによ
り、同様の結果を得ることができる。
を乗算してベクトル演算を行うことにより、アナログ信
号をディジタル値に量子化する際のサンプリング周波数
を必要以上に高くすることなく実数部と虚数部とを得る
ことができるという効果がある。また、ベクトル演算
は、乗算２回，加算１回にて実現でき、Ａ／Ｄ変換器も
１系統のみであり、回路規模も小さく実現できるという
効果もある。また、ベクトル演算はＤＳＰ（Ｄｉｇｉｔ
ａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等によって
実現することもでき、多チャネルの装置においては、１
つのＤＳＰ等で複数チャネルの処理を実行することによ
り、同様の結果を得ることができる。
【図１】本発明の実施の形態による複素サンプリング回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】図（ａ）〜図（ｃ）は、図１の複素サンプリン
グ回路の動作を説明するためのベクトル図である。
グ回路の動作を説明するためのベクトル図である。
【図３】従来の複素サンプリング回路の一例を示すブロ
ック図である。
ック図である。
【図４】従来の複素サンプリング回路の他の例を示すブ
ロック図である。
ロック図である。
１ サンプル・ホールド回路 ２ Ａ／Ｄ変換回路 ３，６ 乗算回路 ４ 遅延回路 ５ 加算回路
Claims (3)
- 【請求項１】 入力信号を所定サンプリング周波数でサ
ンプリングしたサンプリング結果を実数部及び虚数部か
らなる複素数表現の値に変換する複素サンプリング回路
であって、前記サンプリング周波数に対する入力信号の
周波数の値を複素数表現した場合における実数部の値で
ある第１の補正係数を前記サンプリング結果に乗算する
第１の乗算手段と、この乗算結果と前記サンプリング結
果の１サンプル前のサンプリング結果とを加算する加算
手段と、この加算結果と前記サンプリング周波数に対す
る入力信号の周波数の値を複素数表現した場合における
虚数部の値の逆数である第２の補正係数とを乗算する第
２の乗算手段とを含み、前記サンプリング結果を実数部
とし、前記第２の乗算手段の乗算結果を虚数部とするよ
うにしたことを特徴とする複素サンプリング回路。 - 【請求項２】 前記サンプリング周波数は、前記入力信
号の周波数の２倍以上の値であることを特徴とする請求
項１記載の複素サンプリング回路。 - 【請求項３】 前記加算手段は、前記第１の乗算手段の
乗算結果及び前記１サンプル前のサンプリング結果との
ベクトル加算を行うことを特徴とする請求項１又は２記
載の複素サンプリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00184097A JP3331455B2 (ja) | 1997-01-09 | 1997-01-09 | 複素サンプリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00184097A JP3331455B2 (ja) | 1997-01-09 | 1997-01-09 | 複素サンプリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200587A JPH10200587A (ja) | 1998-07-31 |
| JP3331455B2 true JP3331455B2 (ja) | 2002-10-07 |
Family
ID=11512758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00184097A Expired - Fee Related JP3331455B2 (ja) | 1997-01-09 | 1997-01-09 | 複素サンプリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331455B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69933243T2 (de) | 1999-07-28 | 2007-04-12 | Fujitsu Ltd., Kawasaki | Funkgerät mit verzerrungskompensation |
| JP5074643B2 (ja) * | 1999-07-28 | 2012-11-14 | 古野電気株式会社 | 信号処理方法、信号処理装置およびソナー装置 |
| JP4516644B2 (ja) * | 1999-09-29 | 2010-08-04 | 古野電気株式会社 | 受波ビーム形成方法、受波ビーム形成装置およびマッチドフィルタ |
-
1997
- 1997-01-09 JP JP00184097A patent/JP3331455B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200587A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177893B1 (en) | Parallel processing analog and digital converter | |
| US6473013B1 (en) | Parallel processing analog and digital converter | |
| US6339390B1 (en) | Adaptive parallel processing analog and digital converter | |
| JPH10200412A (ja) | 分布されたデシメーションサンプル速度変換 | |
| JPH0562495A (ja) | サンプリング周波数変換器 | |
| JP3331455B2 (ja) | 複素サンプリング回路 | |
| JPS6353731B2 (ja) | ||
| JP3134618B2 (ja) | 超音波信号処理装置 | |
| GB2382506A (en) | Communications receiver data processing for quadrature modulated data | |
| KR100360632B1 (ko) | 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법 | |
| JPH08181614A (ja) | アナログ・ディジタル変換回路及びその補間データを求める方法 | |
| JP3677815B2 (ja) | 超音波装置 | |
| JP2644682B2 (ja) | 相関処理回路 | |
| JP2775570B2 (ja) | 歪み付加装置 | |
| JPH09135150A (ja) | ディジタルフィルタと受信装置 | |
| RU2099720C1 (ru) | Цифровой анализатор спектра | |
| JP2000252824A (ja) | 信号処理システム | |
| JPH03172786A (ja) | Ａ／ｄサンプリング方法及びその装置 | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JPH01274514A (ja) | Ｄ／ａ変換装置 | |
| JPH07143982A (ja) | 超音波装置 | |
| JP2525218B2 (ja) | 積分回路 | |
| JPH04114514A (ja) | Ａ／ｄサンプリング方法及びその装置 | |
| JPS63182915A (ja) | アナログ・デジタル変換装置 | |
| JPH05291881A (ja) | デジタルフィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |