JP2750288B2 - 電力用信号処理システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力系統、配電系統等
の送配電系統における電力用保護システム、制御システ
ムに用いて好適な電力用信号処理システムに係り、特
に、処理手段を処理機能に基づいてそれぞれ複数のユニ
ットに最適分散してなる、マルチプロセッサ方式に基づ
く、電力用信号処理システムおよびそれに関連する装置
に関する。

【０００２】

【従来の技術】近年、電力系統においては、保護継電器
としてディジタルリレーが開発され、電圧、電流等の信
号を、一定時間間隔でサンプリングしたデータを演算処
理し、系統故障を検出し、系統を保護している。

【０００３】この種のディジタルリレーとして、従来提
案されているものは、例えば、電気学会誌１０５巻１２
号第１２頁以下に記載されているように、入力部、処理
部、整定部および出力部を備えて構成される。このリレ
ーでは、前記入力部に、フィルタ、サンプルホールド回
路、マルチプレクサ、アナログディジタル変換器および
バッファを有している。また、前記処理部に、ＣＰＵ
（マイクロプロセッサ）、ＲＡＭおよびＲＯＭを備え
て、リレー演算を行なう。この場合、複数のリレー機能
を、ＣＰＵが時分割多重処理により実行している。

【０００４】また、同様のディジタルリレー装置とし
て、第２９図に示すものが提案されている。

【０００５】この装置は、入力部Ａ、整定パネルＢ、出
力部Ｃおよびデータ処理部Ｄを有している。

【０００６】入力部Ａは、補助変成器Ａ１，Ａ２と、ア
ナログフィルタＡ３，Ａ４と、サンプルホールド回路Ａ
５，Ａ６と、マルチプレクサＡ７と、アナログディジタ
ル変換器Ａ８とを備えている。出力部Ｃは、引き外し回
路を備えている。また、データ処理部Ｄは、システム内
部の制御および入力データについての各種演算を実行す
る中央処理装置（ＣＰＵ）Ｄ１と、該ＣＰＵＤ１のワー
クエリアおよびデータ記憶エリアとなるＲＡＭＤ２と、
ＣＰＵＤ１の制御プログラムおよび演算プログラムを格
納するＲＯＭＤ２と、前記入力部Ａおよび整定パネルＢ
からの入力信号を取り込む入力インタフェースＤ４と、
演算の結果得られる制御信号を出力部に出力する出力イ
ンタフェースＤ５とを備えて構成される。

【０００７】このディジタルリレー装置は、送電線Ｌに
ついて配設された変流器ＣＴ、変圧器ＰＴ等から電流、
電圧の信号を得て、これについて、予め定めたアルゴリ
ズムに従って演算し、事故の有無を監視する。そして、
例えば、送電線Ｌに、地絡等の事故が発生すると、これ
により変動した電流、電圧信号を受け、これらの信号に
基づいて演算して、事故点を求め、最適な位置にある遮
断器の引き外しを指示する信号を出力する。

【０００８】ところで、近年、系統事故現象の複雑化に
対処するため、保護性能の高度化、高速化、高精度化等
が要求されつつある。そのため、多数のデータを、種々
のアルゴリズムに従って、それぞれ高速で演算処理する
必要が生じている。

【０００９】ところが、前述したような形式のディジタ
ルリレーでは、演算処理部の処理能力に限界があり、処
理すべきデータが多い場合には、対応が困難である。そ
のため、複数台のディジタルリレーを並設して対応せざ
るを得ず、システムが全体として大型化することが避け
られないという問題があった。

【００１０】しかも、その場合でも、システムが、独立
して機能する複数のディジタルリレーの集合体であるた
め、それらの間での協調、例えば、演算結果の共用等が
容易でなく、結局、それぞれ独立に演算を実行せざるを
得ず、効率が悪いという問題がある。

【００１１】これに対して、複数のマイクロプロセッサ
により処理を実行するマルチプロセッサ方式のものが提
案されている。

【００１２】この種の方式としては、例えば、特開昭６
０−８４９１２号公報に開示されるように、保護演算処
理を、保護リレーの要素別に個別の演算処理に分割し、
各演算処理をそれぞれ独立した演算モジュールで行なう
ように構成し、かつ、各演算モジュール間は、シリアル
情報伝送ラインで結合し、各演算モジュールで自己に必
要な情報のみを入力して、予め割り当てられた演算を行
なって、シリアル情報伝送ラインに出力するように接続
して構成されるものがある。

【００１３】また、昭和６１年電気学会全国大会No.131
9に記載される電力用のディジタル保護リレー装置があ
る。このものは、保護リレーに係る機能を複数のユニッ
トに分割し、それぞれのユニットを１枚のプリント板に
実装し、これらをシステムバスを介して接続した構成と
なっている。ユニットとしては、アナログ入力、演算、
整定、事故検出、電源、入力変換器、表示、出力、入
力、補助リレーに分割されている。

【００１４】

【発明が解決しようとする課題】上記従来技術のうち、
複数個の演算モジュールにより構成される例は、保護演
算を要素別に分割し、各分割した保護演算を格別にパイ
プライン方式で演算している。

【００１５】しかし、データをシリアル伝送ラインで転
送しているため、転送に時間がかかること、また、各モ
ジュールにおいてシリアルパラレル変換しなければなら
ないこと等により、各モジュールでの処理のオーバーヘ
ッドが大きくなり、多量のデータをリアルタイムで処理
しなければならない保護リレーには、処理能力の点で不
十分である。また、多数の要素があるリレー装置の場
合、多数の演算モジュールを必要として、装置が大型化
すると共に、各モジュールのデータの転送により多くの
時間がかかり、高速処理が困難と成る。

【００１６】一方、電気学会誌に開示されたディジタル
リレーは、保護リレーに係る機能を複数のユニットに分
割した構成になってはいる。しかし、このものは、各ユ
ニット間のデータ転送、動作のタイミング等の制御につ
いて配慮されていない。

【００１７】すなわち、あるユニットが、他のユニット
との間で、データ転送を実行しようとする場合に、バス
の使用権の確保、それぞれのユニットが相互に通信可能
か否か等の制御を、それぞれのユニットにおいて実行し
なければないため、制御が複雑になると共に、各ユニッ
トにそのための機能を必要として、オーバーヘッドが大
きくなるという問題がある。しかも、バスが他のユニッ
トにより使用されていれば、データの転送を待たなけれ
ばならない。これは、短時間で多量のデータを処理する
必要のある電力用のリレー装置としては、無視できない
問題である。

【００１８】また、これらの制御機能は、システムの構
成に合わせて各ユニット単位で設けられるため、システ
ムごとに異なり、標準化しにくいという欠点がある。

【００１９】さらに、前記従来のリレー装置では、シス
テムを拡張する場合に、各ユニットごとに、制御機能の
再設定を行なう必要がある。この再設定は、各ユニット
のマイクロプロセッサの制御プログラムの書き換えによ
り行なうことになるので、すべてのマイクロプロセッサ
の制御プログラムを書き換えなければならず、手間がか
かる。しかも、この場合、各ユニットの機能の特性の相
違を考慮して、制御プログラムを作成する必要があるの
で、拡張の許容範囲が狭いという問題がある。

【００２０】また、マイクロプロセッサを用いて演算等
の処理を行なっているため、特に、高速演算を行なうユ
ニットの処理能力にも限界があり、高速性を求めると精
度が低下し、精度を求めると速度が低下するという問題
がある。これに対して、処理能力を向上させようとする
場合には、多くのユニットを追加せざるを得ない。しか
し、システム内にユニットを追加することは、前述した
ように種々の問題がある。

【００２１】このため、システム自体を複数台並設し
て、全体の処理能力を向上することが考えられるが、装
置が大規模化すると共に、消費電力の増大、コストの上
昇などの問題があった。また、並設されるシステム間の
連携が容易でないため、並設して動作するシステムの連
携が必要な機能については、信頼度が低下するので、高
度な機能の実現が困難である。

【００２２】さらに、一般的に、アナログ入力部は信頼
度が低いので、データの信頼性を上げるには、入力信号
を点検信号に切り換えて一定周期（例えば、１回／１日
程度）で、全チャネルを点検せざるをえない。このた
め、従来は、点検用の特別の追加回路を有している。そ
のため、ハードウェア量が多くなると共に、ソフトウェ
ア処理も複雑化し、高信頼度化のネックとなっていた。

【００２３】本発明の目的は、電力系統の広い範囲、例
えば、電圧階級５００ｋＶ〜６．６ｋＶで、送電線、母
線、変圧器、発電機、電圧安定制御装置、静止形無効電
力補償装置などにシリーズ展開ができるようにするため
に、ユニットの追加、組み替えができて、小形で装置の
拡張性、柔軟性、高機能化、多機能化に対応できる、電
力用信号処理システムを提供することにある。

【００２４】本発明の他の目的は、システムを大型化さ
せることなく、ユニットのディジタル演算処理能力を大
幅に向上させ（高速処理）、処理機能の高速化を図って
高精度化を実現することができる電力用信号処理システ
ムを提供することにある。

【００２５】さらに、本発明の他の目的は、ユニットの
最適機能分割および各ユニットにプロセッサを搭載する
ことによって、診断機能を充実させ、装置の信頼度の向
上を図ると共に、装置のアナログ入力部からの点検入力
を入れて行なう自動点検機能をなくした小形で高信頼
度、高性能な電力用信号処理システムを提供することに
ある。

【００２６】

【課題を解決するための手段】本発明の目的は、次のよ
うにして達成される。

【００２７】すなわち、電力用信号処理システムにおけ
る信号の取り込みから演算結果に基づく信号の出力まで
の一連の処理を、処理機能に基づいて分割して実行する
複数のユニットを設け、かつ、これらのユニット間のデ
ータ転送を、前記一連の処理が分割された処理機能ごと
に順次実行されるよう制御する機能を有するシステムコ
ントロールユニットを設けことにより達成される。

【００２８】また、本発明において、前記処理を分割し
て実行するユニットのうち、高速演算を実行するユニッ
トに、ディジタル・シグナル・プロセッサを搭載するこ
とにより、高速演算処理が可能となる。

【００２９】本発明の電力用信号処理システムにおける
信号の取り込みから演算結果に基づく信号の出力までの
一連の処理処理機能は、好ましくは、システムコント
ロール、アナログ入力、保護演算（リレー演算）ま
たは制御演算、シーケンス処理、整定・表示、デ
ィジタル入出力、に分割して、各々を個別のユニットと
する。また、これに、フェイルセーフを考慮して、独立
に機能する、事故検出ユニットを付加することが好まし
い。

【００３０】これらのユニットは、次のように構成する
ことが好ましい。

【００３１】(1)上記〜およびのユニットには、
プロセッサを搭載する。

【００３２】(2)上記〜は、汎用システムバス、好
ましくは、例えば、マルチバス、ＶＭＥバスなどの世界
標準バスを介して接続する。

【００３３】(3)上記のディジタル入出力ユニット
は、上記のシーケンス処理ユニットと上記汎用システ
ムバスとは異なるバスを介して接続する。

【００３４】(4)上記の事故検出ユニットは、上記
〜とはハードウェアを全く分離して設ける。これは、
互いに干渉を避けるためである。

【００３５】さらに、処理高速化の目的を達成するため
に、上記したように、〜のユニットにはプロセッサ
を搭載し、特に、のアナログ入力ユニットとの保護
（制御）演算ユニットには、高速演算ができるディジタ
ル・シグナル・プロセッサＤＳＰを搭載する。他のユニ
ットのプロセッサは、汎用のマイクロプロセッサを搭載
する。そして、〜のユニットは、それぞれに並列動
作ができるようにする。すなわち、システムコントロー
ルユニットにより、各ユニットに対してデータを順次転
送するよう制御を行なうことにより、一連の処理を、各
ユニットが協調して実行するように制御する。

【００３６】さらに、上記他の目的を達成するため、本
発明は、各処理ユニットに、それ自身と他のユニットの
両者がアクセスできるメモリを設け、このメモリに、予
め設定した情報を、当該ユニットまたは他のユニットが
周期的に書き込み、これを書き込んだユニットとは異な
るユニットが周期的に読みだして、読みだした情報が予
め設定した情報か否か判定して、ユニットの動作状態を
監視する機能を備える構成と成っている。

【００３７】また、各ユニットはプロセッサを搭載して
いるので、前記相互チェックのほか、自己判断（セルフ
チェック）を実施するようにしてユニット単位の不良を
検出できるようにしてもよい。

【００３８】さらに、アナログ入力信号に、ハードチェ
ックのためのチェック信号を常に重畳させ、このチェッ
ク信号を、ディジタルフィルタによりシステムの性能に
影響のない値まで除去すると共に、この信号成分のみを
上記のアナログ入力ユニット内のディジタル・シグナ
ル・プロセッサで抽出し、アナログ入力部の正常性を常
にチェックするようにしてもよい。

【００３９】

【作用】電力系統の保護または制御に係る処理機能は、
前記〜を適宜選択、組み合わせることにより実現で
きる。しかも、各ユニット間のデータ転送を、システム
コントロールユニットが制御するので、システムを構築
する際、システムコントロールユニットによる転送制御
について当該システム対応に設定するのみで、各ユニッ
トは必要な機能のものを必要な数量接続すればよい。従
って、システムの標準化が図れる。

【００４０】例えば、前記した前記〜のユニットを
１ユニットずつ揃えたシステムを、基本システムとして
標準化しておく。そして、構築すべきシステムによっ
て、入力データのチャネル数が多い場合には、アナログ
入力ユニットを増設し、また、演算量が多い場合には、
演算ユニットを増設することにより、対応ができる。

【００４１】従って、本発明の信号処理システムを適用
すれば、広い用途について、システム構成を展開するこ
とができる。広い範囲の電圧クラス、例えば、５００ｋ
Ｖ〜６．６ｋＶで、種々の保護対象、例えば、送電線、
トランス、発電機、母線等について、保護または制御す
るシステムが構築できる。

【００４２】さらに、ユニットの増減、変更が容易であ
るから、小形で高信頼度な多機能・高機能なディジタル
保護（制御）装置が実現できる。すなわち、拡張性・柔
軟性に富んだシステム構成が実現できる。

【００４３】また、前記したおよびのユニットにつ
いて、高速演算が可能なディジタル・シグナル・プロセ
ッサ（ＤＳＰ）を搭載することにより、 1) 系統に発生する高調波成分をＤＳＰを用いたディジ
タルフィルタにより除去でき、アナログ入力ユニット
の小形化、高信頼度化が実現できると共に、従来の数倍
（２〜３倍）の高性能（高精度、高安定度）化が実現で
きる。

【００４４】2) 電力系統の保護または制御に係る演算
が、短時間で処理できると共に、浮動小数点演算形ＤＳ
Ｐではダイナミックレンジが広くなり、スケーリングな
どの手間も不要となる。さらには、処理が高速になるた
め、多くの機能（多機能）、高機能な処理が可能とな
り、制御および保護特性の高性能化（高精度、高速動
作）、小形化・高信頼度化、低コスト化が実現できる。

【００４５】一方、ユニット〜は、プロセッサを搭
載し、それぞれに演算周期をフルに使用したオーバーヘ
ッドのない並列動作が可能であるため、それぞれのユニ
ット、すなわち、システムの処理能力を向上（スループ
ットの向上）させることができる。

【００４６】さらに、のユニットに高速のＤＳＰを適
用し、電力系統に発生する高調波をディジタルフィルタ
により除去することにより、公知アナログフィルタにお
ける抵抗やコンデンサなどのばらつきによる特性のばら
つきがない（高精度)、安定（経年変化がない、温度変
動の影響を受けない）な特性を実現できる。

【００４７】また、のＤＳＰは、アナログ入力信号に
重畳させた点検・監視（チェック）用信号を、電力系統
の保護または制御に係る性能に悪影響を与えないような
値まで除去すると共に、該点検・監視用信号の振幅値お
よび周波数を高精度に常時チェックできる。従って、ア
ナログ入力信号を点検信号に切り換えて、装置の異常の
有無をチェックする、従来の自動点検を省くことができ
る。

【００４８】

【実施例】以下、本発明を実施例に基づいて説明する。

【００４９】第１図に本発明の信号処理システムを適用
した電力用ディジタル保護リレー装置の一実施例の全体
ブロック構成図を示す。

【００５０】図示のように、本実施例は、保護リレーに
係る処理機能を９種のユニットに分割して構成されてい
る。それらのユニットは、マルチプロセッサシステムの
ためのシステムコントロールユニット１、アナログ入力
のＡ／Ｄ変換およびディジタルフィルタ処理を行なうア
ナログ入力ユニット２、リレー演算ユニット３、シーケ
ンス処理ユニット４、整定・表示処理ユニット５、ディ
ジタル入出力ユニット６、事故検出ユニット７、補助リ
レーユニット８、表面パネルユニット９から構成されて
いる。

【００５１】ユニット１〜５はそれぞれ汎用システムバ
スＢ１を介して接続されている。

【００５２】また、シーケンス処理ユニットとディジタ
ル入出力ユニット６とは、汎用システムバスＢ１とは異
なる入出力Ｉ／ＯバスＢ２で接続されている。

【００５３】さらに、事故検出ユニット７内のリレー演
算部７１とシーケンス処理部７２は、上記したバスＢ１
およびＢ２とは異なる入出力Ｉ／ＯバスＢ３で接続され
ている。

【００５４】なお、システムには、図示しないが電源装
置を備え、これにより、各ユニットが駆動される。

【００５５】次に、汎用システムバスＢ１に接続される
１〜５のユニット間のデータ転送制御、すなわち、マル
チプロセッサのデータ転送制御の一例について、を第２
図および第３図を用いて説明する。第２図において、ユ
ニット１〜５は、第１図のユニット１〜５と全く同一の
ものである。

【００５６】システムコントロールユニット１におい
て、１０は汎用マイクロプロセッサを含む制御部、１１
は高速データ転送のためのダイレクト・メモリ・アクセ
ス・コントローラ（ＤＭＡＣ）、１２はデータメモリで
ある。

【００５７】アナログ入力ユニット２において、２０は
浮動小数点演算形（固定小数点演算形でも可）のディジ
タル・シグナル・プロセッサＤＳＰを含む信号処理部、
２１は例えばデュアルポートランダムアクセスデータメ
モリ（ＤＰＲＡＭ）からなるデュアルポートデータメモ
リである。

【００５８】リレー演算ユニット３において、３０は浮
動小数点演算形（固定小数点演算形でも可）のＤＳＰを
含む演算処理部、３１はデュアルポート・ランダムアク
セス・データメモリ（ＤＰＲＡＭ）からなるデュアルポ
ートデータメモリである。

【００５９】シーケンス処理ユニット４において、４０
は汎用マイクロプロセッサを含むシーケンス処理部、４
１は前記データメモリ３１と同様にＤＰＲＡＭからなる
デュアルポートデータメモリである。

【００６０】整定・表示処理ユニット５において、５０
は汎用マイクロプロセッサを含む整定・表示処理部、５
１はＤＰＲＡＭからなるデュアルポートデータメモリで
ある。

【００６１】また、第２図中の信号線αは、データの取
り込み周期を知らせるための割込み信号、信号線ａ〜ｅ
は、各ユニットの異常報知および異常認知信号（ＳＹＳ
ＦＡＩＬ）である。

【００６２】次に、この実施例におけるデータ転送方式
について、第３図をも参照して説明する。

【００６３】第３図は、データ転送のタイミングを時系
列的に表現する。第３図において、(a)がシステムコン
トロールユニット１の処理、(b)がアナログ入力ユニッ
ト２の処理、(c)がリレー演算ユニット３の処理(d)がシ
ーケンス処理ユニット４の処理、(e)が整定・表示処理
ユニット５の処理、をそれぞれ示す。同図において、
〜の点線の矢印の方向はデータ転送の方向を示すもの
である。

【００６４】まず、マスタユニット（汎用システムバス
の使用権を得、データ転送を開始できるユニット）であ
るシステムコントロールユニット１が、スレーブユニッ
ト（マスタによって行なわれるデータ転送に応答するユ
ニット）であるアナログ入力ユニット２からＮ周期のデ
ータを入力する。このデータは、Ｎ−１周期以前のサ
ンプルデータを用いて、該アナログ入力ユニット２が、
Ｎ周期にディジタルフィルタリング処理を行なった、例
えば、電力系統の電圧および電流情報である。このデー
タの入力は、ユニット１内の制御部１０で行なっても
よいし、ＤＭＡＣ１１で行なってもよいものである。そ
して、入力したデータはデータメモリ１２に記憶す
る。

【００６５】次に、システムコントロールユニット１
は、入力し記憶しているデータを、スレーブユニット
であるリレー演算ユニット３にデータ転送する。これ
が、第２図中のである。

【００６６】さらに、Ｎ周期に演算したリレー演算結果
（Ｎ−１周期以前のアナログ入力ユニット出力を使用し
ている）を入力し、ユニット１内のデータメモリ１２
に記憶する。

【００６７】次に、システムコントロールユニット１
は、入力し、記憶しているデータを、スレーブユニッ
トであるシーケンス処理ユニット４にデータ転送する。
これが、第２図中のである。

【００６８】さらに、Ｎ周期に演算したシーケンス処理
結果（Ｎ−１周期以前のリレー演算結果を使用してい
る）を入力し、ユニット１内のデータメモリ１２に記
憶する。

【００６９】次に、システムコントロールユニット１
は、入力し、記憶しているデータを、スレーブユニッ
トである整定・表示処理ユニット５にデータ転送する。
これが、第２図中のである。

【００７０】さらに、ユニット５中のＤＰＲＡＭに記憶
されているリレー用整定値を入力し、システムコント
ロールユニット１中のデータメモリ１２に記憶する。こ
のデータは、リレー用の整定値であるので、上記した
データに含ませて、システムコントロールユニット１
が、リレー演算ユニット３に毎サンプリング、ユニット
２より入力したデータと一緒に転送し、ユニット３中
のＤＰＲＡＭ３１に記憶するようにするものである。こ
のようにすることにより、整定値に変更があっても直ち
に対応することができる。

【００７１】第３図から明らかなように、各ユニット
は、それぞれのデータ転送が終了すると、次のサンプル
時刻まで、各ユニットに与えられた機能をフルに処理で
きるものであることが理解できる。すなわち、各ユニッ
トは、その時刻のデータ転送が終了してから、その時刻
のデータを用いた演算処理をサンプル周期を全て使用し
て演算が可能である。これは、第２図に示した各ユニッ
ト内のデュアルポートデータメモリ２１，３１，４１，
５１を設けていることの効果によるものである。

【００７２】第３図に示した、のデータ転送タイミン
グは、第３図に示した割込み信号線αによって行なうも
のである。この信号線αは、電力系統の電圧、電流をサ
ンプリングするサンプル指令に同期した信号線であり、
ユニット２より発せられるものである。このタイミング
は、原サンプリング信号のサンプリング周期を分周した
ものである。

【００７３】上記したデータ転送〜はのデータ転
送の後、引き続いて行なわれるものであることは言うま
でもない。

【００７４】以上、本実施例の適用されたディジタル保
護リレー装置の機能分割、全体ブロック構成および分割
された各ユニット間のデータ転送例について述べた。

【００７５】ところで、上記実施例では、システムコン
トロールユニット１が、他の四つのユニット２〜５を制
御している。しかし、システムコントロールユニット１
の制御し得るユニットはこれに限られない。第３図に示
すように、システムコントロール処理の１周期内にすべ
てのユニットに対する転送処理が納まる範囲であれば、
さらに被制御ユニットを増加することができる。

【００７６】ユニットの増設は、当該ユニットをシステ
ムバスＢ１に接続すると共に、該ユニットにアドレスを
設定し、かつ、システムコントロールユニットの制御プ
ログラムを変更すればよい。

【００７７】増設するユニットは、例えば、あるユニッ
トの処理能力を向上する目的の場合には、同一機能のユ
ニットを増設すればよい。また、システムに、異なる機
能を付加したい場合には、当該機能を有するユニットを
増設すればよい。

【００７８】例えば、アナログ入力ユニットを増設すれ
ば、より多くの信号の処理が可能となる。また、リレー
演算ユニットを増設すれば、より多くの演算が実行で
き、リレーの多機能化および高機能化が図れる。

【００７９】一方、異なる機能を有するユニットを増設
することにより、ディジタルリレーに各種の機能を付加
することができる。例えば、通信機能を設けて、他のリ
レー装置との情報交換を行なったり、本システムを子機
として、親機において集中制御を行なったりすることが
可能となる。

【００８０】また、本システムでは、ユニットの増加の
みならず、削減、変更が可能であることは、いうまでも
ない。

【００８１】例えば、演算ユニットを、より高速処理の
できるユニットと交換することができる。これにより、
例えば、１周期内での演算処理能力が向上するので、処
理できる情報量が増大する。従って、より多くの信号の
処理が可能となる。また、それまで、複数の演算ユニッ
トで実行していた演算を、それより少ない数のユニット
で処理可能となり、ユニット数を削減することができ
る。逆に、処理すべき情報が同じであれば、より高精度
の演算、複雑な演算が限られた時間内で実行可能となる
ので、システムの高精度化、高機能化を図り得る。

【００８２】このようなことは、システム構築の際にも
適用でき、目的に応じてユニットを選択することによ
り、ディジタルリレー装置の他、種々のシステムが構築
できる。

【００８３】このように、本実施例の方式によれば、目
的に応じて種々のシステムが構築できると共に、一旦構
築したシステムの拡張、機能付加、高速化、高精度化、
高機能化等が容易に行なえる柔軟性あるシステムが構成
できる。

【００８４】次に、各ユニットのそれぞれの詳細説明の
前に電力用ディジタル保護装置の概要について述べる。
処理の概要を第４図、第５図および第６図を用いて説明
する。まず、第４図を用いて、電力用保護装置の処理概
要を述べる。

【００８５】ステップ２００１では、電力系統よりの情
報、すなわち、例えば、送電線の電圧、電流を入力し、
さらにアナログ量をディジタル量に変換する。

【００８６】ステップ２００２では、事故検出あるいは
制御用の電気量を導出する。この電気量の導出には、電
力系統事故時の電圧、電流の大きさ、事故点までのイン
ピーダンスＺ、抵抗分Ｒ、リアクタンス分Ｘ、事故点の
方向、事故時の周波数などがある。

【００８７】ステップ２００３では、ステップ２００２
で導出した電気量を所定の整定値と比較判定する。比較
判定結果、事故と判定されたら、ステップ２００４に進
む。

【００８８】ステップ２００４では、ステップ２００３
で判定された事故条件が継続されているかどうかの判定
を行ない、継続されていればステップ２００５に進む。

【００８９】ステップ２００５では、事故と判定された
のでその情報を記憶する。

【００９０】ステップ２００６では、ステップ２００５
で記憶されている各種リレーの動作を基に、公知のシス
テムのシーケンス処理（外部条件、タイマーとの組み合
わせもある）を行ない、事故と判定された場合には、遮
断器に対する遮断指令を発するものである。

【００９１】ステップ２００７は、装置の点検・監視処
理である。

【００９２】電力用のディジタル制御保護装置は、上記
した処理をアナログ入力のサンプリング周期内に実行
し、毎サンプル繰り返し実行するものである。

【００９３】第５図には公知のリアクタンスリレー（１
要素分）とモーリレー（１要素分）の特性例を示す。図
において、ｊｘはインピーダンスの誘導リアクタンス分
である。

【００９４】第４図のステップ２００２では、上記リレ
ー要素を約３０〜５０要素分処理し、ステップ２００６
のシーケンス処理はこれらのリレー要素出力を基に、シ
ステムに対応した所期のシーケンス処理を行なうもので
ある。第５図に示したＺ₁およびＺ₂が整定値であり、保
護リレーの場合には、この値が保護範囲を決定する。こ
の値は電力系統の変更、これに伴う保護範囲の変更の場
合には、人間により装置外部よりオンラインにて変更さ
れるものであることは公知の技術である。

【００９５】第６図には、第５図に示したリアクタンス
リレーの処理フロー例（第６図(ａ)）とそれぞれの処理
ステップに対応する処理波形例（第６図(ｂ)）を示す。
図において、(ａ)と(ｂ)のＳ１〜Ｓ７はそれぞれ対応す
るものである。

【００９６】このリアクタンスリレーの場合、まず、電
圧・電流データを入力し（ステップＳ１，２)、これら
について種々の演算を実行し（ステップＳ３〜Ｓ７)、
演算結果を整定値と比較する（ステップＳ８)。ここ
で、演算結果が整定値より大きければ、異常状態の持続
時間を調べるためのカウンタ（図示せず）を＋１歩進す
る（ステップ９)。

【００９７】ついで、このカウンタの計数値が所定計数
値より大きくなったか否かを調べる(ステップＳ１０)。
ここで、カウンタの計数値が所定計数値より大きけれ
ば、リレーを動作させるべき状態と判断して、要素リレ
ーの出力を１とする（ステップＳ１１)。一方、計数値
が所定値に達していなければ、要素リレーの出力を０と
して、動作させないでおく（ステップＳ１２)。

【００９８】ところで、前記ステップＳ８において、演
算結果が整定値より小さければ、前記カウンタをクリア
し（ステップＳ１３)、当然のことながら、要素リレー
の出力は０である（ステップＳ１４)。

【００９９】以上の説明で電力用保護リレー装置の概要
が理解できるであろう。

【０１００】次に、電力系統用ディジタル保護装置に対
し、小形で装置の拡張、高機能、多機能化に対応でき、
さらに、高性能（高精度、高速度）、高信頼度化が実現
できるように最適機能分散化を図った第１図の各ユニッ
トについての一実施例の構成とその処理機能について、
以下に詳細に述べる。

【０１０１】まず、第１図のアナログ入力ユニット２の
一実施例について、構成および処理概要を第７図、第８
図を用いて述べる。第７図はアナログ入力ユニット（第
１図の２）の構成を示す。

【０１０２】図において、２０１は複数チャネルの折り
返し誤差防止用フィルタ、２０２は複数チャネルのサン
プルホールド回路（Ｓ／Ｈ)（全チャネル同時サンプリ
ング方式）、２０３はマルチプレクサ（ＭＰＸ）、２０
４はアナログ／ディジタル変換回路、２０５はデュアル
ポート・ランダムアクセス・メモリ（以下ＤＰＲＡＭと
略記する）を用いたデュアルポートのバッファメモリ、
２０６はタイミング発生回路、２０７はユニット間，他
系統，その他（入力信号など）と該ユニットとの同期化
を図るためのインターフェイス回路である。

【０１０３】また、２００はディジタル・シグナル・プ
ロセッサ（以下ＤＳＰと略記する）、２０８は前記ＤＳ
Ｐ２００用プログラムメモリ、２０９はＤＰＲＡＭを用
いたデュアルポートデータメモリ、２１０はシステムバ
スインターフェイス回路、２１１は割込み発生回路、２
１２は異常検出回路である。

【０１０４】また、信号線αはデータ取り込み用の割込
み発生信号（ユニット１に対する発生信号）、信号線ｅ
は異常報知および認知信号（ＳＹＳ ＦＡＩＬ）であ
る。

【０１０５】前記バッファメモリ２０５、ＤＳＰ２０
０、プログラムメモリ２０８、デュアルポートデータメ
モリ２０９、割込み発生回路２１１および異常検出回路
２１２は、ローカルバスＬＢに接続されている。また、
前記割込み発生回路２１１および異常検出回路２１２
は、システムバスＢ１にも接続される。さらに、デュア
ルポートデータメモリ２０９は、システムバスインター
フェイス回路２１０を介してシステムバスＢ１に接続さ
れる。

【０１０６】次に、第８図を用いて処理概要を述べる。

【０１０７】ステップ２０２０でイニシャル処理後、ス
テップ２０２１で、第７図に示した信号線Ｘを監視し、
入力情報（系統の電圧・電流）のＡ／Ｄ変換後のデータ
入力割込みが発生しているかをチェックする。これは、
第７図に示すＤＳＰ２００が行なう。

【０１０８】データ入力割込みがある場合には、そのサ
ンプル時刻の全チャネルのデータをステップ２０２２で
入力し、ステップ２０２３では、そのデータおよび必要
とするそれ以前のサンプル時刻の記憶してあるデータを
用いて、全チャネル分のフィルタ演算（ディジタルフィ
ルタ演算）を行なう。もちろん、この演算は、ＤＳＰ２
００が、プログラムメモリ２０８に記憶されている命令
に従って実行するものである。ＤＳＰの概要とディジタ
ルフィルタ演算の概要については後述する。

【０１０９】ステップ２０２４では、信頼度向上のため
の監視処理を行なう。この監視処理についていは後述す
る。

【０１１０】ステップ２０２５ではカウンタＣの歩進を
行ない、ステップ２０２６で上記カウンタＣがある一定
値（α）になったかどうかの判定を行なう。ステップ２
０２５，２０２６の処理は、ステップ２０２１のデータ
入力割込みの回数を計数している。このカウンタＣは、
例えば、ＤＳＰ２００内に設定される。

【０１１１】ステップ２０２６でカウンタＣがある一定
値に達した場合、ステップ２０２７でこのカウンタをク
リアする。ステップ２０２３で、フィルタ演算結果を全
チャネル分、第７図のデュアルポートデータメモリ（Ｄ
ＰＲＡＭ）２０９に記憶して、ステップ２０２９で、第
１図システムコントロールユニット１に対して、該デー
タを取り出す割込み発生処理を行なう。

【０１１２】以上の説明から明らかなように、本実施例
のアナログ入力ユニット２は、前述した電気学会誌１０
５巻１２号記載のディジタルリレーにおけるアナログ入
力とは、処理手順に差異がある。

【０１１３】すなわち、後者の公知のアナログ入力で
は、フィルタ（アナログ）→Ｓ／Ｈ（サンプルホール
ド）→ＭＰＸ（マルチプレクサ）→Ａ／Ｄ（アナログ／
ディジタル変換）→所期の演算の順であるのに対し、本
実施例のアナログ入力部は、Ｓ／Ｈ→ＭＰＸ→Ａ／Ｄ→
ディジタルフィルタ→所期の演算となっている。

【０１１４】また、第８図の処理フローのステップ２０
２６から明らかなように、ステップ２０２３のディジタ
ルフィルタ演算の周期は、他のユニットにデータ転送す
る周期の１／α（αは正の整数）で行なう。例えば、デ
ィジタルフィルタの演算周期を１６７μｓ（６kHzサン
プリング）として、α＝１０とすると、他のユニット
（本実施例では第１図のシステムコントロールユニット
１）にデータ転送する周期は、１６６７μｓ（６００Hz
サンプリング相当）となる。すなわち、ディジタルフィ
ルタ演算周期をディジタル保護演算周期の１／10で行な
うものである。このαは、システムにより、任意に設
定、変更可能なものであることは言うまでもない。

【０１１５】また、システムにより、多くの入力チャネ
ル数を必要とする場合では、このユニットを複数システ
ムバスに接続し、これら複数ユニット間の同期を、第７
図のインターフェイス回路２０７を介してとり、並列処
理させるようにすればよいことは、いうまでもない。

【０１１６】以上の説明から明らかなように、本実施例
のアナログ入力ユニットによれば、Ｓ／Ｈ、ＭＰＸ、Ａ
／Ｄ部の誤差（オフセット電圧、ノイズ、量子化誤差）
を一括して、ディジタルフィルタが除去したデータを用
いて所期のリレー演算などが実行できるため、従来構成
に比して、大幅な特性改善ができる。

【０１１７】次に、第９図を用いて、第１図に示すシス
テムコントロールユニット１の一実施例について説明す
る。

【０１１８】同図において、１００は汎用のマイクロプ
ロセッサ、１０１は高速データ転送用のダイレクト・メ
モリ・アクセス・コントローラ（以下ＤＭＡＣと略記す
る）である。

【０１１９】また、１０２は例えばＰＲＯＭを用いたプ
ログラムメモリ、１０３はＲＡＭを用いたデータメモ
リ、１０４は電気的消去・書替え可能な不揮発性メモリ
Ｅ²ＰＲＯＭを用いて整定値等の設定値、定数、係数な
どの設定データを記憶する設定データメモリ、１０５は
スタティック・ランダムアクセス・メモリ（ＳＲＡＭ）
と上記と同様の不揮発性メモリＥ²ＰＲＯＭとを同一チ
ップ（ＩＣ）内に実装して、データを不良発生時に高速
に記憶し、不良解析を行なうための解析データメモリで
ある。

【０１２０】さらに、１０６はシステムリセット、シス
テムクロック、バスアクセス調停回路などを有するシス
テムロジック、１０７はシステム割込み判定回路、１０
８は異常検出回路、１０９は、パーソナルコンピュータ
等と接続する通信インターフェイス（ＲＳ−２３２Ｃ）
回路、１１０はシステムバスインターフェイス回路であ
る。

【０１２１】前記解析データメモリ２０５は、前述のよ
うにＳＲＡＭとＥ²ＰＲＯＭとを有して構成され、スト
ア制御信号（パルス）によって、ＳＲＡＭの全データが
Ｅ^２ＰＲＯＭに一度に転送し、また、リコール制御信号
（パルス）によって、Ｅ²ＰＲＯＭの全データを一度に
ＳＲＡＭに転送する機能を有する。

【０１２２】従って、例えば、電源オフ時、ユニットの
異常検出時等に、前記ストア制御信号を発生する構成と
しておくことにより、直前のデータが不揮発性のＥ²Ｐ
ＲＯＭに保存でき、運転再開、不良解析に好適である。

【０１２３】前記マイクロプロセッサ１００は、ローカ
ルバスＬＢに接続される。また、このローカルバスＬＢ
には、ＤＭＡＣ１０１、設定データメモリ１０４、解析
データメモリ１０５、システムバスインターフェイス回
路１１０、プログラムメモリ１０２、データメモリ１０
３、異常検出回路１０８、通信インターフェイス回路１
０９およびシステム割込み判定回路１０７が接続されて
いる。

【０１２４】次に、第１０図を用いて、第１図に示すリ
レー演算ユニット３の一実施例の構成について説明す
る。

【０１２５】同図において、３００は演算処理用のプロ
ッセッサ（ＤＳＰ)、３０１はＥＰＲＯＭを用いたＤＳ
Ｐ用プログラムメモリ、３０２はデータ記憶用のＤＰＲ
ＡＭを用いたデュアルポートデータメモリ、３０３はシ
ステムバスインターフェイス回路、３０４は異常検出回
路である。なお、上記ＤＳＰの概要については後述す
る。

【０１２６】このリレー演算ユニットが、第４図のステ
ップ１〜ステップ５の処理を高速に処理するものであ
る。すなわち、電力用ディジタル制御および保護のため
の処理を行なうプロセッサユニットである。システムに
よっては、このユニットを複数個、システムバスに接続
して、並列処理させることができる。

【０１２７】次に、第１１図（ａ）を用いて、第９図に
示すシステムコントロールユニット１の一実施例の処理
概要を述べる。第１１図（ｂ）には第１０図に示すリレ
ー演算ユニット３の処理概要を併せて示している。

【０１２８】システムコントロールユニット１の処理
は、第１１図（ａ）に示すように行なわれる。

【０１２９】イニシャル処理後、アナログ入力ユニッ
ト２からのデータ取り込み要求（ディジタルフィルタ演
算周期のα倍）があるかどうかの判定（割込み待ち）を
行なう（ステップ１０００，１００１）。

【０１３０】第２図および第３図を用いて説明したよ
うに、各ユニットとのデータ転送処理を行なう（ステッ
プ１００２）。すなわち、ユニット間のデータ転送制御
は、このシステムコントロールユニット１が行なう。

【０１３１】各ユニット間とのデータ転送が正常に行
なわれているかどうかの相互チェック処理を行なう（ス
テップ１００３〜１００７）。

【０１３２】ローカルおよびシステム割込み処理を行
なう（ステップ１００８，１００９）。

【０１３３】第９図の設定データメモリ１０４および
解析データメモリ１０５に記憶すべきデータの編集を行
ない、かつ、系統に事故が発生したときには、データの
セーブ処理を行なう（ステップ１０１０〜１０１２）。

【０１３４】自己診断（セルフチェック）処理を行な
う（ステップ１０１３，１０１５）。

【０１３５】システムコントロールユニット１は、以上
述べたような処理を繰り返し、データ取り込み要求、す
なわち、保護（または制御）演算周期ごとに実行するも
のである。もちろん、ユニットの組み替え、追加などに
はそれに対応してデータ転送制御を変更して処理を実行
するようにするものであることは、容易に推測できるも
のであり、図示はしていないが、これらを制御するハー
ドウェアおよびソフトウェアをユニット内に内蔵してい
ることはいうまでもない。

【０１３６】次に、第１０図に示すリレー演算ユニット
３の処理概要を第１１図（ｂ）を参照して説明する。

【０１３７】(a)イニシャル処理後、前記システムコン
トロールユニット１からのデータ転送が終了したかどう
かの判定(第１０図の信号線ＩＮＴＲＹを用いた割込み
待ち）を行なう（ステップ３０００，３００１）。

【０１３８】(b)第１０図のデュアルポートデータメモ
リ３０２に転送されたデータをＤＳＰ３００内部のデー
タメモリに転送する（ステップ３００２)。これは、Ｄ
ＳＰ３００を用いた演算処理を高速にするためである。

【０１３９】(c)所期のアルゴリズムに従った電力用保
護リレー演算処理を行なう（ステップ３００３）。

【０１４０】(d)演算結果を、第１０図に示したデュア
ルポートデータメモリ３０２に転送する（ステップ３０
０４）。この演算結果を、前記したシステムコントロー
ルユニット１が後述するシーケンス処理ユニット４に転
送する。

【０１４１】(e)システムコントロールユニット１との
データ転送が正常に行なわれているかどうか（ステップ
３００５〜３００７）の相互チェック、セルフチェック
である常時監視処理を行なう（ステップ３００９〜３０
１１）。

【０１４２】以上述べたように、リレー演算ユニット３
は、データ転送周期ごと、すなわち、演算周期ごとに、
繰り返し、実行されるものである。演算時間は、データ
転送終了割込みがあってから、次のデータ転送割込みが
あるまで、オーバヘッド処理がなく、フルに使用するこ
とができ、処理能力を向上することができる。また、ス
テップ３００３のリレー演算処理は、第５図および第６
図で説明したような処理を、多種かつ多数実行するもの
である。

【０１４３】次に、第１１図を用いてユニット間（シス
テムコントロールユニット１とリレー演算ユニット３）
のデータ転送による相互監視によって不良を検出する手
法例について述べる。

【０１４４】まず、第１１図（ａ）のシステムコントロ
ールユニット１の監視処理について述べる。

【０１４５】（ステップ１００３）このステップは、リ
レー演算ユニット３側がシステムコントロールユニット
１より、毎周期、所定のデータ（この例ではＡ）が転送
されているかどうかをチェックするための処理である。
システムコントロールユニット１は、第１０図のデュア
ルポートデータメモリ３０２のある固定エリア（例えば
Ｎ番地とする）に毎周期、固定データＡを転送する。

【０１４６】（ステップ１００４）このステップは、シ
ステムコントロールユニット１が、第１０図のデュアル
ポートデータメモリ３０２のある固定エリア（例えばＭ
番地とする）から固定データＢを取り込む処理である。
このＭ番地のデータＢは、毎周期、システムコントロー
ルユニット１でクリアされ、毎周期、リレー演算ユニッ
ト３でセットされるものである。

【０１４７】（ステップ１００５）このステップは、ス
テップ１００４で第１０図のデュアルポートデータメモ
リ３０２のＭ番地からデータ（正常であればＢ）を入力
したので、リレー演算ユニット３が正常であれば次の周
期で再びＭ番地にデータＢを記憶するはずであるので、
前データが残っている場合との区別のためにクリアする
処理である。

【０１４８】（ステップ１００６）このステップは、Ｍ
番地より入力したデータがＢかどうかの判定を行なうス
テップである。Ｂであれば、リレー演算ユニット３との
データ転送も正常と判定できる。さらに、Ｂであれば、
リレー演算ユニット３も、毎周期、第１１図（ｂ）のス
テップ３００５の処理を正常に処理していると判定でき
る。Ｍ番地より入力したデータがＢでない場合には、リ
レー演算ユニット３が正常に動作していないと判定でき
る。なぜなら、データの転送が異常かどうかは、Ｍ番地
とのアクセスが正常にできなければ、別の番地（例えば
Ｍ＋１番地）をアクセスすることにより、その異常の有
無は容易に判定することができるからである。

【０１４９】次に、第１１図（ｂ）のリレー演算の監視
処理について述べる。

【０１５０】（ステップ３００５）このステップは、第
１０図のデュアルポートデータメモリ３０２のＮ番地に
固定値Ｂを、毎周期、記憶する処理である。これは、シ
ステムコントロールユニット１が上記したように、毎周
期取り込んで、該リレー演算ユニット３が正常に動作し
ているかどうかを判定するためのものである。すなわ
ち、このステップは、他のユニットに自分を監視しても
らうための処理である。

【０１５１】（ステップ３００６，３００７，３００
８）これらのステップは、リレー演算ユニット３がシス
テムコントロールユニット１を監視するための処理であ
る。

【０１５２】ステップ３００６は、第１０図のデュアル
ポートデータメモリ３０２のＭ番地よりデータを取り込
む。このＭ番地には、上記したように、システムコント
ロールユニット１が、正常に動作していれば、固定値Ａ
を毎周期転送している。

【０１５３】ステップ３００７は、同Ｍ番地の内容を３
００６ステップで既に入力したので、クリアしておく。
システムコントロールユニット１が正常に動作していれ
ば、次周期までにはこのＭ番地に再び固定値Ａが転送さ
れているはずである。

【０１５４】ステップ３００８は、Ｍ番地より入力した
データがＡかどうかの判定を行なう。Ａであれば、シス
テムコントロールユニット１は正常と判定する。Ａでな
ければ、システムコントロール不良と判定する。

【０１５５】判定結果、Ａでないケースとしては、Ｍ番
地を含めたメモリ不良も考えられるが、これはリレー演
算ユニット３のＤＳＰ３００でアクセスしてみて、その
良否は判定できる。なお、判定結果Ａでないときには、
第１０図のシステムバスインターフェイス回路３０３の
不良も考えられるが、その場合には、システムコントロ
ールユニット１側の処理（Ｎ番地とのアクセス）も不良
となるはずであるので、その区別は可能である。

【０１５６】以上の説明より、双方のユニット１，３に
プロセッサを搭載しているので、相互チェックが可能で
あることが分かるであろう。これにより、ユニット単位
の不良が高速かつ容易に検出できる。

【０１５７】なお、システムコントロールユニット１は
他のユニットとも上記と全く同様の相互チェックを行な
うものである（第１１図のステップ１００７）。

【０１５８】次に、第１２図を用いて、シーケンス処理
ユニット４の一実施例の構成について説明する。

【０１５９】同図において、４００は電力用保護リレー
装置において、汎用マイクロコンピュータを用いてシー
ケンス処理を行なうシーケンス処理プロセッサ、４０１
はシーケンス処理プログラムを格納するＰＲＯＭを用い
たプログラムメモリ、４０２はデータメモリ(ＲＡＭ)、
４０３は例えばＤＰＲＡＭを用いたデュアルポートデー
タメモリ、４０４はシステムバスインターフェイス回
路、４０５は後述するディジタル入出力ユニット（第１
図における６）とのインターフェイスをとる入出力バス
（以下Ｉ／Ｏバスという）インターフェイス回路、４０
６は異常検出回路、４０７はパーソナルコンピュータな
どとのインターフェイスをとる汎用通信インターフェイ
ス回路（例えば、汎用ＲＳ− ２３２Ｃなど）である。

【０１６０】次に、第１３図を用いて、上記したシーケ
ンスユニットとＩ／Ｏバスを介して接続されるディジタ
ル入出力ユニット６の一実施例の構成について説明す
る。

【０１６１】同図において、６００はＩ／Ｏバスインタ
ーフェイス回路、６０１はデータラッチ回路、６０２は
フォトカプラ、６０３は出力バッファ回路、６０４は入
力バッファ回路、６０５はフォトカプラである。上記フ
ォトカプラ６０２および６０５は、共に、電気的絶縁の
ためのインターフェイスである。

【０１６２】次に、第１４図を用いて、上記したシーケ
ンス処理ユニット４の処理の概要を述べる。

【０１６３】リレー演算ユニット３と同様、イニシャ
ル処理（ステップ４０００）後、システムコントロール
ユニット１より、シーケンス処理に必要なデータの転送
が全て終了したかどうかの判定を行なう（ステップ４０
０１）。この判定は、第１２図に示したように、システ
ムコントロールユニット１からのデータ転送が終了する
と発生する割込み信号ＩＮＴＳＥＱをチェックすること
により行なう。

【０１６４】システムコントロールユニット１からの
データ転送は、第１２図に示すデュアルポートデータメ
モリ４０３に行なわれるので、これをデータメモリ４０
２にデータ転送する（ステップ４００２）。

【０１６５】Ｉ／ＯバスＢ２を介してディジタル入力
処理を行なう（ステップ４００３）。

【０１６６】所定のアルゴリズムに従ったシーケンス
処理を行なう（ステップ４００４）。

【０１６７】ユニット内の監視処理、システムコント
ロールユニット１およびリレー演算ユニット３で述べた
と同様のユニット間相互監視処理を実行する（ステップ
４００５，４００６）。

【０１６８】シーケンス処理結果をＩ／ＯバスＢ２を
介して出力（ディジタル出力）する(ステップ４００
７)。この出力は、第１３図のディジタル出力部を介
し、さらに、第１図に示す補助リレーユニット８に与え
られる。この情報の中には、例えば、目的とする遮断器
に対する遮断指令が含まれていることは言うまでもな
い。

【０１６９】さらに、第１２図のデータメモリ４０２
に記憶されているシーケンス処理結果をデュアルポート
データメモリ４０３に転送する（ステップ４００８）。
これは、システムコントロールユニット１がこのデータ
をアクセスできるようにするための処理である。システ
ムコントロールユニット１は、このデータを後述する整
定・表示処理ユニット５に転送する。

【０１７０】次に、第１５図および第１６図を用いて、
整定・表示処理ユニット５の一実施例の構成および処理
の概要について説明する。第１５図は整定・表示処理ユ
ニットの構成を示す。

【０１７１】同図において、５００はマイクロプロセッ
サ、５０１はプログラムメモリ（ＰＲＯＭ)、５０２は
データメモリ（ＲＡＭ)、５０３はデュアルポートデー
タメモリ（ＤＰＲＡＭ)、５０４はシステムバスインタ
ーフェイス回路、５０５は整定値を記憶する不揮発性メ
モリＥ²ＰＲＯＭからなる整定値メモリ、５０６は異常
検出回路、５０７はパーソナルコンピュータなどとの通
信インターフェイス回路、５０８は表面パネル（第１図
の９）とのパネルインターフェイス回路である。

【０１７２】次に、この整定・表示処理ユニット５の処
理概要を第１６図を用いて説明する。

【０１７３】シーケンス処理ユニット４などと全く同
様、イニシャル処理（ステップ５０００）後、システム
コントロールユニット１からのデータ転送が全て終了し
たかどうかの判定を行なう（ステップ５００１）。

【０１７４】第１図に示す表面パネル９に対する表示
処理を行なう（ステップ５００３）。

【０１７５】第１図の表面パネル９からの整定値（係
数）変更に対する処理を行なう（ステップ５００４，５
００５）。

【０１７６】ユニット内の監視およびユニット間の相
互監視は、前記したシーケンス処理ユニット４と全く同
様に行なう（ステップ５００６）。

【０１７７】第１５図の整定値メモリ５０５に記憶し
ている係数（整定値）を、第１５図のデュアルポートデ
ータメモリ５０３に転送する(ステップ５００７)。これ
は、前記したシステムコントロールユニット１が、この
ユニットからの整定値を他のユニット（例えば、リレー
演算ユニットなど）へ転送できるようにするための処理
である。

【０１７８】以上の説明より、整定・表示処理ユニット
５の構成および処理概要が理解できるであろう。

【０１７９】最後に、第１図に示す事故検出ユニット７
の機能および処理概要を述べる。

【０１８０】このユニット７は、システムの信頼度を考
慮し、これまで説明した他のユニットとはハードウェア
的に分離させる。すなわち、これまで説明した各ユニッ
トとは入力から出力まで電気的な接続がないものであ
る。

【０１８１】この事故検出ユニットの処理の内容は、こ
れまでの各ユニットの組み合わせと同様の処理を行なう
ものである。従って、第１図に示したように、電力系統
からの情報を入力し、この入力に対して所定のアルゴリ
ズムに従った処理を施し、この結果を、これまでの説明
と同様、第１図の補助リレーユニット８に与える。すな
わち、この事故検出ユニット７は、フェイルセーフ用の
ユニットである。処理内容の規模は、これまでの各ユニ
ットの組み合わせに対して、相当小さいものが一般的で
ある。

【０１８２】以下に、構成および処理の概要を述べる。

【０１８３】(1)第１図において、７１は、事故検出ユ
ニット７のリレー演算部であり、構成は第１図に示すア
ナログ入力ユニット２と同様である。処理の内容は、 アナログ入力のＡ／Ｄ変換およびディジタルフィルタ
処理 整定値の入力（後述の７２より入力する） 事故検出用リレー演算 診断処理 などである。

【０１８４】(2)第１図において、７２は、事故検出ユ
ニット７のシーケンス処理部である。以下に処理の概要
を示す。

【０１８５】(a)上記した事故検出用リレー演算部７１
の演算結果を、第１図に示したＩ／Ｏバス（Ｂ３）を介
して入力する処理およびディジタル入出力処理 (b)事故検出リレー用シーケンス処理 (c)事故検出リレー用整定・表示処理 (d)診断処理 などがある。

【０１８６】このシーケンス処理部７２は、ハードウェ
ア構成的には、第１図のシーケンスユニット４の内部に
ディジタル入出力ユニット６と表面パネルインターフェ
イス回路とを実装したものと同じ構成となることは容易
に推測できる。

【０１８７】前述した実施例の各ユニットは、各々ＩＣ
等の回路素子をプリント基板上に搭載して構成される。
この場合、各ユニット毎にＩＣ等を選定して構成しても
よいが、ユニット間で共通に構成することが好ましい。
以下に、その一実施例を示す。

【０１８８】第１図に示す実施例では、アナログ入力ユ
ニット２およびリレー演算ユニット３について、例え
ば、次の構成要素が共通化できる。

【０１８９】1a．ＤＳＰ 1b．ＤＳＰ用プログラムメモリ（ＰＲＯＭ） 1c．デュアルポートデータメモリ（ＤＰＲＡＭ） 1d．システムバスインターフェイス回路 1e．異常検出回路 1f．ローカルバス また、第１図に示す実施例では、システムコントロール
ユニット１、シーケンス処理ユニット４および整定・表
示処理ユニット５について、例えば、次の構成要素が共
通化できる。

【０１９０】2a．汎用マイクロプロセッサ 2b．プログラムメモリ（ＰＲＯＭ） 2c．データメモリ 2d．システムバスインターフェイス回路 2e．異常検出回路 2f．通信インターフェイス回路 2g．ローカルバス さらに、前記ユニット１〜５について、例えば、次の構
成要素が共通化できる。

【０１９１】3a．プログラムメモリ（ＰＲＯＭ） 3b．システムバスインターフェイス回路 3c．異常検出回路 3d．ローカルバス 上記した共通化は、例示であって、各素子の容量、実装
の便宜等を考慮して、種々の態様が可能である。共通化
する場合には、共通の構成要素を、共通のプリント基板
上に搭載すると共に、共通でない構成要素をこれに付加
して搭載することにより、各ユニットが構成される。従
って、プリント基板には、ローカルバスと、共通構成要
素を搭載するスペースと、非共通構成要素を搭載するス
ペースとを、予めレイアウトしておく。

【０１９２】さらに、一歩進めて、共通化できる構成要
素を適宜組み合わせてＬＳＩ化しておくこともできる。

【０１９３】なお、構成要素の共通化に際し、あるユニ
ットには不要である構成要素についても搭載する構成と
すれば、それだけ共通化が進むことになり、プログラム
メモリに固有のプログラムを書き込めば、同一ハードウ
ェア構成のシステムにより、異なる機能を有するシステ
ムを構成することが可能となる。従って、システムの標
準化、規格化に好適である。

【０１９４】ユニットの共通化した部分のハードウェア
構成を例示すれば、次のとおりである。

【０１９５】汎用マイクロプロセッサ、ＰＲＯＭ、ＤＰ
ＲＡＭ、ＲＡＭ、システムバスインターフェイス回路、
異常検出回路、通信インターフェイス回路およびローカ
ルバスにより、共通化されたユニットのハードウェアが
１枚のプリント基板上に構成される。

【０１９６】また、ＤＳＰ、ＤＰＲＡＭ、ＰＲＯＭ、シ
ステムバスインターフェイス回路、異常検出回路および
ローカルバスにより、共通化されたユニットのハードウ
ェアが１枚のプリント基板上に構成される。

【０１９７】なお、本実施例のハードウェア構成におい
て用いている各デバイスは、一例に過ぎないものであっ
て、同じ機能を実現できるものであれば他のデバイスを
用いることもできる。例えば、ダイナミックＲＡＭをス
タティックＲＡＭとしたり、ＰＲＯＭをＥＰＲＯＭとし
たりすることができる。また、プロセッサをより高速か
つ処理能力の大きいものに変えたりすることができる。
逆に、処理すべき信号量が少ない場合、性能が落ちる
が、安価なデバイスに変えることができる。

【０１９８】この場合、各ユニットのシステムバスに対
する入出力の機能および性能に変化がなければ、システ
ム全体には影響が及ばない。従って、各ユニット毎に自
由な設計ができ、また、設計変更も容易である。

【０１９９】すなわち、本実施例では、各ユニットは、
システムコントロールユニットに対して、一定の仕様で
データを入出力できれば、システムに組み込むことがで
きる。従って、本実施例では、種々の機能を有するユニ
ットを自由にシステムに取り入れることができ、また、
システムを構築した後でも、必要に応じてユニット自身
の改良・変更の他、ユニットの増減、変更が可能であ
る。

【０２００】次に、本発明の実施例の構成に際し、キー
コンポーネントとなるＤＳＰ（ディジタル・シグナル・
プロセッサ）について述べる。

【０２０１】第１７図にＤＳＰの一実施例の構成の詳細
図を示す。

【０２０２】本実施例のＤＳＰは、図示のように、外部
メモリのアドレス指定を行なうアドレスレジスタ２２
２、パラレル・ポートとして使用するデータレジスタ２
２３、データＲＡＭ２２４、ｍビット×ｍビットの高速
並列乗算器２２５、インストラクション用ＲＯＭ２２
６、加減算等を行なうＡＬＵ（Arithmetic Logic Uni
t）２２７、アキュムレータ等のレジスタ２２８、外部
との制御信号（ａ，ｂおよびｃなど）の割込み等をコン
トロールする制御回路２２９、ＤＳＰ内の内部バス２３
０を含んで構成されている。

【０２０３】前記乗算器２２５は、１インストラクショ
ンサイクルの間に入力信号Ａ，Ｂの内容を乗算し、その
結果Ｃを、内部バス２３０に出力するものである。

【０２０４】また、ＡＬＵ２２７は、内部バス２３０か
らのデータとレジスタ２２８のデータとを加減算し、結
果をレジスタ２２８に書き込む。

【０２０５】なお、ＤＳＰは、周知のように、１インス
トラクションサイクルの間に積和演算が可能であるこ
と、パイプライン処理が可能であることなどにより、固
定および浮動小数点データの高速な数値演算を実現でき
ることを特徴とする。これにより、多入力点数に係る入
力データを実時間でフィルタリング可能とするものであ
る。この点、汎用のマイクロプロセッサでは処理速度が
遅いので、適用できない。

【０２０６】次に、上記したＤＳＰを用いたディジタル
フィルタの実施例を述べる。

【０２０７】第１８図は、ディジタルフィルタの代表的
なブロック概念構成を示す。第１８図の（ａ）はＩＩＲ
形（Infinite-extent Impulse Response）フィルタ、
（ｂ）はＦＩＲ形（Finite-extent Impulse Response）
フィルタである。

【０２０８】同図（ａ）において、Ｘｎは入力信号符
号、２４１は各々係数ブロックであり、Ｋはゲイン係
数、Ａ₁，Ａ₂，Ｂ₁およびＢ₂はフィルタ係数である。２
４２は遅延ブロックであり、信号Ｗｎを周期Ｔの１時刻
分遅延するブロック（Ｗn-1)と、同様に２時刻分遅延す
るブロック（Ｗn-2）とがある。２４３は加算ブロッ
ク、Ｙnはフィルタ出力データである。

【０２０９】図から判るように、図の構成において、フ
ィルタ係数を調整することにより、次式(5),(6),(7)，
(8),(9)に示す各種のフィルタを実現できる。なお、Ｈ
(z)は伝達関数であり、Ｚはアナログ系のＳに相当す
る。

【０２１０】

【数１】

【０２１１】

【数２】

【０２１２】

【数３】

【０２１３】

【数４】

【０２１４】

【数５】

【０２１５】第１８図（ｂ）において、Ｘ’nは入力デ
ータを、Ｙ’nは出力データを示す。２４４は遅延ブロ
ックであり、Ｘ’n-1は前述と同様に１時刻分遅延する
ブロック、Ｘ’n-2は２時刻分遅延するブロックを示
す。２４５はフィルタ係数ブロックであり、各フィルタ
係数Ａ’₀，Ａ’₁，Ａ’₂が設定される。２４６は加算
ブロックである。

【０２１６】同図を演算式で示すと、次式（10)で表わ
せる。

【０２１７】

【数６】

【０２１８】上記したように、本実施例では、ＤＳＰを
用いたディジタルフィルタ手段により入力信号のフィル
タ処理を行なう構成とし、予め設定されたフィルタ係数
に基づきサンプリング周期Ｔごとに繰り返して行なうよ
うにしている。従って、入力点数に応じて時分割により
フィルタ処理を、ソフトウェア的に行なわせることがで
き、入力点数の増減、特性の変更、プリント基板の標準
化に対応することが可能である。

【０２１９】また、アナログフィルタを用いずにフィル
タ処理できることから、アナログフィルタのように、抵
抗、コンデンサ等の素子の初期値偏差、周囲温度による
素子値の変動、経年変化による素子の劣化などの要因が
全くなく、高精度化、無調整化が達成できる。

【０２２０】また、外付けの点検回路が不要で、内部の
ソフトウェアで対応可能であるから、製作工程を大幅に
短縮でき、メンテナンスも不要となり、保護リレー装置
の高精度化、低コスト化等のメリットが非常に大きい。

【０２２１】次に、本発明を構成するアナログ入力ユニ
ットのアナログ入力部に適用することが好ましい、自動
監視方式の発明に関する実施例について説明する。

【０２２２】〈実施例 自動監視−〉第１９図は本発
明のアナログ部の自動監視の第１の実施例を示すブロッ
ク構成図である。

【０２２３】第１９図において、２０１−１〜２０１−
Ｎは外部から入力するアナログ信号in１〜inＮとディジ
タル信号Ｔinとを加算すると共に、上記入力信号に重畳
する高調波を除去するためのローパスフィルタ（主にサ
ンプリングによる折り返し誤差防止用に用いる、以下Ｌ
ＰＦと略記する）である。２０２−１〜２００２−Ｎは
サンプルホールド（以下Ｓ／Ｈと略記する）回路、２０
３はマルチプレクサ（ＭＰＸと略記する）、２０４はア
ナログディジタル変換（以下Ａ／Ｄと略記する）回路、
２０５はＤＰＲＡＭを用いたＡ／Ｄ変換データのバッフ
ァメモリである。

【０２２４】２００はＤＳＰ（Digital Signal Process
or）、２１２はＤＳＰのインストラクション格納用のプ
ログラムメモリ（ＲＯＭ）、ＬＢはローカルバス、２０
９はシステムバスとのデータの受け渡し用のデュアルポ
ートデータメモリ、２１０はシステムバスインターフェ
イス回路、Ｂ１はシステムバスである。

【０２２５】２０６はタイミング発生回路であって、Ｓ
／Ｈ回路２０２−１〜２０２−Ｎ，ＭＰＸ２０３，Ａ／
Ｄ回路２０４およびバッファメモリ２０５の動作を制御
すると共に、ＬＰＦ２０１−１〜２０１−Ｎにディジタ
ル信号を印加する。

【０２２６】第２０図は第１９図に示したＬＰＦ２０１
−１〜２０１−Ｎの詳細な回路図である。

【０２２７】第２０図において、２０１ａ，２０１ｂ，
２０１ｃおよび２０１ｄは抵抗、２０１ｅはコンデン
サ、２０１ｆは演算増幅器（ＯＰアンプ）である。

【０２２８】上記ＬＰＦは、アナログ入力信号ｉnおよ
びディジタル入力信号Ｔinを加算すると共に、上記入力
信号をフィルタリングし、高調波を除去するものであ
る。

【０２２９】次に、第２１図に示すフローチャートに沿
って、本実施例のアナログ入力部の自動監視（アナログ
回路の故障検出）の処理手順を説明する。

【０２３０】(i）監視用信号の入力、合成およびＡ／Ｄ
変換 第１９図のＬＰＦ２０１−１〜２０１−Ｎに、変成器，
変流器等により検出された電力系統の状態量を表わす入
力信号ｉn１〜ｉnＮを印加する（通常は５０Hzまたは６
０Hzである）。また、第１９図に示したタイミング発生
回路２０６より、周波数ｆnのディジタル信号（クロッ
ク信号）を、監視用信号として全チャネルに入力する。
上記ＬＰＦ２０１−１〜２０１−Ｎは、上記入力信号を
合成するように作用すると共に、サンプリングによる折
り返し誤差を防止するアンチェリアシングフィルタとし
ても作用する。

【０２３１】このフィルタ出力は、第１９図のＳ／Ｈ回
路２０２−１〜２０２−Ｎによって周期Ｔごとにサンプ
ルホールドされる。

【０２３２】第１９図のＭＰＸ２０３は、上記Ｓ／Ｈ回
路２０２−１〜２０２−Ｎの出力を周期Ｔ'（周期Ｔの1
/nの周期：ｎは整数）ごとに順次切り換えて、Ｓ／Ｈ回
路の内容を、第１９図に示したＡ／Ｄ変換回路２０４に
入力する。Ａ／Ｄ変換回路２０４は、アナログ量をディ
ジタル量に変換し、これらを、第１９図に示すバッファ
メモリ２０５に格納する。

【０２３３】これらの動作を周期Ｔごとに毎回繰り返
す。この周期Ｔは、ディジタルフィルタのサンプリング
周期となる。

【０２３４】（ii）イニシャル処理 イニシャル処理として、ＤＳＰ２００内部のレジスタお
よびメモリとバッファメモリ２０５をクリアし、初期の
状態に設定する（ステップ２０２１ａ)。なお(ii以降の
処理は、プログラムメモリ２１２に記憶させた命令によ
り、ＤＳＰ２００を動作させて行なう処理である。

【０２３５】（iii）データ入力 ２０２１ｂのステップでは、バッファメモリ２０５に格
納した入力データをローカルバスＬＢを介し、ＤＳＰ２
００の内部に転送する。

【０２３６】（iv）フィルタ係数入力 ２０２１ｃのステップでは、プログラムメモリ２１２に
予め格納したフィルタ係数をＤＳＰ２００の内部に転送
する。このフィルタ係数は、上記した電力系統の周波数
（ｆ₀：５０Hzまたは６０Hz）を通過させ、高調波を除
去する特性を実現する係数（フィルタ係数群Ａ）と、上
記した電力系統の周波数ｆ₀を大幅に減衰させ、タイミ
ング発生回路２０６より印加した信号Ｔinの周波数ｆn
のみを通過させる特性を実現する係数（フィルタ係数群
Ｂ）とである。また、これらの係数は、他のユニットか
らシステムバスＢ１を介して入力してもよい。

【０２３７】（v）ディジタルフィルタ演算（１） ディジタルフィルタ演算として、具体的にはいくつかの
方法が考えられるが、その一例として次式(11)，(12）
に示す処理を行なう。

【０２３８】

【数７】

【０２３９】この２０２１ｄのステップのフィルタ演算
のフィルタ係数は、フィルタ係数群Ａを用いる。

【０２４０】第２２図（ａ）に、このステップで演算処
理するフィルタのゲイン−周波数特性例を示す。このフ
ィルタによれば、周波数ｆ₀を通過させ、周波数ｆnを保
護演算に影響がないように十分減衰させる。

【０２４１】保護演算には、このステップのフィルタ出
力を用いる。従って、周波数ｆnの入力Ｔinを印加した
ことによるリレー特性への影響がないことは、いうまで
もないことである。

【０２４２】（vi）ディジタルフィルタ演算（２） この２０２１ｅのステップでのフィルタ演算は、前記
(v)で示したフィルタ演算と全く同じ演算を行なう。従
って、演算プログラムは同じである。但し、フィルタ係
数は、フィルタ係数群Ｂを用いる。

【０２４３】第２２図（ｂ）に、このステップで演算処
理するフィルタのゲイン−周波数特性を示す。タイミン
グ発生回路から印加した信号の周波数成分(ｆn）のみを
通過させ、それ以外は減衰させている。すなわち、非常
に選択度Ｑを高くしている。また、このステップでの演
算プログラムを別のプログラムとしてもよい。

【０２４４】（vii）判定処理 この２０２１ｆのステップでは、(vi)のステップにて演
算した各チャネルごとのフィルタ出力の絶対値を求め、
既知の設定値と比較する。従って、既知の設定値範囲内
であれば、アナログ入力部、すなわち、ＬＰＦ２０１−
１〜２０１−Ｎ、Ｓ／Ｈ回路２０２−１〜２０２−Ｎ、
ＭＰＸ２０３、Ａ／Ｄ変換回路２０４およびバッファメ
モリ２０５は、正常に動作していると判断する。既知の
設定値範囲外であれば、上記アナログ入力部および上記
バッファメモリ２０５のいずれかが異常であることが判
る。

【０２４５】本発明では、ＤＳＰにて上記演算を行なっ
ているため、極めて高精度な演算が可能であることか
ら、非常に正確な判定が可能である。

【０２４６】（viii）データ出力 この２０２１ｇのステップでは、(v)のステップで演算
したフィルタの出力および(vii)のステップにて判定し
た判定結果を、システムのマスタ（システムバスに接続
したシステムコントロール機能を有するユニット）に転
送する。以上の処理を周期Ｔごとに繰り返す。

【０２４７】上記したシステムのコントロール処理を行
なうマスタユニットは、上記判定結果を基に、リレーを
ロックすると共に、システムの異常表示を行ない、誤動
作を防止する。また、アナログ入力ユニットが異常であ
ることがわかるため、異常部のローカライズができる。

【０２４８】以上の動作より、アナログ入力部の自動監
視が高精度かつ信頼度よく行なえる。さらには、従来困
難であったアナログ入力部の点検監視が付加回路なしに
行なえると共に、データ入力からフィルタ演算までを一
貫して行なえ、システムの信頼度を大幅に向上できる。

【０２４９】以上示した実施例では、ＬＰＦに印加した
周波数ｆnの入力Ｔinは、タイミング発生回路から与え
た例について述べた。本実施例では、上記した入力Ｔin
について、タイミング発生回路から与えずに、発振回路
を設け、この発振回路の出力を、第１９図に示したＬＰ
Ｆ２０１−１〜２０１−Ｎの入力Ｔinに印加しても実現
できることは容易に理解できる。

【０２５０】第２３図は上記した実施例の各部の波形を
示す。第２３図において、（ａ）は電力系統の入力信
号、（ｂ）はクロック入力信号、（ｃ）はＬＰＦ２０１
−１〜２０１−Ｎの出力波形、（ｄ）はディジタルフィ
ルタＡの出力データ、（ｅ）はディジタルフィルタＢの
出力データ、（ｆ）はディジタルフィルタＢの出力デー
タの絶対値を求めた出力データである。

【０２５１】上記した実施例では、第２３図（ｂ）に示
すようなクロック信号ＴinをＬＰＦ２０１−１〜２０１
−Ｎに印加した例について述べたが、クロック信号のみ
ならず正弦波信号などを印加しても十分適用できること
は容易に理解できる。

【０２５２】〈実施例 自動監視−〉以上述べた実施
例では、任意のクロック信号を第１９図に示すＬＰＦに
印加した。次に述べる実施例では、直流信号を上記ＬＰ
Ｆに印加し、自動監視する例について説明する。

【０２５３】回路構成および演算処理フローは第１９図
および第２１図に示すものと同様である。

【０２５４】第２４図（ａ）は第２２図（ａ）と全く同
特性のフィルタの周波数−ゲイン特性、第２４図（ｂ）
はローパスフィルタ（フィルタ係数群Ｃを使用するディ
ジタルフィルタＣ）の周波数−ゲイン特性を示す。従っ
て、先に述べた実施例との相違点は、ステップ２０２１
ｅのフィルタ特性（フィルタＢがフィルタＣとなる）で
ある。

【０２５５】次に、動作について説明する。

【０２５６】まず、第１９図に示したＬＰＦ２０１−１
〜２０１−Ｎの二つある入力端子の一つに、第２５図
（ａ）に示す電力系統からの入力信号ｉnを印加すると
共に、もう一つの入力端子に、第２５図（ｂ）に示すよ
うな大きさがＶrefの直流電圧である入力信号Ｔin'を印
加する。上記により、第１９図に示したＬＰＦ２０１−
１〜２０１−Ｎの出力は、第２５図（ｃ）に示すように
なる。

【０２５７】すなわち、電力系統から入力信号にＶref
を加算した波形となる。

【０２５８】次に、フィルタ係数群Ａを適用したフィル
タ出力は、第２５図（ｄ）に示すように、直流分をカッ
トする。従って、保護リレー演算に適用するフィルタＡ
は直流分をカットするために、直流信号入力を印加する
ことによる保護リレー演算への影響は何もない。

【０２５９】第２５図（ｅ）は、フィルタＣの出力であ
る。この図で示すように、先に説明したアナログ入力部
が正常な動作をしていれば、第２５図（ｅ）に示すよう
に、入力として印加した直流分（大きさＶref）を忠実
に出力する。

【０２６０】但し、フィルタＣの出力は、任意の大きさ
にゲイン倍してもよいことは容易に理解できることであ
る。

【０２６１】もし、先に説明したアナログ入力部が正常
に動作していない場合は、すぐにフィルタＣの出力の大
きさがＶrefでなくなるので、早く（フィルタＣの過渡
応答の遅れ分のみ遅れる）回路の故障が検出できる。従
って、信頼度を大幅に向上できる。

【０２６２】第２６図は上記した実施例をさらに詳細に
説明するものである。第２６図（ａ）はフィルタＣの出
力、（ｂ）はＤＳＰの処理を示す。

【０２６３】時刻ＴF以前はアナログ回路は正常に動作
し、時刻ＴFに回路の故障が発生したとする。

【０２６４】数サンプル後のＴF+αの時刻では、フィル
タ出力の大きさはＶrefとならない。従って、この時点
でアナログ回路の異常が検出できるわけである。すなわ
ち、高速な自動監視が実現できることは言うまでもな
い。

【０２６５】〈実施例 自動監視−〉次に、さらに異
なる実施例について説明する。この実施例も前に述べた
実施例と同様に、回路構成および演算処理フローは、第
１９図および第２１図に示すものと同様である。異なる
点は、第２１図に示したステップ２０２１ｄおよび２０
２１ｅのフィルタの係数および第１９図のＬＰＦ２０１
−１〜２０１−Ｎに印加する入力信号Ｔinである。

【０２６６】第２７図（ａ）は、電力系統の周波数ｆ₀
を通過させ、保護リレー演算に用いるフィルタの周波数
−ゲイン特性例である（フィルタ係数群Ｄを用い
る。）。

【０２６７】上記したフィルタ特性例は、周波数ｆn'の
入力を零にするようにしている。

【０２６８】第２７図（ｂ）は、第２７図（ａ）とは逆
に、電力系統の周波数成分であるｆ₀をカットし、印加
した信号の周波数成分ｆn’のみを通過させるフィルタ
Ｄ（フィルタ係数群Ｄ）のゲイン−周波数特性例であ
る。

【０２６９】従って、第２７図（ａ）に示す特性のフィ
ルタは周波数ｆn'の入力Ｔinをカットするため、保護リ
レー演算には悪影響はない。

【０２７０】次に、本実施例の動作について説明する。

【０２７１】第２８図（ａ）はフィルタのサンプリング
を行なうためのＳ／Ｈ信号である。第２８図（ｂ）は、
第１９図に示したＬＰＦ２０１−１〜２０１−Ｎに印加
する入力波形である入力信号Ｔi’である。

【０２７２】ここで、上記Ｓ／Ｈ信号とＴi入力信号
は、タイミング的に同期させる。すなわち、入力信号Ｔ
i’は、Ｓ／Ｈ信号の周期のｎ倍（ｎは整数）である。
また、入力信号Ｔi’は、正側、負側に振幅するクロッ
ク波形である。

【０２７３】第２８図（ｃ）は先に述べたフィルタＤの
出力波形である。このフィルタ出力は、上記したフィル
タ特性例により入力信号Ｔi’のみの応答波形であり、
アナログ入力部が正常動作時は、（ｄ）に示した時刻に
対し、全て、既知のデータと同じとなる。すなわち、Ｓ
／Ｈ信号とＴi入力信号が同期しているため、第１９図
に示すＤＳＰ２００は、現在の処理が入力信号Ｔi’の
極性変化点から何回目かがわかり、この出力は予めわか
る。このことから、フィルタ出力およびサンプリングの
時刻に対応した既知データとを比較することで、アナロ
グ回路の異常が早く、しかも、ＤＳＰを用いることによ
り、正確にわかる。

【０２７４】従って、フィルタのサンプリング周期ごと
の高速な異常検出が可能であることから、アナログ入力
部が異常時には、保護リレーシステムをロックでき、誤
動作することを防止することができる。

【０２７５】また、本実施例では、第２８図（ｂ）に示
したように、正側および負側に振幅させた入力を印加し
たことにより、従来、非常に重要としていたＡ／Ｄ変換
回路の監視も兼ねているため、従来のＡ／Ｄ変換回路の
みの監視用の付加回路を不要とすることができる。これ
により、回路の小形化、高信頼度化も図れる。

【０２７６】また、第２１図に示した演算処理フローで
あるが、監視を行なうために演算するフィルタ演算は、
演算時間の制約がある場合、フィルタ演算の周期Ｔごと
に行なわず、時分割に分けて演算してもよい。

【０２７７】以上述べたアナログ入力部の自動監視の実
施例によれば、自動監視用の付加回路を必要とせず、高
精度に、しかも早く異常検出ができるため、保護リレー
システムとして高信頼度化を図ることができる。

【０２７８】さらに、電力系統が事故時でも、事故時に
は発生しない、高い周波数の信号を入力し、この入力に
対する応答を検出することにより自動監視することか
ら、系統事故の有無にかかわりなく、高精度な自動監視
が可能である。従って、従来にない高信頼度な保護リレ
ーシステムを実現でき、その効果は非常に大きい。

【０２７９】なお、アナログ入力部の自動監視は、電力
用信号処理システムに適用されるアナログ入力ユニット
に限らず、一般用の、アナログ信号をディジタル信号に
変換する回路にも適用することができる。

【０２８０】以上の実施例は、本発明の信号処理システ
ムを保護リレー装置に適用した例であるが、本発明のシ
ステムは、他の用途にも適用できる。例えば、無効電力
補償装置に適用することができる。本システムは、特に
静止形無効電力補償装置の制御装置に好ましく適用する
ことができる。

【０２８１】例えば、リアクトルとサイリスタとを組み
合わせたＴＣＲ方式の場合、リアクトル電流をサイリス
タの入・切タイミング（位相角＝α）を制御する制御装
置に、本発明の信号処理システムを適用することができ
る。

【０２８２】また、電力用コンデンサと該コンデンサ用
サイリスタ開閉装置とを有するＴＳＣ方式の場合、サイ
リスタのオンオフ制御を行なう制御装置に、本発明のシ
ステムを適用することができる。

【０２８３】このような静止形無効電力補償装置にあっ
ては、系統の電圧変化等のデータを、予め設定したパラ
メータ等を用いて所定のアルゴリズムにより高速で演算
して、サイリスタを制御する。また、系統電圧の変化分
（ΔＶ）を検出して、これに基づいて系統の電圧安定化
制御を行なったり、さらに、系統の有効電力（ΔＰ）、
系統の周波数（Δｆ）の変化分を補助的信号として付加
して、電力動揺抑制制御を行なうこともできる。

【０２８４】従って、静止形無効電力補償装置を運用す
るにあたって、制御装置として必要な機能は、例えば、
系統の状態を表わす各種データの入力処理を行なう機
能、および、前述した高速演算機能がある。また、必要
により、演算結果に基づいて制御情報を形成するシーケ
ンス処理機能、および、制御情報を所定レベルに変換し
て出力する補助リレー機能が付加される。さらに、マン
マシンインターフェイスとして、整定・表示処理機能が
必要である。

【０２８５】これらの機能は、第１図に示す信号処理シ
ステムと同等のシステムにより、実現することができ
る。この場合、保護リレー装置とは、各ユニットにおけ
るプロセッサのプログラムが異なることはいうまでもな
い。また、事故検出ユニットが不要であることも同様で
ある。

【０２８６】次に、本発明の信号処理システムが適用可
能な電力系統制御および保護装置の他の例を示す。勿
論、本発明の適用は、例示のものに限られない。

【０２８７】（系統制御） 系統安定化装置 自動復旧装置 電圧無効電力制御装置 変電所自動操作装置 系統監視装置 故障点標定装置 自動動作記録装置 （系統保護） 送電線保護継電装置 母線保護継電装置 脱調検出・系統分離装置 直流送電用制御・保護装置 なお、本発明の信号処理システムは、電力系統の広い範
囲、例えば、電圧階級５００kV〜６６kVで、送電線、母
線、変圧器、発電機、電圧安定制御装置、静止形無効電
力補償装置等に適用できる。また、これより低い電圧の
範囲にも適用できることは勿論である。

【０２８８】

【発明の効果】本発明によれば、その実施態様により、
以下の(1)〜(5)の効果の一部ないし全部を実現すること
ができる。

【０２８９】(1)ユニットの増加、組み替えによって、
小形で高信頼度な多機能・高機能ディジタル保護装置ま
たは制御装置が実現できる。すなわち、拡張性・柔軟性
に富んだシステムおよび装置が実現できる。

【０２９０】(2)ＤＳＰを用いたディジタルフィルタ処
理により、アナログ入力部の大幅な小形化、高信頼度化
および安定化が実現できると共に、ディジタルフィルタ
は、量子化誤差をも大幅に低減するため、制御装置およ
び保護リレー装置の特性の大幅な高精度化、無調整化が
図れる。

【０２９１】(3)制御および保護演算を高速に処理でき
るため、多くの機能（多機能）、より高機能な処理がで
き、特性の高性能化（高精度、高速動作）が図れる。し
かも、これを少ないハードウェア量で実現できて、小形
化、高信頼度化、低コスト化が実現できる。

【０２９２】(4)ユニット単位に不良が検出でき、故障
のローカライズが容易となる。また、保守・補修が容易
であり、使いやすい装置が実現できる。

【０２９３】(5)アナログ入力部の点検回路が不要とな
り、装置の大幅小形化、点検のためのソフト処理も削減
できる。従ってメンテナンスも不要となり、装置の高精
度化、低コスト化などメリットが非常に大きい。

【０２９４】さらに、自動点検が不要になると、装置が
ダウンする期間がなくなるので、信頼度の高いシステム
を実現することができる。

【図面の簡単な説明】

【図１】本発明の信号処理システムの一実施例の全体構
成を示すブロック図。

【図２】ユニット間データ転送制御の一実施例を示すブ
ロック図。

【図３】ユニット間データ転送の一実施例のタイミング
の１例を示すタイムチャート。

【図４】保護リレーの処理概要を示すフローチャート。

【図５】公知の保護リレー特性例を示すグラフ。

【図６】（ａ）はリアクタンスリレーの処理を示すフロ
ーチャート、（ｂ）はその処理波形概要図。

【図７】アナログ入力ユニットの構成を示すブロック
図。

【図８】アナログ入力ユニットの処理を示すフローチャ
ート。

【図９】システムコントロールユニットの構成を示すブ
ロック図。

【図１０】リレー演算ユニットの構成を示すブロック
図。

【図１１】システムコントロールユニットとリレー演算
ユニットの処理を示すフローチャート。

【図１２】シーケンス処理ユニットの構成を示すブロッ
ク図。

【図１３】ディジタル入出力ユニットの構成を示すブロ
ック図。

【図１４】シーケンス処理ユニットの処理を示すフロー
チャート。

【図１５】整定・表示処理ユニットの構成を示すブロッ
ク図。

【図１６】整定・表示処理ユニットの処理を示すフロー
チャート。

【図１７】ディジタル・シグナル・プロセッサの一実施
例の機能ブロック図。

【図１８】ディジタルフィルタのシグナルフローの一例
を示すブロック図。

【図１９】アナログ入力ユニットの詳細ブロック図。

【図２０】アナログ入力部内のローパスフィルタの回路
図。

【図２１】アナログ入力部の演算処理を示すフローチャ
ート。

【図２２】ディジタルフィルタの特性例を示すグラフ。

【図２３】アナログ入力部の第１の自動監視方法を実施
した際の各部の波形を示す波形図。

【図２４】ディジタルフィルタの特性例を示すグラフ。

【図２５】アナログ入力部の第２の自動監視方法を実施
した際の各部の波形例を示す波形図。

【図２６】第２の自動監視方法をさらに詳細に説明する
ための各部の波形例およびＤＳＰの処理概要を示す説明
図。

【図２７】ディジタルフィルタの特性例を示すグラフ。

【図２８】アナログ入力部の第３の自動監視方法を実施
する際の各部の波形例を示す波形図。

【図２９】従来のディジタルリレー装置の構成を示すブ
ロック図である。

【符号の説明】

１…システムコントロールユニット ２…アナログ入力ユニット ３…リレー演算ユニット ４…シーケンス処理ユニット ５…整定・表示処理ユニット ６…ディジタル入出力ユニット ７…事故検出ユニット ８…補助リレーユニット ９…表示パネルユニット １０…制御部 １１…ＤＭＡＣ １２…データメモリ ２０…信号処理部 21,31,41,51…デュアルポートデータメモリ ３０…演算処理部 ４０…シーケンス処理部 ５０…整定表示処理部

フロントページの続き (72)発明者 川上 潤三 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 山中 義一 茨城県日立市国分町一丁目１番１号 株 式会社日立製作所 国分工場内 (72)発明者 横山 一行 茨城県日立市国分町一丁目１番１号 株 式会社日立製作所 国分工場内 (72)発明者 松山 敬和 茨城県日立市国分町一丁目１番１号 株 式会社日立製作所 国分工場内 (72)発明者 河合 忠雄 茨城県日立市国分町一丁目１番１号 株 式会社日立製作所 国分工場内 (72)発明者 森 茂 茨城県日立市国分町一丁目１番１号 株 式会社日立製作所 国分工場内 (56)参考文献 特開 昭63−240313（ＪＰ，Ａ) 特開 昭63−56118（ＪＰ，Ａ) 特開 昭61−185021（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H02H 1/00 - 3/07

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 電力系統の状態を現わす信号を取り込
   み、該信号について、予め定めたアルゴリズムに基づい
   てディジタル演算処理を行ない、その演算結果に基づい
   て電力系統の保護または制御を行なう信号を出力する、
   電力用信号処理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設け、かつ、これらのユニット間のデー
   タ転送を、前記一連の処理が分割された処理機能ごとに
   順次実行されるよう制御する機能を有するシステムコン
   トロールユニットを設け、 前記システムコントロールユニットによりデータ転送制
   御を受けるユニットに、当該ユニット自体による処理結
   果を保持し、かつ、前記システムコントローラユニット
   側から読み取りおよび書き込みが行えるデータメモリを
   設け、 前記システムコントロールユニットに、各ユニットとの
   間で転送するデータを一時保持するメモリを設け、 前記システムコントロールユニットが、データ転送を行
   なうべきユニットに対して、それらのユニットのデータ
   メモリに対して、データの読み取りおよび／または書き
   込みを行なうことにより、各ユニット間のデータの転送
   を、該システムコントロールユニットを介して実行する
   よう構成したことを特徴とする電力用信号処理システ
   ム。
2. 【請求項２】 電力系統の状態を現わす信号を取り込
   み、該信号について、予め定めたアルゴリズムに基づい
   てディジタル演算処理を行ない、その演算結果に基づい
   て電力系統の保護または制御を行なう信号を出力する、
   電力用信号処理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設け、かつ、これらのユニット間のデー
   タ転送を、前記一連の処理が分割された処理機能ごとに
   順次実行されるよう制御する機能を有するシステムコン
   トロールユニットを設け、 前記システムコントロールユニットによりデータ転送制
   御を受けるユニットに、各々当該ユニット自身が読み取
   りおよび書き込みを行い、かつ、システムコン トロール
   ユニット側からも読み取りおよび書き込みができるデー
   タメモリを設け、 前記システムコントロールユニットに、各ユニットとの
   間で転送するデータを一時保持するメモリを設け、 前記システムコントロールユニットが、データ転送を行
   なうべきユニットに対して、それらのユニットのデータ
   メモリに対して、データの読み取りおよび／または書き
   込みを行なうことにより、各ユニット間のデータの転送
   を、該システムコントロールユニットを介して実行する
   よう構成したことを特徴とする電力用信号処理システ
   ム。
3. 【請求項３】 電力系統の状態を現わす信号を取り込
   み、該信号について、予め定めたアルゴリズムに基づい
   てディジタル演算処理を行ない、その演算結果に基づい
   て電力系統の保護または制御を行なう信号を出力する、
   電力用信号処理システムであって、 信号の取り込みから演算結果に基づく信号の出力までの
   一連の処理を、処理機能に基づいて分割して実行する複
   数のユニットを設け、かつ、これらのユニット間のデー
   タ転送を、前記一連の処理が分割された処理機能ごとに
   順次実行されるよう制御する機能を有するシステムコン
   トロールユニットを設け、 前記システムコントロールユニットによりデータ転送制
   御を受けるユニットには、各々当該ユニット自身がアク
   セスできると共に、システムコントロールユニット側か
   らもアクセスできるデータメモリを設け、 前記システムコントロールユニットに、各ユニットとの
   間で転送するデータを一時保持するメモリを設け、 前記システムコントロールユニットが、データ転送を行
   なうべきユニットに対して、それらのユニットのデータ
   メモリに対して、データの読み取りおよび／または書き
   込みを行なうことにより、各ユニット間のデータの転送
   を、該システムコントロールユニットを介して実行する
   よう構成したことを特徴とする電力用信号処理システ
   ム。