JP2955710B2

JP2955710B2 - デジタル保護リレー装置

Info

Publication number: JP2955710B2
Application number: JP63092385A
Authority: JP
Inventors: 富雄千葉; 博之工藤; 三安城戸; 潤三川上; 義明松井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-04-14
Filing date: 1988-04-14
Publication date: 1999-10-04
Anticipated expiration: 2014-10-04
Also published as: JPH01264525A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電力系統の事故を検出して系統を保護する
保護リレー装置に係り、具体的には保護リレー機能をデ
ジタルプロセッサにより行なう構成のデジタル保護リレ
ー装置に関する。

〔従来の技術〕

従来、デジタル保護リレー装置にあって、保護リレー
装置自体に異常が発生した場合の対策として特開昭59−
6569号公報、特開昭62−33813号公報に記載された技術
が知られている。

これらの従来技術によれば、保護リレー装置を自動的
に点検したり常時監視し、不良を検出した場合にはしゃ
断指令出力などのリレー動作をロックし、保護リレー装
置としての機能を停止するようにしている。

〔発明が解決しようとする課題〕

しかし、上記従来技術によれば、不良が発生した場合
に全ての保護機能が停止されてしまい、完全なシステム
ダウンになってしまうという問題がある。

このような問題を解決するため、保護リレー装置を二
重化することがなされているが、装置構成が大形になる
という問題があるばかりでなく、この場合であっても不
良の回復修理が終了するまでは一重系となるため、信頼
度が大幅に低下することになる。

本発明の目的は、不良発生に起因するシステムダウン
を防止するとともに装置を小形化することができるデジ
タル保護リレー装置を提供することにある。

〔課題を解決するための手段〕

本発明は、上記目的を達成するため、保護対象電力系
統の各種状態量を取り込み、予め定められた処理手順に
従って一定周期ごとに保護リレー演算処理を行ない、そ
の結果に基づいて電力系統に保護指令を出力するデジタ
ル保護リレー装置において、保護リレー演算処理に係る
処理手順を処理機能に基づいてそれぞれ独立した複数の
モジュールに分割し、かつ同一種類のプロセッサが搭載
されてなるモジュールが少なくとも２以上含まれるよう
に各モジュールにプロセッサを搭載し、一のモジュール
の不良発生が検出されたとき当該モジュールの処理機能
を当該モジュールと同一のプロセッサが搭載された１又
は複数の他のモジュールにより代行処理する構成とした
ことにある。

なお、前記代行処理は自己のモジュールと不良モジュ
ールの処理機能を前記一定周期ごとに交互に行なう構成
にできる。

また、前記代行処理は自己のモジュールと不良モジュ
ールの処理機能を前記一定周期の複数回に亘って分割処
理する構成にできる。

また、前記代行処理するモジュールは被代行処理モジ
ュールの処理機能に係るプログラムと同一プログラムに
より代行処理する構成にできる。

また、一のモジュールに他のモジュールに搭載された
全てのプロセッサと同一種類のプロセッサを搭載し、該
一のモジユールにより前記代行処理を行なわせる構成に
できる。

〔作用〕

このように構成することにより、一つのモジュールに
不良が発生しても、当該モジュールの処理機能はこれと
同一のプロセッサを有する１又は２以上の他のモジュー
ルが代行処理するので、保護リレー装置としての機能が
自己復旧され、システムダウンが防止されることにな
る。

すなわち、本発明は、処理機能に基づいて各モジュー
ルに機能を分散するとともに各モジュールにプロセッサ
を搭載した構成とし、しかも同一種類のプロセッサを搭
載したものを含むように分散構成したことを基本とす
る。そして、モジュール単位で代行処理する構成とした
ものである。

各モジュール間は標準化されたシステムバス又は他の
バス等を介してデータ転送可能になっている。

代行処理は関係づけられたモジュール間で相互に行な
うことも、また一方だけが代行機能を具備する構成とす
ることもできる。

代行処理するプロセッサは、本来の自己の処理機能に
係るプログラムの他に、代行処理する他のプロセッサの
プログラムを具備する。このプログラムはプロセッサが
同一種類であるから、殆んど同一のプログラムで対応で
きる。なお、代行処理するモジュールの数を１又は２に
選定するように機能分散すれば、代行処理プログラムを
記憶するメモリ容量（ROM）の増加は、必らずしもハー
ドとしてのIC−ROM等の個数の増加にはつながらない。
したがって、実質的に二重化の信頼度を得ることができ
るにも拘らず、装置の大形化にはつながらない。

また、代行処理時には、各プロセッサは自己の演算処
理と代行の演算処理を交互に時分割処理（例えば一定演
算周期ごとに交互に）するが、状態量データの取込は一
定演算周期ごとに行なうようにする。したがって、保護
リレー演算の精度が低下するということはない。なお、
事故判定の出力は時分割のやり方により１又は数周期遅
れる場合があるが、実用上は問題ない。

〔実施例〕

以下本発明を実施例に基づいて説明する。

第１図に本発明の一実施例の全体構成を示し、第２図
に要部の詳細構成図を示す。

本実施例は、電力系統の電圧、電流等の系統状態量デ
ータを入力とし、この入力データに所期の保護リレー演
算のアルゴリズムに従ったディジタル演算処理を施し、
送電線あるいは配電線の事故検出を行うディジタル保護
リレー装置に適用したものである。

図のように、系統の電圧・電流データを入力とする補
助電圧及び電流変成器モジュール１、事故検出演算モジ
ュール２、主リレー用入力変換回路モジュール３、主リ
レー演算モジュール４、シーケンス処理・整定処理・自
動監視用モジュール（以下シーケンス処理モジュールと
総称する）5,整定表示パネル６、ディジタル入出力モジ
ュール7a,7b、補助リレーモジュール８、通信用インタ
ーフェイスモジュール９、電流モジュール10から構成さ
れている。

なお、変成器モジュール１には電力系統の送電線Ｌに
設けられた電圧変成器PTと電流変成器CTから電圧・電流
データが入力されている。補助リレーモジュール８から
は事故判定の結果として、例えばしゃ断器CBにトリップ
指令が出力されるようになっている。

上記モジュールのうちモジュール3,4,5,7a,7b,9は、
標準化されたシステムバス11に接続され、このバスを介
してデータ転送が相互に行なわれる。変成器モジュール
１から出力されるアナログ入力データは専用バス12を介
してモジュール2,3に入力される。また、事故検出演算
モジュール２は専用バス13を介して主リレー演算モジュ
ール４とシーケンス処理モジュール５に接続されてい
る。これは、システムバス11が事故してもモジュール2,
4,5間のデータ転送を確保するためである。一方、デジ
タル入出力モジュール7a,7bから出力されるトリップ指
令などの出力信号は専用バス14を介して補助リレーモジ
ュール８に入力されている。

各モジュールの機能と代行関係の構成について第２図
を用いて説明する。各モジュール2,3,4,5,7a,7bにはそ
れぞれプロセッサが搭載された演算モジュールとなって
いる。そして機能に応じてデジタルシグナルプロセッサ
DSP、セントラルプロセッシングユニットCPUI又はCPUII
が１個又は２個設けられている。

ここで、各モジュールの概要と、そのプロセッサの処
理概要について説明する。

（１）事故検出演算モジュール２このモジュール２は周知の過電流リレーや不足電圧リ
レーに係るリレー演算を実行するものである。まず、デ
ータサンプリング周期ごとに電圧、電流などのアナログ
入力データを取込み、A/D変換器21でデジタル量に変換
した後、データメモリ22に記憶する。DSP23はROM24内の
プログラムＡに従ってデータメモリ22内のデータを用
い、デジタルフィルタ演算を実行して入力データ中の高
調波を除去した後、上述の事故検出演算を行なう。この
演算結果は専用バス13を介してモジュール４又は５に転
送される。

DSP23は第３図に示すように公知の構成のものであ
る。同図に示すように、アドレスレジスタAR111、デー
タレジスタDR112、データメモリRAM113、乗算回路MPY11
4、アリスメティック・ロジック・ユニットALU115、ア
キュムレータACC116、命令用メモリROM117、コントロー
ル回路CNT118、内部バス119から構成されている。

すなわち、DSPは、プログラミングすることにより１
チップで一通りのディジタル信号処理が実現できる一種
の１チップマイクロコンピュータである。しかも、高速
算術演算を実現するために、乗算器を内蔵し、また
乗算器と累算器のパイプライン・アーキテクチャを採用
し、かつマイクロプログラミングによる並列処理記述
などを取り込れて構成されている。

（２）主リレー用入力変換回路モジュール３このモジュール３は前記モジュール２と同一のハード
を有して構成され、バス12を介してアナログデータを取
込み、変換器31にてデジタル量に変換してデータメモリ
32に記憶する。そしてDSP33はROM34内に格納されている
プログラムＢに従って高調波除去のデジタルフィルタ演
算を実行する。このフィルタ演算はモジュール２と同様
一定演算周期内において複数の入力に対して行なう。ま
た、この演算結果は他のモジュールに転送される。

なお、フィルタ演算などの共通の機能をモジュール２
と３に分割して重複した構成としたのは、信頼性向上の
ためである。

（３）主リレー演算モジュール４このモジュール４は主リレー用入力変換回路モジュー
ル３の出力データを用い、ROM42内のプログラムC₁に従
って、送電線Ｌのインピーダンスを算出するなどの主リ
レー演算をDSP41によ高速演算する。

モジュール３からの上記出力データはCPUI44によりデ
ータメモリ43に取込まれる。その他、CPUI44はDSP41の
演算結果をシーケンス処理モジュール５へ転送制御する
機能を有する。CPUI44はROM45内のプログラムC₂に従っ
て処理を実行する。DSP41の他にCPUI44を設けたのは、
一般にDSP41のデータ転送能力が劣ること及び信頼性向
上のためである。

（４）シーケンス処理モジュール５第２図に示すように、CPU I51、ROM52、データメモリ
53、CPU II54、ROM55から構成されている。

CPU II54はROM55内に格納されたプログラムD₂に従
い、保護リレーシーケンス処理、自動監視処理を実行す
る。

一方、PCU I51はROM52のプログラムD₁に従い、リレー
の整定処理、パネルに対する表示処理等を実行する。

（５）デジタル入出力モジュール7a,7b このモジュール7aと7bは入出力処理を実行するインタ
ーフェイスであり、同一のモジュールも二重化した構成
となっている。それぞれCPU I71a,71bは、ROM72a,72bに
格納されているプログラムE₁,E₂に従って処理を実行す
る。一般にレベル変換回路、ラインドライバ及びレシー
バー、フォトカプラを用いて構成される。

次に、本発明の特徴に係る代行処理について詳細に説
明する。

第２図から明らかなように、各モジュールの分割は、
全体として同一種類のプロセッサが少なくとも２以上具
備するようになされている。これにより、一のモジュー
ルに不良が発生した場合に、他のモジュールに搭載され
た同一種類のプロセッサを用い、同一のプログラムによ
って代行処理可能になる。

本実施例におけるモジュールの代行関係は次のように
なっている。

モジュール２とモジュール３は相互に代行処理可能に
なっている。

モジュール４のDSP41関係が不良の場合にはモジュー
ル３のDSP33がその代行処理をする。

モジュール４とモジュール５のCPU II44と54は相互に
代行処理可能になっている。

モジュール５のCPU I51が不良の場合は、モジュール7
aのCPU I71aがその代行処理をする。

モジュール7a,7bのCPU I71a,71bは相互に代行処理可
能になっている。

上記した対応の代行処理のために代行処理プログラム
を内蔵する必要があり、各プロセッサに対応する命令格
納用メモリであるROM24,34,42,45,52,55,72a,72bには、
自己のプログラムの他、代行処理プログラムが格納され
ている。

すなわち、モジュール２のROM24には自己のモジュー
ルに係るプログラムＡの他に代行処理に係るモジュール
３のプログラムＢが格納されている。他のモジュールに
ついても図示のように、代行処理に係るプログラムが格
納されている。モジュール４のDSP41と、モジュール５
のCPU I51は他のプロセッサの代行処理をしないので、
それぞれ本来のプログラムC₁とD₁のみが格納される。

次に、代行処理の実行タイミングを第４図を用いて説
明する。第４図において、（ａ）は電力系統の電圧、電
流データをディジタル量に変換するためのサンプリング
タイミング（周期）を示す。本実施例ではサンプリング
周期と演算周期と一致しており保護リレー演算などは、
この１つのサンプリング間隔内に所定のアルゴリズムを
実行完了する。同図（ｂ）はモジュール３の処理タイミ
ングチャートであり、代行処理に係るモジュール２が正
常の場合を示している。したがって、サンプリング周期
ごとに本来の処理プログラムＢのみ繰返し実行する。す
なわち、時間帯S_n-1にてｎ−１時刻のデータを取込み、
つづいて時間帯P_n-1においてはｎ−１時刻以内に取込ん
だデータをも含め、必要なデータを用いてプログラムＢ
を実行して所定の演算を行なう。同様にn,n＋1,n＋2,…
…において所定のデータ取込みと演算を実行する。そし
て、同図（ｄ）に示すタイミングで、プログラムＢによ
る処理結果をサンプリング周期ごとに出力する。

なお、正常動作時におけるモジュール２の処理も図
（ｂ）と同じであり、図（ｄ）に示すようにサンプリン
グ周期ごとに処理結果が出力される。

ここで、モジュール２に不良が発生した場合の代行処
理について説明する。不良発生の検出はウエイストオ
ブタイマやパリティチェック等を含む周知の手段によ
り行なわれ、不良検出に基づいてモジュール３に代行処
理指令が与えられる。モジュール３は第４図（ｃ）に示
すように代行するモジュール２のプログラムＡと自己の
プログラムＢとを交互に実行する。データ入力処理は毎
サンプリング周期の時間帯S_n-1,Sn,S_n+1……で行なう。
所定の演算処理は隔サンプリング周期ごとに行なう。演
算処理は２サンプリング周期間隔になるが、入力データ
は毎回取込むようにしていることから、演算処理の精度
は正常動作時と同一の精度を確保できる。

なお、各プログラムA,Bによる演算結果の出力タイミ
ングは、第４図（ｅ）に示す非同期式又は同図（ｆ）に
示す同期式を選択できる。非同期式はプログラムA,Bに
係る演算処理が同じ時刻の入力データを用いる必要がな
い場合に適用され、各演算は最新の入力データを用い、
その演算周期内に演算結果を出力する。したがって、同
図（ｅ）に示すようにプログラムＡとＢの演算結果は１
つずれた時刻の入力データを基礎とするものとなってい
る。

一方、同期式はプログラムＡとＢの処理内容から、同
一時刻の入力データを用いる必要がある場合に適用され
る。まず、モジュール３は時間帯S_n-1でｎ−１時刻の入
力データを取込み記憶する。そして、つづく時間帯P_n-1
でプログラムＡの処理を実行し、その演算結果は出力し
ないで一旦記憶しておく。次に、時間帯Snでｎ時刻のデ
ータを取込み記憶する。つづく時間帯Pnで行なうプログ
ラムＢの処理は上記ｎ−１時刻の入力データを用いて処
理を行なう。この処理の終了と同時に上記プログラムＡ
の結果と合わせてプログラムＢの結果を出力する（同図
（ｆ））。このようにすることにより、同一の入力デー
タに基づいた処理を行なわせることができる。

ここで、正常動作から代行処理を移行する段階の処理
手順および代行処理時の隔サンプリング周期の切替え手
順について、第５図を参照して説明する。同図に示した
ものはモジュール３の処理概要である。

ステップ121ではモジュール２が不良かどうかの判定
を行い、不良でない正常の場合にはステップ122に進
み、モジュール３の本来の処理Ｂを実行した後、ステッ
プ123に進んでサンプル周期更新し、以下、毎周期同様
の処理をくり返し実行する。

一方、ステップ121でモジュールが不良と判定された
場合には、ステップ124に進み、フラグにａをセットし
て、ステップ125に進む。ここでフラグの内容がｂかど
うかの判定を行う。この場合はステップ124でフラグに
ａをセットしたので、ステップ125の判定は不定である
からステップ126に進む。

ステップ126では、第４図（ｃ）で説明したように、
そのサンプリング時刻の入力データを取込むと共に記憶
し、不良モジュール２の処理プログラムＡを実行する。

プログラムＡの処理終了後はステップ127に進み、フ
ラグをｂにセットしてステップ128に進みサンプル周期
を１サンプル更新して、ステップ125に戻る。そして再
びステップ125では、フラグがｂかどうかの判定を行
う。この場合ステップ127でフラグをｂにセットしたの
でステップ９に進み、第４図（ｃ）で説明したように、
モジュール３の本来の処理プログラムＢを実行し、ステ
ップ130に進んでフラグをａにセットする。

そして、再びステップ128に進み、１サンプル周期更
新してステップ125に戻る。以下同様にしてプログラム
A,Bの処理がくり返し実行される。

以上の説明では、第２図におけるモジュール２の不良
をモジュール３で代行処理する例について述べたが、他
のモジュールの不良に対しても、前述した対応する別の
モジュールで同様に代行する。

上述したように、格別なハードを設けることなくソフ
ト的な対応により、不良モジュールに係る処理を他のモ
ジュールで代行処理するようにしていることから、シス
テムダウンを防止することができ、信頼度を向上できる
とともに装置の小形化を図ることができる。

また、別な角度からみれば、システム全体の１つのモ
ジュールが不良となっても他のモジュールで代行できる
ことができ、システムの停止（ダウン）がない高信頼度
なシステムを実現できる。

すなわち、１つのモジュール（プリント基板）に不良
が発生しても、他のモジュールで代行処理していること
から、機能上は自己復旧できるディジタル保護リレー装
置が実現できる。また、不良モジュールを交換する時だ
け、システムを停止させればよく、実質的にはオンライ
ン保守が実現でき、信頼度の大幅な向上が期待でき、シ
ステムダウンをなくせるため実用上のメリットは非常に
大きい。

以上説明した実施例は故障した１つのモジュールの全
機能を別の１つのモジュールで全て代行処理する例であ
り、また処理タイミングとしては、本来の処理と代行処
理を１サンプリング周期おきで行うようにした例につい
て説明したが、これに限られるものではなく、次に述べ
る構成としても同一の効果を奏することができる。

例えば、代行処理を１つのモジュールにより処理する
ことに代えて、複数のモジュールにその代行処理プログ
ラムを分割実装しておき、複数のモジュールで故障モジ
ュールを分割代行処理することもできる。

つまり、第２図におけるモジュール２のDSP23が故障
した場合には、その機能をモジュール３とモジュール４
のDSP33と41が分割代行処理するようにすることができ
る。

また、演算処理のタイミングについても、上記実施例
では、故障モジュールの全機能を１サンプリング周期内
に全機能の代行処理をする例について述べたが、複数サ
ンプリング周期にわたって分割して全機能を代行処理す
るようにしてもよい。

さらに、不良発生時の代行処理専用モジュールを付加
し、これにより不良モジュールの代行処理を行うように
してもよいことは言うまでもない。この代行処理専用モ
ジュールの構成として、次のようにすることができる。

ｉ）システムで使用しているプロセッサの全ての種類を
実装しておき（第２図の例では３種類（DSP,CPU I,CPU
II）他のモジュールと全く同一のプログラムを実行する
ようにする。

ii）１種のプロセッサで、プログラム形式、アルゴリズ
ム等は異なる（同じであってもよい）が、機能のみを代
行処理する。

〔発明の効果〕

以上説明したように、本発明によれば、モジュール単
位で不良検出ができ、不良モジュールの全機能を定常な
他のモジュールで代行処理できるので、すなわち、自己
復旧が可能であるので、システムダウンを防止でき、高
信頼度なものとすることができる。

また、代行処理に係るプロセッサを同一種類のものと
していることから、全く同一の言語・構成のプログラム
を用いることができ、特にハード的な構成品の増加がな
いことから、小形で低価な装置を実現できる。

また、代行処理に際し、不良モジュールの機能に係る
入力データを、正常時と全く同一の入力データを用いる
ようにしていることから、保護リレー演算に係る演算を
高い精度で行なうことができ、高性能なシステムを実現
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体構成図、第２図は第１
図実施例の要部詳細図、第３図はデジタルシグナルプロ
セッサのブロック構成図、第４図は実施例の代行処理タ
イミングを説明するタイミングチャート、第５図は代行
処理の一実施例手順を示すフローチャートである。２……事故検出演算モジュール、３……主リレー用入力変換回路モジュール、４……主リレー演算モジュール、５……シーケンス処理モジュール、 7a,7b……デジタル入出力処理モジュール、 23,33,41……デジタルシグナルプロセッサ、 51,71a,71b……CPU I、 44,53……CPU II。

───────────────────────────────────────────────────── フロントページの続き (72)発明者城戸三安茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者川上潤三茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者松井義明茨城県日立市国分町１丁目１番１号株式会社日立製作所国分工場内 (56)参考文献特開昭60−113615（ＪＰ，Ａ) 特公昭51−31928（ＪＰ，Ｂ２) 「第２巻電力系統のデジタル制御・保護」第１版第１刷昭和61年12月10日電気書院

Claims

(57)【特許請求の範囲】

【請求項１】保護対象電力系統の電力状態量を一定のサ
ンプリング周期で取り込み、予め定められた処理手順に
従って一定周期ごとに保護リレー演算処理を行ない、そ
の結果に基づいて電力系統に保護指令を出力するデジタ
ル保護リレー装置において、保護リレー演算処理に係る
処理手段を、処理機能に基づいてそれぞれ独立した複数
のモジュールに分割し、かつ同一処理機能を実行できる
プロセッサが搭載されてなるモジュールが少なくとも２
以上含まれるように各モジュールにプロセッサを搭載
し、一のモジュールの不良発生が検出されたとき当該モ
ジュールの処理機能を当該モジュールと同一処理機能を
実行できるプロセッサが搭載された１又は複数の他のモ
ジュールにより代行処理する構成とし、この代行処理を
行なうモジュールは、同一のサンプリング周期に取り込
んだ前記電力状態量を用いて、自己のモジュールと不良
モジュールの処理機能を前記一定周期の複数回にわたっ
て分割処理する構成としたことを特徴とするデジタル保
護リレー装置。
【請求項２】保護対象電力系統の電力状態量を一定のサ
ンプリング周期で取り込み、予め定められた処理手順に
従って一定周期ごとに保護リレー演算処理を行ない、そ
の結果に基づいて電力系統に保護指令を出力するデジタ
ル保護リレー装置において、保護リレー演算処理に係る
処理手段を、処理機能に基づいてそれぞれ独立した複数
のモジュールに分割し、かつ同一処理機能を実行できる
プロセッサが搭載されてなるモジュールが少なくとも２
以上含まれるように各モジュールにプロセッサを搭載
し、一のモジュールの不良発生が検出されたとき当該モ
ジュールの処理機能を当該モジュールと同一処理機能を
実行できるプロセッサが搭載された１又は複数の他のモ
ジュールにより代行処理する構成とし、この代行処理を
行なうモジュールは、同一のサンプリング周期に取り込
んだ前記電力状態量を用いて、自己のモジュールと不良
モジュールの処理機能を前記一定周期の複数回にわたっ
て分割処理する構成としたことを特徴とするデジタル保
護リレー装置。
【請求項３】保護対象電力系統の電力状態量を一定のサ
ンプリング周期で取り込み、予め定められた処理手順に
従って一定の演算周期ごとに保護リレー演算処理を行な
い、その結果に基づいて電力系統に保護指令を出力する
デジタル保護リレー装置において、保護リレー演算処理
に係る処理手段を処理機能に基づいてそれぞれ独立した
複数のモジュールに分割し、かつ同一処理機能を実行で
きるプロセッサが搭載されてなるモジュールが少なくと
も２以上含まれるように各モジュールにプロセッサを搭
載し、一のモジュールの不良発生が検出されたとき当該
モジュールの処理機能を当該モジュールと同一処理機能
を実行できるプロセッサが搭載された他のモジュールに
より代行処理し、該他のモジュールは同一のサンプリン
グ周期に取り込んだ前記電力状態量を用いて、自己のモ
ジュールと不良モジュールの処理機能を実行する構成と
したことを特徴とするデジタル保護リレー装置。
【請求項４】請求項１乃至３のいずれかに記載のデジタ
ル保護リレー装置において、前記代行処理に係るモジュ
ールは、前記電力状態量を取り込んでアナログ／ディジ
タル変換する機能を備えたモジュールであることを特徴
とするデジタル保護リレー装置。