JPS6145333A - 処理時間一定化方式 - Google Patents
処理時間一定化方式Info
- Publication number
- JPS6145333A JPS6145333A JP16679484A JP16679484A JPS6145333A JP S6145333 A JPS6145333 A JP S6145333A JP 16679484 A JP16679484 A JP 16679484A JP 16679484 A JP16679484 A JP 16679484A JP S6145333 A JPS6145333 A JP S6145333A
- Authority
- JP
- Japan
- Prior art keywords
- program
- time
- processing
- subroutine
- processing time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムで処理が遂行される処理装置の処理
時間一定化方式に関する。
時間一定化方式に関する。
データ処理装置では勿論のこと、通信分野においても信
号処理がプログラムによって遂行される装置が普及して
来ている。
号処理がプログラムによって遂行される装置が普及して
来ている。
このようなプログラム処理の中には、成る一定時間毎に
繰り返して処理される如きものがある。
繰り返して処理される如きものがある。
この種プログラムの従来における処理型式は次のように
なっている。
なっている。
即ち、第７図に示すような、プログラム処理を行なうマ
イクロコンピュータａでは、外部回路すよりマイクロコ
ンピュータａの処理装置（ＣＰ Ｕ）Ｃに割り込み、フ
ラグなどの信号を与えて該信号をＣＰＵ ｃが検出し
て初めてプログラムがスタ−卜する如くなっているから
、一定時間毎に割り込み、フラグなどの信号をＣＰＵ
ｃに入力しなけれ（ボな、らない。そして、Ｃ：ＰＵ
ｃから外部回路すに対してクリア信号を出力する如
（して、外部回路すとの同期をとる仕組みになっている
。
イクロコンピュータａでは、外部回路すよりマイクロコ
ンピュータａの処理装置（ＣＰ Ｕ）Ｃに割り込み、フ
ラグなどの信号を与えて該信号をＣＰＵ ｃが検出し
て初めてプログラムがスタ−卜する如くなっているから
、一定時間毎に割り込み、フラグなどの信号をＣＰＵ
ｃに入力しなけれ（ボな、らない。そして、Ｃ：ＰＵ
ｃから外部回路すに対してクリア信号を出力する如
（して、外部回路すとの同期をとる仕組みになっている
。
上述のように、従来方式では外部回路すにカウンタなど
を設けて時間測定を行ない、ある一定時間毎に割り込み
などの信号を発生させる様に外部回路を組み立てなけれ
ばならないから、そのハード規模が大きくなり、実装面
において不利となる。
を設けて時間測定を行ない、ある一定時間毎に割り込み
などの信号を発生させる様に外部回路を組み立てなけれ
ばならないから、そのハード規模が大きくなり、実装面
において不利となる。
又、これと同等の機能を有する回路、ソフトウェアで代
替するにしてもマイクロコンピュータのプログラムは上
述した種類の繰り返しプログラムの開始から終了までの
時間を把握し得ないことには変わりはない。
替するにしてもマイクロコンピュータのプログラムは上
述した種類の繰り返しプログラムの開始から終了までの
時間を把握し得ないことには変わりはない。
本発明は上述した問題点を解決せんとする処理時間−走
化方式を提供するもので、その手段は所定時間毎にプロ
グラム処理の繰り返しを要する処理装置において、前記
所定時間の一部となる基準空き時間を記憶する第１の記
憶手段と、前記プログラム処理のためのサブルーチン又
は分岐したプログラムの処理時間だけ前記基準空き時間
を修正する第１の手段と、修正された空き時間だけのア
イドリングを生じさせる第２の手段とを備えてプログラ
ム処理ルートの如何を問わずプログラム処理時間を一定
化するようにしたものである。
化方式を提供するもので、その手段は所定時間毎にプロ
グラム処理の繰り返しを要する処理装置において、前記
所定時間の一部となる基準空き時間を記憶する第１の記
憶手段と、前記プログラム処理のためのサブルーチン又
は分岐したプログラムの処理時間だけ前記基準空き時間
を修正する第１の手段と、修正された空き時間だけのア
イドリングを生じさせる第２の手段とを備えてプログラ
ム処理ルートの如何を問わずプログラム処理時間を一定
化するようにしたものである。
本発明方式によれば、プログラム処理時間が予め設定さ
れると共にその時間内に空き時間が設けられており、こ
の空き時間がプログラム処理ルートによって変更修正さ
れてプログラム処理終了後のアイドリング時間が調整さ
れるようになっているから、どのようなプログラム処理
ルートを経ても設定されたプログラム処理時間の経過時
には、常にプログラム処理を終了してプログラム自体で
外部との同期をとって次のプログラム処理に進み得る。
れると共にその時間内に空き時間が設けられており、こ
の空き時間がプログラム処理ルートによって変更修正さ
れてプログラム処理終了後のアイドリング時間が調整さ
れるようになっているから、どのようなプログラム処理
ルートを経ても設定されたプログラム処理時間の経過時
には、常にプログラム処理を終了してプログラム自体で
外部との同期をとって次のプログラム処理に進み得る。
従って、そのような所定時間毎に繰り返されるプログラ
ム処理をスタートさせるために従来必要としていた外部
回路は必要でなくなる。
ム処理をスタートさせるために従来必要としていた外部
回路は必要でなくなる。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図１よ本発明を実施するシステム構成を示す。
この図において、１はマイクロコンピュータで、これに
は入力端子２が設けられている。入力端子２はＣＰＵ３
に接続されている。ＣＰＵ３には、バス４が接続されて
おり、そのバス４にはワークエリアＲＡＭ５、プログラ
ムＲＯＭ６、Ａレジスタ７、及びＢレジスタ８が接続さ
れている。プログラムＲＯＭ６には、後述する調整用時
間値例えばステップ数を記憶している記憶域ＲＯＭ１及
びプログラム処理に要する一定時間内の基準空き時間値
例えばＮＯＰ （Ｎｏ ０ｐｅｒａｔｉｏｎ）ステッ
プ数を記憶している記憶域ＲＯＭａが設けられている。
は入力端子２が設けられている。入力端子２はＣＰＵ３
に接続されている。ＣＰＵ３には、バス４が接続されて
おり、そのバス４にはワークエリアＲＡＭ５、プログラ
ムＲＯＭ６、Ａレジスタ７、及びＢレジスタ８が接続さ
れている。プログラムＲＯＭ６には、後述する調整用時
間値例えばステップ数を記憶している記憶域ＲＯＭ１及
びプログラム処理に要する一定時間内の基準空き時間値
例えばＮＯＰ （Ｎｏ ０ｐｅｒａｔｉｏｎ）ステッ
プ数を記憶している記憶域ＲＯＭａが設けられている。
又、プログラムＲＯＭ６には、第２図又は第３図に示す
ような構成のプログラムが予め記憶されている。第２図
はサブルーチンコールのプログラムで、その太線Ｐ１が
そのプログラムの主プログラムで、太線Ｐ２がサブルー
チンである。又、第３図は分岐を有するプログラムで、
Ｐ３はその分岐判断ステップを示し、Ｐ４は非分岐の場
合のプログラム部分で、Ｐ５は分岐の場合のプログラム
部分である。
ような構成のプログラムが予め記憶されている。第２図
はサブルーチンコールのプログラムで、その太線Ｐ１が
そのプログラムの主プログラムで、太線Ｐ２がサブルー
チンである。又、第３図は分岐を有するプログラムで、
Ｐ３はその分岐判断ステップを示し、Ｐ４は非分岐の場
合のプログラム部分で、Ｐ５は分岐の場合のプログラム
部分である。
これら２つのプログラム構成における田はサブルーチン
コールのプログラムにあってはそのサブルーチンの最後
に設けられ、サブルーチン全体のステップ数（ＲＯＭｚ
の値）を、又分岐を有するプログラムにあってはその各
分岐枝プログラム部分の最後に設けられ分岐してから合
流するまでのステップ数（ＲＯＭ １の値）をＲＡＭ５
の値（初期的には、零又は初期値にある。）に加算する
プログラムで、第４図のようなプログラム構成を有する
。又、（２）はＲＡＭ５に入っている値を読み出してそ
の値を基準空き時間分のＮＯＰステップ数から減算して
一定時間を保つために必要な空き時間（ステップ数）を
求め、その空き時間の間アイドリングを生じさせるプロ
グラムで、第５図のようなプログラム構成を有する。
コールのプログラムにあってはそのサブルーチンの最後
に設けられ、サブルーチン全体のステップ数（ＲＯＭｚ
の値）を、又分岐を有するプログラムにあってはその各
分岐枝プログラム部分の最後に設けられ分岐してから合
流するまでのステップ数（ＲＯＭ １の値）をＲＡＭ５
の値（初期的には、零又は初期値にある。）に加算する
プログラムで、第４図のようなプログラム構成を有する
。又、（２）はＲＡＭ５に入っている値を読み出してそ
の値を基準空き時間分のＮＯＰステップ数から減算して
一定時間を保つために必要な空き時間（ステップ数）を
求め、その空き時間の間アイドリングを生じさせるプロ
グラムで、第５図のようなプログラム構成を有する。
このように構成されることにより、プログラム処理への
サブルーチン処理の介在の有無、或いは分岐枝プログラ
ム部分への分岐の有無にかかわらず、そのプログラム処
理に要する時間は常に一定に保たれる。但し、いずれの
プログラム処理ルートを取ろうが、そのルートでの全空
き時間調整値が予め与えら、れた空き時間を超えないこ
とを条件とする。
サブルーチン処理の介在の有無、或いは分岐枝プログラ
ム部分への分岐の有無にかかわらず、そのプログラム処
理に要する時間は常に一定に保たれる。但し、いずれの
プログラム処理ルートを取ろうが、そのルートでの全空
き時間調整値が予め与えら、れた空き時間を超えないこ
とを条件とする。
プログラム処理に要する時間が常に一定に保たれるのは
次のようにして空き時間が調整されるからである。
次のようにして空き時間が調整されるからである。
例えば、サブルーチンコールのプログラムにおいてサブ
ルーチンへの処理切換えがない場合にはその主プログラ
ムの終了と共にプログラム■が実行される。そのステッ
プＳ４（第５図）でＲＡＭ５から読み出される値は零に
あるから、ＲＯＭ２から読み出された空き時間（ステッ
プ数）は何ら調整されない（ステップＳ５，３６）。つ
まり、主プログラムの処理時間と基準空き時間との和の
時間経過後にそのプログラムは終了する（ステ・ンプ５
７．Ｓ８）。これに対して、サブルーチンへの処理切換
えがある場合には、そのサブルーチンから主プログラム
へ戻るのに先立ってプログラムｌが実行される。そのス
テップ８１〜Ｓ３（第４図）により、ＲＡＭ５の値がサ
ブルーチン処理に要する時間（ステップ数）だけ増加さ
れる。従って、プログラム（２）の実行における空き時
間は基準空き時間から上記増加された値だけ少ない値に
変更される。つまり、サブルーチン処理に要した時間だ
け空き時間は短くされる。
ルーチンへの処理切換えがない場合にはその主プログラ
ムの終了と共にプログラム■が実行される。そのステッ
プＳ４（第５図）でＲＡＭ５から読み出される値は零に
あるから、ＲＯＭ２から読み出された空き時間（ステッ
プ数）は何ら調整されない（ステップＳ５，３６）。つ
まり、主プログラムの処理時間と基準空き時間との和の
時間経過後にそのプログラムは終了する（ステ・ンプ５
７．Ｓ８）。これに対して、サブルーチンへの処理切換
えがある場合には、そのサブルーチンから主プログラム
へ戻るのに先立ってプログラムｌが実行される。そのス
テップ８１〜Ｓ３（第４図）により、ＲＡＭ５の値がサ
ブルーチン処理に要する時間（ステップ数）だけ増加さ
れる。従って、プログラム（２）の実行における空き時
間は基準空き時間から上記増加された値だけ少ない値に
変更される。つまり、サブルーチン処理に要した時間だ
け空き時間は短くされる。
か（して、いずれのプログラム処理ルートを経由しよう
が、そのプログラム処理は常に一定時間後に終了するこ
とになる。
が、そのプログラム処理は常に一定時間後に終了するこ
とになる。
この関係は第３図の分岐を有するプログラム構成におい
ても当て嵌る。
ても当て嵌る。
上記実施例においては、基準空き時間を一定とする場合
であったが、第５図のステップ３４．Ｓ５を第６図のス
テップＳ４’、３５°のように変更する。つまり、第４
図のプログラム■の実行結果をランダムアクセスメモリ
ＲＡ Ｍ １に記憶し、基準空き時間を必要に応じて変
更設定し得るようその記憶手段としてランダムアクセス
メモリＲＡＭ２を使用する。このようにすれば、自由自
在な時間調整を行なうことが可能になる。
であったが、第５図のステップ３４．Ｓ５を第６図のス
テップＳ４’、３５°のように変更する。つまり、第４
図のプログラム■の実行結果をランダムアクセスメモリ
ＲＡ Ｍ １に記憶し、基準空き時間を必要に応じて変
更設定し得るようその記憶手段としてランダムアクセス
メモリＲＡＭ２を使用する。このようにすれば、自由自
在な時間調整を行なうことが可能になる。
なお、上記実施例においては、プログラムｌ。
（２）を対応するプログラムの最後に入れているが、可
能な限度で他の箇所に挿入してもよい。
能な限度で他の箇所に挿入してもよい。
以上説明したように、本発明によれば、■プログラム処
理ルートの如何に拘らずプログラム処理は一定時間内に
終了して、 ■プログラム自身で次のプログラムスタートを認識でき
、 ■従って、従来必要であったプログラムスタートを生じ
させるための外部回路は必要としない、等の効果が得ら
れる。
理ルートの如何に拘らずプログラム処理は一定時間内に
終了して、 ■プログラム自身で次のプログラムスタートを認識でき
、 ■従って、従来必要であったプログラムスタートを生じ
させるための外部回路は必要としない、等の効果が得ら
れる。
第１図は本発明を実施するシステム構成を示す図、第２
図及び第３図はプログラム構成例を示す図、第４図は空
き時間を調整するための時間値（ステップ数）を求める
プログラムを示す図、第５図は空き時間を調整してプロ
グラム処理ルート如何に拘らずプログラム処理時間を一
定にするプログラムを示す図、第６図は第５図プログラ
ムの変形例を示す図、第７図は従来のシステム構成を示
す図である。 図中、１はマイクロコンピュータ、３はｃｐｕ。 ４はバス、５はワークエリアＲＡＭ、６はプログラムＲ
ＯＭ 、 ＲＯＭ １． ＲＯＭ ２はプログラムＲ
ＯＭ６の記憶域、７はＡレジスタ、８はＢレジスタであ
る。 第１図 第２図 第３図 第４図 第５図
図及び第３図はプログラム構成例を示す図、第４図は空
き時間を調整するための時間値（ステップ数）を求める
プログラムを示す図、第５図は空き時間を調整してプロ
グラム処理ルート如何に拘らずプログラム処理時間を一
定にするプログラムを示す図、第６図は第５図プログラ
ムの変形例を示す図、第７図は従来のシステム構成を示
す図である。 図中、１はマイクロコンピュータ、３はｃｐｕ。 ４はバス、５はワークエリアＲＡＭ、６はプログラムＲ
ＯＭ 、 ＲＯＭ １． ＲＯＭ ２はプログラムＲ
ＯＭ６の記憶域、７はＡレジスタ、８はＢレジスタであ
る。 第１図 第２図 第３図 第４図 第５図
Claims (2)
- （１）所定時間毎にプログラム処理の繰り返しを要する
処理装置において、前記所定時間の一部となる基準空き
時間を記憶する第１の記憶手段と、前記プログラム処理
のためのサブルーチン又は分岐したプログラムの処理時
間だけ前記基準空き時間を修正する第１の手段と、修正
された空き時間だけのアイドリングを生じさせる第２の
手段とを備えてプログラム処理ルートの如何を問わずプ
ログラム処理時間を一定化するようにしたことを特徴と
する処理時間一定化方式。 - （２）前記第１の手段は処理時間表示値を記憶する第２
の記憶手段と、前記サブルーチン又は分岐したプログラ
ムの処理時間表示値をその終了の都度前記第２の記憶手
段の値に加算して前記第２の記憶手段に記憶する手段と
、プログラム処理の終了時に前記第１の記憶手段の基準
空き時間表示値から前記第２の記憶手段の処理時間表示
値を減算する手段とから成ることを特徴とする特許請求
の範囲第１項記載の処理時間一定化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16679484A JPS6145333A (ja) | 1984-08-09 | 1984-08-09 | 処理時間一定化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16679484A JPS6145333A (ja) | 1984-08-09 | 1984-08-09 | 処理時間一定化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145333A true JPS6145333A (ja) | 1986-03-05 |
Family
ID=15837795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16679484A Pending JPS6145333A (ja) | 1984-08-09 | 1984-08-09 | 処理時間一定化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145333A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648844U (ja) * | 1987-07-07 | 1989-01-18 | ||
| JPH01130229A (ja) * | 1987-11-16 | 1989-05-23 | Sharp Corp | コンピュータ |
-
1984
- 1984-08-09 JP JP16679484A patent/JPS6145333A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648844U (ja) * | 1987-07-07 | 1989-01-18 | ||
| JPH01130229A (ja) * | 1987-11-16 | 1989-05-23 | Sharp Corp | コンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004403B1 (ko) | 인터럽트제어장치 | |
| JPS6145333A (ja) | 処理時間一定化方式 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH04230533A (ja) | 割込制御回路 | |
| JPH10253778A (ja) | 時刻交換式時計システム | |
| JPS633328B2 (ja) | ||
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JPS628243A (ja) | キヤツシユ・メモリ | |
| JPH10312360A (ja) | 受信処理方法および受信装置 | |
| JPS61187044A (ja) | 情報処理装置 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPH04130930A (ja) | エミュレーションｃｐｕ | |
| JPH06331398A (ja) | 測定装置 | |
| JPH0353322A (ja) | 情報処理装置 | |
| JPH01119804A (ja) | プログラマブルコントローラのスキャンタイム一定化方式 | |
| JPH0581041A (ja) | 情報処理装置 | |
| JPH03233742A (ja) | データチェック方式 | |
| JPH06282353A (ja) | 時間短縮機能を有するタイマ装置 | |
| JPH0553831A (ja) | 割込み機能付コンピユータ装置 | |
| JPH01133174A (ja) | プログラム同期回路 | |
| JPS6232509B2 (ja) | ||
| JPS5920055A (ja) | 分岐命令のリトライ方式 | |
| JPH0319037A (ja) | タスク実行時間制御方式 | |
| JPH05181696A (ja) | マイクロコンピュータシステム | |
| JPH04266129A (ja) | 割込み処理装置 |