JP2014003819A - ディジタル保護制御装置 - Google Patents

Abstract

【課題】ディジタル保護制御装置内の入力変換基板にディジタル回路及びディジタル通信回線が実装されていない場合でも、入力変換基板の種類を識別できるようにする。
【解決手段】保護要素ごとに設けられ入力されるアナログ信号に対し所定の変換処理を行う入力変換部、およびアナログ信号である識別用信号を出力する識別用信号出力部、を有する入力変換基板と、複数の通信回線と、入力変換基板からその通信回線を介して供給されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換部、および該アナログ−ディジタル変換部によりディジタル信号に変換された上記識別用信号を利用して入力変換基板の識別を行う演算処理部を有する制御基板と、を備える。
【選択図】図１

Description

本発明は、ディジタル保護制御装置に対する実装基板の識別方法に係り、例えば電力系統を保護、制御するディジタル保護制御装置に入力される、アナログ信号の変換を行う入力変換基板を識別する技術に関する。

一般に、発電所や変電所等のプラントでは、ディジタル保護制御装置によって電力系統に供給されている電力を保護及び制御している。従来のディジタル保護制御装置としては、『第二世代ディジタルリレー専門委員会，「第二世代ディジタルリレー」，電気共同研究会，第５０巻第１号，平成６年』に記載されている第二世代ディジタルリレーが知られている。

第二世代ディジタルリレー（ディジタル保護制御装置）は、例えば、アナログ入力部、ディジタル保護演算処理部、整定部、出力部を備えて構成されている。
アナログ入力部は、折り返し誤差防止用のアナログフィルタ、サンプリングホールド回路、マルチプレクサ、Ａ／Ｄ変換器、及びバッファを備えたディジタル信号処理装置が設けられている。
ディジタル保護演算処理部は、アナログ入力部から受け取った信号を利用して入力電気量を演算し、各保護要素の演算に使用している。

近年では、ディジタル保護制御装置の複合化が進み、さまざまな保護要素に対応したディジタル保護制御装置が開発されている。特に発電所や変電所では、電力のさまざまな要素や電圧レベルおよび電流レベルの計測及び監視が求められている。
ただし、全ての保護要素の演算を行うためには、多くのアナログ入力の点数が必要となるため、一つのユニット型ディジタル保護制御装置で、必要となる全てのアナログ入力処理及び演算処理を行うことは、実装スペースや演算時間などの観点から困難な状況である。
そこで、同一装置において、アナログ入力部を変更することで、対応する保護要素を演算して計測処理や監視を行うことのできるディジタル保護制御装置の導入が進められた。そのディジタル保護制御装置を複数台使用することにより、全ての保護要素を計測および監視する方法が用いられるようになってきた。

しかしながら、求められる全ての保護要素の演算を実現するためには、アナログ入力部の組み合わせの多様化は避けることができない。また、プラントによってもディジタル保護制御装置の使用形態が異なる。従来では、ディジタル保護制御装置に実装されるアナログ入力部に合わせて、人間の手作業によって演算要素の設定が行われていた。しかし、この作業では人為的なケアレスミスで設定不良が発生するため、設定の確認などの作業時間などに多くの労力が費やされていた。

そこで、ディジタル保護制御装置に実装されている入力変換基板を制御基板に自動認識させることで、かかる設定の簡易化が図られている。
従来の実装基板すなわち入力変換基板の認識方法として、各電子基板に自己の保有情報を格納した記憶素子を持たせ、電源投入時にそれぞれ自己の基板固有データを制御用基板の基板データ格納用ＲＡＭに転送する。そして、制御用基板内のデータベースに格納されている各基板固有のコードに基づいてＲＡＭに書き込まれた基板データと照合することにより実装チェックを行い、目的の入力変換基板が適正に実装されているか識別する方法がある（特許文献１参照）。これらの処理はディジタル回路により行われる。

特開２００１−６７１０６号公報

しかしながら、従来のディジタル保護制御装置の入力変換基板には、ディジタル回路が実装されていないものも多い。そのため、上述の識別方法を実現するためには、入力変換基板に新たにディジタル回路を設置し、かつ、入力変換基板と制御基板との間でディジタル信号を伝送するためのディジタル通信回線を設置する必要がある。

以上の状況に鑑み、本発明は、ディジタル保護制御装置内の入力変換基板にディジタル回路及びディジタル通信回線が実装されていない場合でも、入力変換基板の種類を識別できるようにする。

本発明の一側面のディジタル保護制御装置は、保護要素ごとに設けられ入力されるアナログ信号に対し所定の変換処理を行う入力変換部、およびアナログ信号である識別用信号を出力する識別用信号出力部を有する入力変換基板と、
複数の通信回線と、
上記入力変換基板から前記通信回線を介して供給されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換部、および該アナログ−ディジタル変換部によりディジタル信号に変換された上記識別用信号を利用して上記入力変換基板の識別を行う演算処理部を有する制御基板と、を備える。

本発明によれば、入力変換基板から識別用信号をアナログ信号で制御基板に送信することによって、ディジタル回路やディジタル通信回線を新たに設置することなく、ディジタル保護制御装置に実装される入力変換基板の識別が可能となる。

本発明の第１の実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。 図１に示すディジタル保護制御装置の信号処理例を説明する図である。 図１に示したＲＯＭに格納されている基板情報データベースの一例を示す図である。 本発明の第２の実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。 図４に示すディジタル保護制御装置の信号処理例を説明する図である。 図４に示したＲＯＭに格納されている基板情報データベースの第１例を示す図である。 図４に示したＲＯＭに格納されている基板情報データベースの第２例を示す図である。 本発明の第３の実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。 図８に示すディジタル保護制御装置の信号処理例を説明する図である。

以下、本発明を実施するための形態の例について、添付図面を参照しながら説明する。説明は下記の順序で行う。なお、各図において共通の構成要素には、同一の符号を付して重複する説明を省略する。
１．第１の実施形態（識別用信号出力部、識別用通信回線を備える例）
２．第２の実施形態（抵抗回路の後段に加算器を配置した例）
３．第３の実施形態（抵抗回路の前段に加算器を配置した例）
４．応用例

＜１．第１の実施形態＞
本発明の第１の実施形態は、入力変換基板に識別用信号（アナログ信号）を出力する識別用信号出力部を設けると共に、入力変換基板と制御基板を識別用通信回線で接続し、識別用通信回線を通じて識別用信号を入力変換基板から制御基板へ伝送する例である。

［ディジタル保護制御装置の全体構成例］
図１は、本発明の第１の実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。
本実施形態に係るディジタル保護制御装置１００は、主に入力変換基板１と、制御基板２と、整定部３と、ディジタル入出力部４を備えて構成される。図１に示すように、入力変換基板１は、識別用通信回線３２を通して制御基板２と接続されている。各部には、制御電源部５からの電源が供給される。

（入力変換基板の構成例）
この図１に示すように、入力変換基板１は、外部（保護対象）から外部入力部に入力されたアナログ信号を適当な電圧レベルのアナログ信号に変換する入力変換部１０を備えている。
入力変換部１０は、外部からの電流や電流などのアナログ信号に対して所定の変換処理を行う補助トランス１１ａ，１１ｂ,…，１１ｉ（ｉは自然数）や、種々の抵抗乗数を持つ抵抗回路１２ａ，１２ｂ…，１２ｉを備え、入力アナログ信号を電圧信号に変換する。入力変換部１０の各チャンネル（この例ではＡ〜Ｉ）に対応して設けられた各々の抵抗回路１２ａ，１２ｂ…，１２ｉは、通信回線１３ａ，１３ｂ，…，１３ｉを通して制御基板２と接続されている。
なお、以下の説明において、各チャンネルの補助トランス１１ａ，１１ｂ,…，１１ｉを特に区別しない場合には、補助トランス１１と記す。また、各チャンネルの抵抗回路１２ａ，１２ｂ,…，１２ｉを特に区別しない場合には、抵抗回路１２と記す。

さらに、入力変換基板１は、この入力変換基板１の基板種類を識別するための基板情報（固有情報）を含む識別用信号を出力する識別用信号出力部３１を備える。ここで出力される識別用信号は、例えばアナログ信号の直流電圧信号である。この識別用信号出力部３１は、例えば電源投入時に、直流電圧である識別用信号を生成し、識別用通信回線３２に出力する。

（制御基板の構成例）
制御基板２は、チャンネル（Ａ〜Ｉ）ごとに、アナログフィルタ１４ａ，１４ｂ，…，１４ｉと、サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉを備えている。サンプリングホールド回路１５ａ，１５ｂ，…，１５ｉの各々は、マルチプレクサ１６の各チャンネルの入力端と接続している。
なお、以下の説明において、アナログフィルタ１４ａ，１４ｂ,…，１４ｉを特に区別しない場合には、アナログフィルタ１４と記す。また、サンプリングホールド回路１５ａ，１５ｂ,…，１５ｉを特に区別しない場合には、サンプリングホールド回路１５と記す。

アナログフィルタ１４は、入力されたアナログ信号から不要な高調波成分を除去してサンプリングホールド回路１５へ出力する、折り返し誤差防止用フィルタである。この例では、サンプリング周波数（例えば電気角３０度）の１／２以下の周波数成分（直流電圧を含む）及び定格周波数帯の電圧（アナログ信号）のみ通過し、それ以外の周波数成分の電圧（アナログ信号）はノイズとして除去される。

サンプリングホールド回路１５は、供給されたアナログ信号をサンプリング間隔ごとにサンプリング、保持し、マルチプレクサ１６へ出力する。

マルチプレクサ１６は、複数の入力端（チャンネル）を備え、これら複数の入力端に入力された複数のアナログ信号から一のアナログ信号を選択してＡ／Ｄ変換器１７へ出力する。すなわち、チャンネルごとに入力変換基板１から対応する通信回線１３を介して供給されるアナログ信号から一のアナログ信号を選択して出力する。このマルチプレクサ１６の選択処理は、例えば時分割で行われ、サンプリングホールド回路１５ａ,１５ｂ,…,１５ｉとの接続（チャンネル）を順次切り変えて、入力される複数のアナログ信号を切り換えている。本例のマルチプレクサ１６は、一例として１６チャンネルに対応する。

Ａ／Ｄ変換器１７は、アナログ／ディジタル変換部の一例であり、供給されたアナログ信号を２進数のディジタル信号に変換して演算処理部２３（バッファ１８）へ出力する。

制御基板２に設けられたバッファ１８（第１バッファ部）、ディジタルフィルタ１９、バッファ２０（第２バッファ部）、ＣＰＵ２１、ＲＯＭ(Read Only Memory)２２は、演算処理部２３を構成する要素の一例である。
バッファ１８及び２０は、供給されたデータを一時的に保持して出力する。
ディジタルフィルタ１９は、所定の定格周波数帯の電圧のみ通過し、それ以外の周波数帯の電圧及び直流電圧を除去する、いわゆるバンドパスフィルタである。
ＣＰＵ(Central Processing Unit)２１は、制御部の一例であり、制御基板２全体の制御を行ったり、演算処理を行ったりする。本実施形態では、ＲＯＭ２２に格納されたプログラムを実行することにより、例えば、入力変換基板１と制御基板２を接続した際に、制御基板２に接続された入力変換基板１の基板種類を識別する処理を行う。
ＲＯＭ２２は、記憶部の一例であり、ＣＰＵ２１が実行するプログラムや、種々のデータが記憶されている。例えば、ディジタル保護制御装置１００が入力変換基板１の基板種類を識別する際に参照する、基板情報データベースが構築されている。
これらの演算処理部２３を構成する各部は、システムバス（ＢＵＳ）に接続され、このシステムバスを通じて相互に通信可能に接続されている。

さらに、制御基板２は、入力変換基板１の識別用信号出力部３１から識別用通信回線３２を介して供給される識別用信号を処理するための、アナログフィルタ３３とサンプリングホールド回路３４を備える。
アナログフィルタ３３は、上述したアナログフィルタ１４と同様の機能を備え、入力されたアナログ信号から不要な高調波成分を除去してサンプリングホールド回路３４へ出力する。
サンプリングホールド回路３４は、上述したサンプリングホールド回路１５と同様の機能を備え、供給されたアナログ信号をサンプリング間隔ごとにサンプリング、保持し、マルチプレクサ１６へ出力する。

（整定部、ディジタル入出力部、制御電源部の構成例）
整定部３は、電力系統や電力機器を保護するため、継電器等の外部機器１１０の動作を規定した整定値を監視員等が設定するためのものであり、操作部と表示部を備えている。整定部３により設定された整定値は、例えばシステムバスを介してＲＯＭ２２に保存される。

ディジタル入出力部４は、ＣＰＵ２１の制御に基づいて、外部機器１１０を制御すると共に、外部機器１１０から状態情報を取得する。

制御電源部５は、ディジタル保護制御装置１００の各部へ電力を供給する電源である。この制御電源部５には、例えばＤＣ−ＤＣコンバータが適用され、例えば入力変換基板１、制御基板２及び整定部３の各部に直流５Ｖの電圧を供給し、ディジタル入出力部４の入力部と出力部に対しそれぞれ直流５Ｖと直流１５Ｖの電圧を供給する。

［ディジタル保護制御装置の信号処理例］
図２は、図１に示すディジタル保護制御装置１００の信号処理例を説明する図である。この図２では、入力変換基板１の識別用信号出力部３１から出力された電圧の変化も簡易的に示している。

例えば電源投入時に、入力変換基板１内の識別用信号出力部３１は、直流電圧である識別用信号（Ｓｊ１）を生成し、識別用通信回線３２に出力する。ここでは、識別用信号（Ｓｊ１）として、例えばＤＣ５Ｖのアナログ信号を出力したものとする。

識別用信号（Ｓｊ１）は、識別用通信回線３２を経由して、制御基板２内のアナログフィルタ３３に送られる。アナログフィルタ３３では、例えばサンプリング周波数の１／２以下の周波数成分（直流電圧を含む）及び定格周波数帯の電圧のみ通過し、それ以外の周波数成分の電圧はノイズとして除去される。この例の場合、識別用信号（Ｓｊ１）は直流電圧のため、アナログフィルタ３３の影響は受けず、ＤＣ５Ｖのままである。

アナログフィルタ３３を通過したアナログ信号（Ｓｊ１）は、各チャンネルのサンプリングホールド回路３４でサンプリングされ、マルチプレクサ１６でチャンネルを順次切り替えながらＡ／Ｄ変換器１７に供給される。

Ａ／Ｄ変換器１７は、アナログ信号（Ｓｊ１）をディジタル信号（Ｓｊ２）に変換して、バッファ１８に出力する。この例の場合、ディジタル信号（Ｓｊ２）の電圧値は５Ｖである。ディジタル信号（Ｓｊ２）は一旦バッファ１８のバッファ回路に蓄えられるとともに、ディジタルフィルタ１９に転送される。

ディジタルフィルタ１９は、所定の定格周波数帯の電圧のみ通過させ、それ以外の周波数帯の電圧及び直流電圧を除去する。この例の場合、ディジタル信号（Ｓｊ２）は直流電圧であるため、ディジタルフィルタ１９でカットされ、通過後のディジタル信号（Ｓｊ３）の電圧値は０Ｖとなる。ディジタルフィルタ１９を通過したディジタル信号（Ｓｊ３）は、一旦バッファ２０のバッファ回路に蓄えられる。

バッファ１８及びバッファ２０にディジタル信号がすべて揃ったことがＣＰＵ２１に通知されると、ＣＰＵ２１はこれらのデータを読み出す。ＣＰＵ２１は、バッファ１８から読み出された識別用チャンネルのディジタル信号（Ｓｊ２）を、制御基板２内のＲＯＭ２２に格納されている基板情報データベースと照合することで、実装されている入力変換基板１の基板種類を判定する。

図３は、図１に示したＲＯＭ２２に格納されている基板情報データベースの一例を示す図である。基板情報データベースには、電圧レベルと基板種類が対応して保管されている。ＣＰＵ２１は、バッファ１８から読み出したディジタル信号（Ｓｊ２）の電圧レベルに対応する基板の種類を、実装基板（入力変換基板１）の種類であると判定する。

図３の例では、バッファ１８から読み出されたディジタル信号（Ｓｊ２）の電圧値はＤＣ５Ｖであるから、ＣＰＵ２１は基板情報データベースのテーブル２４を参照して、実装基板すなわち入力変換基板１の種類は基板Ａであると判定する。なお、本例の基板情報データベースのテーブル２４では、ＤＣ４Ｖのとき基板Ｂ、ＤＣ３Ｖのとき基板Ｃ、その他の電圧値のとき実装基板なしである。

（作用・効果）
上述した第１の実施形態によれば、入力変換基板１に識別用信号（アナログ信号）を出力する識別用信号出力部３１を設けると共に、入力変換基板１と制御基板２を識別用通信回線３２で接続し、その識別用信号を入力変換基板１から制御基板２へ伝送する構成を有する。
この構成により、入力変換基板１がディジタル回路およびディジタル通信回線を実装していない場合であっても、識別用信号出力部３１が出力する識別用信号（アナログ信号）に含まれる基板情報（固有情報）を解析して入力変換基板１の種類を識別することができる。

なお、図２の例では、識別用信号出力部３１の後段にアナログフィルタ３３を配置した。これにより、アナログフィルタ３３とサンプリングホールド回路３４を、基板種類の識別用ではなく、チャンネル（Ａ〜Ｉ）に利用することができる。ただし、アナログフィルタ３３に入力される識別用信号は直流電圧のため、該識別用信号をアナログフィルタ３３に入力せず、サンプリングホールド回路３４に入力してもよい。すなわち、アナログフィルタ３３を配置しなくてもよい。

［変形例１］
複数の通信回線１３ａ，１３ｂ，…，１３ｉに未使用、すなわちチャンネルが割り当てられていない通信回線１３が存在する場合、識別用信号出力部３１は、該当通信回線１３を利用して識別用信号を制御基板２へ供給する。その場合、チャンネルが割り当てられていない未使用の通信回線１３を有効に活用でき、識別用通信回線３２を新たに設置することが不要である。

＜２．第２の実施形態＞
入力変換基板１と制御基板２との間の通信では、アナログ信号の伝達に多くの回線を要するため、基板種類の識別用に設置できる回線数は限られている。
そこで、第２の実施形態では、より少ない回線数増設による基板情報の伝達技術を確立する。

［ディジタル保護制御装置の全体構成例］
図４は、本発明の第２の実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。以下、図４について、図１との違いを中心に説明する。
本実施形態に係るディジタル保護制御装置１００Ａは、入力変換基板１Ａ内の各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉの後段に、加算器３５ａ，３５ｂ，…，３５ｉがそれぞれ配置されている点で、図１に示したディジタル保護制御装置１００の構成と異なっている。

識別用信号出力部３１は、直流電圧である識別用信号（アナログ信号）をチャンネル毎に生成し、各チャンネルの加算器３５ａ，３５ｂ，…，３５ｉに供給する。なお、以下の説明において、加算器３５ａ，３５ｂ,…，３５ｉを特に区別しない場合には、加算器３５と記す。

［ディジタル保護制御装置の信号処理例］
図５は、図４に示すディジタル保護制御装置１００Ａの信号処理例を説明する図である。この図５では、入力変換基板１Ａの識別用信号出力部３１から出力された電圧の変化も簡易的に示している。

例えば電源投入時に、入力変換基板１Ａ内の識別用信号出力部３１は、直流電圧である識別用信号（Ｓａ１〜Ｓｉ１）をチャンネル毎に生成し、各チャンネルの加算器３５ａ，３５ｂ，…，３５ｉに供給する。

加算器３５ａ，３５ｂ，…，３５ｉはそれぞれ、供給された各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）を、各チャンネルの補助トランス１１ａ，１１ｂ，…，１１ｉおよび抵抗回路１２ａ，１２ｂ，…，１２ｉにより変換されたアナログ信号に印加する。ここでは、識別用信号（Ｓａ１〜Ｓｉ１）として、例えばＤＣ５Ｖのアナログ信号を出力したものとする。

識別用信号（Ｓａ１〜Ｓｉ１）を印加されたアナログ信号は、各チャンネルの通信回線１３ａ，１３ｂ，…，１３ｉを経由して、制御基板２のアナログフィルタ１４ａ，１４ｂ，…，１４ｉに送られる。アナログフィルタ１４ａ，１４ｂ，…，１４ｉでは、例えばサンプリング周波数の１／２以下の周波数成分（直流電圧を含む）及び定格周波数帯の電圧のみ通過し、それ以外の周波数成分の電圧はノイズとして除去される。この例の場合、識別用信号（Ｓａ１〜Ｓｉ１）は直流電圧のため、アナログフィルタ１４ａ，１４ｂ，…，１４ｉの影響は受けず、ＤＣ５Ｖのままである。

アナログフィルタ１４ａ，１４ｂ，…，１４ｉを通過したアナログ信号（Ｓａ１〜Ｓｉ１）は、各チャンネルのサンプリングホールド回路１５ａ，１５ｂ…，１５ｉでサンプリングされ、マルチプレクサ１６でチャンネルを順次切り替えながらＡ／Ｄ変換器１７に供給される。

Ａ／Ｄ変換器１７は、アナログ信号（Ｓａ１〜Ｓｉ１）をディジタル信号（Ｓａ２〜Ｓｉ２）に変換して、バッファ１８に出力する。この例の場合、ディジタル信号（Ｓａ２〜Ｓｉ２）の電圧値は５Ｖである。ディジタル信号（Ｓａ２〜Ｓｉ２）は一旦バッファ１８のバッファ回路に蓄えられるとともに、ディジタルフィルタ１９に転送される。

ディジタルフィルタ１９は、所定の定格周波数帯の電圧のみ通過させ、それ以外の周波数帯の電圧及び直流電圧を除去する。この例の場合、ディジタル信号（Ｓａ２〜Ｓｉ２）は直流電圧であるため、ディジタルフィルタ１９でカットされ、通過後のディジタル信号（Ｓａ３〜Ｓｉ３）の電圧値は０Ｖとなる。ディジタルフィルタ１９を通過したディジタル信号（Ｓａ３〜Ｓｉ３）は、一旦バッファ２０のバッファ回路に蓄えられる。

バッファ１８及びバッファ２０に各チャンネルのディジタル信号（Ｓａ２〜Ｓｉ２，Ｓａ３〜Ｓｉ３）がすべて揃ったことがＣＰＵ２１に通知されると、ＣＰＵ２１はこれらのデータを読み出す。ＣＰＵ２１は、バッファ１８から読み出されたディジタル信号とバッファ２０から読み出されたディジタル信号の差分データ（Ｓａ４〜Ｓｉ４）を演算により求める。上記の両者の差分を求めることにより、識別用信号出力部３１から出力された識別用信号（直流電圧データ）を、ディジタル信号に変換したものに相当するデータが検出される。ＣＰＵ２１は演算により算出した差分データ（Ｓａ４〜Ｓｉ４）を、制御基板２Ａ内のＲＯＭ２２に格納されている基板情報データベースと照合することで、実装されている入力変換基板１の基板種類を判定する。

図６は、図４に示したＲＯＭ２２に格納されている基板情報データベースの第１例を示す図である。また、図７は、図４に示したＲＯＭ２２に格納されている基板情報データベースの第２例を示す図である。
基板情報データベースには、各チャンネルの電圧レベルの組み合わせ（パターン）と基板種類が対応して保管されている。ＣＰＵ２１は、バッファ１８とバッファ２０から読み出した識別用信号（Ｓａ２〜Ｓｉ２，Ｓａ３〜Ｓｉ３）の差分データ（Ｓａ４〜Ｓｉ４）の電圧レベルに対応する基板の種類を、実装基板（入力変換基板１Ａ）の種類であると判定する。
この例では、基板Ａを表すテーブル２５Ａにおいて、チャンネルＡ〜Ｉまでの電圧レベルが２．５Ｖ以上である。一方、基板Ｂを表すテーブル２５Ｂにおいて、チャンネルＢのみ電圧レベルが０Ｖで、その他のチャンネルの電圧レベルは２．５Ｖ以上である。このように、各チャンネルの電圧レベルのパターンに基づいて、基板種類を識別することができる。

（作用・効果）
上述した第２の実施形態によれば、入力変換基板１Ａにチャンネルごとに識別用信号（アナログ信号）を生成する識別用信号出力部３１を設け、各チャンネルの識別用信号を、各チャンネルの補助トランス１１および抵抗回路１２により変換されたアナログ信号に印加する構成を有する。
この構成により、第１の実施形態による作用・効果に加え、次のような作用・効果を奏する。すなわち、入力変換基板１Ａがディジタル回路およびディジタル通信回線を実装していない場合であっても、通信回線を増設することなく、識別用信号出力部３１が出力する識別用信号（アナログ信号）に含まれる基板情報（固有情報）を解析して入力変換基板１Ａの種類を識別することができる。

＜３．第３の実施形態＞
上述した第２の実施形態では、各チャンネルの電圧レベルの組み合わせ（パターン）と基板種類を対応づけて、実装基板を識別していた。ここで、各チャンネルの電圧レベルの組み合わせ（パターン）の変更は、各チャンネルの補助トランス１１および抵抗回路１２により変換されたアナログ信号に印加する各々の識別用信号の電圧を変えることにより実現できる。この場合、基板の種類ごとに各チャンネルの識別用信号の電圧を変更する必要があり、識別用信号出力部３１を基板の種類ごとにカスタマイズする必要がある。
そこで、第３の実施形態では、より簡単な構成で実装基板を識別できる構成について説明する。

図８は、本発明の第３の実施形態に係るディジタル保護制御装置の構成例を示すブロック図である。以下、図８について、図４との違いを中心に説明する。
本実施形態に係るディジタル保護制御装置１００Ｂは、入力変換基板１Ｂ内の各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉの前段に、加算器３６ａ，３６ｂ，…，３６ｉがそれぞれ配置されている点で、図４に示したディジタル保護制御装置１００Ａの構成と異なっている。

識別用信号出力部３１は、直流電圧である識別用信号（アナログ信号）をチャンネル毎に生成し、各チャンネルの加算器３６ａ，３６ｂ，…，３６ｉに供給する。なお、以下の説明において、加算器３６ａ，３６ｂ,…，３６ｉを特に区別しない場合には、加算器３６と記す。

［ディジタル保護制御装置の信号処理例］
図９は、図８に示すディジタル保護制御装置１００Ｂの信号処理例を説明する図である。この図９では、入力変換基板１Ｂの識別用信号出力部３１から出力された電圧の変化も簡易的に示している。

例えば電源投入時に、入力変換基板１Ｂ内の識別用信号出力部３１は、直流電圧である識別用信号（Ｓａ１〜Ｓｉ１）をチャンネル毎に生成し、各チャンネルの加算器３６ａ，３６ｂ，…，３６ｉに供給する。ここでは、各チャンネルの識別用信号の電圧を同一とする。その理由は後述する。

加算器３６ａ，３６ｂ，…，３６ｉはそれぞれ、供給された各チャンネルの識別用信号（Ｓａ１〜Ｓｉ１）を、各チャンネルの補助トランス１１ａ，１１ｂ，…，１１ｉにより変換されたアナログ信号に印加する。ここでは、識別用信号（Ｓａ１〜Ｓｉ１）として、例えばＤＣ５Ｖのアナログ信号を出力したものとする。

識別用信号（Ｓａ１〜Ｓｉ１）が印加されたアナログ信号は、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉにそれぞれ供給される。上述したとおり、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉは、それぞれ抵抗乗数が異なるので、それぞれに電圧降下が異なる。すなわち、各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉに一律に同じ電圧の信号を入力しても、出力される信号の電圧が異なることを意味する。例えば同じＤＣ５Ｖの識別用信号を入力しても、抵抗回路１２ａでは例えば４Ｖに降下し、抵抗回路１２ｂでは例えば３．５Ｖに降下するといった具合に、出力電圧に抵抗回路１２ごとの差が生じる。ディジタル保護制御装置が保護、制御する対象等に応じて使用される入力変換基板１Ｂの種類が異なり、基板の種類によって各抵抗回路１２の組み合わせも異なる。

各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉは、識別用信号（Ｓａ１〜Ｓｉ１）が印加されたアナログ信号をそれぞれの抵抗乗数に応じて電圧降下させたアナログ信号（Ｓａ１´〜Ｓｉ１´）を出力する。これにより、入力変換基板１Ｂ内の各チャンネルの抵抗回路１２の抵抗乗数に応じて、入力変換基板１Ｂごとに固有の各チャンネルの電圧レベルの組み合わせ（パターン）が得られる。

各チャンネルの抵抗回路１２ａ，１２ｂ，…，１２ｉから出力されたアナログ信号（Ｓａ１´〜Ｓｉ１´）は、各チャンネルの通信回線１３ａ，１３ｂ，…，１３ｉを経由して、制御基板２のアナログフィルタ１４ａ，１４ｂ，…，１４ｉに送られる。各アナログフィルタ１４では、所定の周波数帯の電圧（直流電圧を含む）が通過し、それ以外の周波数帯の電圧はノイズとして除去される。この例の場合、識別用信号（Ｓａ１〜Ｓｉ１）は直流電圧のため、各アナログフィルタ１４の影響は受けず、ＤＣ５Ｖのままである。

各チャンネルのアナログフィルタ１４を通過したアナログ信号（Ｓａ１´〜Ｓｉ１´）は、各チャンネルのサンプリングホールド回路１５でサンプリングされ、マルチプレクサ１６でチャンネルを順次切り替えながらＡ／Ｄ変換器１７に供給される。

Ａ／Ｄ変換器１７は、アナログ信号（Ｓａ１´〜Ｓｉ１´）をディジタル信号（Ｓａ２〜Ｓｉ２）に変換して、バッファ１８に出力する。この例の場合、ディジタル信号（Ｓａ２〜Ｓｉ２）の電圧値は５Ｖである。

そして、バッファ１８からディジタルフィルタ１９を経由してバッファ２０へ至る過程でディジタル信号（Ｓａ３〜Ｓｉ３）を得る処理、バッファ１８からＣＰＵ２１に至る処理、そして、ＣＰＵ２１による入力変換基板１Ｂの識別処理は、図５の例と同様であるので説明を割愛する。

（作用・効果）
上述した第３の実施形態によれば、入力変換基板１Ｂにチャンネルごとに識別用信号（アナログ信号）を生成する識別用信号出力部３１を設け、各チャンネルの識別用信号を、各チャンネルの補助トランス１１により変換されたアナログ信号に印加する構成を有する。すなわち、各チャンネルの識別用信号を印加したアナログ信号を各チャンネルの抵抗回路１２に供給する。
この構成により、第２の実施形態による作用・効果に加え、次のような作用・効果を奏する。本実施形態によれば、各チャンネルの抵抗回路１２に同じ電圧の信号を入力しても、各チャンネルの抵抗回路１２の抵抗乗数に応じて、入力変換基板１Ｂごとに固有の各チャンネルの電圧レベルの組み合わせ（パターン）が得られる。したがって、識別用信号出力部３１が生成する各チャンネルの識別用信号は、一律に同じ電圧レベルでよいので、識別用信号出力部３１の構成を簡易な構成とすることができる。

さらに、本実施形態は、第２の実施形態と同様に、入力変換基板１Ｂがディジタル回路およびディジタル通信回線を実装していない場合であっても、通信回線を増設することなく、識別用信号出力部３１が出力する識別用信号（アナログ信号）に含まれる基板情報（固有情報）を解析して入力変換基板１Ｂの種類を識別することができる。

＜４．応用例＞
本発明は、一例として以下のような応用例も採りうる。
第３の実施形態において、電力系統がオフしているとき、例えばディジタル保護制御装置の初期設置時は、外部から入力変換基板にアナログ信号が入力されない。そのため、各チャンネルの識別用信号を各チャンネルの抵抗回路１２に直接印加してもよい。このようにすることにより、外部からのアナログ信号の入力の有無にかかわらず、各チャンネルの抵抗回路１２の抵抗乗数に応じて、入力変換基板ごとに固有の各チャンネルの電圧レベルの組み合わせ（パターン）が得られ、入力変換基板の識別が可能である。
そして、電力系統がオン時に、本発明に係る技術を適用したディジタル保護制御装置を追設したり、既存のディジタル保護制御装置に本発明に係る機能を搭載したりする場合は、上述した各実施形態のように、外部からのアナログ信号に識別用信号を重畳する。

なお、本発明は上記の実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
例えば、上記した実施形態例は本発明をわかりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、または、ＩＣカード、ＳＤカード、光ディスク等の記録媒体に保持することができる。また、本明細書において、時系列的な処理を記述する処理ステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）をも含むものである。

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１，１Ａ，１Ｂ…入力変換基板、 ２…制御基板、 ４…ディジタル入出力部、 １１ａ〜１１ｉ…補助トランス、 １２ａ〜１２ｉ…抵抗回路、 １３ａ〜１３ｉ…通信回線、 １４ａ〜１４ｉ…アナログフィルタ、 １７…Ａ／Ｄ変換器、 １８…バッファ、 １９…ディジタルフィルタ、 ２０…バッファ、 ２１…ＣＰＵ、 ２２…ＲＯＭ、 ２３，２４Ａ，２４Ｂ…テーブル、 ３１…識別用信号出力部、 ３２…識別用通信回線、 ３３…アナログフィルタ、 ３５ａ〜３５ｉ，３６ａ〜３５ｉ…加算器、 １００，１００Ａ，１００Ｂ…ディジタル保護制御装置

Claims (7)

1. 保護要素ごとに設けられ入力されるアナログ信号に対し所定の変換処理を行う入力変換部、およびアナログ信号である識別用信号を出力する識別用信号出力部
   を有する入力変換基板と、
   複数の通信回線と、
   前記入力変換基板から前記通信回線を介して供給されるアナログ信号をディジタル信号に変換するアナログ／ディジタル変換部、および該アナログ−ディジタル変換部によりディジタル信号に変換された前記識別用信号を利用して前記入力変換基板の識別を行う演算処理部
   を有する制御基板と、を備える
   ディジタル保護制御装置。
2. 前記制御基板のアナログ／ディジタル変換部は、
   前記入力変換基板の前記入力変換部から前記通信回線を介して供給される各保護要素のアナログ信号をディジタル信号に変換し、また、前記入力変換基板の前記識別用信号出力部から供給される前記識別用信号をディジタル信号に変換し、これらのディジタル信号を前記演算処理部に供給する
   請求項１に記載のディジタル保護制御装置。
3. 前記制御基板は、前記保護要素ごとに対応する前記通信回線を介して供給されるアナログ信号から一のアナログ信号を選択して前記アナログ／ディジタル変換部へ供給するマルチプレクサを備え、
   前記複数の通信回線に未使用の通信回線が存在する場合、前記識別用信号出力部は、該当通信回線を利用して前記識別用信号を前記制御基板へ供給する
   請求項２に記載のディジタル保護制御装置。
4. 前記制御基板は、前記保護要素ごとに対応する前記通信回線を介して供給されるアナログ信号から一のアナログ信号を選択するマルチプレクサと、
   前記保護要素ごとに設けられる前記複数の通信回線とは別に識別用通信回線と、を備え、
   前記識別用信号出力部は、前記識別用通信回線を利用して前記識別用信号を前記制御基板へ供給する
   請求項２に記載のディジタル保護制御装置。
5. 前記入力変換基板の前記識別用信号出力部は、前記保護要素ごとに前記識別用信号を出力し、
   前記識別用信号出力部から出力された前記保護要素ごとの前記識別用信号が、前記保護要素ごとの前記入力変換部から出力されるアナログ信号の各々に重畳される
   請求項１に記載のディジタル保護制御装置。
6. 前記入力変換基板に前記保護要素ごとに設けられた前記入力変換部は、
   前記アナログ信号が供給される補助トランスと、
   前記補助トランスから出力されるアナログ信号が供給される抵抗回路と、を備え、
   さらに前記入力変換基板は、前記保護要素ごとに前記抵抗回路から出力されるアナログ信号に、前記識別用信号出力部から出力された前記保護要素ごとの前記識別用信号を加算し、加算信号を対応する前記通信回線へ供給する加算器、を備える
   請求項５に記載のディジタル保護制御装置。
7. 前記入力変換基板に前記保護要素ごとに設けられた前記入力変換部は、
   前記アナログ信号が供給される補助トランスと、
   前記補助トランスを経由したアナログ信号が供給される抵抗回路と、を備え、
   さらに前記入力変換基板は、前記保護要素ごとに設けられ、前記補助トランスから供給されるアナログ信号に、前記識別用信号出力部から供給された前記保護要素ごとの前記識別用信号を加算し、加算信号を対応する前記抵抗回路へ供給する加算器、を備える
   請求項５に記載のディジタル保護制御装置。

Images