KR101133352B1 - 전자식 전력량계 및 전력량 계산 방법 - Google Patents

전자식 전력량계 및 전력량 계산 방법 Download PDF

Info

Publication number
KR101133352B1
KR101133352B1 KR1020100132292A KR20100132292A KR101133352B1 KR 101133352 B1 KR101133352 B1 KR 101133352B1 KR 1020100132292 A KR1020100132292 A KR 1020100132292A KR 20100132292 A KR20100132292 A KR 20100132292A KR 101133352 B1 KR101133352 B1 KR 101133352B1
Authority
KR
South Korea
Prior art keywords
register
detection
bit streams
detected
power
Prior art date
Application number
KR1020100132292A
Other languages
English (en)
Inventor
문요섭
Original Assignee
한국전력공사
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 삼성전기주식회사 filed Critical 한국전력공사
Priority to KR1020100132292A priority Critical patent/KR101133352B1/ko
Priority to US13/038,670 priority patent/US20120161750A1/en
Application granted granted Critical
Publication of KR101133352B1 publication Critical patent/KR101133352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
    • G01R22/06—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
    • G01R22/10—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods using digital techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

서로 다른 위상을 갖는 복수의 전력선에 흐르는 전류를 아날로그 형태로 각각 검출한 복수의 검출 전류 및 상기 복수의 전력선의 전압을 아날로그 형태로 각각 검출한 복수의 검출 전압을 각각 비트 스트림으로 변환하는 복수의 시그마-델타 변조기; 상기 복수의 검출 전류의 비트 스트림을 저장하는 제1 레지스터; 상기 복수의 검출 전압의 비트 스트림을 저장하는 제2 레지스터; 상기 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 순차적으로 출력하되, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림을 각각 동시에 출력하도록 상기 제1 레지스터 및 제2 레지스터를 제어하는 레지스터 제어부; 상기 제1 레지스터에서 순차적으로 출력되는 상기 복수의 검출 전류의 비트 스트림을 디지털값으로 변환하는 제1 데시메이션 필터; 및 상기 제2 레지스터에서 순차적으로 출력되는 상기 복수의 검출 전압의 비트 스트림을 디지털값으로 변환하는 제2 데시메이션 필터를 포함하는 전자식 전력량계가 개시된다.

Description

전자식 전력량계 및 전력량 계산 방법{ELECTRONIC WATT-HOUR METER AND METHOD OF CALCULATING WATT-HOUR}
본 발명은 전자식 전력량계에 관한 것으로, 더욱 상세하게는 사이즈 감소 및 연산 정확도를 향상시킬 수 있는 전자식 전력량계 및 전력량 계산 방법에 관한 것이다.
최근 스마트 그리드에 대한 관심이 증가하고 있다. 스마트 그리드란 전기의 생산, 운반, 소비 과정에 정보통신기술을 접목하여 공급자와 소비자가 서로 상호작용함으로서 효율성을 높인 지능형 전력망 시스템이다.
전력 공급자는 사용자의 예상 전력을 IT 매체를 통해 실시간으로 파악함으로써 전력 부족에 대비할 수 있다. 반대로, 사용자는 자신이 소모하고 있는 전력의 사용량과 요금을 전력 공급자로부터 실시간으로 파악함으로써 자신의 전력사용패턴을 결정할 수 있다.
이러한 스마트 그리드를 위해서 전력 공급자와 사용자간 정보통신망을 통한 원활한 정보의 교류가 필수적이다. 또한, 전력 사용량을 정확히 계산하고 이를 디지털 정보로 변환하는 전자식 전력량 계산기술과, 변환된 디지털 정보를 전송하는 통신기술이 요구된다.
한편, 종래 전력량계는 유도식 전력량계가 대부분을 차지하고 있으며, 사용되는 전력량은 회전식 아날로그 계기판을 통해 표시된다. 이러한 아날로그 방식의 전력량 계산기는 디지털 정보로 변환이 어렵기 때문에, 정보통신망을 통한 전송이 어렵다. 따라서, 최근에 보급되고 있는 전자식 전력량계는 내부에 아날로그-디지털 변환기 같은 반도체 회로 소자에 의해 디지털 정보로 변환되며, 이렇게 변환된 정보는 통신모듈을 통해 외부로 전송될 수 있다.
하지만, 이러한 전자식 전력량계의 경우, 검출된 아날로그 형식의 전류나 전압을 직류로 변환하는데 사용되는 시그마-델타 아날로그-디지털 변환기가 차지하는 면적이 매우 큰 문제가 있다. 특히, 3 상 이상의 복수의 위상을 갖는 전력선에 대한 전력량 검출에는 더욱 많은 수의 시그마-델타 아날로그-디지털 변환기가 사용되어야 하므로 소형화가 매우 어렵다.
또한, 아날로그 다중화기(MUX)나 역다중화기(DEMUX)를 사용하여, 복수의 아날로그 검출 전류 또는 검출 전압이 하나 시그마-델타 아날로그-디지털 변환기를 공유하게 하는 기술이 알려져 있다. 그러나, 이 기술은 아날로그 연산을 위한 요소가 많이 존재하게 되고 디지털 변환을 순차적으로 수행하게 되므로 동일 전력선에서 검출된 전류와 전압간 위상차가 발생하므로 연산 정확도가 저하되고 추가로 위상차 보상을 위한 회로가 요구된다.
본 발명은 회로 요소의 감소를 통한 사이즈의 소형화가 가능하고 회로요소의 디지털화를 통한 정확한 전력량 연산이 가능한 전자식 전력량계 및 전력량 계산 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
서로 다른 위상을 갖는 복수의 전력선에 흐르는 전류를 아날로그 형태로 각각 검출한 복수의 검출 전류 및 상기 복수의 전력선의 전압을 아날로그 형태로 각각 검출한 복수의 검출 전압을 각각 비트 스트림으로 변환하는 복수의 시그마-델타 변조기;
상기 복수의 검출 전류의 비트 스트림을 저장하는 제1 레지스터;
상기 복수의 검출 전압의 비트 스트림을 저장하는 제2 레지스터;
상기 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 순차적으로 출력하되, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림을 각각 동시에 출력하도록 상기 제1 레지스터 및 제2 레지스터를 제어하는 레지스터 제어부;
상기 제1 레지스터에서 순차적으로 출력되는 상기 복수의 검출 전류의 비트 스트림을 디지털값으로 변환하는 제1 데시메이션 필터; 및
상기 제2 레지스터에서 순차적으로 출력되는 상기 복수의 검출 전압의 비트 스트림을 디지털값으로 변환하는 제2 데시메이션 필터
를 포함하는 전자식 전력량계를 제공한다.
본 발명의 일실시 형태는, 상기 제1 데시메이션 필터 및 상기 제2 데시메이션 필터에서 출력되는 복수의 검출 전류 및 검출 전압의 디지털값을 각각 상기 복수의 전력선 별로 저장하는 제3 레지스터 및 제4 레지스터를 더 포함할 수 있다. 이 실시형태에서, 상기 레지스터 제어기는 상기 제3 레지스터 및 제4 레지스터에 순차적으로 입력되는 디지털값이 검출된 전력선을 구별하여 각각 서로 다른 어드레스에 저장하도록 상기 제3 레지스터 및 상기 제4 레지스터를 제어할 수 있다.
본 발명의 일실시형태에서, 상기 레지스터 제어부는 상기 제1 레지스터 및 제2 레지스터로 쓰기 동작을 제어하는 클럭 및 읽기 동작을 제어하는 클럭을 제공할 수 있다. 이 실시형태에서, 상기 읽기 동작을 제어하는 클럭의 주파수는 상기 쓰기 동작을 제어하는 클럭의 주파수보다 n 배(n은 서로 다른 위상을 갖는 복수의 전력선의 수) 이상일 수 있다.
본 발명의 일실시형태는, 중립 전력선에 흐르는 전류를 아날로그 형태로 검출한 검출 누설전류와, 주변 온도를 아날로그 형태로 검출한 검출 온도와, 아날로그 전원 전압 중 적어도 하나를 입력받아 각각 비트 스트림으로 변환하는 복수의 부가 시그마-델타 변조기와, 상기 복수의 부가 시그마-델타 변조기에서 변환된 복수의 비트 스트림을 저장하고, 상기 레지스터 제어기의 제어에 의해 복수의 비트 스트림을 순차적으로 출력하는 제5 레지스터 및 상기 제5 레지스터에서 순차적으로 출력되는 비트 스트림을 디지털값으로 변환하는 제3 데시메이션 필터를 더 포함할 수 있다.
이 실시형태에서, 상기 제3 데시메이션 필터에서 변환된 디지털값을 종류별로 저장하는 제6 레지스터를 더 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 다른 수단으로서 본 발명은,
서로 다른 위상을 갖는 복수의 전력선에 흐르는 전류를 아날로그 형태로 각각 검출한 복수의 검출 전류 및 상기 복수의 전력선의 전압을 아날로그 형태로 각각 검출한 복수의 검출 전압을 각각 시그마-델타 변조를 통해 비트 스트림으로 변환하는 단계;
상기 복수의 검출 전류의 비트 스트림을 제1 레지스터에 저장하는 단계;
상기 복수의 검출 전압의 비트 스트림을 제2 레지스터에 저장하는 단계;
상기 제1 레지스터 및 제2 레지스터가 각각 저장된 상기 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 순차적으로 출력하되, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림을 각각 동시에 출력하는 단계;
상기 제1 레지스터 및 제2 레지스터에서 각각 순차적으로 출력되는 상기 복수의 검출 전류의 비트 스트림을 각각 디지털값으로 변환하는 단계
를 포함하는 전력랑 계산 방법을 제공한다.
본 발명에 따르면, 큰 면적을 차지하는 데시메이션 필터의 개수를 감소시키고, 위상 보정을 위한 위상 오차 보상 회로를 제거함으로써, 전자 전력량계의 전체 사이즈를 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 아날로그 회로요소의 수를 감소시키고 디지털 동작이 가능하게 함으로써 더욱 정확한 전력량 연산이 가능한 효과가 있다.
도 1은 본 발명의 일실시형태에 따른 전자식 전력량계의 블록 구성도이다.
도 2는 본 발명의 일실시형태에 따른 전자식 전력량계에 의해 구현되는 전력량 계산 방법의 흐름도이다.
도 3은 본 발명의 일실시형태에 따른 전자식 전력량계의 레지스터 제어 클럭 및 레지스터 동작을 도시한 타이밍도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
도 1은 본 발명의 일실시형태에 따른 전자식 전력량계의 블록 구성도이다.
도 1을 참조하면, 본 발명의 일실시형태에 따른 전자식 전력량계(10)는, 복수의 시그마-델타 변조기(11a-11i)와, 상기 시그마-델타 변조기(11a-11i)의 출력을 저장하는 복수의 레지스터(12a-12c)와 상기 복수의 레지스터(12a-12c)를 제어하는 레지스터 제어기(14)와, 상기 복수의 레지스터(12a-12c)의 출력을 디지털 신호로 변환하는 복수의 데시메이션 필터(13a-13c)와, 복수의 데시메이션 필터(13a-13c)의 출력을 저장하는 복수의 레지스터(15a-15c)와 상기 복수의 레지스터(15a-15c)의 출력을 이용하여 전력량을 연산하는 전력 연산부(16)를 포함할 수 있다.
도 2는 본 발명의 일실시형태에 따른 전자식 전력량계에 의해 구현되는 전력량 계산 방법의 흐름도이다.
이하, 도 1 및 도 2를 참조하여, 본 발명의 일실시형태에 따른 전자식 전력량계에 의해 전력량이 계산되는 순서에 따른 각 구성요소의 동작 및 작용을 설명하기로 한다.
먼저, 본 발명의 일실시형태에 따른 전자식 전력량계는 시그마-델타 변조 기법을 이용하여 서로 다른 위상을 갖는 복수의 전력선에서 검출되는 아날로그 형태의 검출 전류 및 검출 전압을 비트 스트림으로 변환한다(S21).
전자식 전력량계(10)는, 각 전력선으로부터 아날로그 형태로 검출된 검출 전압 및 검출 전류를 입력으로 하여, 입력된 검출 전압 및 검출 전류를 이용하여 전력을 연산한다. 전력선은 주로 가정에 제공되는 단상 전력선과 많은 전력을 소모하는 공장이나 사업체로 제공되는 3상(A상, B상, C상) 전력선이 주로 사용되고 있다. 3상 전력선과 같이 서로다른 위상을 갖는 복수의 전력선을 사용하는 경우, 복수의 전력선 각각에 흐르는 전류와 인가된 전압을 각각 검출하도록 전류 검출기와 전압 검출기가 사용될 수 있다.
서로 다른 위상을 갖는 복수의 전력선에 흐르는 전류를 검출하기 위해서 전류 변압기(Current Transformer: CT)가 사용될 수 있다. 예를 들어 상기 전류 변압기(CT)는, 검출되는 검출 전류가 실제 전력선에 흐르는 전류 크기의 수천분의 1로 감쇄된 크기를 갖도록 권선비가 조정될 수 있다.
또한, 서로 다른 위상을 갖는 복수의 전력선에 인가된 전압을 검출하기 위해서 두 개의 분배 저항(Rd1, Rd2)이 사용될 수 있다. 상기 두 개의 분압 저항(Rd1, Rd2)는, 각각 A상 내지 C상 전력선과 중립 전력선 사이의 전압차를 분압하여 출력할 수 있다. 예를 들어, 상기 두 개의 분압 저항(Rd1, Rd2)의 저항값은 실제 전력선에 인가되는 전압 크기의 수천분의 1로 감쇄된 크기를 갖도록 저항값이 조정될 수 있다.
전술한 전류 변압기(CT)에 의해 검출되는 검출 전류나 분압 저항(Rd1, Rd2)에 의해 검출되는 검출 전압은 아날로그 형태의 신호이다. 이 아날로그 형태의 검출 전류와 검출 전압은 전자 전력량계(10)로 입력되어 디지털 형태로 변환된 후 전력량 산출에 사용될 수 있다.
본 발명의 일실시형태에 따른 전자 전력량계(10)에 포함된 복수의 시그마-델타 변조기(11a-11f)는 복수의 전력선으로부터 각각 검출된 아날로그 형태를 갖는 복수의 검출 전류와 복수의 검출 전압을 입력받아 이를 시그마-델타 변조하여 디지털 비트 스트림으로 출력한다.
통상의 아날로그-디지털 변환기 중 시그마-델타 아날로그-디지털 변환기가 전자식 전력량에게 주로 채용되고 있다. 시그마-델타 아날로그-디지털 변환기는 시그마-델타 변조기와 데시메이션 필터로 구현될 수 있다. 본 발명은, 통상의 시그마-델타 아날로그-디지털 변환기의 시그마-델타 변조기와 데시메이션 필터를 분리하하고 하나의 데시메이션 필터를 이용하여 복수의 시그마-델타 변조기의 출력신호를 처리하게 할 수 있다.
복수의 시그마-델타 변조기(11a-11f)는, 입력받은 아날로그 신호를 사전 설정된 오버 샘플링 주파수에 따라 오버 샘플링하고, 오버 샘플링된 아날로그 신호와 피드백 신호의 차를 적분한 후, 적분된 신호를 기설정된 기준 신호에 기초하여 양자화하여 디지털 비트 스트림의 형태로 출력한다.
시그마-델타 변조기(11a)는 A상 전력선의 아날로그 검출 전류를 입력받아 비트 스트림 형태로 변환하여 출력한다. 마찬가지로, 시그마-델타 변조기(11b) 및 시그마-델타 변조기(11c)는 각각 B상 및 C 상 전력선의 아날로그 검출 전류를 각각 입력받아 비트 스트림의 형태로 변환하여 출력한다.
이와 유사하게, 시그마-델타 변조기(11d)는 A상 전력선의 아날로그 검출 전압을 입력받아 비트 스트림 형태로 변환하여 출력한다. 마찬가지로, 시그마-델타 변조기(11e) 및 시그마-델타 변조기(11f)는 각각 B상 및 C 상 전력선의 아날로그 검출 전압을 각각 입력받아 비트 스트림의 형태로 변환하여 출력한다.
이어, 제1 레지스터(12a)는 시그마-델타 변조기(11a-11c)에서 출력되는 검출 전류의 비트 스트림을 입력받아 서로 다른 어드레스에 저장할 수 있다(S221). 또한, 제2 레지스터(12b)는 시그마-델타 변조기(11d-11f)의 비트 스트림을 입력받아 서로 다른 어드레스에 저장할 수 있다(S222). 즉, 제1 레지스터(12a)는 복수의 검출 전류에 대한 비트 스트림을 각각 저장하고(S221), 제2 레지스터(12b)는 복수의 검출 전압에 대한 비트 스트림을 각각 저장한다(S222). 상기 제1 레지스터(12a) 및 제2 레지스터(12b) 각각은 복수의 입력을 통해 시그마-델타 변조기의 출력을 병렬적으로 입력받아 저장하고, 하나의 출력을 이용하여 저장된 데이터를 순차적으로 출력한다.
이어, 상기 제1 레지스터(12a) 및 제2 레지스터(12b)는, 각각 저장된 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 순차적으로 출력하되, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림을 각각 동시에 출력한다(S241, S242). 이러한, 제1 레지스터(12a) 및 제2 레지스터(12b)의 동작은 레지스터 제어기(14)에 의해 제어될 수 있다(S23). 레지스터 제어기(14)는, 상기 제1 레지스터(12a) 및 제2 레지스터(12b)가 저장된 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 각각 순차적으로 출력하도록 제어한다. 특히 레지스터 제어기(14)는, 상기 제1 레지스터(12a) 및 제2 레지스터(12b)로부터, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림이 동시 출력될 수 있도록 제어한다. 이러한 레지스터 제어기(14)의 제어를 통해 별도의 위상 오차 보상 회로가 적용되지 않더라도, 동일한 전력선에서 검출된 검출 전류와 검출 전압의 위상 오차를 제거하여 정확한 전력량 계산이 이루어질 수 있게 한다.
이어서 도1 및 도2를 참조하면, 제1 데시메이션 필터(13a) 및 제2 데시메이션 필터(13b)는, 제1 레지스터(12a) 및 제2 레지스터(12b)의 출력을 각각 데시메이션하여 사전 설정된 비트수를 갖는 디지털값으로 변환할 수 있다(S251, S252).
데시메이션 필터(13a, 13b)는 오버 샘플링에 의해 생성된 디지털 비트 스트림에서 오버 샘플링 이전의 원래의 아날로그 검출 전류 및 검출 전압에 해당하는 저주파 성분들을 추출하고, 추출된 저주파 성분들은 멀티비트 디지털값으로 변환한다. 제1 데시메이션 필터(13a) 및 제2 데시메이션 필터(13b)에 의해 출력되는 검출 전류 및 검출 전압에 대한 디지털값은 전력 연산부(16)로 입력될 수 있다.
전력 연산부(16)는 이 검출 전류 및 검출 전압의 디지털값을 이용하여 디지털 연산과정을 수행함으로써 각 위상(A상, B상, C상)의 전력선에 대한 전력을 연산할 수 있다. 도 1에서는 전력 연산부(16)가 곱셈기(161a-161c)를 이용하여 검출 전류 및 검출 전압의 곱셈연산을 통해 유효 전력을 연산하는 일예가 도시된다. 그러나, 구체적으로 도시되지 않았지만, 전력 연산부(16)는, 각 위상(A상, B상, C상)의 전력선에서 검출된 검출 전류 및 검출 전압의 디지털값을 이용한 디지털 연산과정을 통해, 유효 전력 또는 무효 전력과 같은 전력뿐만 아니라 역률(power factor) 등과 같은 다양한 전력 관련 파라미터 등을 연산할 수 있다.
한편, 본 발명의 실시형태는, 제1 데시메이션 필터(13a) 및 제2 데시메이션 필터(13b)에서 출력되는 복수의 검출 전류 및 검출 전압의 디지털값을 각각 전력선 별로 제3 레지스터(15a) 및 제4 레지스터(15b)에 저장하는 과정(S261, S262)을 더 포함할 수 있다.
이 경우, 레지스터 제어기(14)는 상기 제3 레지스터(15a) 및 제4 레지스터(15b)가 입력되는 순차적으로 입력되는 디지털 신호가 어떤 전력선에서 검출된 신호인지 구별할 수 있도록 제3 레지스터(15a) 및 제4 레지스터(15b)를 제어한다.
제3 레지스터(15a) 및 제4 레지스터(15b)는 동시에 복수의 전력선에서 검출된 검출 전압 및 검출 전류의 디지털값을 출력하고, 전력 연산부(16)는 제3 레지스터(15a) 및 제4 레지스터(15b)의 출력을 이용하여 동시에 복수의 전력선에 대한 전력량을 연산할 수 있다.
한편, 본 발명의 일실시형태에 다른 전자식 전력량계는, 전력량 계산에 사용될 수 있는 부가적인 정보를 아날로그 형태로 입력받아 이를 디지털 값으로 변환하기 위한 요소들을 더 포함할 수 있다. 상기 부가적인 정보는 누설 전류의 크기를 산출하기 위한 중립 전력선의 전류값과, 주변의 온도값과, 전력량계의 전원 전압(VBAT)을 포함할 수 있다.
부가적인 정보의 디지털 변환을 위해, 본 발명의 일실시형태는, 중립 전력선에서 검출된 아날로그 검출 전류를 입력받는 시그마-델타 변조기(11g)과, 주변 온도를 검출한 아날로그 검출 온도를 입력받는 시그마-델타 변조기(11h)와, 아날로그 전원 전압(VBAT)을 입력받는 시그마-델타 변조기(11i)를 더 포함할 수 있다. 또한, 이 실시형태는, 시그마-델타 변조기(11g-11i)의 출력을 저장하는 레지스터(12c)와, 레지스터(12c)에서 순차 출력되는 비트 스트림을 디지털값으로 변환하는 데시메이션 필터(13c)와, 데시메이션 필터(13c)의 출력을 다시 저장한 후 출력하는 레지스터(15c)를 더 포함할 수 있다. 레지스터(12c) 및 레지스터(15c)는 레지스터 제어기(14)의 제어를 통해 동작할 수 있다.
전술한 바와 같이, 본 발명은 통상적인 시그마-델타 아날로그-디지털 변환기 내에 포함되는 시그마-델타 변조기와 데시메이션 필터를 분리하고, 복수의 시그마-델타 변조기에서 출력되는 디지털 비트 스트림을 순차적으로 단일 데이메이션 필터에 제공하여 디지털값을 생성하게 한다.
이러한 동작을 위해, 레지스터 제어기(14)는 제1 레지스터(12a) 및 제2 레지스터(12b)의 입력(쓰기)과 출력(읽기) 동작을 적절하게 제어할 필요가 있다(S23).
도 3은 본 발명의 일실시형태에 따른 전자식 전력량계의 레지스터 제어 클럭 및 레지스터 동작을 도시한 타이밍도이다.
레지스터 제어기(14)는 제1 및 2 레지스터(12a, 12b)에, 도 3에 도시된 바와 같은 쓰기 제어 클럭(CLK1)과 읽기 제어 클럭(CLK2)을 제공할 수 있다. 또한, 도 3은, 각 제1, 2 레지스터(12a, 12b)에서 A상 전력선에서 검출된 신호가 저장되는 어드레스를 레지스터 어드레스 A로 표시하고, B상 전력선에서 검출된 신호가 저장되는 어드레스를 레지스터 어드레스 B로 표시하고, C상 전력선에서 검출된 신호가 저장되는 어드레스를 레지스터 어드레스 C로 표시한다.
도 3에 도시한 바와 같이, 레지스터의 입력 동작, 즉 쓰기 동작을 제어하는 클럭(CLK1)에 의해 제1 및 2 레지스터(12a, 12b)의 각 어드레스들은 시그마-델타 변조기(11a-11f)의 출력을 입력받아 쓰기 동작을 수행한다. 클럭(CLK1)의 상승에지 일 때, 각 레지스터의 어드레스에 동시에 쓰기 동작이 수행된다.
한편, 레지스터의 출력 동작, 즉 읽기 동작을 제어하는 클럭(CLK2)은 상기 쓰기 동작을 제어하는 클럭(CLK1)에 보다 주파수가 4 배 빠른 클럭을 사용할 수 있다. 읽기 동작을 제어하는 클럭(CLK2)의 첫번째 상승 에지에서, 레지스터(12a, 12b)는 쓰기 동작을 위한 읽기 동작의 대기가 이루어진다. 이어, 클럭(CLK2)의 두번째 상승 에지에서, 레지스터(12a, 12b)는, A상 전력선에서 검출된 검출 신호의 비트 스트림을 출력하도록 동작할 수 있다. 이어, 클럭(CLK2)의 세번째 상승 에지에서, 레지스터(12a, 12b)는, B상 전력선에서 검출된 검출 신호의 비트 스트림을 출력하도록 동작할 수 있다. 이어, 이어, 클럭(CLK2)의 네번째 상승 에지에서, 레지스터(12a, 12b)는, C상 전력선에서 검출된 검출 신호의 비트 스트림을 출력하도록 동작할 수 있다.
이와 같이, 제1 및 2 레지스터(12a, 12b)의 읽기 동작을 제어하는 클럭은, 쓰기 동작이 1회 이루어지는 주기 동안 전류 또는 전압을 검출한 전력선의 수 만큼의 읽기 동작이 이루어질 수 있다. 따라서, 전류 또는 전압을 검출한 전력선의 수를 n이라고 했을 때, 제1 및 2 레지스터(12a, 12b)의 읽기 동작을 제어하는 클럭의 주파수는 쓰기 동작을 제어하는 클럭의 n 배 이상이어야 한다.
또한, 제3 및 제4 레지스터(15a, 15b)의 동작은 전술한 제1 및 제2 레지스터(13a, 13b)의 쓰기 및 읽기 클럭을 서로 바꾸어 적용할 수 있다. 즉, 클럭(CLK2)은 데시메이션 필터(13a, 13b) 앞단의 제1 및 제2 레지스터(13a, 13b)의 읽기 클럭이므로, 동일한 주기에 따라 순차적으로 데시메이션 필터(13a, 13b) 후단의 제3 및 제4 레지스터(15a, 15b)에 제공됨으로써 제3 및 제4 레지스터(15a, 15b)의 각 어드레스에 검출 신호의 디지털값을 검출된 전력선 별로 구분하여 쓰기가 가능할 수 있다. 더하여 제3 및 제4 레지스터(15a, 15b)의 읽기 동작은 클럭(CLK1)에 따라 각 레지스터의 어드레스에 기록된 디지털값을 동시에 출력하여 전력 연산부(16)로 제공할 수 있다. 이에 따라, 전력 연산부(16)는 동시에 A상, B상 및 C상의 전력량을 연산할 수 있다.
이와 같이, 본 발명은 큰 면적을 차지하는 데시메이션 필터의 개수를 감소시키고, 위상 보정을 위한 위상 오차 보상 회로를 제거함으로써, 전자 전력량계의 전체 사이즈를 감소시킬 수 있다.
일반적으로 데시메이션 필터는 복수의 스테이지를 갖는 필터들의 조합으로 구현될 수 있다. 특히, 높은 신호 대 잡음비가 요구되는 경우에는 스테이지의 수를 더욱 증가시켜야 하므로 데시메이션 필터가 차지하는 사이즈가 더욱 증가하게 된다.
본 발명은, 복수의 시그마-델타 변조기에서 출력되는 디지털 비트 스트림을 상호 고유하는 하나의 데시메이션 필터를 사용하여 디지털값으로 변환할 수 있으므로 전자 전력량계의 전체 사이즈를 감소시킬 수 있는 효과를 기대할 수 있다.
또한, 본 발명은 아날로그 회로로 사용되는 먹스나 디먹스 대신 레지스터를 사용하게 된다. 이 레지스터는 각 비트당 하나의 D-플립플롭만으로 구현될 수 있으므로 먹스나 디먹스를 사용하는 것보다 더욱 더 작은 회로 사이즈로 전력량계를 구성할 수 있다.
더하여, 종래의 전력량에게서 차지하는 아날로그 회로요소의 수를 감소시키고 디지털 동작이 가능하게 함으로써 더욱 정확한 전력량 연산이 가능하게 된다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
CT: 전류 변압기 Rd1, Rd2: 분압 저항
10: 전자식 전력량계 11a-11i: 시그마-델타 변조기
12a-12c, 15a-15c: 레지스터 13a-13c: 데시메이션 필터
14: 레지스터 제어기 16: 전력 연산부
161a-161c: 곱셈기

Claims (8)

  1. 서로 다른 위상을 갖는 복수의 전력선에 흐르는 전류를 아날로그 형태로 각각 검출한 복수의 검출 전류 및 상기 복수의 전력선의 전압을 아날로그 형태로 각각 검출한 복수의 검출 전압을 각각 비트 스트림으로 변환하는 복수의 시그마-델타 변조기;
    상기 복수의 검출 전류의 비트 스트림을 저장하는 제1 레지스터;
    상기 복수의 검출 전압의 비트 스트림을 저장하는 제2 레지스터;
    상기 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 순차적으로 출력하되, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림을 각각 동시에 출력하도록 상기 제1 레지스터 및 제2 레지스터를 제어하는 레지스터 제어부;
    상기 제1 레지스터에서 순차적으로 출력되는 상기 복수의 검출 전류의 비트 스트림을 디지털값으로 변환하는 제1 데시메이션 필터; 및
    상기 제2 레지스터에서 순차적으로 출력되는 상기 복수의 검출 전압의 비트 스트림을 디지털값으로 변환하는 제2 데시메이션 필터
    를 포함하는 전자식 전력량계.
  2. 제1항에 있어서,
    상기 제1 데시메이션 필터 및 상기 제2 데시메이션 필터에서 출력되는 복수의 검출 전류 및 검출 전압의 디지털값을 각각 상기 복수의 전력선 별로 저장하는 제3 레지스터 및 제4 레지스터를 더 포함하며,
    상기 레지스터 제어기는 상기 제3 레지스터 및 제4 레지스터에 순차적으로 입력되는 디지털값이 검출된 전력선을 구별하여 각각 서로 다른 어드레스에 저장하도록 상기 제3 레지스터 및 상기 제4 레지스터를 제어하는 것을 특징으로 하는 전자식 전력량계.
  3. 제1항에 있어서,
    상기 레지스터 제어부는 상기 제1 레지스터 및 제2 레지스터로 쓰기 동작을 제어하는 클럭 및 읽기 동작을 제어하는 클럭을 제공하며,
    상기 읽기 동작을 제어하는 클럭의 주파수는 상기 쓰기 동작을 제어하는 클럭의 주파수보다 n 배(n은 서로 다른 위상을 갖는 복수의 전력선의 수) 이상인 것을 특징으로 하는 전자식 전력량계.
  4. 제1항에 있어서,
    중립 전력선에 흐르는 전류를 아날로그 형태로 검출한 검출 누설전류와, 주변 온도를 아날로그 형태로 검출한 검출 온도와, 아날로그 전원 전압 중 적어도 하나를 입력받아 각각 비트 스트림으로 변환하는 복수의 부가 시그마-델타 변조기;
    상기 복수의 부가 시그마-델타 변조기에서 변환된 복수의 비트 스트림을 저장하고, 상기 레지스터 제어기의 제어에 의해 복수의 비트 스트림을 순차적으로 출력하는 제5 레지스터; 및
    상기 제5 레지스터에서 순차적으로 출력되는 비트 스트림을 디지털값으로 변환하는 제3 데시메이션 필터를 더 포함하는 것을 특징으로 하는 전자식 전력량계.
  5. 제4항에 있어서,
    상기 제3 데시메이션 필터에서 변환된 디지털값을 종류별로 저장하는 제6 레지스터를 더 포함하는 것을 특징으로 하는 전자식 전력량계.
  6. 서로 다른 위상을 갖는 복수의 전력선에 흐르는 전류를 아날로그 형태로 각각 검출한 복수의 검출 전류 및 상기 복수의 전력선의 전압을 아날로그 형태로 각각 검출한 복수의 검출 전압을 각각 시그마-델타 변조를 통해 비트 스트림으로 변환하는 단계;
    상기 복수의 검출 전류의 비트 스트림을 제1 레지스터에 저장하는 단계;
    상기 복수의 검출 전압의 비트 스트림을 제2 레지스터에 저장하는 단계;
    상기 제1 레지스터 및 제2 레지스터가 각각 저장된 상기 복수의 검출 전류의 비트 스트림 및 상기 복수의 검출 전압의 비트 스트림을 순차적으로 출력하되, 동일한 전력선에 검출된 검출 전류의 비트 스트림과 검출 전압의 스트림을 각각 동시에 출력하는 단계; 및
    상기 제1 레지스터 및 제2 레지스터에서 각각 순차적으로 출력되는 상기 복수의 검출 전류의 비트 스트림을 각각 디지털값으로 변환하는 단계
    를 포함하는 전력랑 계산 방법.
  7. 제6항에 있어서,
    상기 복수의 검출 전류의 디지털 값을 제3 레지스터에 상기 복수의 전력선 별로 저장하고, 상기 복수의 검출 전압의 디지털값을 제4 레지스터에 상기 복수의 전력선 별로 저장하는 단계를 더 포함하며,
    상기 제3 레지스터 및 제4 레지스터에 순차적으로 입력되는 디지털값은 검출된 전력선을 구별하여 각각 서로 다른 어드레스에 저장되는 것을 특징으로 하는 전력량 계산 방법.
  8. 제6항에 있어서,
    상기 제1 레지스터 및 제2 레지스터는 쓰기 동작을 제어하는 클럭 및 읽기 동작을 제어하는 클럭에 의해 동작하며,
    상기 읽기 동작을 제어하는 클럭의 주파수는 상기 쓰기 동작을 제어하는 클럭의 주파수보다 n 배(n은 서로 다른 위상을 갖는 복수의 전력선의 수) 이상인 것을 특징으로 하는 전력량 계산 방법.
KR1020100132292A 2010-12-22 2010-12-22 전자식 전력량계 및 전력량 계산 방법 KR101133352B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100132292A KR101133352B1 (ko) 2010-12-22 2010-12-22 전자식 전력량계 및 전력량 계산 방법
US13/038,670 US20120161750A1 (en) 2010-12-22 2011-03-02 Electronic watt-hour meter and method of calculating watt-hours

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100132292A KR101133352B1 (ko) 2010-12-22 2010-12-22 전자식 전력량계 및 전력량 계산 방법

Publications (1)

Publication Number Publication Date
KR101133352B1 true KR101133352B1 (ko) 2012-04-19

Family

ID=46143260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100132292A KR101133352B1 (ko) 2010-12-22 2010-12-22 전자식 전력량계 및 전력량 계산 방법

Country Status (2)

Country Link
US (1) US20120161750A1 (ko)
KR (1) KR101133352B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5739486B2 (ja) * 2013-07-26 2015-06-24 株式会社神戸製鋼所 分離方法及び分離装置
WO2015019418A1 (ja) * 2013-08-06 2015-02-12 三菱電機株式会社 位相制御装置
US9866778B2 (en) * 2015-10-30 2018-01-09 Sony Semiconductor Solutions Corporation Predictive sigma-delta ADC filter for power consumption

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008034A (ko) * 1986-12-23 1988-08-30 아더 엠.킹 전기 전력 발생 시스템 검사방법 및 장치
JPH07234253A (ja) * 1991-07-11 1995-09-05 Yokogawa Electric Corp ディジタルコンピュータを使用した電力線の電気的パラメータ測定方法
JP2004219288A (ja) 2003-01-16 2004-08-05 Mitsubishi Electric Corp 電力関連量計測装置
KR20060045139A (ko) * 2004-04-01 2006-05-16 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨. 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4530107A (en) * 1982-09-16 1985-07-16 Ampex Corporation Shift register delay circuit
US4746899A (en) * 1986-10-07 1988-05-24 Crystal Semiconductor Corporation Method for reducing effects of electrical noise in an analog-to-digital converter
US4884021A (en) * 1987-04-24 1989-11-28 Transdata, Inc. Digital power metering
US5485393A (en) * 1990-08-30 1996-01-16 Metricom, Inc. Method and apparatus for measuring electrical parameters using a differentiating current sensor and a digital integrator
US5537029A (en) * 1992-02-21 1996-07-16 Abb Power T&D Company Inc. Method and apparatus for electronic meter testing
US5345409A (en) * 1993-03-25 1994-09-06 General Electric Company Programmable digital signal processor system for processing electrical power signals
US5677845A (en) * 1995-06-02 1997-10-14 General Electric Company Programmable data acquisition system for collecting electrical power signals
US6377037B1 (en) * 1996-08-01 2002-04-23 Siemens Power Transmission And Distribution, Inc. Watt-hour meter with digital per-phase power factor compensation
DE19713120C1 (de) * 1997-03-27 1998-10-29 Siemens Ag Elektrizitätszähler
US6798191B1 (en) * 1999-08-09 2004-09-28 Power Measurement Ltd. Revenue meter with a graphic user interface being operative to display scalable objects
US6304202B1 (en) * 1999-09-24 2001-10-16 Cirrus Logic, Inc. Delay correction system and method for a voltage channel in a sampled data measurement system
US6373415B1 (en) * 1999-09-24 2002-04-16 Cirrus Logic, Inc. Digital phase compensation methods and systems for a dual-channel analog-to-digital converter
US6859742B2 (en) * 2001-07-12 2005-02-22 Landis+Gyr Inc. Redundant precision time keeping for utility meters
US6906655B1 (en) * 2003-12-18 2005-06-14 Eaton Corporation Plural channel analog-to-digital converter, method and meter employing an input channel with a predetermined direct current bias
DE102004010707B4 (de) * 2004-03-04 2013-08-22 Austriamicrosystems Ag Energiezähleranordnung und Verfahren zum Kalibrieren
US7271996B2 (en) * 2004-12-03 2007-09-18 Electro Industries/Gauge Tech Current inputs interface for an electrical device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008034A (ko) * 1986-12-23 1988-08-30 아더 엠.킹 전기 전력 발생 시스템 검사방법 및 장치
JPH07234253A (ja) * 1991-07-11 1995-09-05 Yokogawa Electric Corp ディジタルコンピュータを使用した電力線の電気的パラメータ測定方法
JP2004219288A (ja) 2003-01-16 2004-08-05 Mitsubishi Electric Corp 電力関連量計測装置
KR20060045139A (ko) * 2004-04-01 2006-05-16 소니 에릭슨 모빌 커뮤니케이션즈 재팬, 아이엔씨. 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치

Also Published As

Publication number Publication date
US20120161750A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US6943714B2 (en) Method and apparatus of obtaining power computation parameters
CN202196119U (zh) 单相多功能电能计量电路
US5349676A (en) Data acquisition systems with programmable bit-serial digital signal processors
CN202093092U (zh) 一种全能电能计量芯片
EA027848B1 (ru) Устройство и способ для дискретизации данных при измерении переменного тока и связанных физических величин
US7737679B2 (en) Poly phase solid state watt hour meters
KR101133352B1 (ko) 전자식 전력량계 및 전력량 계산 방법
CN102565751A (zh) 可编程的单相电能计量芯片开发装置
CN103033675A (zh) 一种交流同步采集系统及其实现方法
Jaiswal et al. Modeling & designing of smart energy meter for smart grid applications
KR101153504B1 (ko) 복수의 입력신호의 처리가 가능한 전자식 전력량 계산기 및 전력량 계산방법
US9194897B2 (en) Electronic watt-hour meter and electronic watt-hour measuring method
JP4844882B2 (ja) 電力計測部ｉｃ回路
JP2813508B2 (ja) 電子式電力量計
Wu et al. An energy metering and measurement SoC with a novel low-power DSP architecture
US7177771B2 (en) Digital dynamic filtering and beat frequency reduction for power monitoring
KR100356451B1 (ko) 전력 연산 시스템
CN107656572A (zh) 用数模转换器实现的多路可调电压源及其控制方法
KR101234944B1 (ko) 전력량 산출 장치 및 방법
KR20130055341A (ko) 전력량계 시스템의 신호 변환 장치, 전력량계 시스템 및 전력량계 시스템의 신호 변환 방법
CN202904001U (zh) 基于24位高精度模数转换器的通用数字式电能表校验硬件平台
Schwerndtner Digital measurement system for electricity meters
CN116405026B (zh) 多相二阶广义积分器锁相环及其实现方法
Burlaka et al. Low-Cost Data Acquisition And Power Quality Analyzing System
Jovanovic et al. The Decomposition of DSP’s Control Logic Block for Power Reduction

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9