JP4844882B2 - 電力計測部ｉｃ回路 - Google Patents

Description

本発明は、電力測定用の合成回路を電力計測部ＩＣ回路内に組み込む際の回路構成に関する。

図１６を用いて、従来の電子式電力量計の電力計測部ＩＣ回路の基本構成の一例を説明する。図１６に、一相の電力のみを計測する電力計測部回路の基本構成を示す。電力計測部ＩＣ回路９は、電圧センサ２１のアナログ電圧信号をディジタル電圧信号に変換する電圧信号用アナログ／ディジタル（以下、Ａ／Ｄと表記する）変換回路１１Ｅと、電流信号用Ａ／Ｄ変換回路１１Ｃと、π／２遅延回路１２と、切替スイッチ１９と、乗算回路１３と、累積回路１４と、パルス化回路１７とを有して電力計測部ＩＣ上に構成される。この例では、電流センサ２２が基本回路に内蔵されている。

この電力計測部ＩＣ回路の基本構成において、端子Ｔ１を介して電圧センサ２１からのアナログ電圧信号が電圧信号用Ａ／Ｄ変換回路１１Ｅに入力される。有効電力を求める場合には、電圧信号用Ａ／Ｄ変換回路１１Ｅの出力は、切替スイッチ１９経由で乗算回路１３の一方の入力端へ入力される。無効電力を求める場合には、電圧信号用Ａ／Ｄ変換回路１１Ｅの出力は、π／２遅延回路１２を経た後切替スイッチ１９を経由して乗算回路１３の一方の入力端へ入力される。電流センサ２２の出力が、電流信号用Ａ／Ｄ変換回路１１Ｃを経由して乗算回路１３の他方の入力端へ入力される。乗算回路１３の出力は、累積回路１４へ出力されて累積されデータ出力として電力計測部ＩＣ回路９から外部へ出力される一方、パルス化回路１７に入力されてパルス化され端子Ｔ２からパルス信号として出力される。

このような電力計測部ＩＣ回路９を用いて、有効電力量計を多相式に対応させるには、計測する相（素子）数分の電力計測部ＩＣ回路９が必要となる。

また、無効電力をも同時に測定する場合には、図１７に示すように、有効電力測定用電力計測部ＩＣ回路９１および無効電力計測用電力計測部ＩＣ回路９２を、それぞれ相数分を必要とし、さらに電力計測部ＩＣ回路数が倍増する。

この構成において、料金取引のためには素子毎の電力値の総和を表示する必要があり、電力量計の検定に必要な検定パルスを出力するためには、計量パルスを、マイクロコンピュータ３２のソフトウェアにより、あるいはパルス合成回路３１１，３１２などの外付けハードウェアにより、合成する処理を付加する必要がある。

図１８を用いて、一相の電力計測部ＩＣ回路によって有効電力二相の計測あるいは、一相の有効電力計測に加えて一相の無効電力の計測を可能とした電力計測部ＩＣ回路の構成を説明する。この電力計測部ＩＣ回路９１／９２／９３は、アナログ電圧信号とアナログ電流信号を時分割処理によりそれぞれでディジタル電圧信号とディジタル電流信号に変換する１つのＡ／Ｄ変換回路１１と、π／２遅延回路１２と、２つの乗算回路１３ｅ、１３ｒと、２つの累積回路１４１、１４２と、２つのパルス化回路１７１、１７２と、切替スイッチ１９とを有して構成される。

各Ａ／Ｄ変換回路１１には、電圧センサ２１ａ／２１ｂ／２１ｃからのアナログ電圧信号が入力端子Ｔ１を介して、電流センサ２２ａ／２２ｂ／２２ｃからの電流信号が入力端子Ｔ３を介して入力され、それぞれディジタル電圧信号またはディジタル電流信号に変換される。Ａ／Ｄ変換回路１１の出力信号は、乗算回路１３ｅに入力され、累積回路１４１、パルス化回路１７１を介して出力端子Ｔ２から有効電力パルス出力１が出力される。さらに、Ａ／Ｄ変換回路１１の電圧出力信号は、π／２遅延回路１２、切替スイッチ１９を経由して乗算回路１３ｒに入力され、電流出力信号は直接乗算回路１３ｒに入力され、累積回路１４２、パルス化回路１７２を介して出力端子Ｔ４から無効電力パルス出力２が出力される。切替スイッチ１９を切り替えてＡ／Ｄ変換回路１１からの電圧出力信号を直接乗算回路１３ｒへ入力することにより、第２の有効電力パルス出力２が出力端子Ｔ４から出力される。

この構成の電力計測部ＩＣ回路９１，９２，９３を３個備え、それぞれの電力計測部ＩＣ回路に三相の電圧信号および電流信号を入力し、パルス合成回路３１１、３１２を接続することにより、三相の有効電力と無効電力を計測することができ、共有できる回路をワンパッケージに収め簡略化することができる。

電力計測部ＩＣ回路を図１６のような内部構成とすると、多相を計測する計器の場合は図１７のように電力計測部ＩＣ回路が６個必要となり、回路電流および基板占有面積が増大し、コストを引き上げるという問題がある。また全ての電力計測部ＩＣ回路に、有効電力の測定には必要としないπ／２回路等余分な回路があるうえ、外付けのパルス合成回路が必要となる。さらに、パルス合成にマイクロコンピュータを用いソフトウェアによる処理を用いた場合は、マイクロコンピュータと６個の電力計測部ＩＣ回路間でのデータのやり取りが煩雑となり重要な処理の妨げとなる（例えば、特許文献１参照）。

また、図１７の構成の欠点を考慮した、図１８の構成でも、外付けのパルス合成回路３１１，３１２あるいは、パルス合成のためのソフトウェアによる処理が必要である。

単相から三相までの各電力量計に対応した電力計測部ＩＣ回路を低価格で構成する場合、電力計測部ＩＣ回路を極力単機能に抑え、且つ多相電力量計の場合には電力データを容易に合成できることが必要である。

さらに、多相電力量計では、パルス合成において、電力量計の電流の計測範囲が広いため、各電力計測部ＩＣ回路間で受渡しする電力データにおいて、電流データの分解能は２^１３（１３ビット）必要となり配線数が膨大となるという問題を有している。

本発明の出願人は、Ａ／Ｄ変換回路にデルタシグマ（ΔΣ）変調方式を使用し、乗算回路に１ビットデータを直接演算する１ビット乗算回路を用いることにより、最も少ない１配線で電力計測部ＩＣ回路間の電力データ受け渡しができる演算回路を提案している（例えば、特許文献２参照）。
再公表特許ＷＯ２００３／０６０５３１号公報 特開２００１−９４４３０号公報

本発明は、上記問題点を解決するものであり、各種の電力量計を構成することが可能な電力計測部ＩＣ回路を提供することを目的とする。

さらに、本発明は、３個の電力計測部ＩＣ回路を用いて三相の有効電力量計および無効計測電力量計を実現することを目的とする。

また、本発明は、多相計器のときに外部によるマイクロコンピュータ処理あるいはハードウェアによるパルス合成回路を不要とし、電力計測部ＩＣ回路個数分の煩雑なデータ処理を省くことができる電力計測部ＩＣ回路を提供することを目的とする。

本発明は、各電力計測部ＩＣ回路の乗算回路と累積回路間の配線を大幅に少なくすることができる電力計測部ＩＣ回路を提供することを目的とする。さらに、電力計測部ＩＣ回路のピン数を少なくし、電力計測部ＩＣ回路の単価を下げ、且つ電力計測部ＩＣ回路間の接続が簡単で使い易い電力計測部ＩＣ回路を提供することを目的とする。

上記課題を解決するために、本発明は、電圧および電流の２つの入力信号をアナログ信号からディジタル信号に変換する少なくとも２つのＡ／Ｄ変換回路と、ディジタル化された電圧信号をπ／２遅延させるπ／２遅延回路と、ディジタル電圧信号とディジタル電流信号を乗算する２つの乗算回路と、該２つの乗算回路からの乗算データまたは外部からの乗算データを選択する選択回路と、該選択回路からのデータを累積する３つの累積回路と、累積結果を選択合成する合成回路と、該合成回路の出力をパルス化するパルス化回路とを、電力計測部ＩＣ回路上に形成する。

本発明は、電力計測部ＩＣ回路を単機能とするために、ＩＣ基板上に、アナログ電圧信号が入力される第１のアナログ電圧信号入力端子および第２のアナログ電圧信号入力端子と、アナログ電流信号が入力される第１のアナログ電流信号入力端子および第２のアナログ電流信号入力端子と、アナログ電圧信号をＡ／Ｄ変換し、第１のディジタル電圧信号と第２のディジタル電圧信号を出力する電圧信号用Ａ／Ｄ変換回路と、アナログ電流信号をＡ／Ｄ変換し、第１のディジタル電流信号と第２のディジタル電流信号を出力する電流信号用Ａ／Ｄ変換回路と、前記第１のディジタル電圧信号をπ／２遅延させるπ／２遅延回路と、前記第１のディジタル電圧信号と前記第１のディジタル電流信号を乗算する第１の乗算回路と、前記π／２遅延させた第１のディジタル電圧信号または前記第２のディジタル電圧信号と前記第２のディジタル電流信号を乗算する第２の乗算回路と、前記第１の乗算回路の出力信号または外部からの信号のいずれかを選択する第１の選択スイッチおよび外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第２の選択スイッチならびに外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第３の選択スイッチを具備する選択回路と、前記第１の選択スイッチに接続される第１の累積回路と、前記第２の選択スイッチに接続される第２の累積回路と、前記第３の選択スイッチに接続される第３の累積回路と、前記各累積回路の累積結果を合成する合成回路とを備え、前記選択回路は、前記第１の乗算回路の出力を外部に出力する出力端子と、前記第２の乗算回路の出力を外部に出力する出力端子と、外部からの信号を前記第１の選択スイッチの第２接点および前記第２の選択スイッチの第１接点に入力する入力端子と、外部からの信号を前記第３の選択スイッチの第２接点に入力する入力端子を備えて電力計測部ＩＣ回路を構成した。

また、本発明は、各Ａ／Ｄ変換回路にオーバーサンプリング型のＡ／Ｄ変換回路であるデルタシグマ（以下、ΔΣと記す）変調方式のＡ／Ｄ変換回路を使用し、乗算回路に１ビットシリアルデータを直接演算する１ビット乗算回路を用いるか、１ビットのシリアルデータを多ビット乗算処理する多ビット乗算回路を用いるようにした。

さらに、本発明は、前記第１のディジタル電圧信号と前記第２のディジタル電圧信号を出力する前記電圧信号用Ａ／Ｄ変換回路を、２つのＡ／Ｄ変換回路または時分割処理する１つのＡ／Ｄ変換回路で構成することができ、前記電流信号用Ａ／Ｄ変換回路を、２つのＡ／Ｄ変換回路または時分割処理する１つのＡ／Ｄ変換回路で構成することができる。

さらに、本発明は、電力計測部ＩＣ回路を単機能とするために、ＩＣ基板上に、アナログ電圧信号が入力される第１アナログ電圧信号入力端子および第２のアナログ電圧信号入力端子と、アナログ電流信号が入力される第１のアナログ電流信号入力端子および第２のアナログ電流信号入力端子と、前記第１のアナログ電圧信号と第１のアナログ電流信号をＡ／Ｄ変換し第１のデジタル変換電圧信号と第１のデジタル変換電流信号を出力する第１のＡ／Ｄ変換回路と、前記第２のアナログ電圧信号と第２のアナログ電流信号をＡ／Ｄ変換し第２のデジタル変換電圧信号と第２のデジタル変換電流信号を出力する第２のＡ／Ｄ変換回路と、前記第１のＡ／Ｄ変換回路の第１のデジタル変換電圧信号をπ／２遅延させるπ／２遅延回路と、前記第１のＡ／Ｄ変換回路の第１のデジタル変換電圧信号と第１のデジタル変換電流信号を乗算する第１の乗算回路と、前記第２のＡ／Ｄ変換回路の第２のデジタル変換電圧信号または前記π／２遅延回路のπ／２遅延デジタル変換電圧信号のいずれかと第２のデジタル変換電流信号を乗算する第２の乗算回路と、前記π／２遅延回路のπ／２遅延デジタル変換電圧信号または前記第２のＡ／Ｄ変換回路の第２のデジタル変換電流信号のいずれかを切り替えて前記第２の乗算回路の一方の入力側に入力する切替スイッチと、前記第１の乗算回路の出力信号または外部からの信号のいずれかを選択する第１の選択スイッチおよび外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第２の選択スイッチならびに外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第３の選択スイッチを具備する選択回路と、前記第１の選択スイッチに接続される第１の累積回路と、前記第２の選択スイッチに接続される第２の累積回路と、前記第３の選択スイッチに接続される第３の累積回路と、前記各累積回路の累積結果を合成する合成回路と、を備え、前記選択回路は、前記第１の乗算回路の出力を外部に出力する出力端子と、前記第２の乗算回路の出力を外部に出力する出力端子と、外部からの信号を前記第１の選択スイッチの第２接点および前記第２の選択スイッチの第１接点に入力する入力端子と、外部からの信号を前記第３の選択スイッチの第２接点に入力する入力端子を備えた。

本発明では電力計測部ＩＣ回路を単機能とするために、電圧および電流の２信号をディジタル値に変換する２つのＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路のうちの一方のＡ／Ｄ変換回路のディジタル電圧信号をπ／２遅延させるπ／２遅延回路と、前記２つのＡ／Ｄ変換回路の一方の出力電圧信号と出力電流信号を乗算する第１の乗算回路と、前記２つのＡ／Ｄ変換回路の他方のディジタル電圧信号または前記π／２遅延回路の出力信号のいずれかと他方のディジタル電流信号を乗算する第２の乗算回路と、第１の乗算回路の出力または第２の乗算回路の出力もしくは外部からの信号を選択する３つの選択スイッチを備えた選択回路と、該選択回路の出力を累積する３つ累積回路を備えた。このため多相計器のときに外部によるマイクロコンピュータ処理あるいはハードによる合成回路が不要になり、電力計測部ＩＣ回路個数分の煩雑なデータ処理を省くことができる。

本発明は、Ａ／Ｄ変換回路にオーバーサンプリング方式のＡ／Ｄ変換方式であるΔΣ変調方式を使用し、Ａ／Ｄ変換回路の後のフィルタ出力ビット数を抑えたうえ、選択回路を乗算回路と累積回路の間に挿入しているため、乗算回路と累積回路間の配線を大幅に少なくできた。これにより電力計測部ＩＣ回路のピン数が少なくなり、電力計測部ＩＣ回路単価が下がり且つ電力計測部ＩＣ回路間の接続が簡単で使い易くなる。

さらに、乗算回路に１ビットデータを直接演算する１ビット乗算回路を用いることで、最も少ない１配線で電力計測部ＩＣ回路間の電力データ受け渡しができる。

以下、図を用いて、本発明にかかる単相電力量計から多相電力量計に使用できる電力計測部ＩＣ回路の構成を説明する。

図１を用いて、本発明にかかる電力計測部ＩＣ回路の構成を説明する。図１は、本発明にかかる電力計測部ＩＣ回路の基本構成を示す図であり、この電力計測部ＩＣ回路を１個用いて国内において多く使用されている二相（単相３線式、三相３線式）の電力量計を実現することができる。

本発明にかかる電力計測部ＩＣ回路１は、第１チャンネルの電圧センサ２１ａと第２チャンネルの電圧センサ２１ｂからの電圧アナログ信号をそれぞれ２つのディジタル信号にＡ／Ｄ変換する電圧信号用Ａ／Ｄ変換回路１１Ｅと、第１チャンネルの電流センサ２２ａと第２チャンネルの電流センサ２２ｂの電流アナログ信号をそれぞれ２つのディジタル信号にＡ／Ｄ変換する電流用Ａ／Ｄ変換回路１１Ｃと、一方のディジタル電圧信号（例えば、第１チャンネルのディジタル電圧信号）をπ／２遅延させるπ／２遅延回路１２と、一方のディジタル電圧信号（例えば、第１チャンネルのディジタル電圧信号）と一方のディジタル電流信号（例えば、第１チャンネルのディジタル電流信号）を乗算する第１の乗算回路１３ｅと、一方のディジタル電圧信号（例えば、第１チャンネルのディジタル電圧信号）を遅延させた遅延ディジタル電圧信号または他方のディジタル電圧信号（例えば、第２チャンネルのディジタル電圧信号）と他方のディジタル電流信号（例えば、第２チャンネルのディジタル電流信号）を乗算する第２の乗算回路１３ｒと、一方のディジタル電圧信号（例えば、第１チャンネルのディジタル電圧信号）を遅延させた遅延ディジタル電圧信号または他方のディジタル電圧信号（例えば、第２チャンネルのディジタル電圧信号）を切り替えて第２の乗算回路１３ｒに入力する切替スイッチ１９と、３つの累積回路１４１，１４２，１４３と、各累積回路からの出力を合成する合成回路１５と、合成回路１５の出力をパルス化するパルス化回路１７と、２つの乗算回路の乗算データまたは外部からの乗算データを選択して累積回路１４のいずれかへ入力する選択回路１６とを有して構成される。

電力計測部ＩＣ回路１は、さらに、第１の電圧センサ２１ａからの第１チャンネルの電圧信号が入力される端子Ｔ１と、第２の電圧センサ２１ｂからの第２チャンネルの電圧信号が入力される端子Ｔ５と、第１の電流センサ２２ａからの第１チャンネルの電流信号が入力される端子Ｔ３と、第２の電流センサ２２ｂからの第２チャンネルの電流信号が入力される端子Ｔ６と、パルス化回路１７のパルス出力が出力される端子Ｔ２と、第１の乗算回路１３ｅの出力および第１の選択スイッチ１６１の第１接点に接続される端子Ｔ７と、第２の乗算回路１３ｒの出力および第２の選択スイッチ１６２の第２接点ならびに第３の選択スイッチ１６３の第１接点に接続される端子Ｔ８と、選択回路１６の第１の選択スイッチ１６１の第２接点と第２の選択スイッチ１６２の第１接点に接続される端子Ｔ９と、第３の選択スイッチ１６３の第２接点に接続される端子Ｔ１０とを有している。また、電力計測部ＩＣ回路１の第１の乗算回路１３ｅの出力は、選択回路１６の第１の選択スイッチ１６１の第１接点に接続される。第２の乗算回路１３ｒの出力は、第２の選択スイッチ１６２の第２接点および第３の選択スイッチ１６３の第１接点に接続される。

電圧信号用Ａ／Ｄ変換回路１１Ｅは、端子Ｔ１を介して第１の電圧センサ２１ａから入力された第１チャンネルのアナログ電圧信号および端子Ｔ５を介して第２の電圧センサ２１ｂから入力された第２チャンネルのアナログ電圧信号を、それぞれ第１チャンネルのディジタル電圧信号および第２チャンネルのディジタル電圧信号に変換して出力する手段である。この電圧信号用Ａ／Ｄ変換回路１１Ｅは、第１チャンネルのアナログ電圧信号と第２チャンネルのアナログ電圧信号を時分割処理することによって１つの処理回路で２つのアナログ電圧信号を同時にディジタル電圧信号に変換することができる。

電流信号用Ａ／Ｄ変換回路１１Ｃは、端子Ｔ３を介して第１の電流センサ２２ａから入力された第１チャンネルのアナログ電流信号および端子Ｔ６を介して第２の電流センサ２２ｂから入力された第２チャンネルのアナログ電流信号を、それぞれ第１チャンネルのディジタル電流信号および第２チャンネルのディジタル電流信号に変換して出力する手段である。この電流信号用Ａ／Ｄ変換回路１１Ｃは、第１チャンネルのアナログ電流信号と第２チャンネルのアナログ電流信号を時分割処理することによって１つの処理回路で２つのアナログ電流信号を同時にディジタル電流信号に変換することができる。

電圧信号用Ａ／Ｄ変換回路１１Ｅまたは電流信号用Ａ／Ｄ変換回路１１Ｃは、オーバーサンプリング型のＡ／Ｄ変換回路で構成され、Ａ／Ｄ変換後の出力のフィルタ部出力を低ビット数に抑え、乗算データを選択する選択回路の入出力ピン数を低減し、必要分解能を得るフィルタ処理を選択回路の後の累積回路での処理とした構成である。

オーバーサンプリング型のＡ／Ｄ変換回路であるΔΣ変調方式を採用したＡ／Ｄ変換回路の基本構成を、図２を用いて説明する。オーバーサンプリング型のＡ／Ｄ変換回路を構成するΔΣ変調回路（Ａ／Ｄ変換回路）１１は、積分器１１１と、比較器１１２と、遅延手段１１３と、１ビットＤ／Ａ変換器１１４と、加算器１１５とを有して構成される。アナログ信号入力Ｘは、積分器１１１で積分され、その出力は比較器１１２により１ビットの論理データＹとして出力される。比較器１１２は、クロックドコンパレータと称しサンプリング周波数ｆｓに同期して出力する。比較器１１２の出力データＹは、遅延手段１１３を介して１ビットＤ／Ａ変換器１１４によりアナログ信号として加算機１１５へ戻し、次のサンプルで取り込まれる信号との差を積分する。

図２の１次ΔΣ変調回路の入出力関係は、下記（１）式に表される。

Ｙ＝Ｘ＋（１−Ｚ^−１）×Ｑ…（１）

ここで、Ｑは量子化により発生する誤差で、Ｚ^−１は１サンプル前の量子化誤差である。したがって、（１−Ｚ^−１）は、１サンプル前のものを差し引くという意味で、これが連続することにより微分することと同じ結果となる。よって、１次ΔΣ変調回路の出力は、入力と量子化誤差を微分したものを足したことを言うため、微分とは６ｄＢ／ｏｃｔのローカットフィルタを通したこととなる。

この式に加わる誤差は、生の形でなく６ｄＢ／ｏｃｔの曲線になって加わるため、変換帯域ではノイズが減り、逆に変換帯域外ではノイズが上昇し、ノイズの分布状態を変形させることができる。以上のように、ΔΣ変調器とは図２に示すように回路規模も小さいだけでなく高い帯域に量子化雑音を追いやることができるため、サンプリング周波数ｆｓを高い帯域へ持っていき、広域のノイズをローパスフィルタで減衰させることで変換帯域では高い分解能を得ることができる。

ΔΣ変調回路の出力は、入力信号に量子化雑音を加算した、サンプリングレートｆｓのリアル論理データである。

図３を用いて、高周波帯域の量子化雑音を減衰させるローパスフィルタの役割を果たす移動平均デジタルフィルタの例を説明する。通常のデジタルフィルタは、後段での間引き処理による折り返しノイズ（再量子化雑音）を軽減するため、急峻な減衰特性が必要となるが、間引き処理による不要な再量子化雑音の発生を避けるため、間引きを行わず、減衰特性の緩やかな移動平均デジタルフィルタを用いる。移動平均デジタルフィルタの構成は、ローパスフィルタの特性を決める係数による乗算回路が不要なため、回路規模が小さく実現できる。図３では、移動平均タップ数を１４タップとした。移動平均デジタルフィルタ後処理は、サンプリングレートにて行う必要があるが、移動平均デジタルフィルタの出力は４ビットであるため、後段処理の回路規模は小さくなる。

すなわち、電圧信号用Ａ／Ｄ変換回路１１Ｅおよび電流信号用Ａ／Ｄ変換回路１１Ｃの後段に、図３に示す移動平均デジタルフィルタを用いた多ビット化回路を挿入することによって、第１の乗算器１３ｅおよび第２の乗算器１３ｒを多ビット乗算器とすることができる。

図４に、本発明の実施例で用いた、２次デルタシグマ変調回路を用いたＡ／Ｄ変換器１１の構成を示す。Ａ／Ｄ変換回路１１は、図２に示した１次デルタシグマ変調回路１１に、さらに、第２の遅延手段１１６と、第２の１ビットＤ／Ａ変換回路１１７と、第２の加算器１１８と、第２の積分器１１９を図示のように設けて構成されている。

すなわち、電圧信号用Ａ／Ｄ変換回路１１Ｅおよび電流信号用Ａ／Ｄ変換回路１１Ｃは、１ビット出力信号をフィルタ機能付き１ビット乗算回路を用い１ビット乗算データを選択する選択回路とし１相１ピン処理にて行うピン数および選択回路規模を極小化する構成とされる。

π／２遅延回路１２は、無効電力を計測するために例えば第１チャンネルのアナログ電圧信号をＡ／Ｄ変換したディジタル電圧信号を信号周波数の９０°（π／２）分位相を遅らせて出力する回路である。

第１の乗算回路１３ｅは、第１チャンネルの電流信号のＡ／Ｄ変換結果であるディジタル電流信号と第１チャンネルの電圧信号のＡ／Ｄ変換結果であるディジタル電圧信号を乗算する回路である。乗算回路１３ｒは第２チャンネルの電流信号のＡ／Ｄ変換結果であるディジタル電流信号と、第２チャンネルの電圧信号のＡ／Ｄ変換結果であるディジタル電圧信号もしくは第１チャンネルのディジタル電圧信号をπ／２遅延させた遅延ディジタル電圧信号を乗算する回路である。

第１の乗算回路１３ｅまたは第２の乗算回路１３ｒは、前記電圧信号用Ａ／Ｄ変換回路１１Ｅまたは電流信号用Ａ／Ｄ変換回路１１Ｃの１ビット出力信号を乗算するフィルタ機能付き１ビット乗算回路であり、１ビット乗算データを選択する選択回路とし、１相１ピン処理にて行うピン数および選択回路規模を極小化している。これらの乗算回路は、本出願人が既に提案している、前記特許文献２に記載の「シングルビットのΔΣ変調信号演算回路」を用いることができる。

この乗算回路１３として用いるシングルビットのΔΣ変調信号演算回路の構成例を、図５を用いて説明する。シングルビットのΔΣ変調信号演算回路１３は、第１のＤフリップフロップ１３１と、第２のＤフリップフロップ１３２と、第１の論理和（ＯＲ）回路１３３ａと、第１の論理積（ＡＮＤ）回路１３４ａと、第２の論理積（ＡＮＤ）回路１３５ａと、第１の否定（ＮＯＴ）回路１３６ａと、第２の論理和（ＯＲ）回路１３３ｂと、第３の論理積（ＡＮＤ）回路１３４ｂと、第４の論理積（ＡＮＤ）回路１３５ｂと、第２の否定（ＮＯＴ）回路１３６ｂと第３の否定（ＮＯＴ）回路１３７と、第５の論理積（ＡＮＤ）回路１３８と、排他的論理和（ＥＸＯＲ）１３９と、を図示のように接続して構成される。

第５のＡＮＤ回路１３８およびＥＸＯＲ回路１３９の入力端にΔΣ変調された１ビットの信号ｘ（ｎ）、ｙ（ｎ）を入力し、多ビット信号に変換することなく直接加算して、加算結果を１ビット信号として第１のＤフリップフロップ１３１のＱ出力から１ビット信号ｚ（ｎ）で出力する。この場合、出力信号ｚ（ｎ）と、加算回路１３内部の第２のＤフリップフロップ回路１３２のＱ出力ｑ（ｎ）とは、
ｘ（ｎ）＋ｙ（ｎ）≠０の場合、
ｚ（ｎ＋１）＝（ｘ（ｎ）＋ｙ（ｎ））／２、
ｑ（ｎ＋１）＝ｑ（ｎ）の２式によって決められる。
また、ｘ（ｎ）＋ｙ（ｎ）＝０の場合、
ｚ（ｎ＋１）＝ｑ（ｎ）、
ｑ（ｎ＋１）＝−ｑ（ｎ）の２式によって決められる。

この演算回路１３の構成および働きの詳細は、上記特許文献２を参照されたい。

累積回路１４１，１４２，１４３は、選択回路１６で選択した乗算回路からの乗算信号のデータを加算し累積する回路であり、乗算信号データに高周波成分が残って粗い場合には高周波成分を除去するフィルタ効果を持たせる。

合成回路１５は、３つの累積回路１４１，１４２，１４３からのデータを１つの電力積算データに合成し、外部へ出力するとともに、必要に応じてパルス化回路１７へも出力する回路である。

合成回路１５の構成例を、図６および図７を用いて説明する。図６の回路構成図に示すように、合成回路１５は、３つの比較器１５１−１，１５１−２，１５１−３と、３つのワンショットパルス回路１５２−１，１５２−２，１５２−３と、タイミング回路１５３と、論理和（ＯＲ）回路１５４とを有して構成される。累積回路１４１の累積結果の出力は比較器１５１−１に入力されて規定パルス相当のデータ閾値と比較され、一致したときにワンショットパルス回路１５２−１にてパルスを生成し出力する。ここで、規定パルス相当のデータ閾値とは、電力会社によって計器種別毎に定められ、単位をｘｉｍｐ／Ｗｈ、ｘＷｈ／ｉｍｐ、ｐｕｌｓｅ／ｋＷｈとした定格パルスに相当する累積（電力）データ値である閾値とされる。同様に各累積回路１４２，１４３の出力はそれぞれ比較器１５１−２，１５１−３に入力されて比較され、一致したときにワンショットパルス回路１５２−２，１５２−３にてパルスを生成し出力する。図７のタイミングチャートに示すようにワンショットパルス回路１５２の動作クロック（ＣＬＫ）は、各累積回路のパルス出力が重ならないようにタイミング回路１５３でずらしてワンショットパルス回路１５２−１，１５２−２，１５２−３へそれぞれ出力する。タイミング回路１５３でずらした出力Ｔ１、出力Ｔ２、出力Ｔ３は、例えば動作クロック（ＣＬＫ）を累積回路１４１，１４２，１４３の動作クロック（ＤＡＴＡ ＣＬＫ）の４倍の周波数とし並列デコードして出力すればよい。ワンショットパルス回路１５２−１，１５２−２，１５２−３の出力を論理和（ＯＲ）回路１５４にて合成する。

選択回路１６は、第１の選択スイッチ１６１と第２の選択スイッチ１６２と第３の選択スイッチ１６３を備えており、３つある累積回路１４１，１４２，１４３の入力への乗算信号を選択する回路である。選択回路１６は、他の電力計測部ＩＣ回路へ自身の２つの乗算結果を出力する２つの出力端子Ｔ７，Ｔ８、他の電力計測部ＩＣ回路の乗算結果を受取る２つの乗算入力端子Ｔ９、Ｔ１０を持つ。

選択回路１６の第１の選択スイッチ１６１の第１接点が第１の乗算回路１３ｅに接続され第２接点が入力端子Ｔ９に接続される。選択回路１６の第２の選択スイッチ１６２の第１接点が入力端子Ｔ９に接続され第２接点が第２の乗算回路１３ｒに接続される。選択回路１６の第３の選択スイッチ１６３の第１接点が第２の乗算回路１３ｒに接続され第２接点が入力端子Ｔ１０に接続される。

第１の選択スイッチ１６１が第１の累積回路１４１に、第２の選択スイッチ１６２が第２の累積回路１４２に、第３の選択スイッチ１６３が第３の累積回路１４３に接続される。図１に示した選択回路１６は、一例であり、本発明の目的を達成できる他の選択手段を用いてもよい。

パルス化回路１７は、精度測定用に合成回路１５からの電力積算データに比例したパルスを出力する回路である。

切替スイッチ１９は、電圧信号用Ａ／Ｄ変換回路１１Ｅからの第１チャンネルのディジタル電圧信号をπ／２遅延させた信号または電圧信号用Ａ／Ｄ変換回路１１Ｅからの第２チャンネルのディジタル電圧信号のいずれかを選択して第２の乗算回路１３ｒに入力する回路である。

図８を用いて、本発明にかかる電力計測部ＩＣ回路の変形例の構成を説明する。図８は、本発明にかかる電力計測部ＩＣ回路の基本構成の変形例を示す図であり、図１に示した電力計測部ＩＣ回路とは、電圧信号用Ａ／Ｄ変換回路１１Ｅを第１の電圧信号用Ａ／Ｄ変換回路１１Ｅ−１と第２の電圧信号用Ａ／Ｄ変換回路１１Ｅ−２のそれぞれ独立した回路として構成している点、電流信号用Ａ／Ｄ変換回路１１Ｃを第１の電流信号用Ａ／Ｄ変換回路１１Ｃ−１と、第２の電流信号用Ａ／Ｄ変換回路１１Ｃ−２のそれぞれ独立した回路として構成している点で相違している。この構成によれば、各Ａ／Ｄ変換回路を時分割処理する必要がなくなり、回路の動作と構造を簡易化することができる。その他の構成および動作は、図１に示した電力計測部ＩＣ回路と同じである。

図１に示した上述のような構成の電力計測部ＩＣ回路１を、単相３線式の積算電力量計測に用いた第１の実施例の動作を説明する。第１チャンネルのアナログ電圧信号は、電圧信号用Ａ／Ｄ変換器１１Ｅでディジタル電圧信号に変換された後、第１の乗算回路１３ｅの一方の入力へ入力される。第１チャンネルのアナログ電流信号は、電流信号用Ａ／Ｄ変換回路１１Ｃでディジタル電流信号に変換された後、第１の乗算回路１３ｅの他方の入力へ入力される。第１の乗算回路１３ｅの出力は、選択回路１６の第１の選択スイッチ１６１の第１接点に入力される。

第２チャンネルのアナログ電圧信号は、電圧信号用Ａ／Ｄ変換器１１Ｅでディジタル電圧信号に変換された後、第２の乗算回路１３ｒの一方の入力へ入力される。第２チャンネルのアナログ電流信号は、電流信号用Ａ／Ｄ変換回路１１Ｃでディジタル電流信号に変換された後、第２の乗算回路１３ｒの他方の入力へ入力される。第２の乗算回路１３ｒの出力は、選択回路１６の第２の選択スイッチ１６２の第２接点に入力される。この実施例では、切替スイッチ１９は電圧信号用Ａ／Ｄ変換回路１１Ｅの第２チャンネルのディジタル電圧信号を選択している。

選択回路１６の第１の選択スイッチ１６１は第１接点に接続されて第１の乗算回路１３ｅの出力が第１の累積回路１４１に入力される。第２の選択スイッチ１６２は第２の接点に接続されて第２の乗算回路１３ｒの出力が第２の累積回路１４２に入力される。この実施例では、第３の選択スイッチ１６３はいずれの接点にも接続されず、第３の累積回路１４３には入力がない。

第１の累積回路１４１は第１の乗算回路１３ｅの出力を累積し、第２の累積回路は第２の乗算回路１３ｒの出力を累積する。第１の累積回路１４１と第３の累積回路１４３の出力が合成回路１５に入力され、積算電力データが出力され、単相３線式の積算電力量を計測することができる。

本発明においては、電圧信号用Ａ／Ｄ変換回路１１Ｅおよび電流信号用Ａ／Ｄ変換回路１１Ｃにオーバーサンプリング型を使用した場合は、データの更新が高速周波数となるが低ビットのデータで高分解能を表現している。乗算処理のあとに選択回路１６を設け累積回路１４１，１４２，１４３でフィルタする構成となっているため、電力計測部ＩＣ回路１の合成のための入出力用ピン数を大幅に倹約することができる。

パルス化回路１７は、合成回路１５の出力を精度測定用に電力に比例したパルスとして出力する回路であり、このパルス出力は、例えば、電力量計の検定用に使用することができる。但し、国内の料金取用引計器では国家機関の検定用に必要なだけなので計器種別によっては必要ない。また、パルス化回路１７は、海外計器は低速周波数のパルス仕様のため、マイコン処理で賄うことができれば必要ない。

本発明にかかる電力計測部ＩＣ回路を用いて三相の有効・無効計測電力量計を構成する第２の実施例を、図９を用いて説明する。実施例２は、３個の電力計測部ＩＣ回路１ａ、１ｂ、１ｃを用い、該電力計測部ＩＣ回路内の選択回路１６をそれぞれ図示のように、また各電力計測部ＩＣ回路１ａ、１ｂ、１ｃ間を図示のように接続して実現する。

第１相の電力計測部ＩＣ回路１ａの電圧信号用Ａ／Ｄ変換回路１１Ｅの２つの入力Ｔ１、Ｔ５端子には、第１相の電圧センサ２１ａの出力がそれぞれ入力される。第２相の電力計測部ＩＣ回路１ｂの電圧信号用Ａ／Ｄ変換回路１１Ｅの２つの入力端子Ｔ１、Ｔ５には、第２相の電圧センサ２１ｂの出力が入力される。第３相の電力計測部ＩＣ回路１ｃの電圧信号用Ａ／Ｄ変換回路１１Ｅの２つの入力端子Ｔ１、Ｔ５には、第３相の電圧センサ２１ｃの出力が入力される。同様に、第１相の電力計測部ＩＣ回路１ａの電流信号用Ａ／Ｄ変換回路１１Ｃの２つの入力端子Ｔ３、Ｔ６には、第１相の電流センサ２２ａの出力が入力される。第２相の電力計測部ＩＣ回路１ｂの電流信号用Ａ／Ｄ変換回路１１Ｃの２つの入力Ｔ３、Ｔ６には、第２相の電流センサ２２ｂの出力が入力される。第３相の電力計測部ＩＣ回路１ｃの電流信号用Ａ／Ｄ変換回路１１Ｅの２つの入力Ｔ３、Ｔ５には、第３相の電流センサ２２ｃの出力が入力される。

すなわち、第１相の電力計測部ＩＣ回路１ａの第１相の選択回路１６は、第１の選択スイッチ１６１が第１接点を選択し、第２の選択スイッチ１６２が第１接点を選択し、第３の選択スイッチ１６３が第２接点を選択するように設定される。第２相の電力計測部ＩＣ回路１ｂの第２相の選択回路１６は、第１の選択スイッチ１６１が第２接点を選択し、第２の選択スイッチ１６２が第２接点を選択し、第３の選択スイッチ１６３が第２接点を選択するように設定される。第３相の電力計測部ＩＣ回路１ｃの第３相の選択回路１６は、第１の選択スイッチ１６１が第１接点を選択し、第２の選択スイッチ１６２が第２接点を選択し、第３の選択スイッチ１６３が第１接点を選択するように設定される。

そして、各相の切替スイッチ１９は、いずれもπ／２遅延回路１２側に切り替えられる。

第１相の電力計測部ＩＣ回路１ａの端子Ｔ７は他の電力計測部ＩＣ回路に接続されず、端子Ｔ８は第２相の電力計測部ＩＣ回路１ｂの端子Ｔ９に接続され、端子Ｔ９は第２相の電力計測部ＩＣ回路１ｂの端子Ｔ７に接続され、端子１０は第３相の電力計測部ＩＣ回路１ｃの端子Ｔ７に接続される。第２相の電力計測部ＩＣ回路１ｂの端子Ｔ８は他の電力計測部ＩＣ回路には接続されず、端子Ｔ１０が第３相の電力計測部ＩＣ回路１ｃの端子Ｔ８に接続される。第３相の電力計測部ＩＣ回路１の端子Ｔ９，Ｔ１０は、他の電力計測部ＩＣ回路には接続されない。

上述のように、各相の電力計測部ＩＣ回路の選択回路を設定し、各相の電力計測部ＩＣ回路の端子間を接続することによって、第１相の第１の累積回路１４１には第１相の第１の乗算回路１３ｅの出力（有効電力）が入力され、第１相の第２の累積回路１４２には第２相の第１の乗算回路１３ｅの出力（有効電力）が入力され、第１相の第３の累積回路１４３には第３相の第１の乗算回路１３ｅの出力（有効電力）が入力される。また、第２相の第１の累積回路１４１には第１相の第２の乗算回路１３ｒの出力（無効電力）が入力され、第２相の第２の累積回路１４２には第２相の第２の乗算回路１３ｒの出力（無効電力）が入力され、第２相の第３の累積回路１４３には第３相の第２の乗算回路１３ｒの出力（無効電力）が入力される。第１相の電力計測部ＩＣ回路１ａの合成回路１５からは有効電力の積算電力データが出力され、第２相の電力計測部ＩＣ回路１ｂの合成回路１５からは無効電力の積算電力データが出力さる。

第１相の電力計測部ＩＣ回路１ａの合成回路１５の有効電力積算データ出力はパルス化回路１７に出力され、パルス化されて出力端子Ｔ２から出力される。第２相の電力計測部ＩＣ回路１ｂの合成回路１５の無効電力積算データ出力はパルス化回路１７に出力され、パルス化されて出力端子Ｔ２から出力される。

図１０を用いて、本発明の第３の実施例を説明する。実施例３は、国内高圧計器（二相有効・無効計測）を、２個の図１に示した電力計測部ＩＣ回路１ａ、１ｂを用いそれぞれの電力計測部ＩＣ回路内の選択回路１６を図示のように設定し、電力計測部ＩＣ回路１ａ、１ｂの入出力端子Ｔ７〜Ｔ１０間を図示のように接続して構成される。

すなわち、第１相の電力計測部ＩＣ回路１ａの電圧信号用Ａ／Ｄ変換回路１１Ｅの一方の入力Ｔ１には第１相の電圧センサ２１ａの出力が接続され他方の入力Ｔ５は接地される。第２相の電力計測部ＩＣ回路１ｂの電圧信号用Ａ／Ｄ変換回路１１Ｅの一方の入力Ｔ１には第２相の電圧センサ２１ｂの出力が接続され他方の入力Ｔ５は接地される。同様に、第１相の電力計測部ＩＣ回路１ａの電流信号用Ａ／Ｄ変換回路１１Ｃの一方の入力Ｔ３には第１相の電流センサ２２ａの出力が接続され他方の入力Ｔ５は接地される。第２相の電力計測部ＩＣ回路１ｂの電流信号用Ａ／Ｄ変換回路１１Ｃの一方の入力Ｔ３には第２相の電流センサ２２の出力が接続され他方の入力Ｔ６は接地される。

第１相の電力計測部ＩＣ回路１ａの選択回路１６は、第１の選択スイッチ１６１が第１接点を選択し、第２の選択スイッチ１６２が第１接点を選択し、第３の選択スイッチ１６３がいずれの接点をも選択しないように設定される。第２相の電力計測部ＩＣ回路１ｂの選択回路１６は、第１の選択スイッチ１６１が第２接点を選択し、第２の選択スイッチ１６２が第２接点を選択し、第３の選択スイッチ１６３がいずれの接点をも選択しないように設定される。

そして、各相の電力計測部ＩＣ回路の切替スイッチ１９は、いずれもπ／２遅延回路１２側に切り替えられる。

そして、第１相の電力計測部ＩＣ回路１ａの端子Ｔ７は他の電力計測部ＩＣ回路に接続されず、端子Ｔ８は第２相の電力計測部ＩＣ回路１ｂの端子Ｔ９に接続され、端子Ｔ９は第２相の電力計測部ＩＣ回路１ｂの端子Ｔ７に接続され、端子Ｔ１０は他の電力計測部ＩＣ回路には接続されない。第２相の電力計測部ＩＣ回路１ｂの端子Ｔ８、Ｔ１０は他の電力計測部ＩＣ回路には接続されない。

上述のように、各相の電力計測部ＩＣ回路の選択回路を設定し、各相の電力計測部ＩＣ回路の端子間を接続することによって、第１相の第１の累積回路１４１には第１相の第１の乗算回路１３ｅの出力（有効電力）が入力され、第１相の第２の累積回路１４２には第２相の第１の乗算回路１３ｅの出力（有効電力）が入力され、第１相の第３の累積回路１４３にはいずれの信号も入力されない。また、第２相の第１の累積回路１４１には第１相の第２の乗算回路１３ｒの出力（無効電力）が入力され、第２相の第２の累積回路１４２には第２相の第２の乗算回路１３ｒの出力（無効電力）が入力され、第２相の第３の累積回路１４３にはいずれの信号も入力されない。第１相の電力計測部ＩＣ回路１ａの合成回路１５からは有効電力の積算電力データが出力され、第２相の電力計測部ＩＣ回路１ｂの合成回路１５からは無効電力の積算電力データが出力さる。

図１１を用いて、図１に示した電力計測部ＩＣ回路２個を用いて三相４線式の電力量計を構成した場合の第４の実施例を説明する。第１相第２相電力計測部ＩＣ回路１ａは、図１に示した電力計測部ＩＣ回路と同様に２つの第１相電圧センサ２１ａおよび第２相電圧センサ２１ｂと第１相電流センサ２２ａおよび第２相電流センサ２２ｂが接続される。図１と同様に選択回路１６の第１の選択スイッチ１６１は第一接点を、第２の選択スイッチ１６２は第２接点を選択し、第３の選択スイッチは第２接点を選択するように設定される。電力計測部ＩＣ回路１ａおよび電力計測部ＩＣ回路１ｂの切替スイッチ１９は端子Ｔ５からのディジタル電圧信号を選択するように設定される。

第３相電力計測部ＩＣ回路１ｃの電圧信号用Ａ／Ｄ変換回路１１Ｅと電流信号用Ａ／Ｄ変換回路１１Ｃには、図１０の第２相の電力計測部ＩＣ回路１ｂと同様に、第３相電圧センサ２１ｃと第３相電流センサ２２ｃがそれぞれ一方の入力端子Ｔ１および入力端子Ｔ３に接続され、それぞれのＡ／Ｄ変換回路の他方の入力端子Ｔ５，Ｔ６は接地される。選択回路１６の第１の選択スイッチ１６１は第１接点を選択し、第２の選択スイッチ１６２は第２接点を選択するように設定され、第３の選択スイッチ１６３はいずれの接点をも選択しないように設定される。

第１相第２相電力計測部ＩＣ回路１ａの入力端子Ｔ１０が第３相電力計測部ＩＣ回路１ｃの出力端子Ｔ７に接続される。

このように選択回路１６を設定し、かつ第１相第２相電力計測部ＩＣ回路１ａおよび第３相電力計測部ＩＣ回路１ｃの端子Ｔ１０、Ｔ７を接続することによって、１相２相電力計測部ＩＣ回路１ａの第１の累積回路１４１は第１相の有効電力を積算し、第２の累積回路１４２は第２相の有効電力を積算し、第３の累積回路１４３は第３相電力計測部ＩＣ回路１ｃから送られてきた第１の乗算回路１３ｅの出力である第３相の有効電力を積算する。合成回路１５は、各累積回路１４１，１４２，１４３の出力を合成して電力積算データを出力する。

［変形例１］
図１２を用いて、合成回路とパルス化回路を追加してさらに多機能な電力量計を実現するようにした電力計測部ＩＣ回路の変形例を説明する。この変形例は、単相２線式で有効電力量と無効電力量を計量できるようにした例である。この例では、一相の電圧センサ２１の出力が端子Ｔ１および端子Ｔ５を介して入力される電圧信号用Ａ／Ｄ変換回路１１Ｅと、一相の電流センサ２２の出力が端子Ｔ３および端子Ｔ６を介して入力される電流信号用Ａ／Ｄ変換回路１１Ｃと、π／２遅延回路１２と、第１の乗算回路１３ｅと、第２の乗算回路１３ｒと、選択回路１６と、３つの累積回路１４１，１４２，１４３と、第１の合成回路１５１と、第２の合成回路１５２と、第１のパルス化回路１７１と、第２のパルス化回路１７２とを備えて構成される。切替スイッチ１９は電圧信号用Ａ／Ｄ変換回路１１Ｅの出力をπ／２遅延させたディジタル電圧信号を選択している。

選択回路１６の第１の選択スイッチ１６１は、第１接点が第１の乗算回路１３ｅの出力に接続された第１接点を選択している。第２の選択スイッチ１６２は、第２の乗算回路１３の出力に接続された第２接点を選択している。第３の選択スイッチ１６３はいずれの接点をも選択していない。

このような回路構成で、３つの累積回路１４１，１４２，１４３の出力をそれぞれ第１の合成回路１５１と第２の合成回路１５２に出力し、これら二つの合成回路の出力を合わせて電力積算データとし、第１の合成回路１４１の出力を第１のパルス化回路１７１でパルス化して有効電力のパルス出力とし、第２の合成回路１４２の出力を第２のパルス化回路１７２でパルス化して無効電力のパルス出力とする。

第１の累積回路１４１は、第１の乗算回路１３ｅの出力（有効電力）を積算して有効電力量を出力する。第２の累積回路１４２は、第２の乗算回路１３ｒの出力（無効電力）を積算して無効電力量を出力する。

図１２に示した合成回路１５の構成例を、図１３を用いて説明する。この構成例は、合成回路１５を２個化したものであり、図１３の回路構成図に示すように、合成回路１５は、３つの比較器１５１−１，１５１−２，１５１−３と、３つのワンショットパルス回路１５２−１，１５２−２，１５２−３と、タイミング回路１５３と、選択回路１５５と、第１の論理和（ＯＲ）回路１５４−１と、第２の論理和（ＯＲ）回路１５４−２とを有して構成される。選択回路１５５を備えてワンショットパルス回路１５２−１〜１５２−３の出力を選択することによって、複数の出力Ｚ１，Ｚ２を得ることができる。

［変形例２］
図１４を用いて、図１２に示した電力計測部ＩＣ回路１を３個用いて、三相４線式の、有効電力および無効電力ならびに各相の電力を計測可能とした変形例を説明する。この変形例では、図１２に示した変形例と同様に各電力計測部ＩＣ回路の電圧信号用Ａ／Ｄ変換回路１１Ｅおよび電流信号用Ａ／Ｄ変換回路１１Ｃには、それぞれ各相の電圧センサ２１ａ〜２１ｃの出力および電流センサ２２ａ〜２２ｃの出力が入力される。

第１相の電力計測部ＩＣ回路１ａの選択回路１６の第１の選択スイッチ１６１が第１接点を選択し、第２の選択スイッチ１６２が第１の接点を選択し、第３の選択スイッチ１６３が第２接点を選択するように設定される。第２相の電力計測部ＩＣ回路１ｂの選択回路１６の第１の選択スイッチ１６１が第２接点を選択し、第２の選択スイッチ１６２が第２の接点を選択し、第３の選択スイッチ１６３が第２接点を選択するように設定される。第３相の電力計測部ＩＣ回路１ｃの選択回路１６の第１の選択スイッチ１６１が第１接点を選択し、第２の選択スイッチ１６２が第１の接点を選択し、第３の選択スイッチ１６３が第１接点を選択するように設定される。各相の切替スイッチ１９はいずれもπ／２遅延回路１２を選択するように設定される。

第１相の電力計測部ＩＣ回路１ａの端子Ｔ７は他の電力計測部ＩＣ回路に接続されず、端子Ｔ８が２相の電力計測部ＩＣ回路１ｂの端子Ｔ９に、端子Ｔ９が第２相の電力計測部ＩＣ回路１ｂの端子Ｔ７および第３相の電力計測部ＩＣ回路１ｃの端子Ｔ９に接続され、端子Ｔ１０は第３相の電力計測部ＩＣ回路１ｃの端子Ｔ７に接続される。第２相の電力計測部ＩＣ回路１ｂの端子Ｔ１０が第３相の電力計測部ＩＣ回路１ｃの端子Ｔ８に接続される。第２相の電力計測部ＩＣ回路１ｂの端子Ｔ８と、第３相の電力計測部ＩＣ回路１ｃの端子Ｔ１０は他のいずれの電力計測部ＩＣ回路にも接続されない。

このように設定された電力量計では、第１相の電力計測部ＩＣ回路１ａでは、第１の累積回路１４１は１相の第１の乗算回路１３ｅの出力を積算し第１の合成回路１５１および第２の合成回路１５２へ出力する。第１相の電力計測部ＩＣ回路１ａでは、第２の累積回路１４２は２相の第１の乗算回路１３ｅの出力を積算し第１の合成回路１５１へ出力する。第１相の電力計測部ＩＣ回路１ａでは、第３の累積回路１４３は３相の第１の乗算回路１３ｅの出力を積算し第１の合成回路１５１へ出力する。第１の合成回路１５１の出力を第１のパルス化回路１７１でパルス化して有効総電力のパルス出力を得る。第２の合成回路１５２の出力を第２のパルス化回路１７２でパルス化して１相電力のパルス出力を得る。第１の合成回路１５１および第２の合成回路１５２の出力から有効電力積算データを得る。

第２相の電力計測部ＩＣ回路１ｂでは、第１の累積回路１４１には、第１相の電力計測部ＩＣ回路１ａの第２の乗算回路１３ｒの出力（無効電力）が入力され、第１の合成回路１５１に入力される。第２相の電力計測部ＩＣ回路１ｂでは、第２の累積回路１４２には、第２相の電力計測部ＩＣ回路１ａの第２の乗算回路１３ｒの出力（無効電力）が入力され、第１の合成回路１５１に入力される。第２相の電力計測部ＩＣ回路１ｂでは、第３の累積回路１４３には、第３相の電力計測部ＩＣ回路１ｃの第２の乗算回路１３ｒの出力（無効電力）が入力され、第１の合成回路１５１に入力される。第１の合成回路１５１は、第１の累積回路１４１と第２の累積回路１４２と第３の累積回路１４３の出力が入力され、これらを合成して無効電力積算データを得る。第１の合成回路１５１の出力が第１のパルス化回路１７１に入力され無効総電力のパルス出力を得る。

第３相の電力計測部ＩＣ回路１ｃでは、第１の累積回路１４１には、３相の第１の乗算回路１３ｅの出力（有効電力）が入力され、第１の合成回路１５１に入力され、第１のパルス化回路１７１でパルス化されて第３相電力のパルス出力を得る。第３相の電力計測部ＩＣ回路１ｃでは、第２の累積回路１４２には、第２相の電力計測部ＩＣ回路１ｂの第１の乗算回路１３ｅの出力（有効電力）が入力され、第２の合成回路１５１に入力され、第２のパルス化回路１７２でパルス化されて、２相の電力のパルス出力を得る。

このように、この変形例では３個の電力計測部ＩＣ回路を用いて三相４線式の有効総電力および無効総電力を計測するとともに、各相の相電力をも計測することができる。

以上の説明において、２つのＡ／Ｄ変換回路は、電圧信号用Ａ／Ｄ変換回路１１Ｅと電流信号用Ａ／Ｄ変換回路１１Ｃとして構成されるが、Ａ／Ｄ変換回路１１ＥおよびＡ／Ｄ変換回路１１Ｃを、それぞれ電圧信号および電流信号をＡ／Ｄ変換する回路として構成し、それぞれのＡ／Ｄ変換後の信号を第１乗算回路および第２の乗算回路に出力するとともに一方のＡ／Ｄ変換回路の電圧出力をπ／２遅延回路を経て第２の乗算回路の電圧入力端子に選択的に入力する構成とすることも本発明の実施の範囲である。

本発明の第５の実施例を図１５を用いて説明する。この電力計測部ＩＣ回路は、第１のアナログ電圧信号と第１のアナログ電流信号をＡ／Ｄ変換し第１のデジタル変換電圧信号と第１のデジタル変換電流信号を出力する第１のＡ／Ｄ変換回路１１Ａと、第２のアナログ電圧信号と第２のアナログ電流信号をＡ／Ｄ変換し第２のデジタル変換電圧信号と第２のデジタル変換電流信号を出力する第２のＡ／Ｄ変換回路１１Ｂと、前記第１のＡ／Ｄ変換回路１１Ａの第１のデジタル変換電圧信号をπ／２遅延させるπ／２遅延回路１２と、前記第１のＡ／Ｄ変換回路１１Ａの第１のデジタル変換電圧信号と第１のデジタル変換電流信号を乗算する第１の乗算回路１３ｅと、前記第２のＡ／Ｄ変換回路１１Ｂの第２のデジタル変換電圧信号または前記π／２遅延回路のπ／２遅延デジタル変換電圧信号のいずれかと第２のデジタル変換電流信号を乗算する第２の乗算回路１３ｒと、前記π／２遅延回路１２のπ／２遅延デジタル変換電圧信号または前記第２のＡ／Ｄ変換回路１１Ｂの第２のデジタル変換電圧信号のいずれかを切り替えて前記第２の乗算回路１３ｒの一方の入力側に入力する切替スイッチ１９と、前記第１の乗算回路１３ｅの出力信号または外部からの信号のいずれかを選択する第１の選択スイッチ１６１、外部からの信号または前記第２の乗算回路１１ｅの出力信号のいずれかを選択する第２の選択スイッチ１６２、外部からの信号または前記第２の乗算回路１３ｒの出力信号のいずれかを選択する第３の選択スイッチ１６３を具備する選択回路１６と、前記第１の選択スイッチ１６１に接続される第１の累積回路１４１と、前記第２の選択スイッチ１６２に接続される第２の累積回路１４２と、前記第３の選択スイッチ１６３に接続される第３の累積回路１４３と、前記各累積回路の累積結果を合成する合成回路１５とを備え、前記選択回路１６は、前記第１の乗算回路１３ｅの出力を外部に出力する出力端子Ｔ７と、前記第２の乗算回路１３ｒの出力を外部に出力する出力端子Ｔ８と、外部からの信号を前記第１の選択スイッチ１６１の第２接点および前記第２の選択スイッチ１６２の第１接点に入力する入力端子Ｔ９と、外部からの信号を前記第３の選択スイッチ１６３の第２接点に入力する入力端子Ｔ１０を備えて、電力計測部ＩＣ回路を構成する。

この電力計測部ＩＣ回路は、図１の電力計測部ＩＣ回路１と同様の動作をする。実施例１から実施例４と同様に使用することができる。

本発明にかかる電力計測部ＩＣ回路の基本構成（二相の有効電力積算データを計測し、有効電力パルス出力を得る電力量計）を説明する図。 デルタシグマ（ΔΣ）変調方式を採用したＡ／Ｄ変換回路の基本構成を説明する図。 高周波帯域の量子化雑音を減衰させる移動平均デジタルフィルタの原理を説明する図。 本発明の実施例で用いた２次デルタシグマ変調回路を用いたＡ／Ｄ変換器の構成を説明する図。 本発明にかかる電力計測部ＩＣ回路で用いる乗算回路の構成例を説明する図。 本発明で用いた合成回路の構成を説明する図。 図６のタイミング回路の出力を説明するタイミングチャート。 本発明にかかる電力計測部ＩＣ回路の基本構成（二相の有効電力積算データを計測し、有効電力パルス出力を得る電力量計）の変形例を説明する図。 本発明にかかる電力計測部ＩＣ回路を３個用いて三相の有効電力積算データ・無効電力積算データを計測し、有効電力パルス出力・無効電力パルス出力を得る電力量計の構成を説明する図。 本発明にかかる電力計測部ＩＣ回路を２個用いて二相の有効電力積算データ・無効電力積算データならびに有効電力パルス出力および無効電力パルス出力を計測する電力量計の構成を説明する図。 本発明にかかる電力計測部ＩＣ回路を２個用いて三相の有効電力積算を計測し、有効電力パルス出力を得る電力量計の構成を説明する図。 本発明にかかる電力計測部ＩＣ回路を用いて一相の電力積算データおよび有効電力パルス出力ならびに無効電力パルス出力を計測する電力量計の構成を説明する図。 本発明で用いた合成回路の他の構成を説明する図。 本発明にかかる電力計測部ＩＣ回路を３個用いて三相の有効電力積算データ・無効電力積算データを計測し、有効相電力パルス出力・第１相電力パルス出力・第２相電力パルス出力・第３相電力パルス出力を得る電力量計の構成を説明する図。 本発明にかかる電力計測部ＩＣ回路の実施例５の基本構成（二相の有効電力積算データを計測し、有効電力パルス出力を得る電力量計）を説明する図。 従来の電力計測部ＩＣ回路の基本構成を説明する図。 従来の電力計測部ＩＣ回路を用いた三相の有効電力パルス出力・無効電力パルス出力を得る電力量計の構成を説明する図。 従来の電力計測部ＩＣ回路を３個用いて三相の有効電力パルス出力・無効電力パルス出力を得る電力量計の構成を説明する図。

符号の説明

１：電力計測部ＩＣ回路、１１Ｅ：電圧信号用Ａ／Ｄ変換回路、１１Ｃ：電流信号用Ａ／Ｄ変換回路、１２：π／２遅延回路、１３ｅ：第１の乗算回路、１３ｒ：第２の乗算回路、１４１：第１の累積回路、１４２：第２の累積回路、１４３：第３の累積回路、１５：合成回路、１５１：第１の合成回路、１５２：第２の合成回路、１６：選択回路、１６１：第１の選択スイッチ、１６２：第２の選択スイッチ、１６３：第３の選択スイッチ、１７：パルス化回路、１７１：第１のパルス化回路、１７２：第２のパルス化回路、１９：切替スイッチ、２１：電圧センサ、２２：電流センサ。

Claims (6)

1. ＩＣ基板上に、
   アナログ電圧信号が入力される第１および第２のアナログ電圧信号入力端子と、
   アナログ電流信号が入力される第１および第２のアナログ電流信号入力端子と、
   アナログ電圧信号をＡ／Ｄ変換し、第１のディジタル電圧信号と第２のディジタル電圧信号を出力する電圧信号用Ａ／Ｄ変換回路と、
   アナログ電流信号をＡ／Ｄ変換し、第１のディジタル電流信号と第２のディジタル電流信号を出力する電流信号用Ａ／Ｄ変換回路と、
   前記第１のディジタル電圧信号をπ／２遅延させるπ／２遅延回路と、
   前記第１のディジタル電圧信号と前記第１のディジタル電流信号を乗算する第１の乗算回路と、
   π／２遅延させた第１のディジタル電圧信号または前記第２のディジタル電圧信号と前記第２のディジタル電流信号を乗算する第２の乗算回路と、
   前記第１の乗算回路の出力信号または外部からの信号のいずれかを選択する第１の選択スイッチ、外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第２の選択スイッチ、外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第３の選択スイッチを具備する選択回路と、
   前記第１の選択スイッチに接続される第１の累積回路と、前記第２の選択スイッチに接続される第２の累積回路と、前記第３の選択スイッチに接続される第３の累積回路と、
   前記各累積回路の累積結果を合成する合成回路とを備え、
   前記選択回路は、前記第１の乗算回路の出力を外部に出力する出力端子と、前記第２の乗算回路の出力を外部に出力する出力端子と、外部からの信号を前記第１の選択スイッチの第２接点および前記第２の選択スイッチの第１接点に入力する入力端子と、外部からの信号を前記第３の選択スイッチの第２接点に入力する入力端子を備えた
   ことを特徴とする電力計測部ＩＣ回路。
2. 請求項１記載の電力計測部ＩＣ回路において、
   前記電圧信号用Ａ／Ｄ変換回路および電流信号用Ａ／Ｄ変換回路は、オーバーサンプリング型の変換回路である
   ことを特徴とする電力計測部ＩＣ回路。
3. 請求項２記載の電力計測部ＩＣ回路において、
   前記電圧信号用Ａ／Ｄ変換回路および前記電流信号用Ａ／Ｄ変換回路の１ビットのシリアル出力信号を多ビット乗算回路へ出力する
   ことを特徴とする電力計測部ＩＣ回路。
4. 請求項２記載の電力計測部ＩＣ回路において、
   前記電圧信号用Ａ／Ｄ変換回路および前記電流信号用Ａ／Ｄ変換回路の１ビットのシリアル出力信号を１ビット乗算回路へ出力する
   ことを特徴とする電力計測部ＩＣ回路。
5. 請求項１ないし請求項３のいずれか１項記載の電力計測部ＩＣ回路において、
   前記電圧信号用Ａ／Ｄ変換回路は、２つのＡ／Ｄ変換回路または時分割駆動される１つのＡ／Ｄ変換回路で構成され、前記電流信号用Ａ／Ｄ変換回路は、２つのＡ／Ｄ変換回路または時分割駆動される１つのＡ／Ｄ変換回路で構成される
   ことを特徴とする電力計測部ＩＣ回路。
6. ＩＣ基板上に、
   アナログ電圧信号が入力される第１および第２のアナログ電圧信号入力端子と、
   アナログ電流信号が入力される第１および第２のアナログ電流信号入力端子と、
   前記第１のアナログ電圧信号と第１のアナログ電流信号をＡ／Ｄ変換し第１のデジタル変換電圧信号と第１のデジタル変換電流信号を出力する第１のＡ／Ｄ変換回路と、
   前記第２のアナログ電圧信号と第２のアナログ電流信号をＡ／Ｄ変換し第２のデジタル変換電圧信号と第２のデジタル変換電流信号を出力する第２のＡ／Ｄ変換回路と、
   前記第１のＡ／Ｄ変換回路の第１のデジタル変換電圧信号をπ／２遅延させるπ／２遅延回路と、
   前記第１のＡ／Ｄ変換回路の第１のデジタル変換電圧信号と第１のデジタル変換電流信号を乗算する第１の乗算回路と、
   前記第２のＡ／Ｄ変換回路の第２のデジタル変換電圧信号または前記π／２遅延回路のπ／２遅延デジタル変換電圧信号のいずれかと第２のデジタル変換電流信号を乗算する第２の乗算回路と、
   前記π／２遅延回路のπ／２遅延デジタル変換電圧信号または前記第２のＡ／Ｄ変換回路の第２のデジタル変換電圧信号のいずれかを切り替えて前記第２の乗算回路の一方の入力側に入力する切替スイッチと、
   前記第１の乗算回路の出力信号または外部からの信号のいずれかを選択する第１の選択スイッチ、外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第２の選択スイッチ、外部からの信号または前記第２の乗算回路の出力信号のいずれかを選択する第３の選択スイッチを具備する選択回路と、
   前記第１の選択スイッチに接続される第１の累積回路と、前記第２の選択スイッチに接続される第２の累積回路と、前記第３の選択スイッチに接続される第３の累積回路と、
   前記各累積回路の累積結果を合成する合成回路と、を備え、
   前記選択回路は、前記第１の乗算回路の出力を外部に出力する出力端子と、前記第２の乗算回路の出力を外部に出力する出力端子と、外部からの信号を前記第１の選択スイッチの第２接点および前記第２の選択スイッチの第１接点に入力する入力端子と、外部からの信号を前記第３の選択スイッチの第２接点に入力する入力端子を備えた
   ことを特徴とする電力計測部ＩＣ回路。

Images