CN105102992A - 确定delta-sigma调制信号的均方根的方法和装置 - Google Patents

Abstract

描述了一种确定delta-sigma调制信号均方根的方法和装置。该方法包括以下步骤：对所述delta-sigma调制信号滤波，以产生多比特滤波信号；将所述delta-sigma调制信号的副本延迟固定数目的样本，以与滤波的输入对齐；基于所述delta-sigma调制信号的经延迟的所述副本的对应的样本值来设置所述多比特滤波信号的每个多比特值的符号，以产生混合信号；将所述混合信号求和，以产生相加信号；以及确定所述相加信号的平均值以及所述平均值的平方根，以产生均方根值。

Description

确定delta-sigma调制信号的均方根的方法和装置

技术领域

本申请总体涉及功率测量和用于确定均方根(RMS)的方法和装置并且，具体地，确定针对delta-sigma调制信号的RMS的方法和装置。

背景技术

RMS测量在信号评估时经常使用。典型的RMS计算器需要平方运算、加法和除法以及平方根运算。当处理高速采样信号时，实现以高动态范围快速运行并且避免不必要复杂度的电路是很重要的。

如delta-sigma调制信号这样的比特流对于RMS计算具有难度。比特流的直接相乘是不可行的，除非将信号转换到多比特域或采用单一比特技术，这会增加显著噪声。因此，实现用于delta-sigma调制信号的RMS计算器通常需要使用一个高速多比特乘法器，这对硬件资源而言是昂贵的。

提供可选的用于确定比特流信号RMS值的方法和装置将是有利的。

附图说明

现在将通过示例对附图做出参考，附图示出了本申请的示例性实施方式，并且其中：

图1示出了包括RMS计算器的功率测量装置的示例的框图；

图2示出了传统RMS计算器的示例；

图3示出了1比特RMS计算器的示例性的框图；

图4以流程图的形式示出了确定针对DSM比特流的RMS的示例性方法；

图5(a)和图5(b)示出了关于多通移动平均滤波器的频率响应的示例；并且

图6示出了使用DSM比特流的功率计算器的示例性框图。

具体实施方式

在一个方面，本申请公开了一个确定delta-sigma调制信号的均方根的方法。该方法包括：对所述delta-sigma调制信号滤波，以产生多比特滤波信号；将所述delta-sigma调制信号的副本延迟固定数目的样本，以与滤波的输入对齐；基于所述delta-sigma调制信号的经延迟的所述副本的对应的样本值来设置所述多比特滤波信号的每个多比特值的符号，以产生混合信号；将所述混合信号求和，以产生相加信号；以及确定所述相加信号的平均值以及所述平均值的平方根，以产生均方根值。

在另一个方面，本申请公开了一种确定delta-sigma调制信号的均方根的测量装置。该装置包括：低通滤波器，所述低通滤波器对所述delta-sigma调制信号滤波并输出多比特滤波信号；延迟路径，所述延迟路径将所述delta-sigma调制信号的副本延迟固定数目的样本，以与所述多比特滤波信号对齐；逻辑运算器，所述逻辑运算器基于所述delta-sigma信号的经延迟的所述副本来设置所述多比特滤波信号的符号，以产生混合信号；累加器，所述累加器将所述混合信号求和以产生相加信号；以及均方根运算器，所述均方根运算器将所述相加信号平均并且输出均方根值作为经平均的所述相加信号的平方根。

在又一个方面，本申请包括非临时性计算机可读介质，包含用于执行本文描述的一种或多种方法的处理器可执行指令。

本申请的其它方面和特征将通过本领域普通技术人员从以下描述的实施例与附图相结合的论述中来理解。

首先参考图1，其示出了功率测量装置10的简化框图。该装置10包括1比特delta-sigma调制器(DSM)12，用于测量功率量(在其中的一相的电压和/或电流)，并产生1比特信号或比特流14。应该理解的是，常规delta-sigma转换器在将比特流转换到多比特数据时在输出端使用低通滤波器以除去delta-sigma调制的高频形态的量化噪声分量。在某些实施方式中，装置10不使用这种低通滤波，但是，相反，保留了高频分量。如上所述，为简单起见单个DSM12示于图1。一些实施方式可有两个或更多个delta-sigma调制器，用于测量一个或多个相的电流和电压信号。在三相三线系统的情况下，使用六个DSM测量所有三个相的电流和电压。同样地，在一个三相四线系统的情况下，可以使用八个delta-sigma调制器测量所有三个相和零线(neutral)的电流和电压。

该装置10包括一信号处理器20。信号处理器20接收比特流14并执行如下更详细描述的信号分析和测量。具体地，信号处理器20被实现为直接对1比特DSM输出比特流14进行操作。

信号处理器20对电力系统基础进行高精度同步相量测量。它也可以选择性地检测和测量当前谐波子组(由功率量选择)，执行瞬时检测，并进行单比特和多比特波形捕获两者。

信号处理器20包括1比特双频率锁定环(FLL)和锁相环(PLL)32的结构。1比特FLL/PLL32输出相量数据，如频率信号和相位信号。应该理解的是，在多相系统情况下，可能有多个相位信号。还应当理解的是，在一些实施例中可输出一个以上的频率信号，诸如从电压互感器信号测得的一个信号，以及从电流互感器信号测得的另一个信号。应当注意的是，在一些实施例中，有利地是具有多于1个FLL。例如，如果测量装置10被配置用作同步检查装置，以确认新的功率发生源在连接到系统之前处于正确的相位。1比特FLL/PLL的示例在美国专利公开号为2012-0200284-A1、发明人为Dionne、主题名称为“功率测量设备”的专利申请中有所描述，其内容在此通过引用并入本文。

信号处理器20还包括瞬时捕获和相位跳变检测部件36。瞬时捕获和相位跳变检测部件36被配置为检测比特流14中的可能瞬变。

信号处理器20还包括1比特RMS计算器34。RMS计算器34计算输入的DSM比特流的均方根值，从而产生RMS信号42。

信号处理器20可接收用于精确地校正本地振荡器(未示出)的时钟校正信号。信号处理器20可以将来自时钟校正信号的校正因子并入用于测量比特流14信号频率和相位的频率/锁相环，并由此产生精确同步的相量(同步相量)测量。在其他实施例中，本地振荡器可以更直接地使用。用于校正时钟信号的示例的方法和装置在序列号为PCT/CA2013/050912、发明人为Dionne等人、于2013年11月28日提交的PCT专利申请中有所描述，其内容在此通过引用并入本文。

装置10还可以包括用于存储测量数据的存储器或缓冲器(未示出)。它还包括用于与远程位置进行通信的通信子系统(未示出)。通信子系统可以实现任何的各种通信协议和物理层连接。在一个示例性实施方式中，通信子系统可以实现以太网(例如10/100或千兆)、GSM、802.11WiFi、USB等。在一些实现中，通信子系统可以根据两个或多个通信协议来运行。

信号处理器20可以以多种方式实现。在一些实施例中，信号处理器20可以使用现场可编程门阵列(FPGA)来实现。在一些实施例中，其可以使用合适的编程通用微控制器或微处理器来实现。在另外其他实施例中，它可以使用数字信号处理器来实现。在另外进一步的实施例中，它可以使用专用集成电路(ASIC)来实现。在一些实施例中，可补充离散模拟和/或数字组件到前述中以实现信号处理器20的特定操作或方面。以下描述中的全部可能性范围对本领域普通技术人员而言是显而易见的。

可以理解的是，图1中所示的简化图中省略了可能包括在装置10中的一定数量的部件或元件，诸如调试电路、本地振荡器和/或内部时钟的纠错电路、隔离硬件、电源电路等。

现在参考图2，其示出了常规RMS计算器100的一个简化框图。在一般情况下，RMS计算器100包括平方运算器102、平均运算器104和平方根运算器106。对于一个连续函数f(t)，时间间隔T₁≤T≤T₂，RMS计算器100提供RMS输出信号，由下式给出：

$f_{rms}=\sqrt{\frac{1}{T_2-T_1}{\∫}_{T_1}^{T_2}f{\left(t\right)}^{2}dt}$

对于离散信号X_n，经过N个样本/值的时段，RMS计算器100提供由下式给出的RMS输出信号： $X_{rms}=\sqrt{\frac{1}{N}(x_1^2+x_2^2+\mathrm{...}+x_{N-1}^2+x_N^2)}$

图2所示的平方运算器102将信号乘以信号本身。在离散信号的情况下，平方运算器102可以被配置为执行每个样本与其自身的多比特乘法。

平均运算器104累加平方值，并当除以N时确定一个平均平方值。在一些实现方式中，这会涉及加法和除法运算。

平方根运算器106计算由平均运算器104输出的平均值的平方根。

有许多使用离散模拟或数字逻辑组件和/或软件来实现RMS计算器10的方法。在一个示例中，平方运算器102是多比特乘法器以产生平方输入信号。在某些情况下，采用在输入端配置了RC平均滤波器的运算放大器来实现用于平均平方输入信号的平均运算器104。在其它实施例中可使用其它电路。

平方根运算器106在某些情况下可以由软件实现。在一个替代方案中，平方根运算器106利用以下代数变换来实现：

$V_{RMS}^2=\stackrel{\‾}{V_{in}^2}$

$V_{RMS}=\frac{\stackrel{\‾}{V_{in}^2}}{V_{RMS}}$

使用从平均运算器104输出的反馈回路，修改平方运算器102使其包括除法运算。

在任何上述的RMS计算器中，复杂性由平方运算器102中的乘法器的需求决定。

平方运算器中的乘法器的使用也带来delta-sigma调制(DSM)信号的一个问题。如果，例如，DSM信号是带符号的+1或-1信号，那么以DSM信号的比特率执行平方运算，产生(-1)²＝1和(+1)²＝1，这导致DC恒定输出的信号中所有编码数据的丢失。如果，在另一方面，DSM信号是无符号二进制信号0或1，则将信号平方产生0²＝0和1²＝1，其对比特流没有影响。

因此，在一些情况下可以通过滤波比特流信号和对已滤波信号执行多比特乘法来将DSM信号平方。已经有一些尝试使用单比特加法器、延迟和单比特乘法器的网络来实现单比特域中的比特流的乘法。H.Fujisaka等人在2002年6月IEEEProceedingsCircuitsandDevicesSystems(第149卷、第3期)中的“比特流信号处理及其在通信系统中的应用”中描述了至少一个这样的示例。由Fujisaka等人描述的方法的一个问题是DSM噪声不能被有效去除并且在每个子乘积加法中累积并传送到输出端。因此，这种类型的单比特乘法的网络方法具有显著的信噪比限制。其结果是，这些解决方案不适合并入高精度RMS测量装置。

两个比特流的算数乘积可以描述为：

$\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]\[\frac{1}{L}\underset{j=n-L+1}{\overset{n}{\Σ}}y\left(j\right)\]$

在上面的表达式中，x(i)和y(j)是两个比特流，并且L是发生乘积的时间间隔或窗口。在乘法之前，平均每个比特流以恢复多比特精度的编码信号。但是，该表达式需要多比特乘法。

上述表达式的数学结构类似于有限冲激响应(FIR)滤波器，其系数bi由矩形冲激响应的窗口长度L给定。如果系数b_i被设定为1/L时，则对一信号x[n]应用FIR滤波器可被表示如下：

$x_{out}\[n\]=\underset{i=0}{\overset{L}{\Σ}}\frac{1}{L}x\[n-i\]=\frac{1}{L}\underset{i=0}{\overset{L}{\Σ}}x\[n-i\]=\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\[i\]$

值得注意的是，具有长度L和高度1/L的矩形冲激响应的FIR滤波器产生了与在用于相乘比特流的算数乘积表达式中所使用的信号相同的信号。增益参数1/L提供传递函数中的单位增益，并可以通过允许总增益K(其中，K＝L)具有整数量化而不是分数定点制来消除。在一些实施例中，可选的增益参数K可以被设置为1。

根据本申请的一个方面，提出针对DSM信号的RMS计算器，其中，利用对输入信号进行滤波运算来实现平方运算器，以产生多比特精度滤波信号。输入信号也被固定数目的样本延迟，并且延迟的输入信号接着乘以从滤波运算获得的多比特精度滤波信号。滤波运算过滤出DSM噪声。所得到的信号是具有多比特精度信号和在高频具有成形噪声的delta-sigma调制信号特征的混合信号。因为已经从平方信号之一过滤了DSM噪声，乘法不会导致遍及输出信号的频谱的DSM成形噪声的交叉卷积。此外，该多比特精度滤波信号和延迟的DSM信号之间的乘法运算相当于符号运算。即，乘法运算可以不使用昂贵的乘法器来实现，而是通过应用或设置多比特精度滤波信号的符号位来实现。

在一个实施例中，从该运算得到的混合信号z[n]可以表示为：

$z\[n\]=k\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\[i\]\]\[x(n-\frac{L}{2})\],$ 其中K＝L

在上面的表达式中，第一项是输入DSM信号x[n]的滤波的版本。第二项是DSM信号的延迟的副本。L是采样窗或时间延迟。DSM信号的延迟的副本由L/2的固定延迟来延迟。第二项是+1或-1，其改变第一项表示的已滤波的多比特信号的符号。在上述表达式中的滤波器结构是长度为L并且高度为1/L的简单矩形冲激响应与输入信号x[n]的卷积。该滤波器通常被称为移动平均滤波器或boxcar滤波器。它倾向于保持急剧的阶跃响应并且消除白(随机)噪声。所得到的混合信号z[n]包含多比特精度和delta-sigma调制的成形的高频噪声，其可以进一步滤波，以产生具有增益K的乘法的多比特精度结果。

时间延迟D是基于通过滤波器的传播延迟来重新对齐具有滤波信号的延迟信号。有限冲激响应滤波器的特点为抽头数量的一半的延迟，其中，在上面的示例中，结果为D＝L/2(也可以表示为z^-D)的延迟。因为D必须是整数，L必须是偶数。如将在下面进一步的解释，在某些实施方式中有利的是，如果L是2的幂整数，那么可以使用移位操作来使得增益K归一化。

移动平均滤波器是可用于从DSM信号生成已滤波的多比特信号的一个示例性滤波器，但它不是唯一的这样的滤波器。可以在一些实施例中使用的另一滤波器是多通移动平均滤波器，其具有高斯滤波器和布莱克曼窗滤波器的特性。一般情况下，针对DSM信号的合适的滤波器是其中通带没有纹波并且是线性相位的滤波器，并且可以不使用乘法器来实现。

现在参考图3，其以框图的形式示出了针对DSM信号的RMS计算器200的示例性实施方式。DSM信号x[n]被输入到滤波器202和延迟运算器204。该滤波器202输出多比特信号206。在本示例中，滤波器202施加增益因子K(针对整数实现)和滤波器变换F(z)，它在本示例中可以是上述的boxcar滤波器。延迟204产生延迟信号208。由延迟运算器204所施加的延迟是基于多比特信号206与延迟信号208重新对齐，并因此基于滤波器202中的延迟。在一个实施例中，多比特信号206可以具有24比特等效精度。

在一示例中，其中，DSM信号x[n]是电力系统电压或电流信号的delta-sigma调制的采样，接着多比特信号206描述了正弦曲线或具有谐波的正弦曲线。

延迟信号208随后被用于设置或调整多比特信号206的符号，以便产生混合信号212，表示为z[n]。原则上，该多比特信号206是与延迟信号208相乘，但因为延迟信号208是表示为-1或+1的DSM信号，所以乘法实际上是符号改变/设置操作，并且可以不需要多比特乘法器组件而实现。将合并运算符标记为210。如上所述，合并运算符210实际上是基于所述1比特延迟信号208的多比特信号206的符号设置运算符。

RMS计算器200还包括平均运算器214，其接收混合信号212并输出平均信号216。平均运算器214执行RMS计算的平方和部分。在某些情况下，平均运算器214可以实现为积分器。在一些实施例中，平均运算器214可以在积分器之前包括低通滤波器，以去除信号DSM噪声部分；然而，在一些其它实施例中积分器本身可以滤除高频DSM噪声，因为在整个采样过程中它能成形和推至相对高的频率。在一些实施例中，一阶单极积分器足以作为平均运算器214来执行平方和运算以及过滤DSM噪声。平均运算器214可以包括用于累加来自混合信号212的平方和数据的累加器寄存器，以及用于保持样本数量的计数器。

RMS计算器200还包括平方根运算器218，用于接收平均信号216并输出平方根值220。平方根运算器218可以借助于适当编程的处理器、专用集成电路ASIC、数字信号处理芯片或其它适于确定多比特值平方根的计算元件来实现。应当指出的是，平方根运算器218不必与RMS计算器200其余部分的运算速度相同。在一些实施例中，平方根运算器218可以被配置为针对每个采样预定数目计算平方根值220。在一个示例中，可以针对每百万个输入采样x[n]发生计算。

在一个示例性实施方式中，平均运算器214由执行平方和操作的累加器来实现。在一些实施例中，通过总和除以样本的数目得到平方和的平均也可以在平方根运算器218内实现，使得从所述累加器输出的信号是多比特调制的锯齿波形。累加器中的总和将最终溢出，所以溢出之前，通过除以样本计数N并找到平方根进行捕获/存储以及运算。所存储的值也可以或另选地在更长的周期(term)平均运算中使用。平方根运算器218可以通过将累加器的值除以自累加器最后的复位/清除以后样本数目的计数N来执行平均运算。在某些情况下，平方根运算器218执行平均运算的定时被配置为确保该除法可通过二进制移位操作来实现。

现在参考图4，其以流程图的形式示出了，用于确定输入信号RMS值的一个示例性方法300。如由操作302所示，方法300包括首先通过源信号的DSM采样产生DSM比特流来生成输入信号。在操作304，过滤DSM比特流以产生多比特滤波信号。所述滤波可以是低通滤波以消除DSM噪声。输出多比特滤波信号的特征在于输入信号中每个DSM样本的多比特样本。如上所述，在一些实施例中，使用FIR滤波器来实现滤波。在一个实施例中，所述FIR滤波器是移动平均滤波器(即，boxcar滤波器)。在一些实施方式中，所述滤波器是一种多通移动平均滤波器。又在其他实施方式中，所述滤波器可以是级联积分梳状(CIC)滤波器。在任何配置中，滤波器都不需要采用乘法。

与操作304同步的，操作306示出由延迟元件延迟DSM比特流的副本以产生已延迟的DSM比特流。尽管在流程图中它们示为有顺序的，但可以理解为操作304和306同时发生。施加在DSM比特流的延迟足以重新对齐多比特滤波信号的比特流。换言之，所施加的延迟与DSM比特流通过滤波器传播而产生的延迟是相同的。

在操作308中，多比特滤波信号和DSM比特流的延迟副本相乘来创建有符号的混合信号。在操作308中的乘法可以不使用许多实施例中的实际离散乘法器来实现，因为DSM比特流与多比特滤波信号相乘的效果是多比特样本与+1或-1(即，符号值)的简单相乘。在一些实施例中，乘法可通过基于延迟的DSM比特流的值来设置符号位或值来实现。

接着，从操作308产生的有符号的混合信号在操作310中平均，以执行平方和/平均运算。在一些实施例中，积分器可用来实现平均操作308。平均化操作310中去除该混合信号的任何高频分量并得到平均的平方和信号。在操作312，确定平均的平方和信号的平方根，以产生平方根值。

在一些实施例中，用于平均化的除法运算可以并入平方根操作，而不是平方和操作，使得平方和在操作310使用例如累加器被确定，并在计算平方根值时将总和除以在操作310期间在累加器中所累加的样本的计数。

应当理解可以在第一时间T1存储用于确定RMS的平方和以及样本计数，并且积分器和样本计数可被清除。随后可在第二时间T2确定并存储另一个平方和及样本计数。这些存储的和与样品计数的集合在时间T₁、T₂和T₁+T₂提供RMS。只用一个积分器和采样计数器来确定短期及长期平均值两者可能是有利的。

上述实施例使用了移动平均滤波器的示例。正如所指出的，也可以使用其它的滤波器，包括多通移动平均滤波器。虽然多通移动平均滤波器增加了电路的复杂性，但是它会带来改进的阻带衰减。需要相应的调整延迟D以使得滤波的信号与延迟的信号保持对齐。

现在参考图5(a)和图5(b)，其示出了频率响应图。图5(a)是示出在矩形窗口具有不同抽头长度的多个移动平均滤波器的频率响应的频率响应图(长度L＝8、16、32、64、和128)。单独地，每个滤波器具有宽频率通带和周期性凹陷并在阻带中返回波瓣。具有最长抽头长度(L＝128)的移动平均滤波器具有最窄通带和相对平坦的频率响应输出到阻带。值得注意的是，长度为2^N/2的滤波器的返回波瓣与长度为2^N的滤波器的凹陷完全对准，并且长度为2^N/2的滤波器的通带与长度为2^N的滤波器的过去的输出保持平坦。其结果是，长度为2ⁿ的级联滤波器在多个通带迅速地衰减阻带，并在通带仍然保持非常平坦的频率响应。

图5(b)示出了由五个图5(a)的示例性滤波器形成的复合滤波器的频率响应。该复合滤波器具有长度为128的分量滤波器的通带特性，并且由于长度为64、32、16和8的分量滤波器而在阻带急剧衰减。

因此，在一些实施例中，RMS计算器中的滤波器可使用利用多个移动平均滤波器形成的多通移动平均滤波器来实现，每个移动平均滤波器具有2ⁿ的抽头长度。指数n可以是至少一个具有长度2^N的滤波器和至少一个具有长度2^N/2的滤波器的整数的集合。

在数学意义上，多通移动平均滤波器是移动平均滤波器表达式的级联，这意味着从多通移动平均滤波器所产生的混合信号可表示为：

$\begin{array}{c}z\[n\]\\ =K_{128}{K}_{64}{K}_{32}{K}_{16}{K}_8\[\frac{1}{L_{128}}\underset{i=n-L_{128}+1}{\overset{n}{\Σ}}\frac{1}{L_{64}}\underset{i=n-L_{64}+1}{\overset{n}{\Σ}}\frac{1}{L_{32}}\underset{i=n-L_{32}+1}{\overset{n}{\Σ}}\frac{1}{L_{16}}\underset{i=n-L_{16}+1}{\overset{n}{\Σ}}\frac{1}{L_8}\underset{i=n-L_8+1}{\overset{n}{\Σ}}x\left(i\right)\]\\ \[y(n-\frac{L_{128}}{2}-\frac{L_{64}}{2}-\frac{L_{32}}{2}-\frac{L_{16}}{2}-\frac{L_8}{2})\]\end{array}$

在上面的表达式中，在一些实施例中K_j＝L_j，使得第一项的K’和L’抵消，但整体滤波增益K′＝K₁₂₈K₆₄K₃₂K₁₆K₈。另外，由于L_N/2＝L_N/2，在第二项中的延迟线为y(n-L₁₂₈/2-L₁₂₈/4-L₁₂₈/8-L₁₂₈/16-L₁₂₈/32)。

扩展分数和结合项，简化表达式由下式给出：

$z\[n\]=K^{\′}\[\underset{i=n-L_{128}+1}{\overset{n}{\Σ}}\underset{i=n-L_{64}+1}{\overset{n}{\Σ}}\underset{i=n-L_{32}+1}{\overset{n}{\Σ}}\underset{i=n-L_{16}+1}{\overset{n}{\Σ}}\underset{i=n-L_8+1}{\overset{n}{\Σ}}x\left(i\right)\]\[y(n-\frac{31L_{128}}{32})\]$

上述表达式表示了具有由长度为8、16、32、64和128的移动平均滤波器组成的多通移动平均滤波器的RMS计算器中DSM信号平方运算。应当理解，在上面的表达式的增益K或K′是为了处理装置中整数计算的便利性。增益既可以在平均化前被移除也可以在除以N的操作中被移除。如果使用小数定点计算，如在DSP或FPGA或ASIC中所采用的，则增益可以是不需要的并可以被分解成小数比特。注意，鉴于表达式的第二项是DSM信号的延迟副本的事实，乘法运算仍然分解为简单的符号设定/改变运算。由于在矩形窗中所有系数相同，所以第一项中的每个求和可被优化，使得只有部分和与差被实施。这个简化在下面进一步解释。

移动平均滤波器或多通移动平均滤波器使用矩形窗口，允许在硬件和/或软件实现方面的某些优化。例如，在许多FIR滤波器的情况下，滤波器响应的对称性允许使用折叠的FIR结构，其中只有一半的系数需要相乘，其使用两个加法来求和对称地放置的输入样本。当所有系数相等时，也可以使用附加的简化。值得注意的是，当所有的系数b_i＝1时，例如在简单的矩形窗口，则不需要乘法，并且窗口化的输入样本的求和是创建滤波器输出的全部需要。

然而，当系数相同时，能够进一步优化。将新近获得的样本添加到以前的总和，并从总和中减去从窗口新近排除的样本，而不是将每次迭代的窗口化的采样求和。那些端点之间所有的“中间”值保持不变，并重新用于求和。

因此，在一些实施例中，由利用保持缓冲器和添加新的x[n]样本并减去旧的x[n-N+1]样本来实现求和。延迟线可以用来定位和减去x[n-N+1]。这种简化可导致硬件显著减少，其可能会促进移动平均或多通移动平均滤波器的使用。

现在参考图6，其示出了1比特DSM信号的功率计算器300的实施例的示例框图。因为DSM比特流已经经过滤波和延时以达到RMS计算的目的，实现功率计算器也需要非常少的附加硬件。在本实施例中，测量装置使用delta-sigma调制以生成表示所述对电力系统一个相位上的电压与电流的比特流。电压比特流标记为x_v[n]，并且电流比特流标记为x_i[n]。实际功率可从电压和电流的乘积来计算。为了在DSM采样电压和电流的情况下进行该计算，并避免不必要的乘法，可利用RMS计算器架构的一部分。

在RMS计算器中，对DSM信号进行滤波以产生多比特滤波信号。它们也经过延迟以产生延迟的信号。因此，为了“相乘”电流和电压信号，代表电流或电压采样的已滤波多比特信号与其他电流或电压的已延迟的DSM比特流合并以产生有符号的多比特乘积值。功率计算器300因此包括滤波器302，以产生多比特滤波信号306，并且包括另一通道上的延迟304，以产生已延迟的DSM比特流信号308。已延迟的DSM比特流信号308随后与多比特滤波信号306合并，以产生有符号的多比特乘积值。如上所述，合并运算器310虽然概念上是乘法器，但实际上是不要求应用乘法硬件的符号设置运算。接着平均运算器314可以累积有符号的多比特乘积值并将累积的总和除以样本数，以产生真正的功率测量信号316。值得注意的是，滤波器302和延迟304的组件和所得多比特滤波信号306和已延迟DSM比特流信号308已经可用在RMS计算器内。因此，在一些实施方式中，通过加入刚才的合并运算器310及平均运算器314，可以实现功率计算器300。

应该理解的是，上述的RMS计算器可以部分以硬件和部分以软件实现。在一些实施例中，实现可以包括一个或多个现场可编程门阵列(FPGA)。在一些实施例中，实现可以包括一个或多个专用集成电路(ASIC)中。特定硬件组件的选择可以基于成本、速度、操作环境等。这种部件的选择和编程将在本领域普通技术人员考虑到本文提供的详细描述的理解范围之内。

在另一方面，本申请公开了一种存储有计算机可执行指令的非临时性计算机可读介质，当由处理器执行时，配置处理器以执行任何一个或多个上述的处理。

可做出对所述实施例的某些改变和修改。因此，上述讨论的实施例被认为是说明性的而不是限制性的。

权利要求书(按照条约第19条的修改)

1.一种确定delta-sigma调制信号的均方根的方法，该方法包括以下步骤：

对所述delta-sigma调制信号滤波，以产生多比特滤波信号；

将所述delta-sigma调制信号的副本延迟固定数目的样本，以与滤波的输入对齐；

基于所述delta-sigma调制信号的经延迟的所述副本的对应的样本值来设置所述多比特滤波信号的每个多比特值的符号，以产生混合信号；

将所述混合信号求和，以产生相加信号；以及

确定所述相加信号的平均值以及所述平均值的平方根，以产生均方根值。

2.根据权利要求1所述的方法，其中，所述滤波包括应用离散时间有限冲激响应滤波器，以产生所述多比特滤波信号。

3.根据权利要求2所述的方法，其中，所述离散时间有限冲激响应滤波器包括具有抽头长度L的矩形窗口的移动平均滤波器。

4.根据权利要求3所述的方法，其中，所述延迟包括以L/2个样本延迟所述delta-sigma调制信号的所述副本。

5.根据权利要求2所述的方法，其中，所述离散时间有限冲激响应滤波器包括多通移动平均滤波器，所述多通移动平均滤波器内的每个级联的移动平均滤波器具有矩形窗口。

6.根据权利要求5所述的方法，其中，所述级联的移动平均滤波器包括抽头长度为L＝2ⁿ的移动平均滤波器。

7.根据权利要求1所述的方法，其中，所述多比特滤波信号表示为：

$K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]$

其中，K包含可选增益值，L包含用于滤波的滤波器的抽头长度，x包含所述delta-sigma调制信号，并且i是求和索引。

8.根据权利要求7所述的方法，其中，所述混合信号z[n]表示为：

$z\[n\]=K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]\[x(n-\frac{L}{2})\]$

其中，项x(n-L/2)包括所述delta-sigma调制信号的经延迟的所述副本并在各样本中的值为+1或-1。

9.根据权利要求1所述的方法，其中，在执行所述滤波、所述延迟、所述设置或所述求和时不使用乘法器。

10.一种确定delta-sigma调制信号的均方根的测量装置，该装置包括：

低通滤波器，所述低通滤波器对所述delta-sigma调制信号滤波并输出多比特滤波信号；

延迟路径，所述延迟路径将所述delta-sigma调制信号的副本延迟固定数目的样本，以与所述多比特滤波信号对齐；

逻辑运算器，所述逻辑运算器基于所述delta-sigma信号的经延迟的所述副本来设置所述多比特滤波信号的符号，以产生混合信号；

累加器，所述累加器将所述混合信号求和以产生相加信号；以及

均方根运算器，所述均方根运算器将所述相加信号平均并且输出均方根值作为经平均的所述相加信号的平方根。

11.根据权利要求10所述的装置，其中，所述低通滤波器包括离散时间有限冲激响应滤波器。

12.根据权利要求11所述的装置，其中，所述离散时间有限冲激响应滤波器包括具有抽头长度L的矩形窗口的移动平均滤波器。

13.根据权利要求12所述的装置，其中，所述延迟路径以L/2个样本延迟所述delta-sigma调制信号的所述副本。

14.根据权利要求11所述的装置，其中，所述离散时间有限冲激响应滤波器包括多通移动平均滤波器，所述多通移动平均滤波器内的每个级联的移动平均滤波器具有矩形窗口。

15.根据权利要求14所述的装置，其中，所述级联的移动平均滤波器包括抽头长度为L＝2ⁿ的移动平均滤波器。

16.根据权利要求10所述的装置，其中，所述多比特滤波信号表示为：

$K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]$

其中，K包含可选增益值，L包含所述低通滤波器的抽头长度，x包含所述delta-sigma调制信号，并且i是求和索引。

17.根据权利要求16所述的装置，其中，所述混合信号z[n]表示为：

$z\[n\]=K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]\[x(n-\frac{L}{2})\]$

其中，项x(n-L/2)包括所述delta-sigma调制信号的经延迟的所述副本并在各样本中的值为+1或-1。

18.根据权利要求10所述的装置，其中，在执行所述滤波、所述延迟、所述设置或所述求和时不使用乘法器。

19.一种存储有程序指令的非临时性处理器可读介质，当执行所述程序指令时，使一个或多个处理元件执行根据权利要求1至9中的任一项所述的方法。

Claims (19)

1.一种确定delta-sigma调制信号的均方根的方法，该方法包括以下步骤：

对所述delta-sigma调制信号滤波，以产生多比特滤波信号；

将所述delta-sigma调制信号的副本延迟固定数目的样本，以与滤波的输入对齐；

基于所述delta-sigma调制信号的经延迟的所述副本的对应的样本值来设置所述多比特滤波信号的每个多比特值的符号，以产生混合信号；

将所述混合信号求和，以产生相加信号；以及

确定所述相加信号的平均值以及所述平均值的平方根，以产生均方根值。

2.根据权利要求1所述的方法，其中，所述滤波包括应用离散时间有限冲激响应滤波器，以产生所述多比特滤波信号。

3.根据权利要求2所述的方法，其中，所述离散时间有限冲激响应滤波器包括具有抽头长度L的矩形窗口的移动平均滤波器。

4.根据权利要求3所述的方法，其中，所述延迟包括以L/2个样本延迟所述delta-sigma调制信号的所述副本。

5.根据权利要求2所述的方法，其中，所述离散时间有限冲激响应滤波器包括多通移动平均滤波器，所述多通移动平均滤波器内的每个级联的移动平均滤波器具有矩形窗口。

6.根据权利要求5所述的方法，其中，所述级联的移动平均滤波器包括抽头长度为L＝2ⁿ的移动平均滤波器。

7.根据权利要求1所述的方法，其中，所述多比特滤波信号表示为：

$K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]$

其中，K包含可选增益值，L包含用于滤波的滤波器的抽头长度，x包含所述delta-sigma调制信号，并且i是求和索引。

8.根据权利要求7所述的方法，其中，所述混合信号z[n]表示为：

$z\[n\]=K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]\[x(n-\frac{L}{2})\]$

其中，项x(n-L/2)包括所述delta-sigma调制信号的经延迟的所述副本并在各样本中的值为+1或-1。

9.根据权利要求1所述的方法，其中，在执行所述滤波、所述延迟、所述设置或所述求和时不使用乘法器。

10.一种确定delta-sigma调制信号的均方根的测量装置，该装置包括：

低通滤波器，所述低通滤波器对所述delta-sigma调制信号滤波并输出多比特滤波信号；

延迟路径，所述延迟路径将所述delta-sigma调制信号的副本延迟固定数目的样本，以与所述多比特滤波信号对齐；

逻辑运算器，所述逻辑运算器基于所述delta-sigma信号的经延迟的所述副本来设置所述多比特滤波信号的符号，以产生混合信号；

累加器，所述累加器将所述混合信号求和以产生相加信号；以及

均方根运算器，所述均方根运算器将所述相加信号平均并且输出均方根值作为经平均的所述相加信号的平方根。

11.根据权利要求10所述的系统，其中，所述低通滤波器包括离散时间有限冲激响应滤波器。

12.根据权利要求11所述的系统，其中，所述离散时间有限冲激响应滤波器包括具有抽头长度L的矩形窗口的移动平均滤波器。

13.根据权利要求12所述的系统，其中，所述延迟路径以L/2个样本延迟所述delta-sigma调制信号的所述副本。

14.根据权利要求11所述的系统，其中，所述离散时间有限冲激响应滤波器包括多通移动平均滤波器，所述多通移动平均滤波器内的每个级联的移动平均滤波器具有矩形窗口。

15.根据权利要求14所述的系统，其中，所述级联的移动平均滤波器包括抽头长度为L＝2ⁿ的移动平均滤波器。

16.根据权利要求10所述的系统，其中，所述多比特滤波信号表示为：

$K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]$

其中，K包含可选增益值，L包含所述低通滤波器的抽头长度，x包含所述delta-sigma调制信号，并且i是求和索引。

17.根据权利要求16所述的系统，其中，所述混合信号z[n]表示为：

$z\[n\]=K\[\frac{1}{L}\underset{i=n-L+1}{\overset{n}{\Σ}}x\left(i\right)\]\[x(n-\frac{L}{2})\]$

其中，项x(n-L/2)包括所述delta-sigma调制信号的经延迟的所述副本并在各样本中的值为+1或-1。

18.根据权利要求10所述的系统，其中，在执行所述滤波、所述延迟、所述设置或所述求和时不使用乘法器。

19.一种存储有程序指令的非临时性处理器可读介质，当执行所述程序指令时，使一个或多个处理元件执行根据权利要求1至9中的任一项所述的方法。