KR101719251B1 - 전압 및 전류의 실효값 추정 장치 및 방법 - Google Patents

전압 및 전류의 실효값 추정 장치 및 방법 Download PDF

Info

Publication number
KR101719251B1
KR101719251B1 KR1020160053870A KR20160053870A KR101719251B1 KR 101719251 B1 KR101719251 B1 KR 101719251B1 KR 1020160053870 A KR1020160053870 A KR 1020160053870A KR 20160053870 A KR20160053870 A KR 20160053870A KR 101719251 B1 KR101719251 B1 KR 101719251B1
Authority
KR
South Korea
Prior art keywords
signal
sample index
voltage signal
delayed
current
Prior art date
Application number
KR1020160053870A
Other languages
English (en)
Inventor
이연성
위정욱
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020160053870A priority Critical patent/KR101719251B1/ko
Application granted granted Critical
Publication of KR101719251B1 publication Critical patent/KR101719251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/02—Measuring effective values, i.e. root-mean-square values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명에 따른 실효값 추정 장치는 전압 신호 또는 전류 신호를 수신하는 수신부, 상기 전압 신호 또는 전류 신호를 샘플링 주파수에 기초하여 샘플링하는 샘플링부, 실효값을 추정하기 위한 프로그램이 저장된 메모리 및 상기 프로그램을 실행시키는 프로세서를 포함한다. 상기 프로세서는 상기 샘플링된 전압 신호를 기 설정된 샘플 인덱스만큼 지연시키고, 상기 샘플링된 전압 신호와 상기 지연된 전압 신호간의 곱셈 연산을 수행한 뒤, 상기 곱셈 연산을 수행한 결과값을 샘플 인덱스 및 상기 기 설정된 샘플 인덱스만큼 감소된 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산을 수행하고, 상기 합산 연산을 수행한 결과값을 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전압 신호의 실효값을 추정한다.

Description

전압 및 전류의 실효값 추정 장치 및 방법{APPARATUS AND METHOD FOR ESTIMATING ROOT MEAN SQUARE VALUE OF THE VOLTAGE AND CURRENT}
본 발명은 전압 및 전류의 실효값을 추정할 수 있는 실효값 추정 장치 및 방법에 관한 것이다.
실효값(RMS; root mean square)이라 함은 임의 주기파의 순시값의, 1 주기에 걸치는 평균값의 평방근을 의미하는 것으로서, 정현파의 경우에는 그 최대 진폭의 0.707배가 된다.
교류의 실효값과 그 크기가 같은 직류 전류는 동일 저항에 흘렸을 때에 그 교류 전류와 같은 열량을 발생하는바, 교류 전류를 사용하는 기기에서는 부하에서 소비되는 전력을 계산하기 위하여 실효값을 검출할 필요가 있다.
종래 기술의 경우, 도 1a 및 도 1b에서 설명하는 방법에 의하여 실효값을 측정하여 왔다.
도 1a 및 도 1b는 종래 기술에 따른 실효값을 계산하는 방법을 설명하기 위한 도면이다.
종래 기술의 경우, 전력 측정 장치의 전압 센서 및 전류 센서로부터 수신한 전압 신호 또는 전류 신호를 샘플링부(120’)에서 샘플링 주파수에 기초하여 샘플링한다. 이에 따라, 프로세서(140’)는 수학식 1 및 2와 같은 샘플링된 전압 v(n) 및 전류 i(n)를 수신하게 된다.
[수학식 1]
Figure 112016042011919-pat00001
[수학식 2]
Figure 112016042011919-pat00002
수학식 1 및 2에서 V는 전압의 실효값, fL은 전압의 주파수, fS는 샘플링 주파수, zv(n)은 전압에 포함된 잡음, n은 샘플 인덱스, I는 전류의 실효값, θ는 전압과 전류의 위상차, 그리고 zi(n)은 전류에 포함된 잡음을 나타낸다.
프로세서(140’)는 샘플링된 전압 v(n) 및 전류 i(n)을 각각 수학식 3과 수학식 4와 같은 전압 실효값 및 전류 실효값으로 산출할 수 있다.
[수학식 3]
Figure 112016042011919-pat00003
[수학식 4]
Figure 112016042011919-pat00004
수학식 3 및 수학식 4에서 N은 실효값을 계산하기 위한 샘플 수를 의미하고,
Figure 112016042011919-pat00005
는 전압에 포함된 잡음에 대한 전력을 의미하며,
Figure 112016042011919-pat00006
는 전류에 포함된 잡음에 대한 전력을 의미한다.
이와 같은 종래 기술의 경우, 전압 및 전류의 실효값을 계산할 때, 전압 및 전류의 신호를 제곱하여 실효값을 계산하므로, 전압 및 전류에 포함된 잡음이 실효값에 영향을 미치게 된다.
이에 따라, 종래 기술의 경우 낮은 신호대 잡음비(SNR, Signal-to Noise Ratio) 환경에서는 실효값의 추정 성능이 저하되는 문제가 있다.
이와 관련하여, 한국공개특허공보 제10-2015-0108150호(발명의 명칭: 교류 신호 실효값 산출기)는 교류신호의 실효값을 산출할 수 있는 산출회로에 관한 것으로서, 새 샘플값과 삭제되는 샘플값의 차이를 적분하여 교류신호 실효 값을 매 샘플 주기마다 산출 하는 기술을 개시하고 있다.
본 발명의 실시예는 전압 신호 및 전류 신호를 각각 기 설정된 샘플 인덱스만큼 지연시키고, 이를 전압 신호 및 전류 신호에 각각 곱하여 실효값을 추정함으로써 낮은 신호대 잡음비 환경에서도 추정된 실효값의 오차를 최소화시킬 수 있는 실효값 추정 장치 및 방법을 제공한다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 전자 기기의 전압 신호 또는 전류 신호의 실효값을 추정하기 위한 실효값 추정 장치는 전압 센서 또는 전류 센서로부터 전압 신호 또는 전류 신호를 수신하는 수신부, 상기 전압 신호 또는 전류 신호를 샘플링 주파수에 기초하여 샘플링하는 샘플링부, 전압 신호 및 전류 신호의 실효값을 추정하기 위한 프로그램이 저장된 메모리 및 상기 메모리에 저장된 프로그램을 실행시키는 프로세서를 포함한다. 이때, 상기 프로세서는 상기 프로그램을 실행시킴에 따라, 상기 샘플링된 전압 신호를 기 설정된 샘플 인덱스만큼 지연시키고, 상기 샘플링된 전압 신호와 상기 지연된 전압 신호간의 곱셈 연산을 수행한 뒤, 상기 곱셈 연산을 수행한 결과값을 샘플 인덱스 및 상기 기 설정된 샘플 인덱스만큼 감소된 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산을 수행하고, 상기 합산 연산을 수행한 결과값을 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전압 신호의 실효값을 추정한다.
또한, 본 발명의 제 2 측면에 따른 실효값 추정 장치에서의 실효값 추정 방법은 전압 센서 또는 전류 센서로부터 전압 신호 또는 전류 신호를 수신하는 단계; 상기 전압 신호 또는 전류 신호를 샘플링 주파수에 기초하여 샘플링하는 단계; 상기 샘플링된 전압 신호 또는 샘플링된 전류 신호를 기 설정된 샘플 인덱스만큼 지연시키는 단계; 상기 샘플링된 전압 신호와 상기 지연된 전압 신호간의 곱셈 연산 또는 상기 샘플링된 전류 신호와 상기 지연된 전류 신호간의 곱셈 연산을 수행하는 단계; 상기 곱셈 연산을 수행한 전압 신호 또는 전류 신호의 결과값을 샘플 인덱스 및 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산하는 단계 및 상기 합산 연산을 수행한 전압 신호 또는 전류 신호의 결과값을 상기 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전압 신호 또는 전류 신호의 실효값을 추정하는 단계를 포함한다.
전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 전압 및 전류에 포함된 잡음이 백색 잡음인 경우, 낮은 신호대 잡음비 환경에서 추정된 실효값의 오차를 최소화시킬 수 있다.
도 1a 및 도 1b는 종래 기술에 따른 실효값을 계산하는 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 실효값 추정 장치의 블록도이다.
도 3a 및 도 3b는 실효값 추정 장치에서 실효값을 추정하는 과정을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 다른 실효값 추정 방법의 순서도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 실효값 추정 장치의 성능을 시뮬레이션한 그래프이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본원은 전자 기기의 전압 신호 또는 전류 신호의 실효값을 추정할 수 있는 실효값 추정 장치(100) 및 방법에 관한 것이다.
본 발명의 실시예는 전압 신호 및 전류 신호를 각각 기 설정된 샘플 인덱스만큼 지연시키고, 이를 전압 신호 및 전류 신호에 각각 곱하여 실효값을 추정함으로써 낮은 신호대 잡음비 환경에서도 추정된 실효값의 오차를 최소화시킬 수 있다.
이하에서는 도 2 내지 도 3b를 참조하여 본 발명의 일 실시예에 따른 실효값 추정 장치(100)를 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 실효값 추정 장치(100)의 블록도이다. 도 3a 및 도 3b는 실효값 추정 장치에서 실효값을 추정하는 과정을 설명하기 위한 도면이다.
먼저 도 2를 참조하면, 본 발명의 일 실시예에 따른 실효값 추정 장치(100)는 전력 측정 장치(1)에 포함되어 전자 기기(2)의 전압 신호 또는 전류 신호의 실효값을 추정한다. 이와 같은 실효값 추정 장치(100)는 수신부(110), 샘플링부(120), 메모리(130) 및 프로세서(140)를 포함한다.
수신부(110)는 전압 센서(10) 또는 전류 센서(20)로부터 전자기기(2)의 전압 신호(v(t)) 또는 전류 신호(i(t))를 수신한다. 이때, 전압 센서(10) 또는 전류 센서(20)는 각각 전자 기기(2)의 AC 라인(a) 및 중립 라인(Neutral Line, b)와 연결되어 있다. 이와 같이 수신한 전압 신호(v(t)) 또는 전류 신호(i(t))는 각각 상기 수학식 1 및 2와 같다.
샘플링부(120)는 수신한 전압 신호(v(t)) 또는 전류 신호(i(t))를 샘플링 주파수(fs)에 기초하여 샘플링한다. 이때, 본 발명의 일 실시예에 따른 샘플링부(120)는 샘플링 주파수(fs)를 기 설정된 샘플링 주파수보다 더욱 증가시켜, 추정된 실효값의 오차를 더욱 줄일 수 있어 추정 성능을 향상시킬 수 있다.
한편, 샘플링부(120)는 아래에서 설명할 프로세서(140)와 상이한 구성, 즉 별도의 프로세서로 구성될 수 있으며, 이와 달리 그 실시예에 따라 하나의 프로세서(140)에 의해 수행되는 구성일 수도 있다.
메모리(130)에는 전압 신호 및 전류 신호의 실효값을 추정하기 위한 프로그램이 저장된다. 여기에서, 메모리(130)는 전원이 공급되지 않아도 저장된 정보를 계속 유지하는 비휘발성 저장장치 및 휘발성 저장장치를 통칭하는 것이다.
예를 들어, 메모리(130)는 콤팩트 플래시(compact flash; CF) 카드, SD(secure digital) 카드, 메모리 스틱(memory stick), 솔리드 스테이트 드라이브(solid-state drive; SSD) 및 마이크로(micro) SD 카드 등과 같은 낸드 플래시 메모리(NAND flash memory), 하드 디스크 드라이브(hard disk drive; HDD) 등과 같은 마그네틱 컴퓨터 기억 장치 및 CD-ROM, DVD-ROM 등과 같은 광학 디스크 드라이브(optical disc drive) 등을 포함할 수 있다.
프로세서(140)는 메모리(130)에 저장된 프로그램을 실행시킨다. 프로세서(140)는 프로그램을 실행시킴에 따라, 샘플링된 전압 신호(v(n)) 또는 전류 신호(i(n))에 대한 실효값을 각각 추정할 수 있다.
도 3a를 참조하면, 프로세서(140)는 샘플링된 전압 신호(v(n))를 기 설정된 샘플 인덱스만큼 지연시킨다. 이때, 기 설정된 샘플 인덱스는 1 샘플인 것일 수 있다. 이와 같이 전압 신호를 만큼 지연시킨 전압 신호 v(n-1)은 수학식 5와 같이 나타낼 수 있다.
[수학식 5]
Figure 112016042011919-pat00007
그리고 프로세서(140)는 수학식 6과 같이 샘플링된 전압 신호 v(n)과 기 설정된 샘플 인덱스만큼 지연된 전압 신호 v(n-1)간의 곱셈 연산을 수행한다. 그 다음 프로세서(140)는 곱셈 연산을 수행한 결과값을 샘플 인덱스(n) 및 기 설정된 샘플만큼 감소된 실효값을 계산하기 위한 샘플 수(N-1)에 기초하여 각각 합산 연산을 수행한 뒤, 합산 연산을 수행한 결과값을 실효값을 계산하기 위한 샘플 수(N)로 나누고, 이의 제곱근 연산을 통해 전압 신호의 실효값(
Figure 112016042011919-pat00008
)을 추정한다.
여기서 전압 신호 v(n)에 포함된 잡음 신호 zv(n)은 그 평균값이 0인 백색 잡음(White Gaussian Noise) 신호일 수 있다. 이 경우, 잡음 신호 zv(n)과 이를 만큼 지연시킨 잡음 신호 zv(n-1)의 곱은 그 평균값이 0인 백색 잡음 신호가 된다. 따라서, N개의 백색 잡음 신호에 대한 평균값은 0이 된다.
이와 같이, 본 발명의 일 실시예에 따른 실효값 추정 장치(100)에서 추정한 전압 신호의 실효값(
Figure 112016042011919-pat00009
)은 백색 잡음 신호의 영향을 받지 않게 되는바, 아래 수학식 6과 같이 실효값(
Figure 112016042011919-pat00010
)이 추정될 수 있다.
[수학식 6]
Figure 112016042011919-pat00011
본 발명의 일 실시예에 따른 실효값 추정 장치(100)는 수학식 6과 같이, 잡음의 크기에 관계없이 전압 신호 v(n) 및 지연된 전압 신호 v(n-1)간의 위상차
Figure 112016042011919-pat00012
에 영향을 받는다.
따라서, 본 발명의 일 실시예는 종래 기술에 비하여 신호대 잡음비가 낮은 환경에서의 추정된 실효값의 오차를 더욱 감소시킬 수 있다. 이는 아래에서 설명하는 전류 신호에 대한 경우도 마찬가지이다.
전류 신호의 경우 전압 신호와 마찬가지로, 프로세서(140)는 도 3b 및 수학식 7과 같이 샘플링된 전류 신호 i(n)을 기 설정된 샘플 인덱스만큼 지연시킨다. 이때, 기 설정된 샘플 인덱스는 1 샘플일 수 있다.
[수학식 7]
Figure 112016042011919-pat00013
다음으로 프로세서(140)는 샘플링된 전류 신호 i(n)과 지연된 전류 신호 i(n-1)간의 곱셈 연산을 수행한다. 그 다음 프로세서(140)는 곱셈 연산을 수행한 결과값을 샘플 인덱스(n) 및 기 설정된 샘플만큼 감소된 실효값을 계산하기 위한 샘플 수(N-1)에 기초하여 각각 합산 연산을 수행한 뒤, 합산 연산을 수행한 결과값을 실효값을 계산하기 위한 샘플 수(N)로 나누고 이의 제곱근 연산을 통해 전류 신호의 실효값(
Figure 112016042011919-pat00014
)을 추정한다.
전압 신호와 마찬가지로 전류 신호 i(n)에 포함된 잡음 신호 zi(n)은 그 평균값이 0인 백색 잡음 신호일 수 있으며, 이 경우 잡음 신호 zi(n)과 이를 1 샘플만큼 지연시킨 잡음 신호 zi(n-1)의 곱은 그 평균값이 0인 백색 잡음 신호가 된다. 따라서, N개의 백색 잡음 신호에 대한 평균값은 0이 된다.
이에 따라, 전류 신호에 대해 추정된 실효값(
Figure 112016042011919-pat00015
)은 수학식 8과 같다.
[수학식 8]
Figure 112016042011919-pat00016
본 발명의 일 실시예는 수학식 8과 같이 추정된 전류 신호의 실효값(
Figure 112016042011919-pat00017
)은 백색 잡음 신호의 영향을 받지 않으므로, 추정된 실효값의 오차를 줄여 추정 성능을 향상시킬 수 있다.
참고로, 본 발명의 실시예에 따른 도 2에 도시된 구성 요소들은 소프트웨어 또는 FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit)와 같은 하드웨어 형태로 구현될 수 있으며, 소정의 역할들을 수행할 수 있다.
그렇지만 '구성 요소들'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니며, 각 구성 요소는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.
따라서, 일 예로서 구성 요소는 소프트웨어 구성 요소들, 객체지향 소프트웨어 구성 요소들, 클래스 구성 요소들 및 태스크 구성 요소들과 같은 구성 요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다.
구성 요소들과 해당 구성 요소들 안에서 제공되는 기능은 더 작은 수의 구성 요소들로 결합되거나 추가적인 구성 요소들로 더 분리될 수 있다.
이하에서는 도 4를 참조하여 본 발명의 일 실시예에 따른 실효값 추정 장치(100)에서의 실효값 추정 방법에 대하여 설명하도록 한다.
도 4는 본 발명의 일 실시예에 다른 실효값 추정 방법의 순서도이다.
본 발명의 일 실시예에 따른 실효값 추정 방법은 먼저, 전압 센서 또는 전류 센서로부터 전압 신호 또는 전류 신호를 수신한다(S410).
다음으로, 전압 신호 또는 전류 신호를 샘플링 주파수에 기초하여 샘플링한 뒤(S420), 샘플링된 전압 신호 또는 전류 신호를 기 설정된 샘플 인덱스만큼 지연시킨다(S430). 이때, 기 설정된 샘플 인덱스는 1 샘플임에 따라 샘플링된 전압 신호 또는 전류 신호는 각각 1 샘플만큼 지연될 수 있다.
다음으로, 샘플링된 전압 신호와 지연된 전압 신호간의 곱셈 연산 또는 샘플링된 전류 신호와 지연된 전류 신호간의 곱셈 연산을 수행하고(S440), 곱셈 연산을 수행한 전압 신호 또는 전류 신호의 결과값을 샘플 인덱스 및 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산을 수행한다(S450).
다음으로, 합산 연산을 수행한 전압 신호 또는 전류 신호의 결과값을 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전압 신호 또는 전류 신호의 실효값을 추정한다(S460).
한편 상술한 설명에서, 단계 S410 내지 S460는 본 발명의 구현예에 따라서, 추가적인 단계들로 더 분할되거나, 더 적은 단계들로 조합될 수 있다. 또한, 일부 단계는 필요에 따라 생략될 수도 있고, 단계 간의 순서가 변경될 수도 있다. 아울러, 기타 생략된 내용이라 하더라도 도 2 내지 도 3b에서의 실효값 추정 장치(100)에 관하여 이미 기술된 내용은 도 4의 실효값 추정 방법에도 적용된다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 실효값 추정 장치(100) 및 방법의 성능을 시뮬레이션한 그래프이다.
먼저 도 5a를 참조하면, 본 발명의 일 실시예에 따른 실효값 추정 장치(100) 및 방법은 샘플링 주파수(fs)를 증가시킬수록 추정된 실효값의 오차를 감소시킬 수 있다. 즉, 샘플링 주파수(fs)를 증가시킬수록 전압 신호 v(n) 및 지연된 전압 신호 v(n-1)간의 위상차가 감소하게 되어 위상차로 인한 실효값 추정의 오차를 줄일 수 있다.
fs[Hz] 4K 8K 16K 32K
위상차[degree] 5.4 2.7 1.35 0.675
오차율[%] 0.222 0.056 0.014 0.0035
[표 1]에 도시된 바와 같이, 전압의 주파수(fL)가 60Hz이고 샘플링 주파수(fs)가 4KHz인 경우 오차율은 0.222%이나, 샘플링 주파수(fs)를 8배 증가시킨 32KHz의 경우 오차율은 0.0035%로 거의 0에 수렴하여, 위상차에 영향을 거의 받지 않는 것을 확인할 수 있다.
이때, 오차율(%)은 아래 수학식 9에 의해 산출될 수 있다.
[수학식 9]
Figure 112016042011919-pat00018
여기에서, N1은 레퍼런스 값을 의미하고, N2는 측정된 실효값을 의미한다. 즉, 측정된 실효값과 계산된 레퍼런스 실효값을 이용하여 오차율(e)을 산출할 수 있다.
도 5b 및 도 5c는 종래 기술과 본 발명의 일 실시예를 비교한 그래프이며, 도 5c는 도 5b에서 오차율이 0인 부근을 더욱 확대시킨 그래프이다.
먼저, 종래기술의 경우 낮은 SNR 범위(40dB 미만)에서는 그 오차율이 급격하게 상승하는 문제가 있으나, 본 발명의 일 실시예에 따른 실효값 추정 장치(100) 및 방법은 낮은 SNR 범위에서도 그 오차율이 거의 일정하게 유지되는 것을 확인할 수 있다.
또한, 본 발명의 일 실시예는 도 5a에서 설명한 바와 같이, 샘플링 주파수(fs)를 증가시킬수록 오차율은 0에 수렴하게 되어, 위상차 및 잡음에 영향을 거의 받지 않는 것을 확인할 수 있다.
또한, 본 발명의 일 실시예는 높은 SNR 범위(40dB 이상)에서도 종래 기술에 비해 오차율이 거의 동일하게 유지됨을 확인할 수 있다.
전술한 본 발명의 일 실시예에 의하면, 전압 및 전류에 포함된 잡음이 백색 잡음인 경우, 낮은 신호대 잡음비 환경에서 추정된 실효값의 오차를 최소화시킬 수 있다.
또한, 높은 신호대 잡음비 환경에서도 기존의 실효값 측정 또는 추정 장치와 그 성능이 거의 동일하다는 장점이 있다.
한편, 본 발명의 일 실시예는 컴퓨터에 의해 실행되는 매체에 저장된 컴퓨터 프로그램 또는 컴퓨터에 의해 실행가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다. 통신 매체는 전형적으로 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파와 같은 변조된 데이터 신호의 기타 데이터, 또는 기타 전송 메커니즘을 포함하며, 임의의 정보 전달 매체를 포함한다.
본 발명의 방법 및 시스템은 특정 실시예와 관련하여 설명되었지만, 그것들의 구성 요소 또는 동작의 일부 또는 전부는 범용 하드웨어 아키텍쳐를 갖는 컴퓨터 시스템을 사용하여 구현될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
a: AC 라인 b: 중립 라인
1: 전력 측정 장치 2: 전자 기기
10: 전압 센서 20: 전류 센서
100: 실효값 추정 장치 110: 수신부
120, 120’: 샘플링부 130: 메모리
140, 140’: 프로세서

Claims (8)

  1. 전자 기기의 전압 신호 또는 전류 신호의 실효값을 추정하기 위한 실효값 추정 장치에 있어서,
    전압 센서 또는 전류 센서로부터 전압 신호 또는 전류 신호를 수신하는 수신부,
    상기 전압 신호 또는 전류 신호를 샘플링 주파수에 기초하여 샘플링하는 샘플링부,
    전압 신호 및 전류 신호의 실효값을 추정하기 위한 프로그램이 저장된 메모리 및
    상기 메모리에 저장된 프로그램을 실행시키는 프로세서를 포함하되,
    상기 프로세서는 상기 프로그램을 실행시킴에 따라, 상기 샘플링된 전압 신호를 기 설정된 샘플 인덱스만큼 지연시키고, 상기 샘플링된 전압 신호와 상기 지연된 전압 신호간의 곱셈 연산을 수행한 뒤, 상기 곱셈 연산을 수행한 결과값을 샘플 인덱스 및 상기 기 설정된 샘플 인덱스만큼 감소된 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산을 수행하고, 상기 합산 연산을 수행한 결과값을 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전압 신호의 실효값을 추정하며,
    상기 샘플링된 전압 신호는 잡음 신호를 포함하되, 상기 잡음 신호는 평균값이 0인 백색 잡음 신호이고, 상기 샘플링된 전압 신호를 기 설정된 샘플 인덱스만큼 지연시킴에 따라 상기 잡음 신호도 기 설정된 샘플 인덱스만큼 지연되며,
    상기 잡음 신호 및 기 설정된 샘플 인덱스만큼 지연시킨 잡음 신호는 상기 곱셈 연산이 수행됨에 따라 상기 곱셈 연산을 수행한 결과값에 포함된 잡음 신호와 기 설정된 샘플 인덱스만큼 지연시킨 잡음신호의 곱은 평균값이 0인 백색 잡음 신호로 출력되는 것인 실효값 추정 장치.
  2. 제 1 항에 있어서,
    상기 프로세서는 상기 샘플링된 전류 신호를 기 설정된 샘플 인덱스만큼 지연시키고, 상기 샘플링된 전류 신호와 상기 지연된 전류 신호간의 곱셈 연산을 수행한 뒤, 상기 곱셈 연산을 수행한 결과값을 샘플 인덱스 및 상기 기 설정된 샘플 인덱스만큼 감소된 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산을 수행하고, 상기 합산 연산을 수행한 결과값을 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전류 신호의 실효값을 추정하되,
    상기 샘플링된 전류 신호는 각각 잡음 신호를 포함하되, 상기 잡음 신호는 평균값이 0인 백색 잡음 신호이고, 상기 샘플링된 전류 신호를 기 설정된 샘플 인덱스만큼 지연시킴에 따라 상기 잡음 신호도 기 설정된 샘플 인덱스만큼 지연되며,
    상기 잡음 신호 및 기 설정된 샘플 인덱스만큼 지연시킨 잡음 신호는 상기 곱셈 연산이 수행됨에 따라 상기 곱셈 연산을 수행한 결과값에 포함된 잡음 신호와 기 설정된 샘플 인덱스만큼 지연시킨 잡음신호의 곱은 평균값이 0인 백색 잡음 신호로 출력되는 것인 실효값 추정 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기 설정된 샘플 인덱스는 1 샘플인 것인 실효값 추정 장치.
  4. 삭제
  5. 삭제
  6. 실효값 추정 장치에서의 실효값 추정 방법에 있어서,
    전압 센서 또는 전류 센서로부터 전압 신호 또는 전류 신호를 수신하는 단계;
    상기 전압 신호 또는 전류 신호를 샘플링 주파수에 기초하여 샘플링하는 단계;
    상기 샘플링된 전압 신호 또는 샘플링된 전류 신호를 기 설정된 샘플 인덱스만큼 지연시키는 단계;
    상기 샘플링된 전압 신호와 상기 지연된 전압 신호간의 곱셈 연산 또는 상기 샘플링된 전류 신호와 상기 지연된 전류 신호간의 곱셈 연산을 수행하는 단계;
    상기 곱셈 연산을 수행한 전압 신호 또는 전류 신호의 결과값을 샘플 인덱스 및 실효값을 계산하기 위한 샘플 수에 기초하여 각각 합산 연산하는 단계 및
    상기 합산 연산을 수행한 전압 신호 또는 전류 신호의 결과값을 상기 실효값을 계산하기 위한 샘플 수로 나누고 이의 제곱근 연산을 통해 전압 신호 또는 전류 신호의 실효값을 추정하는 단계를 포함하되,
    상기 샘플링된 전압 신호 또는 전류 신호는 각각 잡음 신호를 포함하되 상기 잡음 신호는 평균값이 0인 백색 잡음 신호이고, 상기 샘플링된 전압 신호 또는 전류 신호를 기 설정된 샘플 인덱스만큼 지연시킴에 따라 상기 잡음 신호도 기 설정된 샘플 인덱스만큼 지연되며,
    상기 잡음 신호 및 기 설정된 샘플 인덱스만큼 지연시킨 잡음 신호는 상기 곱셈 연산이 수행됨에 따라 상기 곱셈 연산을 수행한 결과값에 포함된 잡음 신호와 기 설정된 샘플 인덱스만큼 지연시킨 잡음신호의 곱은 평균값이 0인 백색 잡음 신호로 출력되는 것인 실효값 추정 방법.
  7. 제 6 항에 있어서,
    상기 기 설정된 샘플 인덱스는 1 샘플인 것인 실효값 추정 방법.
  8. 삭제
KR1020160053870A 2016-05-02 2016-05-02 전압 및 전류의 실효값 추정 장치 및 방법 KR101719251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160053870A KR101719251B1 (ko) 2016-05-02 2016-05-02 전압 및 전류의 실효값 추정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053870A KR101719251B1 (ko) 2016-05-02 2016-05-02 전압 및 전류의 실효값 추정 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101719251B1 true KR101719251B1 (ko) 2017-03-23

Family

ID=58496357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053870A KR101719251B1 (ko) 2016-05-02 2016-05-02 전압 및 전류의 실효값 추정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101719251B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111033278A (zh) * 2017-10-31 2020-04-17 微芯片技术股份有限公司 用于改善均方根(rms)测量的系统和方法
CN113866488A (zh) * 2021-10-21 2021-12-31 重庆华虹仪表有限公司 一种计算真有效值的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232250A (ja) * 1997-02-18 1998-09-02 Fluke Corp ｒｍｓコンバータ、ｒｍｓ値測定装置、およびｒｍｓ値計算方法
JP2007232571A (ja) * 2006-03-01 2007-09-13 Hioki Ee Corp 電圧等の実効値演算回路および測定器
KR20150108150A (ko) * 2014-03-17 2015-09-25 엘에스산전 주식회사 교류 신호 실효 값 산출기
KR20150133181A (ko) * 2013-12-02 2015-11-27 스마트 에너지 인스트루먼츠 인코포레이티드 델타-시그마 변조된 신호의 제곱 평균 제곱근을 결정하는 방법 및 디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232250A (ja) * 1997-02-18 1998-09-02 Fluke Corp ｒｍｓコンバータ、ｒｍｓ値測定装置、およびｒｍｓ値計算方法
JP2007232571A (ja) * 2006-03-01 2007-09-13 Hioki Ee Corp 電圧等の実効値演算回路および測定器
KR20150133181A (ko) * 2013-12-02 2015-11-27 스마트 에너지 인스트루먼츠 인코포레이티드 델타-시그마 변조된 신호의 제곱 평균 제곱근을 결정하는 방법 및 디바이스
KR20150108150A (ko) * 2014-03-17 2015-09-25 엘에스산전 주식회사 교류 신호 실효 값 산출기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111033278A (zh) * 2017-10-31 2020-04-17 微芯片技术股份有限公司 用于改善均方根(rms)测量的系统和方法
CN111033278B (zh) * 2017-10-31 2022-04-26 微芯片技术股份有限公司 用于改善均方根(rms)测量的系统和方法
US11415606B2 (en) 2017-10-31 2022-08-16 Microchip Technology Incorporated Systems and methods for improved root mean square (RMS) measurement
CN113866488A (zh) * 2021-10-21 2021-12-31 重庆华虹仪表有限公司 一种计算真有效值的方法和装置

Similar Documents

Publication Publication Date Title
CA2086704C (en) Method for evaluating similarity of signals having a carrier frequency offset
KR102458095B1 (ko) 위상 교정 방법 및 장치
CN109564270B (zh) 定位信息确定方法及装置
CN110286357B (zh) 一种基于水声探测的目标运动定位方法
US9793928B2 (en) Method and device for measuring the current signal-to-noise ratio when decoding LDPC codes
KR101719251B1 (ko) 전압 및 전류의 실효값 추정 장치 및 방법
JP2011520392A (ja) 周波数スプリアスの検出および抑制
CN103823177A (zh) 基于窗函数设计的滤波器性能检测方法和系统
KR20180126933A (ko) 전자 기기의 전력을 측정하는 장치 및 방법
WO2018014631A1 (zh) 一种峰值功率、峰均值功率比的确定方法及装置
CN106375039B (zh) 一种提高矢量网络分析仪接收机动态范围的方法
CN112883787B (zh) 一种基于频谱匹配的短样本低频正弦信号参数估计方法
KR102139641B1 (ko) 강인 필터, 수축 기법에 기반한 거리 추정 방법 및 시스템
US10340893B1 (en) Systems and methods for providing compensation of analog filter bandedge ripple using LPF
CN115694714A (zh) 一种多模式信号检测方法
US10581421B2 (en) Phase detector
KR101918559B1 (ko) 최대 순시 전력과 최소 순시 전력을 이용한 전력 측정 방법 및 장치
CN108540285B (zh) 一种连续变量量子密钥分发后处理零差探测相位补偿方法
KR102106673B1 (ko) 비콘 기반 측위장치의 신호 세기 보상 장치 및 방법
JP2011047769A (ja) 目標検出装置
US9053743B2 (en) Servo marginalization
CN111033278B (zh) 用于改善均方根(rms)测量的系统和方法
McIntyre et al. A new fine-frequency estimation algorithm based on parabolic regression
Simin et al. A wideband pulse detection algorithm based on autocorrelation
CN110415287B (zh) 深度图的滤波方法、装置、电子设备和可读存储介质

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 4