CN104375006B - 一种快速同步相量修正方法 - Google Patents
一种快速同步相量修正方法 Download PDFInfo
- Publication number
- CN104375006B CN104375006B CN201410529646.9A CN201410529646A CN104375006B CN 104375006 B CN104375006 B CN 104375006B CN 201410529646 A CN201410529646 A CN 201410529646A CN 104375006 B CN104375006 B CN 104375006B
- Authority
- CN
- China
- Prior art keywords
- mrow
- phasor
- mfrac
- dft
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种快速同步相量修正方法,包括初始化模块、同步采样模块、相量计算模块、相量修正模块、相量FIFO缓冲区读写接口模块、CPU补偿模块。本发明所达到的有益效果:本发明利用FPGA的高速并行计算的能力,将数据同步采样过程、递推DFT运算、相量滤波算法放置在FPGA中完成,从而将CPU从频繁的采样中断和繁重的DFT运算过程中解放出来,将主要任务集中在响应主站的命令上,保证了PMU的通信实时性。同时相量滤波算法采用了DA算法进行优化,使得长字节的多位乘法能同步进行,大大提高了运算速度。
Description
技术领域
本发明涉及一种快速同步相量修正方法,属于电力系统自动化测量技术领域。
背景技术
同步相量测量装置(PMU)则利用卫星同步时钟系统为广域范围内的全网同步采样提供统一的采样脉冲和标准时间,使得各个站点之间有了相同的时间基准点和采样参考基准点,在同步采样和计算之后所得到的同步相量能准确描述实际系统的动态过程,为电力系统新型保护、测控、安全稳定控制提供了新的数据源。PMU装置作为嵌入式设备,一般采用定间隔采样和固定DFT系数,这样能获得异地广域范围内的同一时间断面数据,通过DFT变换,即可获得相量的幅值和相角。在频率偏离额定值很小时,基于DFT的同步相量测量结果精度是很高的,但如果频率偏离额定值过大会造成很大的测量误差。根据仿真结果看,相量的幅值在系统频率偏离了额定值后会发生振荡,振荡频率接近二次谐波,与偏离程度有很大关系,偏离程度越大侧振荡越厉害。相角对系统频率偏离额定值更加敏感。因此需要对频偏时的相量测量结果做修正才能正确反映系统的实际状态。
传统的同步相量计算方法一般是在前端采用低通滤波滤掉高频干扰信号,采用CPU或DSP进行同步AD采样,采用DFT或FFT运算,获得原始相量数据,再根据频率偏移时的DFT公式推导出相量补偿公式。此类处理方法CPU负荷很大,无法兼顾测量性能和相量上送的实时性,而且根据理论公式推导出来的补偿公式容易出现除0的情况而导致补偿失败。专利《一种同步相量测量装置进行相量修正的方法》(200910087425.X)提出了一种采用函数拟合的方法保证在45~55Hz范围幅值和相角的测量精度,但由于没有进行滤波处理,频偏严重时相量幅值、角度的精度会大大降低,而且误差与初相角有关系,补偿难度较大。
本发明提出一种快速的同步相量修正方法,利用FPGA进行同步采样、递推运算、滤波处理,同时采用分布式算法(DA算法)优化滤波过程,得到最终相量结果后再由CPU根据当前系统频率进行补偿,从而在系统频率偏离额定值时在45~55Hz范围内都能得到高精度的相量结果。
发明内容
为克服现有技术不足,解决上述技术问题,本发明提供一种快速的同步相量修正方法,通过CPU对FPGA进行配置,将运算量大的采样中断计算过程放到FPGA中完成,采用周期DFT运算和递推DFT运算计算同步相量,并采用基于DA算法的有限冲击滤波器算法对相量进行滤波处理,再由CPU对相量进行幅值和相位的补偿,从而得到系统频率偏离额定值时的高精度同步相量。
本发明采用如下技术方案:一种快速同步相量修正方法,其特征在于,包括以下模块和步骤:
(1)初始化模块:FPGA和CPU在硬件上采用并行总线相连接,FPGA的中断信号连接到CPU的外部中断引脚,初始化模块在FPGA内存中创建DFT系数寄存器、滤波器系数寄存器、采样参数寄存器,通过CPU对FPGA进行DFT系数、滤波器系数、采样参数初始化配置;
(2)同步采样模块:FPGA内建本地时钟信号并使之驯服于卫星同步时钟信号,产生1PPS信号和同步采样脉冲信号控制AD转换器完成广域同步采样过程,将采样结果存储于原始信号采样缓冲区;
(3)相量计算模块:FPGA从原始信号采样缓冲区提取采样值进行递推DFT运算,同时在每个1PPS信号到来后进行一次全周DFT运算,并以全周DFT运算的结果作为下一采样点递推DFT运算的初值,计算所得相量存入原始相量缓冲区中;
所述的DFT递推运算公式为:
Ac1(k):第k次递推基波相量实部
As1(k):第k次递推基波相量虚部
N:每周波采样点数
x(k):采样缓冲区中的第k个采样点
所述的全周DFT运算的公式如下:
Ac1′:1PPS信号之后一周波DFT运算的基波相量实部
As1′:1PPS信号之后一周波DFT运算的基波相量虚部
x(0)…x(N-1):每个1PPS脉冲后一周波的采样数据
所述的1PPS信号之后的第N+1点递推DFT的公式如下:
Ac1(k):第k次递推基波相量实部
As1(k):第k次递推基波相量虚部
Ac1′:1PPS信号之后全周DFT运算的基波相量实部
As1′:1PPS信号之后全周DFT运算的基波相量虚部
(4)相量修正模块:FPGA从上送相量计算模块中获得数据作为输入,并从滤波器系数寄存器中提取滤波系数,根据滤波公式进行滤波处理,滤掉带外信号,相量修正模块输出结果缓存于相量FIFO读写接口缓冲区中;
所述的滤波公式如下:
yk:相量修正模块输出
h(i):滤波器系数
xk(i):相量修正模块输入
N:滤波器阶数
(5)相量FIFO读写接口模块:FPGA将最终计算结果缓存于FIFO缓冲区中,以先进先出方式供CPU读出;
(6)CPU补偿模块:CPU对相量的幅值做查表插值补偿运算处理。CPU根据实时获得系统频率f查找存储于内存中的滤波器幅值频率响应Amp[2N+1]和ff[2N+1]离散表,进行插值运算得到相应补偿系数,相角也做类似处理,查表插值运算公式如下:
f:实际系统频率
N:频率离散化间隔
index:频率归一化索引
Amp:幅值响应离散表,大小为2N+1
ff:频率离散归一化表,大小为2N+1
y:补偿后的幅值增益系数。
更进一步地说,步骤(2)同步采样模块中FPGA对卫星时钟信号进行512周期的平滑滤波,输出同步于卫星时钟信号的1PPS信号和采样脉冲信号。
更进一步地说,步骤(3)相量计算模块中在依照上述的递推DFT公式进行递推运算的同时,计算序分量,在指定相量计算周期Tk到达后,打上精确的绝对时间标签,将计算结果存入指定原始相量缓冲区。
更进一步地说,步骤(4)相量修正模块采用用分布式算法(DA算法)对滤波运算进行简化处理,将输入数据先寄存起来,把不同位上的数传给不同的ROM,每个ROM实现输入数据的一位乘法运算,然后把各位ROM的输出相加。
更进一步地说,步骤(6)CPU补偿模块采用仿真软件预先将滤波器的幅值频率响应曲线得到,然后抽取若干点的幅值系数和频率值组成Amp[2N+1]和ff[2N+1]幅值频率响应表,将该表存储于CPU高速缓冲内存中,CPU实时计算系统当前频率后根据频率查找幅值频率响应表,从而获得幅值补偿系数,相角也采用类似方法处理。
本发明所达到的有益效果:本发明利用FPGA的高速并行计算的能力,将数据同步采样过程、递推DFT运算、相量滤波算法放置在FPGA中完成,从而将CPU从频繁的采样中断和繁重的DFT运算过程中解放出来,将主要任务集中在响应主站的命令上,保证了PMU的通信实时性。同时相量滤波算法采用了DA算法进行优化,使得长字节的多位乘法能同步进行,大大提高了运算速度。
附图说明
图1是本发明中步骤(1)实施的硬件方框图
图2是本发明实施的算法示意流程图
具体实施方式
下面结合附图1和附图2,进一步阐述本发明的技术内容。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
如图1和图2,本发明提供一种快速的同步相量修正方法,该方法包含以下步骤:
(1)FPGA和CPU在硬件上采用32位或64位并行总线1相连接,FPGA有中断信号连接到CPU的外部中断引脚,FPGA接入标准时钟的1PPS信号和B码时间信号,FPGA通过并行总线2控制AD芯片;
(2)在FPGA侧定义采样配置寄存器(CONFIG_REG)、采样缓冲区寄存器(DATA_REG)、DFT系数原始寄存器(DFT_COEF)、滤波器系数寄存器(FIR_COEF),DFT结果缓冲区寄存器(DFT_REG),将预定义的DFT系数写入FPGA的预定义寄存器DFT_COEF,将系统额定频率、每周波采样点数N、同步相量计算周期Tk写入采样配置寄存器(CONFIG_REG),将FIR滤波器系数写入滤波器系数寄存器(FIR_COEF);
(3)FPGA对卫星时钟信号进行512周期的平滑滤波,消掉卫星时钟的随机抖动,输出同步于卫星时钟信号的驯服好的1PPS,即使在外部卫星时钟信号丢失时,1PPS信号依然能保证一定时间内的同步精度,FPGA根据所配置采样速率对1PPS进行倍频,得出与1PPS信号同步的采样脉冲,并在此采样脉冲下进行AD采样,采样完毕后打上精确的绝对时间标签,送至采样缓冲寄存器DATA_REG;
(4)FPGA从采样缓冲寄存器DATA_REG获得原始采样数据,进行递推DFT运算,并在1PPS信号到达后,进行一次N点的DFT运算,并利用所得结果作为1PPS信号后第N+1点递推DFT的初值,以解决递推DFT的累计误差问题。即在1PPS之后的一周波内同时进行N点DFT和递推DFT运算,并在第N+1点使用DFT运算的结果替换递推DFT的初值,所得结算结果存入原始相量缓冲区中;
递推DFT的公式为:
Ac1(k):第k次递推基波相量实部
As1(k):第k次递推基波相量虚部
Ac1(k-1):第k次递推基波相量实部初值
As1(k-1):第k次递推基波相量虚部初值
N:每周波采样点数
x(k):采样缓冲区中的第k个采样点
全周DFT运算的公式如下:
Ac1′:1PPS信号之后一周波DFT运算的基波相量实部
As1′:1PPS信号之后一周波DFT运算的基波相量虚部
x(0)…x(N-1):每个1PPS脉冲后一周波的采样数据
1PPS信号之后的第N+1点递推DFT的公式如下:
Ac1(k):第k次递推基波相量实部
As1(k):第k次递推基波相量虚部
Ac1′:1PPS信号之后全周DFT运算的基波相量实部
As1′:1PPS信号之后全周DFT运算的基波相量虚部
(5)FPGA从原始相量缓冲区中获得原始相量作为输入,并从滤波器系数寄存器中提取滤波系数,根据滤波公式进行滤波处理,滤掉带外信号,采用分布式算法(DA算法)对滤波运算进行简化处理,即先将输入数据寄存起来,然后把不同位上的数传给不同的ROM,每个ROM实现数据的一位乘法运算,然后把各位ROM的输出相加,计算结果缓存于相量FIFO读写接口缓冲区中;
有限冲击响应滤波起公式如下:
yk:相量修正模块输出
h(i):滤波器系数
xk(i):相量修正模块输入
N:滤波器阶数
(6)CPU对相量的幅值做查表插值补偿运算处理,采用仿真软件预先将滤波器的幅值频率响应曲线得到,然后抽取若干点的幅值系数和频率值组成Amp[2N+1]和ff[2N+1]幅值频率响应表,将该表存储于CPU高速缓冲内存中。CPU实时计算系统当前频率后根据频率查找幅值频率响应表,从而获得幅值补偿系数,相角也做类似处理,查表插值运算公式如下:
f:实际系统频率
N:频率离散化间隔
index:频率归一化索引
Amp:幅值响应离散表,大小为2N+1
ff:频率离散归一化表,大小为2N+1
y:补偿后的幅值增益系数。
本发明涉及的是一种快速的同步相量修正方法,其通过CPU对FPGA进行配置,FPGA在1PPS信号同步下控制AD完成采样过程,并采用周期DFT运算+递推DFT运算来消除递推DFT运算的累计误差;采用FIR滤波器对输入信号进行滤波,滤掉带外干扰信号;采用DA算法优化FIR滤波算法;由CPU通过查表插值运算对相量的幅值和相位进行补偿,从而获得高精度的同步相量,解决了频率偏离额定值时在45~55Hz范围内相量测量误差过大的问题。
以上显示和描述了本发明的基本原理和主要特征,本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。
Claims (4)
1.一种快速同步相量修正方法,其特征在于,包括初始化步骤、同步采样步骤、相量计算步骤、相量修正步骤、相量FIFO读写接口步骤、CPU补偿步骤,通过CPU对FPGA进行配置,将运算量大的采样中断计算过程放到FPGA中完成,采用周期DFT运算和递推DFT运算计算同步相量,并采用基于DA算法的有限冲击滤波器算法对相量进行滤波处理,再由CPU对相量进行幅值和相位的补偿,从而得到系统频率偏离额定值时的高精度同步相量;具体包括如下步骤:
(1)初始化步骤:FPGA和CPU在硬件上采用并行总线相连接,FPGA的中断信号连接到CPU的外部中断引脚,FPGA接入标准时钟的1PPS信号和B码时间信号,初始化步骤在FPGA内存中创建DFT系数寄存器、滤波器系数寄存器、采样参数寄存器,通过CPU对FPGA进行DFT系数、滤波器系数、采样参数初始化配置;
(2)同步采样步骤:FPGA内建本地时钟信号并使之驯服于卫星同步时钟信号,产生1PPS信号和同步采样脉冲信号控制AD转换器完成广域同步采样过程,将采样结果存储于原始信号采样缓冲区;
(3)相量计算步骤:FPGA从原始信号采样缓冲区提取采样值进行递推DFT运算,同时在每个1PPS信号到来后进行一次全周DFT运算,并以全周DFT运算的结果作为下一采样点递推DFT运算的初值,计算所得相量存入原始相量缓冲区中;
所述的DFT递推运算公式为:
<mrow>
<mi>A</mi>
<mi>c</mi>
<mn>1</mn>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>A</mi>
<mi>c</mi>
<mn>1</mn>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mfrac>
<mn>2</mn>
<mi>N</mi>
</mfrac>
<mo>&lsqb;</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>&rsqb;</mo>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mo>*</mo>
<mi>k</mi>
<mo>*</mo>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mi>N</mi>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<mi>A</mi>
<mi>s</mi>
<mn>1</mn>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>A</mi>
<mi>s</mi>
<mn>1</mn>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mfrac>
<mn>2</mn>
<mi>N</mi>
</mfrac>
<mo>&lsqb;</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>&rsqb;</mo>
<mi>s</mi>
<mi>i</mi>
<mi>n</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mo>*</mo>
<mi>k</mi>
<mo>*</mo>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mi>N</mi>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
Ac1(k):第k次递推基波相量实部
As1(k):第k次递推基波相量虚部
N:每周波采样点数
x(k):采样缓冲区中的第k个采样点
所述的全周DFT运算的公式如下:
<mrow>
<mi>A</mi>
<mi>c</mi>
<msup>
<mn>1</mn>
<mo>&prime;</mo>
</msup>
<mo>=</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>j</mi>
<mo>=</mo>
<mn>0</mn>
</mrow>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</munderover>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>j</mi>
<mo>)</mo>
</mrow>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mo>*</mo>
<mi>j</mi>
<mo>*</mo>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mi>N</mi>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<mi>A</mi>
<mi>s</mi>
<msup>
<mn>1</mn>
<mo>&prime;</mo>
</msup>
<mo>=</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>j</mi>
<mo>=</mo>
<mn>0</mn>
</mrow>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</munderover>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>j</mi>
<mo>)</mo>
</mrow>
<mi>s</mi>
<mi>i</mi>
<mi>n</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mo>*</mo>
<mi>j</mi>
<mo>*</mo>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mi>N</mi>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
Ac1':1PPS信号之后一周波DFT运算的基波相量实部
As1':1PPS信号之后一周波DFT运算的基波相量虚部x(0)…x(N-1):每个1PPS脉冲后一周波的采样数据
所述的1PPS信号之后的第N+1点递推DFT的公式如下:
<mrow>
<mi>A</mi>
<mi>c</mi>
<mn>1</mn>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>A</mi>
<mi>c</mi>
<msup>
<mn>1</mn>
<mo>&prime;</mo>
</msup>
<mo>+</mo>
<mfrac>
<mn>2</mn>
<mi>N</mi>
</mfrac>
<mo>&lsqb;</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>&rsqb;</mo>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mo>*</mo>
<mi>k</mi>
<mo>*</mo>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mi>N</mi>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<mi>A</mi>
<mi>s</mi>
<mn>1</mn>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>=</mo>
<mi>A</mi>
<mi>s</mi>
<msup>
<mn>1</mn>
<mo>&prime;</mo>
</msup>
<mo>+</mo>
<mfrac>
<mn>2</mn>
<mi>N</mi>
</mfrac>
<mo>&lsqb;</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>)</mo>
</mrow>
<mo>-</mo>
<mi>x</mi>
<mrow>
<mo>(</mo>
<mi>k</mi>
<mo>-</mo>
<mn>1</mn>
<mo>)</mo>
</mrow>
<mo>&rsqb;</mo>
<mi>sin</mi>
<mrow>
<mo>(</mo>
<mfrac>
<mrow>
<mn>2</mn>
<mo>*</mo>
<mi>k</mi>
<mo>*</mo>
<mi>P</mi>
<mi>i</mi>
</mrow>
<mi>N</mi>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
Ac1(k):第k次递推基波相量实部
As1(k):第k次递推基波相量虚部
Ac1':1PPS信号之后全周DFT运算的基波相量实部
As1':1PPS信号之后全周DFT运算的基波相量虚部
所述步骤(3)相量计算步骤中在依照上述的递推DFT公式进行递推运算的同时,计算序分量,在指定相量计算周期Tk到达后,打上精确的绝对时间标签,将计算结果存入指定原始相量缓冲区;
(4)相量修正步骤:FPGA从上述相量计算步骤中获得数据作为输入,并从滤波器系数寄存器中提取滤波系数,根据滤波公式进行滤波处理,滤掉带外信号,相量修正模块输出结果缓存于相量FIFO读写接口缓冲区中;
所述的滤波公式如下:
<mrow>
<msub>
<mi>y</mi>
<mi>k</mi>
</msub>
<mo>=</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>i</mi>
<mo>=</mo>
<mn>0</mn>
</mrow>
<mrow>
<mi>N</mi>
<mo>-</mo>
<mn>1</mn>
</mrow>
</munderover>
<mi>h</mi>
<mrow>
<mo>(</mo>
<mi>i</mi>
<mo>)</mo>
</mrow>
<msub>
<mi>x</mi>
<mi>k</mi>
</msub>
<mrow>
<mo>(</mo>
<mi>i</mi>
<mo>)</mo>
</mrow>
</mrow>
yk:相量修正模块输出
h(i):滤波器系数
xk(i):相量修正模块输入
N:滤波器阶数
(5)相量FIFO读写接口步骤:FPGA将最终计算结果缓存于FIFO缓冲区中,以先进先出方式供CPU读出;
(6)CPU补偿步骤:CPU对相量的幅值做查表插值补偿运算处理;CPU根据实时获得系统频率f查找存储于内存中的滤波器幅值频率响应Amp[2N+1]和ff[2N+1]离散表,进行插值运算得到相应补偿系数,查表插值运算公式如下:
<mrow>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>=</mo>
<mfrac>
<mrow>
<mi>f</mi>
<mo>*</mo>
<mn>10</mn>
<mo>-</mo>
<mn>440</mn>
</mrow>
<mi>N</mi>
</mfrac>
<mo>;</mo>
</mrow>
<mrow>
<mi>y</mi>
<mo>=</mo>
<mi>A</mi>
<mi>m</mi>
<mi>p</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>&rsqb;</mo>
<mo>+</mo>
<mrow>
<mo>(</mo>
<mi>f</mi>
<mo>-</mo>
<mi>f</mi>
<mi>f</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>&rsqb;</mo>
<mo>)</mo>
</mrow>
<mo>*</mo>
<mfrac>
<mrow>
<mi>A</mi>
<mi>m</mi>
<mi>p</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>+</mo>
<mn>1</mn>
<mo>&rsqb;</mo>
<mo>-</mo>
<mi>A</mi>
<mi>m</mi>
<mi>p</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>&rsqb;</mo>
</mrow>
<mrow>
<mi>f</mi>
<mi>f</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>+</mo>
<mn>1</mn>
<mo>&rsqb;</mo>
<mo>-</mo>
<mi>f</mi>
<mi>f</mi>
<mo>&lsqb;</mo>
<mi>i</mi>
<mi>n</mi>
<mi>d</mi>
<mi>e</mi>
<mi>x</mi>
<mo>&rsqb;</mo>
</mrow>
</mfrac>
</mrow>
f:实际系统频率
N:频率离散化间隔
index:频率归一化索引
Amp:幅值响应离散表,大小为2N+1
ff:频率离散归一化表,大小为2N+1
y:补偿后的幅值增益系数。
2.根据权利要求1所述的一种快速同步相量修正方法,其特征在于,所述步骤(2)同步采样步骤中FPGA对卫星时钟信号进行512周期的平滑滤波,输出同步于卫星时钟信号的1PPS信号和采样脉冲信号。
3.根据权利要求1所述的一种快速同步相量修正方法,其特征在于,所述步骤(4)相量修正步骤采用用分布式算法(DA算法)对滤波运算进行简化处理,将输入数据先寄存起来,把不同位上的数传给不同的ROM,每个ROM实现输入数据的一位乘法运算,然后把各位ROM的输出相加。
4.根据权利要求1所述的一种快速同步相量修正方法,其特征在于,所述步骤(6)CPU补偿步骤采用仿真软件预先将滤波器的幅值频率响应曲线得到,然后抽取若干点的幅值系数和频率值组成Amp[2N+1]和ff[2N+1]幅值频率响应表,将该表存储于CPU高速缓冲内存中,CPU实时计算系统当前频率后根据频率查找幅值频率响应表,从而获得幅值补偿系数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410529646.9A CN104375006B (zh) | 2014-10-09 | 2014-10-09 | 一种快速同步相量修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410529646.9A CN104375006B (zh) | 2014-10-09 | 2014-10-09 | 一种快速同步相量修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104375006A CN104375006A (zh) | 2015-02-25 |
CN104375006B true CN104375006B (zh) | 2018-05-11 |
Family
ID=52554044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410529646.9A Active CN104375006B (zh) | 2014-10-09 | 2014-10-09 | 一种快速同步相量修正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104375006B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105242225B (zh) * | 2015-09-06 | 2019-03-22 | 中国电力科学研究院 | 一种动态相量测量装置的校准系统及其校准方法 |
CN107144734B (zh) * | 2017-05-15 | 2019-09-27 | 北京理工大学 | 一种适用于pmu的配电网高精度相量测量方法 |
CN107784886B (zh) * | 2017-10-27 | 2018-11-27 | 山东大学 | 基于同步相量数据的微型同步发电机组控制一体机、系统 |
CN108181889B (zh) * | 2017-12-05 | 2019-09-10 | 南京国电南自电网自动化有限公司 | 一种多路信号同步输出实现方法及装置 |
CN109061535B (zh) * | 2018-07-23 | 2021-09-14 | 许继集团有限公司 | 一种同步相量采样误差的校正装置 |
CN109444538B (zh) * | 2018-10-23 | 2020-10-09 | 积成电子股份有限公司 | 等时间旋转相量缓存中获取等相位记忆相量的方法 |
CN109756205B (zh) * | 2019-01-02 | 2020-11-13 | 山东大学 | 针对中值滤波平顶畸变的相量计算补偿方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1648676A (zh) * | 2005-01-24 | 2005-08-03 | 烟台东方电子信息产业股份有限公司 | 自适应相量计算方法 |
CN102902879A (zh) * | 2012-08-28 | 2013-01-30 | 南京国电南自电网自动化有限公司 | 一种基于fpga硬件dft递推的同步相量计算方法 |
CN103575980A (zh) * | 2012-07-26 | 2014-02-12 | 施耐德电器工业公司 | 系统频率测量方法、同步相量测量方法及设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9488681B2 (en) * | 2012-01-27 | 2016-11-08 | General Electric Company | Convolution integral for synchronized phasor |
-
2014
- 2014-10-09 CN CN201410529646.9A patent/CN104375006B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1648676A (zh) * | 2005-01-24 | 2005-08-03 | 烟台东方电子信息产业股份有限公司 | 自适应相量计算方法 |
CN103575980A (zh) * | 2012-07-26 | 2014-02-12 | 施耐德电器工业公司 | 系统频率测量方法、同步相量测量方法及设备 |
CN102902879A (zh) * | 2012-08-28 | 2013-01-30 | 南京国电南自电网自动化有限公司 | 一种基于fpga硬件dft递推的同步相量计算方法 |
Non-Patent Citations (2)
Title |
---|
同步相量测量装置测量单元的设计与实现;徐华东;《中国优秀硕士学位论文全文数据库》;20111215;C042-277 * |
基于FPGA并行分布式算法的FIR滤波器的实现;赵金宪等;《黑龙江科技学院学报》;20060731;第16卷(第4期);248-250 * |
Also Published As
Publication number | Publication date |
---|---|
CN104375006A (zh) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104375006B (zh) | 一种快速同步相量修正方法 | |
CN106154816B (zh) | 一种自动装置高精度守时方法 | |
CA2929382C (en) | Method of removing decaying dc component from power system fault signal | |
CN102435844B (zh) | 一种频率无关的正弦信号相量计算方法 | |
CN104330082B (zh) | 一种mems/gnss组合导航系统实时数据同步方法 | |
CN102902879B (zh) | 一种基于fpga硬件dft递推的同步相量计算方法 | |
CN104914304A (zh) | 一种波动负荷下的电能精确计量方法及计量装置 | |
CN105262503B (zh) | 一种基于群时延校准的多径时延产生装置及方法 | |
CN103257271A (zh) | 一种基于stm32f107vct6的微电网谐波与间谐波检测装置及检测方法 | |
CN103365965B (zh) | 一种数据的汇总处理方法和装置 | |
CN104201991A (zh) | 实现捷变频米波雷达的数字下变频系统 | |
CN102998523A (zh) | 一种用于电能计量的谐波功率计算方法 | |
CN102723921B (zh) | 基于现场可编程门阵列的数字锁相放大实现方法及系统 | |
CN102735971A (zh) | 一种基于fpga的电力系统同步向量测量计算的装置 | |
CN104122439B (zh) | 提高相位校正精度的电能表 | |
CN103969508B (zh) | 一种实时高精密的电力谐波分析方法及装置 | |
CN103543331A (zh) | 一种计算电信号谐波和间谐波的方法 | |
CN116953347A (zh) | 一种提高基波计量精度的方法及装置 | |
CN204679550U (zh) | 一种波动负荷下的电能精确计量装置 | |
CN103984873A (zh) | 一种数字信号处理算法在dsp系统上的应用方法 | |
CN104061950B (zh) | 一种提高旋转变压器数字解码系统解码精度的方法 | |
CN105911350A (zh) | 频率自适应递归svft谐波序分量实时检测方法及系统 | |
CN106324342A (zh) | 一种基于查表的谐波检测方法 | |
CN104316047B (zh) | 一种利用gps自主提高敏感器数据时标精度的方法 | |
US20130285719A1 (en) | Power system data acquisition systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB03 | Change of inventor or designer information |
Inventor after: Wen Fuguang Inventor after: Chen Qingxu Inventor before: Wen Fuguang Inventor before: Chen Qingxu Inventor before: Zhang Shouzhi |
|
COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: WEN FUGUANG CHEN QINGXU ZHANG SHOUZHI TO: WEN FUGUANG CHEN QINGXU |
|
GR01 | Patent grant | ||
GR01 | Patent grant |