JP6180346B2 - 保護継電装置 - Google Patents

Description

この発明は、保護継電装置に関し、特に、電圧階級が異なる複数の電力系統に対応可能な保護継電装置の入力回路に関する。

電力系統から電流および電圧などの情報（以下、系統電気量と称す）を収集するとともに、電力系統または電力設備に事故が発生した場合に、当該事故を検出するとともに、当該事故を電力系統から切り離すために、保護継電装置が用いられている。

保護継電装置においては、電力系統の保護機器が正常であるか否かを診断するために、保護機器の状態を連続して監視する自動監視が行なわれている。この自動監視では、保護継電装置は、監視対象となる保護機器のオンオフ情報（たとえば、遮断器および断路器等の開閉器の開閉情報など）を収集し、収集したオンオフ情報に基づいて保護機器の状態を確認する。

ディジタル保護継電装置の場合、自動監視機能として、保護機器のオンオフ情報を取り込み、取り込んだ情報をディジタル信号に変換してマイコンに入力するためのディジタル入力回路が設けられている。このディジタル入力回路には、保護機器の状態に応じて異なる電圧レベルを示す直流電圧が入力される。ディジタル入力回路は、フォトカプラを用いることによって、入力された直流電圧を、入力側と出力側とを電気的に絶縁しつつ、マイコンに伝達することができる（たとえば特許文献１参照）。

特開２００８−２０５９２０号公報

上述したディジタル保護継電装置において、ディジタル入力回路に入力される直流電圧の大きさは、保護継電装置が設置される電気所の直流電源電圧によって決まる。電気所の直流電源電圧は、通常、電気所内で系統電圧を用いて生成されるため、電力系統の電圧階級ごとに異なる値をとる。

ここで、電力系統の電圧階級は多岐に亘っているため、保護継電装置においては、電圧階級ごとにディジタル入力回路を作り分ける必要がある。このため、保護継電装置の製造コストおよび管理コストが嵩んでしまうという問題があった。

この発明は、上述のような課題を解決するためになされたものであって、その目的は、保護継電装置において、電圧階級が異なる複数の電力系統間でディジタル入力回路の共通化を実現することである。

この発明に係る保護継電装置は、電力系統の電気量を取込んで第１のディジタル信号として出力するアナログ入力処理部と、スイッチを介して外部直流電源に接続され、スイッチの開閉に応じて入力される二値電圧と、外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第２のディジタル信号として出力するディジタル入力処理部と、第１のディジタル信号および第２のディジタル信号に基づいて電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備える。

この発明によれば、ディジタル入力回路を電圧階級が異なる複数の電力系統間で共通化できるため、保護継電装置の製造コストおよび管理コストを削減することができる。

この発明の実施の形態１による保護継電装置の全体構成図である。 図１におけるディジタル入力処理部の構成を示す回路図である。 閾値設定回路の構成の一例を示す回路図である。 閾値設定回路の構成の他の例を示す回路図である。 この発明の実施の形態３による保護継電装置における自動設定モードの処理手順を示したフローチャートである。 この発明の実施の形態３による保護継電装置における自動設定モードの処理手順を示したフローチャートである。 自動設定モードの処理手順の他の例を示したフローチャートである。 この発明の実施の形態４による保護継電装置におけるディジタル入力処理部の構成を示す回路図である。

以下、実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。
実施の形態１．
（保護継電装置の全体構成）
図１は、この発明の実施の形態１による保護継電装置の全体構成図である。

図１を参照して、この発明の実施の形態１による保護継電装置１は、ディジタル保護継電装置であり、電気所（変電所）の所内に設置される。保護継電装置１は、電力系統を構成する送電線５から電流および電圧の情報（系統電気量）を収集し、その収集した系統電気量に基づいて電力系統の保護・制御を行なう。

電気所の所内には、保護継電装置１の他に、計器用変流器（Current Transformer：ＣＴ）２、計器用変圧器（Voltage Transformer：ＶＴ）３、遮断器（Circuit Breaker：ＣＢ）４、および補助変成器１０が設置されている。ＣＴ２は、送電線を流れる電流を測定する。ＶＴ３は、送電線５に生じる電圧を測定する。ＣＴ２およびＶＴ３が測定した電流および電圧の情報（系統電気量）は、補助変成器１０を介して保護継電装置１へ入力される。補助変成器１０は、ＣＴ２およびＶＴ３からの系統電気量を取り込み、より小さな電気量に変換して保護継電装置１へ出力する。

ＣＢ４は開閉器の代表例として示される。開閉器には、ＣＢ４の他、図示しない断路器（Line Switch：ＬＳ）等が含まれる。

保護継電装置１は、収集した系統電気量を用いて保護リレー演算などの必要な演算を実行し、系統事故の発生を検出する。そして、保護継電装置１は、送電線５において事故を検出すると、開閉器に対して遮断指令（トリップ信号）を出力する。

具体的には、保護継電装置１は、アナログ入力処理部２０と、制御部３０と、出力部４０と、ディジタル入力処理部９０と、スイッチ９２とを備える。

アナログ入力処理部２０は、補助変成器１０から出力される系統電気量をアナログデータからディジタルデータに変換する。

具体的には、アナログ入力処理部２０は、フィルタ２１，２３と、サンプルホールド（ＳＨ）回路２４，２５と、マルチプレクサ２６と、Ａ／Ｄ変換器２７とを含む。フィルタ２１，２３は、アナログローパスフィルタであり、補助変成器１０から出力される電流および電圧の波形信号からノイズ成分を除去する。フィルタ２１，２３の出力は、ＳＨ回路２４，２５にそれぞれ入力される。

ＳＨ回路２４，２５はそれぞれ、フィルタ２１，２３から出力される電流および電圧の波形信号を所定のサンプリング周期でサンプリングする。マルチプレクサ２６は、制御部３０から入力されるタイミング信号に基づいて、ＳＨ回路２４，２５から入力される波形信号を順次切り替えてＡ／Ｄ変換器２７に入力する。Ａ／Ｄ変換器２７は、マルチプレクサ２６から入力される波形信号をアナログデータからディジタルデータに変換する。Ａ／Ｄ変換器２７は、ディジタル変換した波形信号（ディジタルデータ）を制御部３０へ出力する。

制御部３０は、保護継電装置１の動作を統括制御する。制御部３０は、マイクロコンピュータを主体として構成される。具体的には、制御部３０は、ＣＰＵ（Central Processing Unit）３２、ＲＯＭ（Read Only Memory）３３およびＲＡＭ（Random Access Memory）３４などの記憶部と、入出力インターフェイス（Ｉ／Ｆ）３５と、ＤＯ（ディジタル出力）回路３６と、周辺Ｉ／Ｆ回路３７とを含む。これらはシステムバス３１で結合されている。制御部３０は、予めＲＯＭ３３に格納されたプログラムをＣＰＵ３２がＲＡＭ３４に読出して実行することによって、保護継電装置１の動作を統括制御する。

具体的には、アナログ入力処理部２０からのディジタルデータは、システムバス３１を介してＣＰＵ３２に取り込まれる。ＣＰＵ３２は、入力されるディジタルデータを、ＲＯＭ３３に収められているアルゴリズム（保護継電装置１の判定プログラム）により演算する。ＣＰＵ３２は、演算値が整定値を上回っていれば、ＤＯ回路３６から出力部４０にトリップ信号を発生する。出力部４０は、ＤＯ回路３６からのトリップ信号に応答して遮断指令を発生する。

ディジタル入力処理部９０は、保護機器のオンオフ情報を示す信号であるディジタル入力信号を受ける。図１には、保護機器のオンオフ情報を示すディジタル入力信号の一例として、ＣＢ４の開閉情報を示すディジタル入力信号が示されている。ディジタル入力信号は、Ｈ（論理ハイ）レベルとＬ（論理ロー）レベルとに二値化された信号である。

ディジタル入力処理部９０は、ＣＢ４から与えられるディジタル入力信号に基づいてＣＢ４の開閉情報を示すオンオフ信号を生成する。ディジタル入力処理部９０は、その生成したオンオフ信号を、周辺Ｉ／Ｆ回路３７を介してシステムバス３１へ送信する。ＣＰＵ３２は、システムバス３１から与えられるオンオフ信号に基づいて保護継電装置１の出力を常時監視することにより、誤動作側の不良を検出する。

（ディジタル入力処理部の構成）
以下、ディジタル入力処理部９０の具体的構成について説明する。図２は、図１におけるディジタル入力処理部９０の構成を示す回路図である。図２では、簡単のため、ディジタル入力処理部９０は、１つの入力チャネルを有しており、この入力チャネルにＣＢ４（図１）からのディジタル入力信号を受けるものとする。また、図２においては、保護継電装置１の構成要素として、ディジタル入力処理部９０および制御部３０のＣＰＵ３２のみが示されているが、保護継電装置１は、図１に示したアナログ入力処理部２０、制御部３０のＣＰＵ３２以外の他の要素、出力部４０およびスイッチ９２をさらに具備していることを確認的に記載する。

図２を参照して、ディジタル入力処理部９０は、保護継電装置１に設けられた外部入力端子５１，５２を介して、電気所の所内に設置された直流電源Ｅに接続される。直流電源Ｅの電源電圧Ｖｄｃは、電力系統の電圧階級に応じて異なる電圧値を示す。例えば電源電圧Ｖｄｃは、４８Ｖ，１１０Ｖ，２２０Ｖなどの値をとる。直流電源Ｅの正極は外部入力端子５１に接続され、直流電源Ｅの負極は外部入力端子５２に接続される。直流電源Ｅの負極はさらに接地ノードＧＮＤに接続される。

直流電源Ｅの正極と外部入力端子５１との間には、スイッチＳＷが設けられる。スイッチＳＷは、ＣＢ４からのディジタル入力信号に応じて、閉状態（オン状態）または開状態（オフ状態）に制御される。

具体的には、ディジタル入力信号は、ＣＢ４が閉状態のときにＨ（論理ハイ）レベルとなり、ＣＢ４が開状態のときにＬ（論理ロー）レベルとなる。スイッチＳＷは、Ｈレベルのディジタル入力信号に応答して閉状態（オン状態）となり、Ｌレベルのディジタル入力信号に応答して開状態（オフ状態）となる。すなわち、ＣＢ４がオン状態のときにスイッチＳＷはオン状態に制御され、ＣＢ４がオフ状態のときにスイッチＳＷはオフ状態に制御される。このようにして、スイッチＳＷは、ＣＢ４の開閉動作に連動して開閉する。

そして、スイッチＳＷがオン状態に制御されると、直流電源Ｅの電源電圧Ｖｄｃが外部入力端子５１を介してディジタル入力処理部９０に入力される。ディジタル入力処理部９０は、外部入力端子５１に入力された入力直流電圧Ｖｉｎに基づいてＣＢ４の開閉状態を示すオンオフ信号を生成する。

具体的には、ディジタル入力処理部９０は、抵抗素子５３，５４と、比較器５５と、閾値設定回路５６と、フォトカプラ５７と、プルアップ抵抗素子５８，５９とを含む。抵抗素子５３，５４は、外部入力端子５１と外部入力端子５２との間にこの順で直列に接続される。抵抗素子５３，５４は分圧回路を構成する。

分圧回路は、入力直流電圧Ｖｉｎを抵抗素子５３，５４で分圧し、分圧電圧Ｖｄｉｖを出力する。入力直流電圧Ｖｉｎは、スイッチＳＷのオンオフ状態に応じて、ハイ電圧レベル（電源電圧Ｖｄｃに相当）およびロー電圧レベル（接地電圧に相当）の二値をとる。したがって、分圧電圧Ｖｄｉｖも入力直流電圧Ｖｉｎに応じて二値化された電圧となる。

抵抗素子５３および抵抗素子５４の接続ノード（分圧回路の出力端子に相当）は、比較器５５の非反転入力端子（＋端子）に接続される。比較器５５の反転入力端子（−端子）には閾値設定回路５６で生成された閾値電圧Ｖｔｈが入力される。

比較器５５は、分圧回路から出力された分圧電圧Ｖｄｉｖと、閾値電圧Ｖｔｈとを比較し、比較結果を出力する。分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈを超えているとき、比較器５５の出力信号はＨレベルとなる。閾値設定回路５６の構成は図３で説明する。

フォトカプラ５７は、比較器５５の出力信号に基づいて、ＣＢ４の開閉状態を示すオンオフ信号を生成する。具体的には、フォトカプラ５７は、フォトダイオード５７ａと、フォトトランジスタ５７ｂとを含む。フォトダイオード５７ａのアノード端子はプルアップ抵抗素子５８を介して動作電源６０に接続される。なお、ディジタル入力処理部９０は、直流電源Ｅの電源電圧Ｖｄｃを動作電源電圧として用いている。フォトダイオード５７ａのカソード端子は比較器５５の出力端子に接続される。フォトトランジスタ５７ｂのコレクタ端子はプルアップ抵抗素子５９を介して動作電源６０に接続され、エミッタ端子は信号接地ＳＧに接続される。フォトカプラ５７は、フォトトランジスタ５７ｂのコレクタ端子にオンオフ信号を発生し、その発生したオンオフ信号をＣＰＵ３２に出力する。

上記の構成において、比較器５５がＨレベルの出力信号を出力した場合、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈを超えている場合、フォトダイオード５７ａおよびフォトトランジスタ５７ｂが非導通状態になるため、フォトカプラ５７の出力信号（オンオフ信号）はＨレベルとなる。一方、比較器５５がＬレベルの出力信号を出力した場合、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ以下となる場合、フォトダイオード５７ａおよびフォトトランジスタ５７ｂが導通状態になるため、フォトカプラ５７の出力信号（オンオフ信号）はＬレベルとなる。

このように、ディジタル入力処理部９０から出力されるオンオフ信号は、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈを超えるときＨレベルとなり、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ以下となるときＬレベルとなる。すなわち、フォトカプラ５７は、比較器５５の出力信号を電気的に絶縁しながらＣＰＵ３２に伝達するための送信部を構成する。

ここで、分圧電圧Ｖｄｉｖの大きさは、入力直流電圧Ｖｉｎに応じて変化する。入力直流電圧Ｖｉｎは、スイッチＳＷがオン状態（＝ＣＢ４がオン状態）のとき直流電源Ｅの電源電圧Ｖｄｃとなり、スイッチＳＷがオフ状態（＝ＣＢ４がオフ状態）のとき接地電圧となる。すなわち、スイッチＳＷの開閉状態（＝ＣＢ４の開閉状態）に応じて入力直流電圧Ｖｉｎが電源電圧Ｖｄｃまたは接地電圧に切り替わることにより、ＤＩ回路３７から出力されるオンオフ信号はＨレベルまたはＬレベルに切替わる。よって、ＣＰＵ３２は、オンオフ信号に基づいてＣＢ４の開閉情報を取得することができる。

その一方で、直流電源Ｅの電源電圧Ｖｄｃは電力系統の電圧階級によって異なるため、入力直流電圧Ｖｉｎからオンオフ信号を生成するためには、電圧階級ごとにＤＩ回路３７を作り分ける必要があり、製造コストおよび管理コストの増大を招いてしまう。

本実施の形態１では、ディジタル入力処理部９０を、様々な電圧階級に対応可能な構成とする。具体的には、閾値設定回路５６で生成される閾値電圧Ｖｔｈを、電圧階級に応じて切り替え可能とする。これにより、複数の電圧階級の間でのディジタル入力処理部９０の共通化を実現する。

（閾値設定回路５６の構成）
以下、閾値設定回路５６の具体的構成について説明する。図３は、閾値設定回路５６の構成の一例を示す回路図である。

図３を参照して、閾値設定回路５６は、プルアップ抵抗素子６２と、シャントレギュレータ６３と、ｍ個（ｍは２以上の整数）の分圧回路６４＿１〜６４＿ｍと、ｍ個のオペアンプ６７＿１〜６７＿ｍと、ｍ個のスイッチ６８＿１〜６８＿ｍとを含む。

プルアップ抵抗素子６２およびシャントレギュレータ６３は、動作電源６０と接地ノードＧＮＤとの間にこの順に直列に接続される。シャントレギュレータ６３のカソード端子Ｋはプルアップ抵抗素子６２を介して動作電源６０に接続され、アノード端子Ａは接地ノードＧＮＤに接続され、リファレンス端子Ｒはカソード端子Ｋに接続される。シャントレギュレータ６３はリファレンス端子Ｒに基準電圧Ｖｒｅｆを受ける。

ｍ個の分圧回路６４＿１〜６４＿ｍは、シャントレギュレータ６３のリファレンス端子Ｒに対して互いに並列に接続される。分圧回路６４＿１〜６４＿ｍの各々は、リファレンス端子Ｒと接地ノードＧＮＤとの間に直列に接続された２つの抵抗素子を含む。

例えば分圧回路６４＿１において、抵抗素子６５＿１，６６＿１は、この順でリファレンス端子Ｒおよび接地ノードＧＮＤの間に直列に接続される。分圧回路６４＿１は、基準電圧Ｖｒｅｆを分圧比α１で分圧した電圧α１・Ｖｒｅｆを出力する。分圧回路６４＿１の分圧比α１は、抵抗素子６５＿１，６６＿１の抵抗値Ｒａ１，Ｒｂ１を用いて表される。分圧比α１は、Ｒｂ１／（Ｒａ１＋Ｒｂ１）に等しい。分圧回路６４＿１から出力される分圧電圧α１・Ｖｒｅｆは、閾値電圧Ｖｔｈ＿１としてオペアンプ６７＿１の非反転入力端子（＋端子）に入力される。

同様にして、残りの分圧回路６４＿２〜６４＿ｍは、基準電圧Ｖｒｅｆを分圧比α２〜αｍで分圧した分圧電圧α２・Ｖｒｅｆ〜αｍ・Ｖｒｅｆをそれぞれ出力する。分圧電圧α２・Ｖｒｅｆ〜αｍ・Ｖｒｅｆは、閾値電圧Ｖｔｈ＿２〜Ｖｔｈ＿ｍとして、オペアンプ６７＿２〜６７＿ｍの非反転入力端子にそれぞれ入力される。

ここで、分圧回路６４＿１〜６４＿ｍは、分圧比α１〜αｍが互いに異なる値に設定される。よって、ｍ個の分圧電圧α１・Ｖｒｅｆ〜αｍ・Ｖｒｅｆ、すなわち、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍは互いに異なる電圧値をとる。

なお、閾値設定回路５６において、シャントレギュレータ６３のカソード端子Ｋとリファレンス端子Ｒとを直結したことにより、カソード端子Ｋに印加される電圧を基準電圧Ｖｒｅｆとして、分圧回路６４＿１〜６４＿ｍに供給することができる。そして、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍは、分圧回路６４＿１〜６４＿ｍの分圧比α１〜αｍによってそれぞれ決定される。これにより、閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍの各々は、ただひとつの抵抗値によって一律に影響を受けることがないため、一律の誤差の影響を免れることができる。

オペアンプ６７＿１〜６７＿ｍの各々は、非反転増幅回路を構成する。オペアンプ６７＿１〜６７＿ｍの反転入力端子（−端子）と接地ノードＧＮＤとの間には、抵抗素子７２＿１〜７２＿ｍがそれぞれ接続される。オペアンプ６７＿１〜６７＿ｍの出力端子と反転入力端子との間には、抵抗素子７３＿１〜７３＿ｍがそれぞれ接続される。抵抗素子７２＿１〜７２＿ｍの抵抗値は互いに等しく、抵抗素子７３＿１〜７３＿ｍの抵抗値は互いに等しい。オペアンプ６７＿１〜６７＿ｍは、非反転入力端子（＋端子）に入力される閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを所定数倍に増幅した電圧をそれぞれ出力する。この所定数倍は、抵抗素子７２＿１〜７２＿ｍの抵抗値をＲｐとし、抵抗素子７３＿１〜７３＿ｍの抵抗値をＲｑとすると、（Ｒｐ＋Ｒｑ）／Ｒｐで表される。

オペアンプ６７＿１〜６７＿ｍの出力端子と閾値設定回路５６の出力端子との間には、スイッチ６８＿１〜６８＿ｍがそれぞれ接続される。例えばオペアンプ６７＿１の出力端子と閾値設定回路５６の出力端子との間にはスイッチ６８＿１が接続され、オペアンプ６７＿ｍの出力端子と閾値設定回路５６の出力端子との間にはスイッチ６８＿ｍが接続される。スイッチ６８＿１〜６８＿ｍの開閉動作は、ＣＰＵ３２（図２）からの制御信号ＳＩＧ１〜ＳＩＧｍによって制御される。

具体的には、ＣＰＵ３２は、制御信号ＳＩＧ１〜ＳＩＧｍの中から１つの制御信号ＳＩＧｉ（ｉは１以上ｍ以下の整数）を選択してＨレベル（活性状態）とする一方で、残りの（ｍ−１）個の制御信号をＬレベル（非活性状態）とする。本実施の形態１では、直流電源Ｅの電源電圧Ｖｄｃと閾値電圧Ｖｔｈとの関係を予め求めておくとともに、その対応関係を予めマップまたは関係式としてＲＯＭ３３に格納しておく。ＣＰＵ３２は、当該マップまたは関係式を参照して、直流電源Ｅの電源電圧Ｖｄｃに対応する閾値電圧Ｖｔｈを算出し、その算出した閾値電圧Ｖｔｈに基づいて、１つの制御信号ＳＩＧｉをＨレベルとする。これにより、スイッチ６８＿１〜６８＿ｍのうち、Ｈレベルに活性化された制御信号ＳＩＧｉに応答して、対応するスイッチＳＷ６８＿ｉのみがオン状態となる。そして、オン状態のスイッチ６８＿ｉに対応するオペアンプ６７＿ｉから出力される閾値電圧Ｖｔｈ＿ｉは、閾値電圧Ｖｔｈとして閾値設定回路５６から出力される。

以上のようにして、閾値設定回路５６は、直流電源Ｅの電源電圧Ｖｄｃに応じて、電圧値が互いに異なるｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを切り替えて出力する。

（作用効果）
このように、この発明の実施の形態１による保護継電装置によれば、ディジタル入力処理部において直流電源から入力される二値電圧を判定するために用いられる閾値電圧Ｖｔｈは、保護継電装置が設置される電力系統の電圧階級に応じて切り替えられる。これにより、ディジタル入力処理部は様々な電圧階級に容易に対応することができるため、複数の電圧階級の間でディジタル入力処理部を共通化できる。この結果、保護継電装置の製造コストおよび管理コストを低減できる。

また、複数の電圧階級に対応可能なディジタル入力処理部を小型かつ簡素な構成で実現できるため、保護継電装置が大型化するのを防止できる。
実施の形態２．
この発明の実施の形態２では、閾値設定回路５６の構成の他の例について説明する。なお、実施の形態２による保護継電装置の全体構成は、図１と同様であるので詳細な説明は繰り返さない。また、ディジタル入力処理部９０の概略構成についても、閾値設定回路５６での回路構成を除いて、図２と同様であるので、詳細な説明は繰り返さない。

図４は、閾値設定回路５６の構成の他の例を示す回路図である。
図４を参照して、この発明の実施の形態２による閾値設定回路５６Ａは、プルアップ抵抗素子６２と、シャントレギュレータ６３と、ｍ個の抵抗素子６９＿１〜６９＿ｍと、抵抗素子７０と、ｍ個のスイッチ７１＿１〜７１＿ｍとを含む。

ｍ個の抵抗素子６９＿１〜６９＿ｍは、プルアップ抵抗６２に対して互いに並列に接続される。抵抗素子６９＿１〜６９＿ｍとシャントレギュレータ６３のリファレンス端子Ｒとの間には、スイッチ７１＿１〜７１＿ｍがそれぞれ接続される。

シャントレギュレータ６３のカソード端子Ｋはプルアップ抵抗６２を介して動作電源６０に接続され、アノード端子Ａは接地ノードＧＮＤに接続される。シャントレギュレータ６３のリファレンス端子Ｒと接地ノードＧＮＤとの間には抵抗素子７０が接続される。

上記の構成において、スイッチ７１＿１〜７１＿ｍの開閉動作はＣＰＵ３２（図２）からの制御信号ＳＩＧ１〜ＳＩＧｍによって制御される。具体的には、ＣＰＵ３２は、制御信号ＳＩＧ１〜ＳＩＧｍの中から１つの制御信号ＳＩＧｉ（ｉは１以上ｍ以下の整数）を選択してＨレベル（活性状態）とする一方で、残りの（ｍ−１）個の制御信号をＬレベル（非活性状態）とする。ＣＰＵ３２は、上述したように、予めＲＯＭ３３に格納されたマップまたは関係式を参照して、直流電源Ｅの電源電圧Ｖｄｃに対応する閾値電圧Ｖｔｈを算出し、その算出した閾値電圧Ｖｔｈに基づいて、１つの制御信号ＳＩＧｉをＨレベルとする。

スイッチ７１＿１〜７１＿ｍにおいて、このＨレベルに活性化された制御信号ＳＩＧｉに応答して、対応するスイッチ７１＿ｉのみがオン状態となる。これにより、抵抗素子６９＿ｉと抵抗素子７０とは、プルアップ抵抗素子６２および接地ノードＧＮＤの間にこの順に直列に接続されて分圧回路を構成する。この分圧回路の分圧比βｉは、抵抗素子６９＿ｉ，７０の抵抗値Ｒｃｉ，Ｒｄを用いて表される。分圧比βｉは、Ｒｄ／（Ｒｃｉ＋Ｒｄ）に等しい。

抵抗素子６９＿ｉおよび抵抗素子７０の接続ノードにはリファレンス端子Ｒからの基準電圧Ｖｒｅｆが入力される。分圧回路は、基準電圧Ｖｒｅｆを分圧比βｉで除算した電圧Ｖｒｅｆ／βｉを抵抗素子６９＿ｉおよびプルアップ抵抗素子６２の接続ノードに発生させる。分圧回路は、この生成した電圧Ｖｔｈ／βｉを、閾値電圧Ｖｔｈとして閾値設定回路５６Ａの出力端子に出力する。

ここで、閾値設定回路５６Ａにおいて、ｍ個の抵抗素子６９＿１〜６９＿ｍは互いに異なる抵抗値を有している。したがって、抵抗素子６９＿１〜６９＿ｍは、抵抗素子７０と直列に接続されたときに、互いに異なる分圧比β１〜βｍを有するｍ個の分圧回路を構成する。これにより、抵抗素子６９＿１〜６９＿ｍおよびプルアップ抵抗素子６２の接続ノードに、互いに異なるｍ個の電圧Ｖｔｈ／β１〜Ｖｔｈ／βｍを発生させることができる。そして、ＣＰＵ３２から出力される制御信号ＳＩＧ１〜ＳＩＧｍに応じて、ｍ個の電圧Ｖｔｈ／β１〜Ｖｔｈ／βｍのうちの１つが選択され、閾値電圧Ｖｔｈとして比較器５５の反転入力端子に入力される。

（作用効果）
このように、この発明の実施の形態２による保護継電装置によれば、上述の実施の形態１による保護継電装置と同様に、直流電源Ｅの電源電圧Ｖｄｃに応じて閾値電圧Ｖｔｈを切り替えることによって、ディジタル入力処理部は様々な電圧階級に容易に対応することができる。その結果、複数の電圧階級の間でＤＩ回路を共通化できる。また、複数の電圧階級に対応可能なディジタル入力処理部を小型かつ簡素な構成で実現できる。

さらに、この発明の実施の形態２による閾値設定回路５６Ａによれば、１つの抵抗素子７０に対してｍ個の抵抗素子６９＿１〜６９＿ｍを切り替えて接続することによって、実質的にｍ個の分圧回路を形成できるため、実施の形態１による閾値設定回路５６（図３）と比較して、抵抗素子の数を減らすことができる。また、ｍ個のオペアンプ６７＿１〜６７＿ｍも不要となる。よって、ディジタル入力処理部の小型化に有利である。

さらに、実施の形態１による閾値設定回路５６（図３）においては、シャントレギュレータ６３から出力される基準電圧Ｖｒｅｆを抵抗分圧することにより閾値電圧Ｖｔｈを生成する構成となっているため、Ｖｔｈ＿１，Ｖｔｈ＿２，・・・，Ｖｔｈ＿ｍの出力インピーダンスが分圧回路の抵抗素子によって高くなってしまう。このため、閾値電圧Ｖｔｈを受ける比較器５５の入力インピーダンスが低い場合には、インピーダンスの不整合によって閾値電圧Ｖｔｈの精度が低下する可能性がある。そこで、オペアンプ６７＿１，６７＿２，・・・，６７＿ｍによって電圧を所定倍にし、電流を増幅してＶｔｈから流し出している。これに対して、実施の形態２による閾値設定回路５６Ａによれば、シャントレギュレータ６３のカソード端子に生じた電圧をそのまま閾値電圧Ｖｔｈとして比較器５５に入力する構成としたことで、閾値設定回路５６Ａの出力インピーダンスを低くすることができる。これにより、比較器５５の入力インピーダンスへの影響が低減されるため、閾値電圧Ｖｔｈの精度を向上できる。

また、閾値設定回路５６Ａにおいては、１つの抵抗素子７０に対してｍ個の抵抗素子６９＿１〜６９＿ｍを切り替えて接続することによって、実質的にｍ個の分圧回路を形成することができるため、実施の形態１による閾値設定回路５６（図３）と比較して、抵抗素子の数を減らすことができる。また、ｍ個のオペアンプ６７＿１〜６７＿ｍも不要となる。この結果、ディジタル入力処理部の小型化に有利である。

また、スイッチ７１＿１〜７１＿ｍをシャントレギュレータ６３のカソード端子Ｋとリファレンス端子Ｒとの間に互いに並列に設けたことによって、スイッチ７１＿１〜７１＿ｍの間での抵抗値のばらつきの影響を十分に抑えることができるため、閾値電圧Ｖｔｈの精度を向上できる。
実施の形態３．
この発明の実施の形態３では、ディジタル入力処理部９０における閾値電圧Ｖｔｈの設定を自動的に行なう方法について説明する。なお、実施の形態３による保護継電装置の全体構成は、図１と同様であるので詳細な説明は繰り返さない。また、ディジタル入力処理部９０の概略構成についても、図２と同様であるので、詳細な説明は繰り返さない。

ＣＰＵ３２は、以下に述べる自動設定モードを実行することにより、閾値電圧Ｖｔｈを自動的に設定する。なお、自動設定モードの実行中には、保護継電装置１は、保護機器のオンオフ状態の判定を行なわないこととする。自動設定モードの実行によって保護継電装置１が設置される電力系統の電圧階級に適応した閾値電圧Ｖｔｈが設定されるため、その後に保護機器のオンオフ状態を判定することによって、正確な判定が可能となるためである。

以下、図５および図６を参照して、本実施の形態３による保護継電装置１の自動設定モードの処理手順について説明する。

図５および図６は、この発明の実施の形態３による保護継電装置における自動設定モードの処理手順を示したフローチャートである。なお、図５および図６に示すフローチャートは、ＣＰＵ３２において予め格納したプログラムを実行することで実現できる。

図５を参照して、自動設定モードにおいては、最初にステップＳ０１により、閾値電圧Ｖｔｈの初期設定を行なう。このステップＳ０１の処理は、たとえば保護継電装置１を電気所内に新たに設置するとき、または、電気所内に設置された保護継電装置１をリセットするときに行なわれる。

図３で示したように、閾値設定回路５６は、電圧値が互いに異なるｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを切り替えて出力可能に構成されている。このｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍは、ｍ個の直流電源Ｅの電源電圧Ｖｄｃと１対１に対応している。閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍの間には、Ｖｔｈ＿１＜Ｖｔｈ＿２＜・・・＜Ｖｔｈ＿ｍの関係が成り立っているものとする。

ステップＳ０１において、ＣＰＵ３２は、閾値電圧Ｖｔｈの初期設定として、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍのうちの最小値Ｖｔｈ＿１を選択する。

次に、ＣＰＵ３２は、所定のタイミングで図６のフローチャートに示す処理を実行する。なお、所定のタイミングは、ユーザが任意に定めることができる。たとえば電気角３０度毎や１ｍ秒毎などのように、所定周期で図６のフローチャートに示す処理を実行するようにしてもよい。

自動設定モードの実行時、保護継電装置１の外部のスイッチＳＷはオン状態とされる。これにより、ディジタル入力処理部９０には、直流電源Ｅの電源電圧Ｖｄｃに等しい入力直流電圧Ｖｉｎが印加される。ディジタル入力処理部９０は、この入力直流電圧Ｖｉｎの分圧電圧Ｖｄｉｖを、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍの各々と順次比較する。ＣＰＵ３２は、比較結果に基づいてｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍの中から最も適当な閾値電圧を閾値電圧Ｖｔｈに選択する。図６では、理解の容易のために、ｍ＝２としたときの閾値電圧Ｖｔｈの選択について説明する。

具体的には、ステップＳ１１により、ディジタル入力処理部９０は、分圧電圧Ｖｄｉｖと閾値電圧Ｖｔｈ＿２（＞Ｖｔｈ＿１）とを比較し、比較結果に基づいてオンオフ信号を生成する。ＣＰＵ３２は、比較結果に基づいて選択された閾値電圧を一時的に保持しておくためのレジスタＲ１を有している。

オンオフ信号がＨレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿２を超えるとき（ステップＳ１１においてＮＯ）、ＣＰＵ３２は、閾値電圧Ｖｔｈ＿２が閾値電圧Ｖｔｈに適すると判断する。ＣＰＵ３２は、ステップＳ１２により、レジスタＲ１に閾値電圧Ｖｔｈ＿２を書込む。

これに対して、オンオフ信号がＬレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿２以下であるとき（ステップＳ１１においてＹＥＳ）、ＣＰＵ３２は、閾値電圧Ｖｔｈ＿２が閾値電圧Ｖｔｈに適さないと判断する。ＣＰＵ３２は、ステップＳ１３により、レジスタＲ１に閾値電圧Ｖｔｈ＿１を書込む。

次に、ＣＰＵ３２は、ステップＳ１４において、現在設定されている閾値電圧Ｖｔｈ（＝閾値電圧Ｖｔｈ＿１）と、レジスタＲ１の記憶値とを比較する。レジスタＲ１の記憶値が現在の閾値電圧Ｖｔｈより大きいとき（ステップＳ１４においてＹＥＳ）、ＣＰＵ３２は、ステップＳ１５に進み、閾値電圧ＶｔｈをレジスタＲ１の記憶値に更新する。一方、レジスタＲ１の記憶値が現在の閾値電圧Ｖｔｈ以下であるとき（ステップＳ１４においてＮＯ）、ＣＰＵ３２は閾値電圧Ｖｔｈの更新を行なわない。

このようにして、ディジタル入力処理部９０は、２個の閾値電圧Ｖｔｈ＿１，Ｖｔｈ＿２を電圧値の低いものから順に切り替えて分圧電圧Ｖｄｉｖと比較し、比較結果を示すオンオフ信号を生成する。ＣＰＵ３２は、ディジタル入力処理部９０により生成されたオンオフ信号に基づいて、閾値電圧Ｖｔｈ＿１，Ｖｔｈ＿２のいずれか一方を、保護継電装置１が設置される電力系統の電圧階級に適応した閾値電圧Ｖｔｈに選択する。

なお、ｍ≧３とした場合においても、同様の処理手順に従って、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍの中から最適な閾値電圧を選択することができる。図７は、ｍ≧３の場合における自動設定モードの処理手順を示したフローチャートである。ＣＰＵ３２は、所定のタイミングで図７のフローチャートに示す処理を実行する。なお、閾値電圧Ｖｔｈは、初期設定として、図５のステップＳ０１の処理により、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍのうちの最小値Ｖｔｈ＿１に設定されている。

図７を参照して、ステップＳ２１により、ディジタル入力処理部９０は、分圧電圧Ｖｄｉｖと閾値電圧Ｖｔｈ２（＞Ｖｔｈ１）とを比較し、比較結果に基づいてオンオフ信号を生成する。オンオフ信号がＬレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿２以下であるとき（ステップＳ２１においてＹＥＳ）、ＣＰＵ３２は、閾値電圧Ｖｔｈ＿２が閾値電圧Ｖｔｈに適さないと判断する。ＣＰＵ３２は、ステップＳ２３により、レジスタＲ１に閾値電圧Ｖｔｈ＿１を書込む。

これに対して、オンオフ信号がＨレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿２を超えるとき（ステップＳ２１においてＮＯ）、ＣＰＵ３２は、閾値設定回路５６から出力される閾値電圧Ｖｔｈを、閾値電圧Ｖｔｈ＿２から閾値電圧Ｖｔｈ＿３（＞Ｖｔｈ＿２）に切り替える。ディジタル入力処理部９０は、ステップＳ２２により、分圧電圧Ｖｄｉｖと閾値電圧Ｖｔｈ＿３とを比較し、比較結果に基づいてオンオフ信号を生成する。オンオフ信号がＬレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿３以下であるとき（ステップＳ２２においてＹＥＳ）、ＣＰＵ３２は、閾値電圧Ｖｔｈ＿３が閾値電圧Ｖｔｈに適さないと判断する。ＣＰＵ３２は、ステップＳ２４により、レジスタＲ１に閾値電圧Ｖｔｈ＿２を書込む。

これに対して、オンオフ信号がＨレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿２を超えるとき（ステップＳ２２においてＮＯ）、ＣＰＵ３２は、閾値設定回路５６から出力される閾値電圧Ｖｔｈを、閾値電圧Ｖｔｈ＿３から閾値電圧Ｖｔｈ＿４（＞Ｖｔｈ３）に切り替える。

このようにしてＣＰＵ３２は、閾値設定回路５６から出力される閾値電圧Ｖｔｈを電圧値の低いものから順に切り替えていくとともに、ディジタル入力処理部９０により生成されるオンオフ信号に基づいてレジスタＲ１に閾値電圧を書込むという動作を繰り返す。ステップＳ２５では、ＣＰＵ３２は、閾値設定回路５６から出力される閾値電圧Ｖｔｈを、閾値電圧Ｖｔｈ＿（ｍ−１）から閾値電圧Ｖｔｈ＿ｍ（＞Ｖｔｈ＿（ｍ−１））に切り替える。ディジタル入力処理部９０は、ステップＳ２５により、分圧電圧Ｖｄｉｖと閾値電圧Ｖｔｈ＿ｍとを比較し、比較結果に基づいてオンオフ信号を生成する。オンオフ信号がＬレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿ｍ以下であるとき（ステップＳ２５においてＹＥＳ）、ＣＰＵ３２は、閾値電圧Ｖｔｈ＿ｍが閾値電圧Ｖｔｈに適さないと判断する。ＣＰＵ３２は、ステップＳ２７より、レジスタＲ１に閾値電圧Ｖｔｈ＿（ｍ−１）を書込む。

これに対して、オンオフ信号がＨレベルであるとき、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ＿ｍを超えるとき（ステップＳ２５においてＮＯ）、ＣＰＵ３２は、閾値電圧Ｖｔｈ＿ｍが閾値電圧Ｖｔｈに適すると判断する。ＣＰＵ３２は、ステップＳ２６により、レジスタＲ１に閾値電圧Ｖｔｈ＿ｍを書込む。

次に、ＣＰＵ３２は、ステップＳ２８において、現在設定されている閾値電圧Ｖｔｈ（＝閾値電圧Ｖｔｈ＿１）と、レジスタＲ１の記憶値とを比較する。レジスタＲ１の記憶値が現在の閾値電圧Ｖｔｈより大きいとき（ステップＳ２８においてＹＥＳ）、ＣＰＵ３２は、ステップＳ２９に進み、閾値電圧ＶｔｈをレジスタＲ１の記憶値に更新する。一方、レジスタＲ１の記憶値が現在の閾値電圧Ｖｔｈ以下であるとき（ステップＳ２８においてＮＯ）、ＣＰＵ３２は閾値電圧Ｖｔｈの更新を行なわない。

（作用効果）
このように、この発明の実施の形態３による保護継電装置においては、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍの最小値Ｖｔｈ１を初期値として閾値電圧Ｖｔｈを電圧値の低いものから順に切り替えるとともに、閾値電圧Ｖｔｈと分圧電圧Ｖｄｉｖとを比較する。この比較結果に基づいて、保護継電装置が設置される電力系統の電圧階級に適応した閾値電圧Ｖｔｈが選択される。このようにして保護継電装置が設置される電力系統の電圧階級に適応した閾値電圧Ｖｔｈを自動的に設定することができるため、作業者が閾値電圧Ｖｔｈを設定する作業が不要となる。また、作業者の設定工数を省略できることで保護継電装置の管理コストを低減することができる。さらに、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを電圧値の低いものから順に切り替えることにより、最適な閾値電圧Ｖｔｈを効率良く見つけることができる。この結果、閾値電圧Ｖｔｈの設定に要する時間を短縮できる。

また、分圧電圧Ｖｄｉｖと閾値電圧Ｖｔｈとの比較動作に基づいて閾値電圧Ｖｔｈが設定されるため、作業者が閾値電圧Ｖｔｈを設定する構成と比較して、閾値電圧Ｖｔｈが誤った電圧値に設定されるのを防止することができる。これにより、保護継電装置の誤動作を未然に防止することができ、保護継電装置の品質向上にも寄与し得る。

なお、保護継電装置に内蔵されたスイッチ９２（図１）への入力操作を受け付けたときのように、保護継電装置の外部から与えられる信号によって許可される場合にのみ自動設定モードを実行する構成とすれば、入力直流電圧Ｖｉｎに重畳したノイズによって閾値電圧Ｖｔｈが誤設定されるのを防止できる。これによれば、閾値電圧Ｖｔｈの更新を許可する所定の条件が成立したときにのみ閾値電圧Ｖｔｈの設定値が更新されるため、保護継電装置の信頼性の向上を図ることができる。また、保護継電装置が通常動作を行なっているときには閾値電圧Ｖｔｈの更新が行なわれないため、通常動作時におけるＣＰＵ３２の演算負荷を減らし、演算の高速化を実現できる。

また、閾値電圧Ｖｔｈの設定を、外部から入力される信号だけでなく、予め設定された所定時間内、たとえば保護継電装置に電源が投入されたタイミング、もしくは保護継電装置がリセットされたタイミングにのみ許可する構成とすれば、閾値電圧Ｖｔｈの更新が限られた時間内に限定して実行される。これにより、スイッチ９２や外部からの信号がなくても、ノイズによって閾値電圧Ｖｔｈが誤設定される機会を減らすことができ、保護継電装置の信頼性を高めることができる。この構成においても、通常動作時には閾値電圧Ｖｔｈの更新が行なわれないため、ＣＰＵ３２の演算負荷を減らして演算の高速化を実現できる。
実施の形態４．
上述の実施の形態１〜３では、１チャネル入力のディジタル入力処理部の構成について説明したが、複数の入力チャネルを有するディジタル入力処理部の場合には、複数の入力直流電圧のそれぞれに対応する複数の比較器および閾値電圧が必要となる。この発明の実施の形態４では、複数の入力チャネルを有するディジタル入力処理部の構成について説明する。

この発明の実施の形態４による保護継電装置１Ｂは、ｎ個（ｎは２以上の自然数）の外部入力端子５１＿１〜５１＿ｎと、外部入力端子５１＿１〜５１＿ｎからの直流入力電圧Ｖｉｎ１〜Ｖｉｎｎを受けるディジタル入力処理部９０Ｂとを備える。保護継電装置１Ｂの全体構成は、ディジタル入力処理部９０Ｂを除いて図１と同様であるので、詳細な説明は繰り返さない。

図８は、この発明の実施の形態４による保護継電装置１Ｂにおけるディジタル入力処理部９０Ｂの構成を示す回路図である。

図８を参照して、ディジタル入力処理部９０Ｂは、保護継電装置１Ｂに設けられたｎ個の外部入力端子５１＿１〜５１＿ｎおよび外部入力端子５２を介して、電気所の所内に設置された直流電源Ｅに接続される。直流電源Ｅの正極はｎ個の外部入力端子５１＿１〜５１＿ｎに共通に接続され、直流電源Ｅの負極は外部入力端子５２に接続される。直流電源Ｅの負極はさらに接地電圧に接続されている。直流電源Ｅの電源電圧Ｖｄｃは、電力系統の電圧階級に応じて異なる電圧値を示す。

直流電源Ｅの正極とｎ個の外部入力端子５１＿１〜５１＿ｎとの間には、ｎ個のスイッチＳＷ１〜ＳＷｎがそれぞれ設けられる。ｎ個のスイッチＳＷ１〜ＳＷｎはそれぞれ、対応する保護機器から入力されるディジタル入力信号ＤＩ１〜ＤＩｎに応じて、閉状態（オン状態）または開状態（オフ状態）に制御される。すなわち、ｎ個のスイッチＳＷ１〜ＳＷｎの各々は、図２のスイッチＳＷと同様に、対応する保護機器のオンオフ状態に連動して開閉する。そして、スイッチＳＷ１〜ＳＷｎがオン状態に制御されると、直流電源Ｅの電源電圧Ｖｄｃが外部入力端子５１＿１〜５１＿ｎを介してディジタル入力処理部９０Ｂに入力される。

ディジタル入力処理部９０Ｂは、ｎ個のＤＩ部９０＿１〜９０＿ｎと、閾値設定回路５６とを含む。ＤＩ部３９０＿１〜９０＿ｎの各々は、図２に示すディジタル入力処理部９０と同じ回路構成を有する。ただし、閾値設定回路５６は、ｎ個のＤＩ部９０＿１〜９０＿ｎに共通に設けられる。したがって、閾値設定回路５６で生成された閾値電圧Ｖｔｈは、ＤＩ部９０＿１〜９０＿ｎの各々に含まれる比較器５５の反転入力端子（−端子）に入力される。

ＤＩ部９０＿ｊ（ｊはｎ以下の整数）は、対応する外部入力端子５１＿ｊに入力される入力直流電圧Ｖｉｎｊを抵抗素子５３，５４で分圧し、分圧電圧Ｖｄｉｖｊを比較器５５の非反転入力端子（＋端子）に出力する。比較器５５は、分圧回路から出力された分圧電圧Ｖｄｉｖｊと、閾値電圧Ｖｔｈとを比較し、分圧電圧Ｖｄｉｖｊが閾値電圧Ｖｔｈを超えているときにＨレベルの信号を出力する。フォトカプラ５７は、比較器５５の出力信号に基づいて、対応する保護機器のオンオフ状態を示すオンオフ信号を生成し、生成したオンオフ信号をＣＰＵ３２へ出力する。

閾値設定回路５６は、図３の閾値設定回路５６と同一の回路構成を有している。すなわち、閾値設定回路５６は、電圧値が互いに異なるｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを切り替えて出力可能に構成されており、ＣＰＵ３２からの制御信号ＳＩＧ１〜ＳＩＧｍに応じて、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ_ｍのうちの１つを選択して、閾値電圧ＶｔｈとしてＤＩ部９０＿１〜９０＿ｎの各々に含まれる比較器５５の反転入力端子に入力する。

（作用効果）
このように、この発明の実施の形態４による保護継電装置によれば、複数チャネル入力のディジタル入力処理部において、複数の入力直流電圧の各々を判定するための閾値電圧Ｖｔｈを、単一の閾値設定回路によって一括して切り替えることができる。これにより、複数の電圧階級に容易に対応可能な複数チャネル入力のディジタル入力処理部を、小型化および簡素化された構成によって実現できる。

なお、上記の実施の形態１〜４では、比較器５５の出力信号を電気的に絶縁しながらＣＰＵ３２に伝達するための送信部にフォトカプラを用いる構成について説明したが、ＣＰＵ３２からの制御信号ＳＩＧ１〜ＳＩＧｍを電気的に絶縁しながら閾値設定回路５６，５６Ａに伝達するための受信部についてもフォトカプラを用いる構成としてもよい。これによれば、動作電源電圧に大きな差があるディジタル入力処理部９０（または９０Ｂ）とＣＰＵ３２との間の電気的絶縁を確実にすることができる。

今回開示された実施の形態がすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ｂ 保護継電装置、１０ 補助変成器、２０ アナログ入力処理部、２１，２２ フィルタ、２４，２５ ＳＨ回路、２６ マルチプレクサ、２７ Ａ／Ｄ変換器、３０ 制御部、３１ システムバス、３２ ＣＰＵ、３３ ＲＯＭ、３４ ＲＡＭ、３５ Ｉ／Ｆ、３６ ＤＯ回路、３７ 周辺Ｉ／Ｆ回路、４０ 出力部、５１，５１＿１〜５１＿ｎ，５２ 外部入力端子、５３，５４，６５＿１〜６５＿ｍ，６６＿１〜６６＿ｍ，６９＿１〜６９＿ｍ，７０ 抵抗素子、５５ 比較器、５６，５６Ａ 閾値設定回路、５７ フォトカプラ、５８，５９，６２ プルアップ抵抗素子、６０ 動作電源、６３ シャントレギュレータ、６４＿１〜６４＿ｍ 分圧回路、６７＿１〜６７＿ｍ オペアンプ、６８＿１〜６８＿ｍ，ＳＷ，ＳＷ１〜ＳＷｎ スイッチ、９０，９０Ｂ ディジタル入力処理部、９０＿１〜９０＿ｎ ＤＩ部、Ｅ 直流電源。

Claims (6)

1. 電力系統の電気量を取込んで第１のディジタル信号として出力するアナログ入力処理部と、
   スイッチを介して外部直流電源に接続され、前記スイッチの開閉に応じて入力される二値電圧と、前記外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第２のディジタル信号として出力するディジタル入力処理部と、
   前記第１のディジタル信号および前記第２のディジタル信号に基づいて前記電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備え、
   前記ディジタル入力処理部は、
   第１の閾値電圧と前記第１の閾値電圧より電圧値が大きい第２の閾値電圧とを有し、前記二値電圧と前記第１および第２の閾値電圧の各々とを比較した結果に応じて前記第１および第２の閾値電圧のいずれか一方を前記閾値電圧として選択する閾値設定回路を含み、
   前記閾値設定回路は、
   前記二値電圧が前記第２の閾値電圧以下であるとき、前記第１の閾値電圧を前記閾値電圧として選択し、
   前記二値電圧が前記第２の閾値電圧より大きいとき、前記第２の閾値電圧と前記閾値電圧として選択し、かつ、
   前記第２の閾値電圧を前記閾値電圧に選択した後は、前記閾値電圧を前記第１の閾値電圧へ更新しない、保護継電装置。
2. 電力系統の電気量を取込んで第１のディジタル信号として出力するアナログ入力処理部と、
   スイッチを介して外部直流電源に接続され、前記スイッチの開閉に応じて入力される二値電圧と、前記外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第２のディジタル信号として出力するディジタル入力処理部と、
   前記第１のディジタル信号および前記第２のディジタル信号に基づいて前記電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備え、
   前記ディジタル入力処理部は、
   電圧値が互いに異なる第１から第ｎ（ｎは３以上の整数）の閾値電圧を有し、前記二値電圧と前記第１から第ｎの閾値電圧の各々とを比較した結果に応じて前記第１から第ｎの閾値電圧のうちのいずれか１つを前記閾値電圧として選択する閾値設定回路を含み、
   前記第１から第ｎの閾値電圧は、第ｉ（ｉはｎ以下の整数）の閾値電圧が第（ｉ−１）の閾値電圧より電圧値が大きくなるように設定され、
   前記閾値設定回路は、
   前記二値電圧が前記第２の閾値電圧以下であるとき、前記第１の閾値電圧を前記閾値電圧として選択し、
   前記二値電圧が前記第（ｉ−１）の閾値電圧より大きく、前記第ｉの閾値電圧以下であるとき、前記閾値電圧を前記第（ｉ−１）の閾値電圧を前記閾値電圧として選択し、
   前記二値電圧が前記第ｎの閾値電圧より大きいとき、前記第ｎの閾値電圧を前記閾値電圧として選択し、かつ、
   前記第ｉの閾値電圧を前記閾値電圧に選択した後は、前記閾値電圧を前記第（ｉ−１）の閾値電圧以下に更新しない、保護継電装置。
3. 前記スイッチは、前記ディジタル入力処理部と前記外部直流電源との間に複数設けられ、
   前記閾値電圧は、複数の前記スイッチの開閉に応じて入力される複数の前記二値電圧の間で共通に設定され、
   前記ディジタル入力処理部は、前記複数の二値電圧の各々と前記閾値電圧とを比較し、複数の比較結果を複数の前記第２のディジタル信号として出力する、請求項１または請求項２に記載の保護継電装置。
4. 前記閾値設定回路は、前記閾値電圧の更新を許可する所定の条件が成立したとき、前記閾値電圧の設定値を更新する、請求項１から請求項３のいずれか１項に記載の保護継電装置。
5. 前記閾値設定回路は、
   電源電圧および接地電圧の間に接続され、リファレンス端子がカソード端子に接続されたシャントレギュレータと、
   前記リファレンス端子の電圧を互いに異なる複数の分圧比でそれぞれ分圧することにより、電圧値が互いに異なる複数の前記閾値電圧を生成する複数の分圧回路とを含む、請求項１から請求項４のいずれか１項に記載の保護継電装置。
6. 前記閾値設定回路は、
   電源電圧および接地電圧の間に接続され、カソード端子に前記閾値電圧を出力するシャントレギュレータと、
   前記シャントレギュレータのリファレンス端子の電圧を互いに異なる複数の分圧比でそれぞれ除算することにより、電圧値が互いに異なる複数の前記閾値電圧を生成する複数の分圧回路とを含む、請求項１から請求項４のいずれか１項に記載の保護継電装置。

Images