JP5225170B2 - 保護制御装置 - Google Patents

保護制御装置 Download PDF

Info

Publication number
JP5225170B2
JP5225170B2 JP2009078168A JP2009078168A JP5225170B2 JP 5225170 B2 JP5225170 B2 JP 5225170B2 JP 2009078168 A JP2009078168 A JP 2009078168A JP 2009078168 A JP2009078168 A JP 2009078168A JP 5225170 B2 JP5225170 B2 JP 5225170B2
Authority
JP
Japan
Prior art keywords
circuit
logic
input
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009078168A
Other languages
English (en)
Other versions
JP2010233355A (ja
Inventor
佑亮 柳橋
年男 田中
紀善 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009078168A priority Critical patent/JP5225170B2/ja
Publication of JP2010233355A publication Critical patent/JP2010233355A/ja
Application granted granted Critical
Publication of JP5225170B2 publication Critical patent/JP5225170B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、電力系統の電流・電圧・位相およびロジック信号入力条件により、系統事故の検出および所定の制御を行う保護制御装置に関する。
一般に、保護制御装置は電力系統の電流・電圧・位相およびロジック信号入力により、系統事故の検出および所定の制御を行うものであり、電力系統の電圧・電流を入力変換器を介して入力し、所定のアナログ変換回路で入力変成器の二次側の信号を所定レベルのアナログ信号に変換し、さらに、A/D変換回路でディジタル信号に変換して演算処理回路で所定の保護制御演算を行い系統事故を検出するものである。保護制御演算結果を外部に出力するにあたり、外部から電圧のロジック信号によって所定の動作条件や出力条件などの設定および制御を可能としている。
従来の保護制御装置では、外部から電圧のロジック信号を常時連続的に入力し、保護制御装置内に電流を流し込むことでロジック信号を取り込んでいる。このため、ロジック入力回路の部品発熱量が多く、必要により放熱対策やロジック入力回路数を限定するなどの制約があった。
複数の入力電圧に対して1つの無接点リレーを動作させる場合においても、入力電圧が大きな場合にも、無接点リレーに対する入力電流を低減することができるようにしたものがある(例えば、特許文献1参照)。
特開2005−101781号公報
特許文献1のものでは、定電流回路と、バイパス回路を設けている。定電流回路によって、複数の定格電圧のロジック信号に対応することができ、筐体内部の発熱量を抑えることを可能にしており、放熱用ヒートシンクの実装やケースに放熱用のスリットを設けるなどの放熱対策をする必要がない。また、バイパス回路によって、一定時間、大きな電流を流すことで、外部接点の接触部に酸化皮膜が発生した場合でも、その酸化皮膜を除去でき、外部接点の接触不良を防止することが可能である。
しかし、特許文献1のものでは、外部からの電圧のロジック信号を常時連続的に入力しており、必ずしも発熱対策としては、十分ではない。
本発明の目的は、更なる発熱量の低減をし、より小形化した保護制御装置を提供することである。
本発明の保護制御装置は、電力系統の電流・電圧・位相およびロジック信号入力条件により、系統事故の検出および所定の制御を行う保護制御装置において、電力系統から電流及び電圧を入力変成器を介して入力し前記入力変成器の二次側の信号を所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換回路のアナログ信号を所定のディジタル信号に変換するA/D変換回路と、所定の動作条件や出力条件が設定された外部から電圧のロジック信号を取り込むロジック入力回路と、前記A/D変換回路のディジタル信号及び前記ロジック入力回路のロジック信号に基づいて所定の保護制御演算を行いリレー出力回路を介して外部に保護制御演算結果を出力する演算処理回路と、前記演算処理回路の指令により外部から電圧のロジック信号を取り込むタイミングに合わせて前記ロジック入力回路を断続的に動作させるためのロジック入力制御回路と、前記ロジック入力回路の外部からのロジック信号の電圧と同じ値の制御用電圧となるように前記入力変成器、前記アナログ変換回路、前記A/D変換回路、前記演算処理回路に制御用の電源電圧を供給する電源回路とを備え、前記電源回路から供給される制御用の電源電圧を監視する電源電圧監視回路を設け、前記演算処理回路は、前記電源電圧監視回路で得られた制御電源電圧のレベルに応じてロジック入力回路内の抵抗を切り替えて前記ロジック入力回路に流れ込む電流を制御することを特徴とする。
本発明によれば、ロジック入力回路の部品発熱を抑えることができ、定格電圧が異なる広範囲のロジック信号に対応することができ、しかもロジック信号の電圧を制御する外部接点の接触不良を防止できる。
本発明の本発明の第1の実施の形態に係わる保護制御装置の構成図。 本発明の本発明の第1の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図。 本発明の第1の実施の形態におけるロジック入力回路の発熱の説明図。 本発明の第1の実施の形態におけるロジック入力回路に流れる電流の説明図。 本発明の第1の実施の形態におけるロジック入力制御回路及びロジック入力回路の他の一例の回路図。 本発明の第2の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図。 本発明の第2の実施の形態におけるロジック入力回路の一例の場合の発熱の説明図。 本発明の第2の実施の形態におけるロジック入力回路の他の一例の場合の発熱の説明図。 本発明の第3の実施の形態に係わる保護制御装置の構成図。 本発明の第3の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図。 本発明の第4の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図。
(第1の実施の形態)
図1は本発明の本発明の第1の実施の形態に係わる保護制御装置の構成図である。電力系統の電流・電圧は入力変成器11により絶縁されており、電力系統の電流及び電圧は入力変成器11を介して入力される。入力変成器1の2次側の信号は入力アナログ回路12に入力され、入力アナログ回路12において所定レベルのアナログ信号に変換される。入力アナログ回路12で得られた所定レベルのアナログ信号は、A/D変換回路13により所定のディジタル信号に変換され演算処理回路14に入力される。また、演算処理回路14には、ロジック入力回路15からのロジック信号も入力される。ロジック信号は、所定の動作条件や出力条件が設定された信号であり、外部から電圧信号としてロジック入力回路15に取り込まれ、取り込まれたロジック信号は演算処理回路14に入力される。
演算処理回路14は、入力したA/D変換回路13のディジタル信号及びロジック入力回路15のロジック信号に基づいて所定の保護制御演算を行い、リレー出力回路16を介して出力接点17により外部に保護制御演算結果を出力する。すなわち、出力接点17は、リレー出力回路16の結果を受けて開閉し、保護制御装置の外部へ保護制御演算結果の情報を伝える。
ロジック入力制御回路18は、演算処理回路14の指令によりロジック入力回路15を制御するものであり、外部から電圧のロジック信号を取り込むタイミングに合わせてロジック入力回路15を断続的に動作させる。これにより、ロジック入力回路15を断続的に動作させたとしても、ロジック信号を取り込むことができるようにしている。
電源回路19は、電源入力より保護制御装置内部の電源電圧として安定化された制御用電圧を各回路、すなわち、入力変成器11、アナログ変換回路12、A/D変換回路13、演算処理回路14、リレー出力回路16、ロジック入力制御回路18に供給するものである。その際、電源回路19は、ロジック入力回路15の外部からのロジック信号の電圧と同じ値の制御用電圧となるように各回路に制御用の電源電圧を供給する。
図2は、図1に示したロジック入力制御回路18及びロジック入力回路15の一例の回路図である。保護制御装置外部の図示省略の外部接点が閉じると、保護制御装置のロジック入力回路15に電圧のロジック信号が印加される。外部接点は、ロジック入力回路15に入力されるロジック信号を制御するものであり、例えば、外部接点が閉じたときは所定の電圧がロジック信号として発生し、外部接点が開いたときは電圧は零となりロジック信号の入力がなくなる。
保護制御装置のロジック入力回路15にロジック信号電圧が印加された場合、ロジック入力回路15の抵抗20によって決まる電流Iがフォトカプラ21に流れ、フォトカプラ21を介し演算処理回路14にロジック信号が入力される。このとき、演算処理回路14はロジック入力制御回路18に対し、ロジック入力回路15を断続的に動作させる指令を出力する。すなわち、演算処理回路14はロジック入力制御回路18のフォトモスリレー22を断続的に動作させる制御信号を出力する。これにより、ロジック入力制御回路18のフォトモスリレー22は断続的に動作し、ロジック入力回路15がON/OFFを繰り返して、ロジック入力回路15に電流が断続的に通電される状態となる。つまり、入力回路15に電流が常時通電される状態ではなくなるので、ロジック入力回路15に実装された部品の発熱が抑えられる。
図3はロジック入力回路15の発熱の説明図であり、図3(a)は従来の場合の説明図、図3(b)は本発明の場合の説明図である。従来の場合には、図3(a)に示すように、連続的にロジック信号の電圧Vが抵抗20に印加されるので、電流Iは連続的に流れる。また、本発明の場合には、図3(b)に示すように、ロジック入力制御回路18のフォトモスリレー22の断続動作により、断続的にロジック信号の電圧Vが抵抗20に印加されるので、電流Iは断続的に流れる。いま、従来の場合の抵抗20での発熱量をQ1、本発明の場合の抵抗20での発熱量をQ2とする。
図4はロジック入力回路15に流れる電流の説明図であり、図4(a)は従来の場合の説明図、図4(b)は本発明の場合の説明図である。いま、時間Tの周期でフォトモスリレー22を時間αだけONした断続動作としたとする。この場合、フォトモスリレー22がONしている時間αの間に、演算処理回路14はロジック信号を取り込むことになる。
図4(a)、(b)のように、ロジック信号を読み込んだ場合、従来と本発明との比較を(1)式に示す。
<従来と本発明の発熱量の違い>
Q1=V1・T
Q2=V1・α
Q2/Q1=α/T …(1)
本発明の場合には、(1)式より、従来に比べ発熱量がα/Tに低減可能となる。本発明の実施の形態によれば、発熱を抑えることが可能となるため小形の保護制御装置の提供が可能となる。
図5は、図1に示したロジック入力制御回路及びロジック入力回路の他の一例の回路図である。この他の一例は、複数のロジック信号がロジック入力回路15に入力される場合を示している。
図5において、複数のロジック信号の電圧V1、V2、V3が各ロジック入力回路に入力された場合、各抵抗20を流れる電流I1、I2、I3のロジック入力回路の片側を共通とすることで、ロジック入力制御回路18のフォトモスリレー22により、ロジック入力回路15がON/OFFを繰り返し、全てのロジック信号を一括制御することも可能である。
本発明の第1の実施の形態によれば、外部からのロジック信号を断続的に取り込むことで、外部から流入する電流を断続的に流すことができ、ロジック入力回路15の部品発熱を抑えることができる。従って、ロジック入力回路15に放熱用ヒートシンクを必要とせず、ケースに放熱用のスリットを設けるなど複雑な構造とすることなく小形の保護制御装置を提供することができる。
(第2の実施の形態)
図6は本発明の第2の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図である。この第2の実施の形態は、図2に示した第1の実施の形態に対し、ロジック入力回路15は、外部から電圧で入力したロジック信号を定電流に変換する定電流ダイオード23を備えたものである。
図6において、ロジック入力回路15には印加された電圧のロジック信号を定電流に変換する定電流素子23が設けられている。すなわち、ロジック信号は、定電流ダイオード13を用いた定電流回路によって、ロジック信号の電圧Vが異なる定格のものであった場合でも、一定の電流を通電させることが可能となる。
図7はロジック入力回路15の発熱の説明図であり、図7(a)、(b)は従来の場合の説明図、図7(c)、(d)は本発明の場合の説明図である。従来の最小電圧Vminのロジック信号の場合には、図7(a)に示すように、連続的にロジック信号の電圧Vminが抵抗20に印加されるので、電流Iは連続的に流れ発熱量はQ1minとなる。従来の最大電圧Vmaxのロジック信号の場合には、図7(b)に示すように、連続的にロジック信号の電圧Vmaxが抵抗20に印加されるので、N倍の電流NIが連続的に流れ発熱量はQ1maxとなる。
一方、本発明の場合には、図7(c)、(d)に示すように、最小電圧Vminのロジック信号、あるいは最大電圧Vmaxのロジック信号の場合であっても、定電流素子23を通しているので電流Iは同じであり、発熱量Q2minと発熱量Q2maxはロジック信号の電圧分の差が生じる。
すなわち、ロジック信号の電圧の最小と最大の関係を(2)式と仮定した場合、従来と本発明の発熱量の比較を(3)式に示す。
<入力電圧の最小と最大の関係>
Vmax=N・Vmin …(2)
<従来回路と定電流回路の発熱量の違い>
Q1max={(N・Vmin)/R}・T
Q1min={(Vmin)/R}・T
K1=Q1max/Q1min=N
Q2max={(N・Vmin)・I}・T
Q2min={(Vmin)・I}・T
K2=Q2max/Q2min=N
K2/K1=1/N …(3)
本発明の場合には、(3)式より、従来に比べ発熱量が1/Nに低減可能となる。
さらに、ロジック入力制御回路18の制御により、断続的に通電した場合には、
電流は、常時ロジック入力回路15に電流が通電されないため、より発熱を抑えることが可能となる。その場合の効果を説明する。例として図8の回路例を用い、従来と本発明の発熱量の比較を(4)式に示す。
<従来回路と本発明回路の発熱量の違い>
(Q2/Q1)・(K2/K1)=α/(N・T) …(4)
さらにロジック入力制御回路18により、従来に比べ発熱量がα/(N・T)に低減可能となる。本発明の第2の実施の形態によれば発熱を抑えることが可能となるため小形の保護制御装置の提供が可能となり、1種類のロジック入力回路で広範囲のロジック信号電圧に対応可能となる。
(第3の実施の形態)
図9は本発明の第3の実施の形態に係わる保護制御装置の構成図である。この第3の実施の形態は、図1に示した第1の実施の形態に対し、電源回路19から供給される制御用の電源電圧を監視する電源電圧監視回路24を設け、演算処理回路14は、電源電圧監視回路24で得られた制御電源電圧のレベルに応じて、ロジック入力回路15内の抵抗を切り替えてロジック入力回路15に流れ込む電流を制御するようにしたものである。図1と同一要素には同一符号を付し重複する説明は省略する。
電源電圧監視回路24は、電源回路19に印加された制御電源電圧の大きさを監視し、制御電源電圧のレベル判定し、そのレベル判定結果により演算処理回路14から制御信号を出力しロジック入力回路15内の抵抗を切り替えて、ロジック入力回路15に流れる電流を抑制する。
図10は本発明の第3の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図である。図10に示すように、ロジック入力回路15は複数の直列接続の抵抗25に入力され、抵抗25には抵抗制御用スイッチ26が並列接続されている。図10では2個の抵抗25が直列接続され、1個の抵抗25に抵抗制御用スイッチ26が並列接続された場合を示している。
ロジック信号の電圧が大きいときは、演算処理回路14は抵抗制御用スイッチ26を開き、2個の抵抗25を直列接続した状態とする。これにより、ロジック入力回路15内の電流は抑制される。一方、ロジック信号の電圧が小さいときは、演算処理回路14は抵抗制御用スイッチ26を閉じ、1個の抵抗25を接続した状態とする。これにより、ロジック入力回路15内の電流は、ロジック信号の電圧が変化した場合であっても、変動を小さくできる。
例えば、電源電圧監視回路24のレベル判定閾値を150Vとした場合、制御電源電圧が110Vではロジック入力回路15の抵抗制御用スイッチ26をON状態とし、制御電源電圧が220Vではロジック入力回路15の抵抗制御用スイッチ26をOFF状態とする。この結果、ロジック入力回路15の抵抗25が切り替えられ、広範囲のロジック信号電圧が印加された場合でも通電電流を段階的に制御することが可能となる。よって共通の回路ハードにより広範囲のロジック信号電圧に対応可能となり、従来に比べ発熱を抑えることができるため小形の保護制御装置を提供できる。
第3の実施の形態によれば、保護制御装置の制御電源電圧レベルに応じて演算処理回路14よりロジック入力回路15の抵抗を切り替え、ロジック入力回路15に流れ込む電流を制御することで、広範囲のロジック信号電圧に対して、1種類のロジック入力回路15で定格電圧が異なる場合でも対応することができ、保護制御装置の共用化が実現できる。
(第4の実施の形態)
図11は本発明の第4の実施の形態におけるロジック入力制御回路及びロジック入力回路の一例の回路図である。この第4の実施の形態は、図2に示した第1の実施の形態に対し、ロジック入力回路に入力される電圧のロジック信号を制御する外部接点に対して、外部接点が閉じる度に短時間だけ大きな電流を通電させる瞬時電流通電回路27を設けたものである。図2と同一要素には、同一符号を付し重複する説明は省略する。
図11に示すように、保護制御装置外部の図示省略の外部接点に対して、外部接点が閉じる度に短時間大きな電流を流す瞬時電流通電回路27がロジック入力回路15の入力端に並列に接続されている。外部接点は、前述したように、ロジック入力回路15に入力されるロジック信号電圧を制御する接点である。
瞬時電流通電回路27は、コンデンサ28、抵抗29の並列回路で構成されている。保護制御装置外部の図示省略の外部接点が閉じ、保護制御装置のロジック入力回路15にロジック信号電圧が印加された場合、コンデンサ28が充電されるまでは、ロジック入力回路15のコンデンサ28に電流が流れ込む。このため、外部接点の接触部に大きな電流が流れる。コンデンサ28が充電した後、コンデンサ28の両端の電位差はロジック入力回路15に入力されるロジック信号電圧のレベルと等価となる。これにより、ロジック信号電圧は第1の実施の形態の保護制御装置の制御電源電圧の大きさとなる。
一方、外部接点が開くとロジック入力回路15にはロジック信号電圧が印加されなくなるが、コンデンサ28が充電されている場合、コンデンサ28の放電完了まで、ロジック入力回路15に電流が通電される。このように、瞬時電流通電回路27のコンデンサ28の充放電を利用して、ロジック入力回路15に入力されるロジック信号電圧を制御する外部接点が閉じる度に短時間大きな電流を通電させる。従って、外部接点の接触部に酸化皮膜が発生した場合でも、外部接点が閉じる度に酸化皮膜を除去し、外部接点の接触不良を防止することができ、システム全体の信頼性が向上する。
以上の説明では、第1の実施の形態に対し、外部接点が閉じる度に短時間だけ大きな電流を通電させる瞬時電流通電回路27を設けた場合を示したが、第2の実施の形態や第3の実施の形態に対し、瞬時電流通電回路27を設けるようにしてもよい。
第4の実施の形態によれば、保護制御装置外部の外部接点が閉じる度に、ロジック入力回路に短時間大きな電流を流すことで、ロジック入力回路15に入力されるロジック信号電圧を制御する外部接点の接触部に酸化皮膜が発生した場合でも、外部接点が閉じる度に酸化皮膜を除去し、外部接点の接触不良を防止できる。これにより、正しくロジック信号を保護制御装置内部に取り込むことが可能となる。
11…入力変成器、12…入力アナログ回路、13…A/D変換回路、14…演算処理回路、15…ロジック入力回路、16…リレー出力回路、17…出力接点、18…ロジック入力制御回路、19…電源回路、20…抵抗、21…フォトカプラ、22…フォトモスリレー、23…定電流ダイオード、24…電源電圧監視回路、25…抵抗、26…抵抗制御用スイッチ、27…瞬時電流通電回路、28…コンデンサ、29…抵抗

Claims (2)

  1. 電力系統の電流・電圧・位相およびロジック信号入力条件により、系統事故の検出および所定の制御を行う保護制御装置において、電力系統から電流及び電圧を入力変成器を介して入力し前記入力変成器の二次側の信号を所定レベルのアナログ信号に変換するアナログ変換回路と、前記アナログ変換回路のアナログ信号を所定のディジタル信号に変換するA/D変換回路と、所定の動作条件や出力条件が設定された外部から電圧のロジック信号を取り込むロジック入力回路と、前記A/D変換回路のディジタル信号及び前記ロジック入力回路のロジック信号に基づいて所定の保護制御演算を行いリレー出力回路を介して外部に保護制御演算結果を出力する演算処理回路と、前記演算処理回路の指令により外部から電圧のロジック信号を取り込むタイミングに合わせて前記ロジック入力回路を断続的に動作させるためのロジック入力制御回路と、前記ロジック入力回路の外部からのロジック信号の電圧と同じ値の制御用電圧となるように前記入力変成器、前記アナログ変換回路、前記A/D変換回路、前記演算処理回路に制御用の電源電圧を供給する電源回路とを備え、前記電源回路から供給される制御用の電源電圧を監視する電源電圧監視回路を設け、前記演算処理回路は、前記電源電圧監視回路で得られた制御電源電圧のレベルに応じてロジック入力回路内の抵抗を切り替えて前記ロジック入力回路に流れ込む電流を制御することを特徴とする保護制御装置。
  2. 前記ロジック入力回路は、前記ロジック入力回路に入力される電圧のロジック信号を制御する外部接点に対して、前記外部接点が閉じる度に短時間だけ大きな電流を通電させる瞬時電流通電回路を備えたことを特徴とする請求項1に記載の保護制御装置。
JP2009078168A 2009-03-27 2009-03-27 保護制御装置 Expired - Fee Related JP5225170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009078168A JP5225170B2 (ja) 2009-03-27 2009-03-27 保護制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009078168A JP5225170B2 (ja) 2009-03-27 2009-03-27 保護制御装置

Publications (2)

Publication Number Publication Date
JP2010233355A JP2010233355A (ja) 2010-10-14
JP5225170B2 true JP5225170B2 (ja) 2013-07-03

Family

ID=43048656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009078168A Expired - Fee Related JP5225170B2 (ja) 2009-03-27 2009-03-27 保護制御装置

Country Status (1)

Country Link
JP (1) JP5225170B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180346B2 (ja) * 2014-03-06 2017-08-16 三菱電機株式会社 保護継電装置
JP6218714B2 (ja) * 2014-09-26 2017-10-25 三菱電機株式会社 保護継電装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6251826U (ja) * 1985-09-19 1987-03-31
JPH08263110A (ja) * 1995-03-23 1996-10-11 Nippondenso Co Ltd 制御装置の入力回路
JP2002202336A (ja) * 2001-01-05 2002-07-19 Hitachi Ltd 保護制御装置
JP2003037927A (ja) * 2002-04-26 2003-02-07 Hitachi Ltd ディジタル保護・制御装置

Also Published As

Publication number Publication date
JP2010233355A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
JP2006325302A (ja) 放電防止回路及び該放電防止回路が設けられている電子機器
US9876438B2 (en) Converter unit system having inrush-current suppression circuit
US8564993B2 (en) Switch control circuit, switch control method, power converter, and power conversion method for controlling conducting statuses of switch elements in bridgeless switching circuit
US10355580B2 (en) DC-DC converter with protection circuit limits
JP6288773B2 (ja) 電力変換装置
JP6058233B1 (ja) 電力変換装置
JP6362283B2 (ja) 電気自動車充電設備及び充電方法
JP2014178238A (ja) 計測装置および計測方法
JP2010088283A (ja) スナバ回路
TWI489759B (zh) 電力轉換系統及方法
US10715043B2 (en) Single inductor multiple output power converter with overload control
JP5225170B2 (ja) 保護制御装置
US11146080B2 (en) Power supply device
JP6529040B2 (ja) 電力変換装置及びその制御方法
JP2010051116A (ja) スイッチング電源装置、電源システム、および電子装置
WO2007082778A1 (en) Sensing an operating state of a system
JP4851183B2 (ja) 過電流検出機能を備えたコンデンサ入力型整流回路及びそれを用いたインバータ装置
US9600012B2 (en) Internal power supply of a device
JPH08331748A (ja) 回路遮断器
JP4379608B2 (ja) 無停電電源システムの制御方法
JP6218714B2 (ja) 保護継電装置
KR101792540B1 (ko) Mmc 컨버터의 서브모듈용 전원제어장치
JP2013198242A (ja) 多重化電源装置及びその制御方法
JP2005341722A (ja) 交流直流変換装置
JP2002354812A (ja) 並列運転システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees