JP6218714B2 - 保護継電装置 - Google Patents

Description

この発明は、保護継電装置に関し、特に、電圧階級が異なる複数の電力系統に対応可能な保護継電装置の入力回路に関する。

電力系統から電流および電圧などの情報（以下、系統電力量と称す）を収集するとともに、電力系統または電力設備に事故が発生した場合に、当該事故を検出するとともに、当該事故を電力系統から切り離すために、保護継電装置が用いられている。

保護継電装置においては、電力系統の保護機器が正常であるか否かを診断するために、保護機器の状態を連続的に監視する自動監視が行なわれている。この自動監視では、保護継電装置は、監視対象となる保護機器のオンオフ情報（たとえば、遮断器および断路器等の開閉器の開閉情報など）を収集し、収集したオンオフ情報に基づいて保護機器の状態を確認する。

ディジタル保護継電装置の場合、自動監視機能として、保護機器のオンオフ情報を取込み、取込んだ情報をディジタル信号に変換してマイコンに入力するためのディジタル入力回路が設けられている。このディジタル入力回路は、スイッチを介して電気所内に設けられた直流電源に接続されている。スイッチは、機械式接点を有するリレー等から構成されており、保護機器のオンオフ情報を示す信号に応じて開閉が制御される。スイッチが閉状態となることにより、ディジタル入力回路には直流電源からの直流電圧が入力される。ディジタル入力回路は、入力された直流電圧をディジタル信号に変換してマイコンに伝達する。なお、ディジタル入力回路は、フォトカプラを用いることによって、入力された直流電圧を、入力側と出力側とを電気的に絶縁しつつ、マイコンに伝達することができる（たとえば特許文献１参照）。

上述したディジタル入力回路においては、スイッチの開閉動作を繰り返すことによって、接点の表面に酸化被膜が生じる。この酸化被膜によって接点の表面が覆われると、接点の接触不良を発生させてしまう可能性がある。

接点表面に生じる酸化被膜を破壊する手法として、接点を閉じたときに大きな電流を流すことで接点を覆っている酸化被膜を溶融する手法がある（たとえば特許文献２〜４参照）。たとえば特開平９−２９４３４１号公報（特許文献２）には、直流電源に対して電流制限抵抗、フォトカプラおよび接点が直列に接続され、当該接点によって回路の開閉が行なわれる接点入力回路において、コンデンサと抵抗とを並列に接続した回路を、電流制限抵抗に対して直列に接続することにより、接点が閉じた瞬間の電流値を、接点を覆っている酸化被膜を溶融することのできる電流値に増加させる技術が開示されている。

また、たとえば特開平１１−１１２３１０号公報（特許文献３）には、接点入力回路に直列にスイッチング回路を設け、接点状態の読み込み時にスイッチング回路を一定時間オンすることにより、スイッチング回路を介して高電圧を接点に印加して酸化被膜を溶融する技術が開示されている。

さらに特開昭５８−９６４２３号公報（特許文献４）には、フォトカプラのフォトダイオードのを動作させるための第１の電源とは別に、接点に生じた酸化被膜を破壊するための高電圧を印加する第２の電源とを設ける技術が開示されている。

特開２００８−２０５９２０号公報 特開平９−２９４３４１号公報 特開平１１−１１２３１０号公報 特開昭５８−９６４２３号公報

上述したディジタル保護継電装置において、ディジタル入力回路に入力される直流電圧の大きさは、保護継電装置が設置される電気所の直流電源電圧によって決まる。電気所の直流電源電圧は、通常、電気所内で系統電圧を用いて生成されるため、電力系統の電圧階級ごとに異なる値をとる。

このように電力系統の電圧階級は多岐に亘っているため、上記のような接点を覆っている酸化被膜を破壊する手法を実現するためには、直流電源電圧に応じて回路構成素子の値を調整しなければならず、電圧階級ごとにディジタル入力回路を作り分ける必要がある。このため、保護継電装置の製造コストおよび管理コストが嵩んでしまうという問題が生じる。

この発明は、上述のような課題を解決するためになされたものであって、その目的は、保護継電装置において、スイッチの接点を覆う酸化被膜を破壊することが可能なディジタル入力回路を、電圧階級が異なる複数の電力系統間で共通化した構成で実現することである。

この発明に係る保護継電装置は、電力系統の電気量を取込んで第１のディジタル信号として出力するアナログ入力処理部と、機械式接点を有するスイッチを介して外部直流電源に接続され、スイッチの開閉に応じて入力される二値電圧と、外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第２のディジタル信号として出力するディジタル入力処理部と、第１のディジタル信号および第２のディジタル信号に基づいて電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備える。ディジタル入力処理部は、スイッチが閉じることによって外部直流電源の正極および負極の間に電気的に接続され、スイッチを経由して外部直流電源から供給される電流を二値電圧に変換する変換回路と、変換回路に対して並列に接続され、一定の電流を流す定電流回路とを含む。

この発明によれば、スイッチの接点を覆う酸化被膜を破壊することが可能なディジタル入力回路を、電圧階級が異なる複数の電力系統間で共通化した構成で実現することができる。

この発明の実施の形態１による保護継電装置の全体構成図である。 図１におけるディジタル入力処理部の構成を示す回路図である。 スイッチがオン状態のときに閉回路を流れる電流を説明するための図である。 この発明の実施の形態２による保護継電装置におけるディジタル入力処理部９０Ａの構成を示す回路図である。 この発明の実施の形態２によるディジタル入力処理部の動作を説明するためのタイミングチャートである。 この発明の実施の形態３によるディジタル入力処理部の動作を説明するためのタイミングチャートである。 この発明の実施の形態４による保護継電装置１Ｂにおけるディジタル入力処理部の構成を示す回路図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。

実施の形態１．
（保護継電装置の全体構成）
図１は、この発明の実施の形態１による保護継電装置の全体構成図である。

図１を参照して、本実施の形態１による保護継電装置１は、ディジタル保護継電装置であり、電気所（変電所）の所内に設置される。保護継電装置１は、電力系統を構成する送電線５から電流および電圧の情報（系統電気量）を収集し、その収集した系統電気量に基づいて電力系統の保護・制御を行なう。

電気所の所内には、保護継電装置１の他に、計器用変流器（Current Transformer：ＣＴ）２、計器用変圧器（Voltage Transformer：ＶＴ）３、遮断器（Circuit Breaker：ＣＢ）４、および補助変成器１０が設置されている。ＣＴ２は、送電線５を流れる電流を測定する。計器用変圧器ＶＴは、送電線５に生じる電圧を測定する。ＣＴ２およびＶＴ３が測定した電流および電圧の情報（系統電気量）は、補助変成器１０を介して保護継電装置１へ入力される。補助変成器１０は、ＣＴ２およびＶＴ３からの系統電気量を取り込み、より小さな電気量に変換して保護継電装置１へ出力する。

ＣＢ４は開閉器の代表例として示される。開閉器には、ＣＢ４の他、図示しない断路器ＬＳ（Line Switch）等が含まれる。

保護継電装置１は、収集した系統電気量を用いて保護リレー演算などの必要な演算を実行し、系統事故の発生を検出する。そして、保護継電装置１は、送電線５において事故を検出すると、開閉器に対して遮断指令（トリップ信号）を出力する。具体的には、保護継電装置１は、アナログ入力処理部２０と、制御部４０と、出力部４０と、ディジタル入力処理部９０と、スイッチ９２とを備える。

アナログ入力処理部２０は、補助変成器１０から出力される系統電気量をアナログデータからディジタルデータに変換する。具体的には、アナログ入力処理部２０は、フィルタ２１，２３と、サンプルホールド（ＳＨ）回路２４，２５と、マルチプレクサ２６と、アナログ／ディジタル（Analog to Digital：Ａ／Ｄ）変換器２７とを含む。フィルタ２１，２３は、アナログローパスフィルタであり、補助変成器１０から出力される電流および電圧の波形信号からノイズ成分を除去する。フィルタ２１，２３の出力は、ＳＨ回路２４，２５にそれぞれ入力される。

ＳＨ回路２４，２５はそれぞれ、フィルタ２１，２３から出力される電流および電圧の波形信号を所定のサンプリング周期でサンプリングする。マルチプレクサ２６は、制御部３０から入力されるタイミング信号に基づいて、ＳＨ回路２４，２５から入力される波形信号を順次切り替えてＡ／Ｄ変換器２７に入力する。Ａ／Ｄ変換器２７は、マルチプレクサ２６から入力される波形信号をアナログデータからディジタルデータに変換する。Ａ／Ｄ変換器２７は、ディジタル変換した波形信号（ディジタルデータ）を制御部３０へ出力する。

制御部３０は、保護継電装置１の動作を統括制御する。制御部３０は、マイクロコンピュータを主体として構成される。具体的には、制御部３０は、ＣＰＵ（Central Processing Unit）３２、ＲＯＭ（Read Only Memory）３３およびＲＡＭ（Random Access Memory）３４などの記憶部と、入出力インターフェイス（Ｉ／Ｆ）３５と、ＤＯ（ディジタル出力）回路３６と、周辺Ｉ／Ｆ回路３７とを含む。これらはシステムバス３１で結合されている。制御部３０は、予めＲＯＭ３３に格納されたプログラムをＣＰＵ３２がＲＡＭ３４に読出して実行することによって、保護継電装置１の動作を統括制御する。

具体的には、アナログ入力処理部２０からのディジタルデータは、システムバス３１を介してＣＰＵ３２に取り込まれる。ＣＰＵ３２は、入力されるディジタルデータを、ＲＯＭ３３に収められているアルゴリズム（保護継電装置１の判定プログラム）により演算する。ＣＰＵ３２は、演算値が整定値を上回っていれば、ＤＯ回路３６から出力部４０にトリップ信号を発生する。出力部４０は、ＤＯ回路３６からのトリップ信号に応答して遮断指令を発生する。

ディジタル入力処理部９０は、保護機器のオンオフ情報を示す信号であるディジタル入力信号を受ける。図１には、保護機器のオンオフ情報を示すディジタル入力信号の一例として、ＣＢ４の開閉情報を示すディジタル入力信号が示されている。ディジタル入力信号は、Ｈ（論理ハイ）レベルとＬ（論理ロー）レベルとに二値化された信号である。

ディジタル入力処理部９０は、ＣＢ４から与えられるディジタル入力信号に基づいてＣＢ４の開閉情報を示すオンオフ信号を生成する。ディジタル入力処理部９０は、その生成したオンオフ信号を、周辺Ｉ／Ｆ回路３７を介してシステムバス３１へ送信する。ＣＰＵ３２は、システムバス３１から与えられるオンオフ信号に基づいて保護継電装置１の出力を常時監視することにより、誤動作側の不良を検出する。

（ディジタル入力処理部の構成）
以下、ディジタル入力処理部９０の具体的構成について説明する。図２は、図１におけるディジタル入力処理部９０の構成を示す回路図である。図２では、簡単のため、ディジタル入力処理部９０は、１つの入力チャネルを有しており、この入力チャネルにＣＢ４（図１）からのディジタル入力信号を受けるものとする。また、図２においては、保護継電装置１の構成要素として、ディジタル入力処理部９０および制御部３０のＣＰＵ３２のみが示されているが、保護継電装置１には、図１に示したアナログ入力処理部２０、制御部３０のＣＰＵ３２以外の他の要素、出力部４０およびスイッチ９２をさらに具備していることを確認的に記載する。

図２を参照して、ディジタル入力処理部９０は、保護継電装置１に設けられた外部入力端子５１，５２を介して、電気所の所内に設置された直流電源Ｅに接続される。直流電源Ｅの電源電圧Ｖｄｃは、電力系統の電圧階級に応じて異なる電圧値を示す。例えば電源電圧Ｖｄｃは、４８Ｖ，１１０Ｖ，２２０Ｖなどの値をとる。直流電源Ｅの正極は外部入力端子５１に接続され、直流電源Ｅの負極は外部入力端子５２に接続される。直流電源Ｅの負極はさらに接地ノードＧＮＤに接続される。

直流電源Ｅの正極と外部入力端子５１との間には、スイッチＳＷが設けられる。スイッチＳＷには、たとえば機械式接点を有するリレーなどが用いられる。スイッチＳＷは、ＣＢ４からのディジタル入力信号に応じて、閉状態（オン状態）または開状態（オフ状態）に制御される。具体的には、ディジタル入力信号は、ＣＢ４が閉状態のときにＨ（論理ハイ）レベルとなり、ＣＢ４が開状態のときにＬ（論理ロー）レベルとなる。スイッチＳＷは、Ｈレベルのディジタル入力信号に応答して閉状態（オン状態）となり、Ｌレベルのディジタル入力信号に応答して開状態（オフ状態）となる。すなわち、ＣＢ４がオン状態のときにスイッチＳＷはオン状態に制御され、ＣＢ４がオフ状態のときにスイッチＳＷはオフ状態に制御される。このようにして、スイッチＳＷは、ＣＢ４の開閉動作に連動して開閉する。

そして、スイッチＳＷがオン状態に制御されると、直流電源Ｅの電源電圧Ｖｄｃが外部入力端子５１を介してディジタル入力処理部９０に入力される。ディジタル入力処理部９０は、外部入力端子５１に入力された入力直流電圧Ｖｉｎに基づいてＣＢ４の開閉状態を示すオンオフ信号を生成する。

具体的には、ディジタル入力処理部９０は、抵抗素子５３，５４と、比較器５５と、閾値設定回路５６と、フォトカプラ５７と、プルアップ抵抗素子５８，５９と、定電流回路１００とを含む。

抵抗素子５３，５４は、外部入力端子５１と外部入力端子５２との間にこの順で直列に接続される。抵抗素子５３，５４は分圧回路を構成する。分圧回路は、入力直流電圧Ｖｉｎを抵抗素子５３，５４で分圧し、分圧電圧Ｖｄｉｖを出力する。入力直流電圧Ｖｉｎは、スイッチＳＷのオンオフ状態に応じて、ハイ電圧レベル（電源電圧Ｖｄｃに相当）およびロー電圧レベル（接地電圧に相当）の二値をとる。したがって、分圧電圧Ｖｄｉｖも入力直流電圧Ｖｉｎに応じて二値化された電圧となる。

抵抗素子５３および抵抗素子５４の接続ノード（分圧回路の出力端子に相当）は、比較器５５の非反転入力端子（＋端子）に接続される。比較器５５の反転入力端子（−端子）には閾値設定回路５６で生成された閾値電圧Ｖｔｈが入力される。

比較器５５は、分圧回路から出力された分圧電圧Ｖｄｉｖと、閾値電圧Ｖｔｈとを比較し、比較結果を出力する。分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈを超えているとき、比較器５５の出力信号はＨレベルとなる。

フォトカプラ５７は、比較器５５の出力信号に基づいて、ＣＢ４の開閉状態を示すオンオフ信号を生成する。具体的には、フォトカプラ５７は、フォトダイオード５７ａと、フォトトランジスタ５７ｂとを含む。フォトダイオード５７ａのアノード端子はプルアップ抵抗素子５８を介して動作電源６０に接続される。フォトダイオード５７ａのカソード端子は比較器５５の出力端子に接続される。フォトトランジスタ５７ｂのコレクタ端子はプルアップ抵抗素子５９を介して動作電源９１に接続され、エミッタ端子は信号接地ＳＧに接続される。フォトカプラ５７は、フォトトランジスタ５７ｂのコレクタ端子にオンオフ信号を発生し、その発生したオンオフ信号をＣＰＵ３２に出力する。なお、動作電源６０および動作電源９１は、変電所内において直流電源Ｅの電源電圧Ｖｄｃを降圧して生成された電源電圧である。ただし、動作電源９１は動作電源６０よりも電源電圧が低い。

上記の構成において、比較器５５がＨレベルの出力信号を出力した場合、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈを超えている場合には、フォトダイオード５７ａおよびフォトトランジスタ５７ｂが非導通状態になるため、フォトカプラ５７の出力信号（オンオフ信号）はＨレベルとなる。一方、比較器５５がＬレベルの出力信号を出力した場合、すなわち、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ以下となる場合には、フォトダイオード５７ａおよびフォトトランジスタ５７ｂが導通状態になるため、フォトカプラ５７の出力信号（オンオフ信号）はＬレベルとなる。

このように、ディジタル入力処理部９０から出力されるオンオフ信号は、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈを超えるときＨレベルとなり、分圧電圧Ｖｄｉｖが閾値電圧Ｖｔｈ以下となるときＬレベルとなる。すなわち、フォトカプラ５７は、比較器５５の出力信号を電気的に絶縁しながらＣＰＵ３２に伝達するための送信部を構成する。

（閾値設定回路５６の構成）
分圧電圧Ｖｄｉｖの大きさは、入力直流電圧Ｖｉｎに応じて変化する。入力直流電圧Ｖｉｎは、スイッチＳＷがオン状態（＝ＣＢ４がオン状態）のとき直流電源Ｅの電源電圧Ｖｄｃとなり、スイッチＳＷがオフ状態（＝ＣＢ４がオフ状態）のとき接地電圧となる。すなわち、スイッチＳＷの開閉状態（＝ＣＢ４の開閉状態）に応じて入力直流電圧Ｖｉｎが電源電圧Ｖｄｃまたは接地電圧に切り替わることにより、ディジタル入力処理部９０から出力されるオンオフ信号はＨレベルまたはＬレベルに切替わる。よって、ＣＰＵ３２は、オンオフ信号に基づいてＣＢ４の開閉情報を取得することができる。

その一方で、直流電源Ｅの電源電圧Ｖｄｃは電力系統の電圧階級によって異なるため、入力直流電圧Ｖｉｎからオンオフ信号を生成するためには、電圧階級ごとに閾値設定回路を作り分ける必要があり、製造コストおよび管理コストの増大を招く。

そこで、本実施の形態では、閾値設定回路５６で生成される閾値電圧Ｖｔｈを、電圧階級に応じて切り替え可能とする。これにより、複数の電圧階級の間で閾値設定回路の共通化を実現する。具体的には、閾値設定回路５６は、ｍ個（ｍは２以上の整数）の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを生成可能に構成される。ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍは互いに異なる電圧値をとる。閾値設定回路５６は、ＣＰＵ３２からの制御信号ＳＩＧ１〜ＳＩＧｍに応じて、閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを切り替えて出力する。

一例として、ＣＰＵ３２は、直流電源Ｅの電源電圧Ｖｄｃと閾値電圧Ｖｔｈとの関係を予め求めておくとともに、その対応関係を予めマップまたは関係式としてＲＯＭ３３に格納しておく。ＣＰＵ３２は、当該マップまたは関係式を参照して、直流電源Ｅの電源電圧Ｖｄｃに対応する閾値電圧Ｖｔｈを算出し、その算出した閾値電圧Ｖｔｈに基づいて、ｍ個の制御信号ＳＩＧ１〜ＳＩＧｍの中から１つの制御信号ＳＩＧｉ（ｉは１以上ｍ以下の整数）を選択してＨレベル（活性状態）とする。一方、ＣＰＵ３２は、残りの（ｍ−１）個の制御信号をＬレベル（非活性状態）とする。閾値設定回路５６は、Ｈレベルに活性化された制御信号ＳＩＧｉを受けると、制御信号ＳＩＧｉに対応する閾値電圧Ｖｔｈ＿ｉを選択し、閾値電圧Ｖｔｈとして比較器５５の反転入力端子に出力する。

（定電流回路１００の構成）
以上に示した構成において、スイッチＳＷがオン状態（＝ＣＢ４がオフ状態）のときには、直流電源Ｅ、スイッチＳＷおよび、抵抗素子５３，５４からなる分圧回路の間で閉回路が形成され、直流電源ＥからスイッチＳＷを経由して分圧回路に電流が流れる。分圧回路は、直流電源Ｅから供給される電流を分圧電圧Ｖｄｉｖに変換して出力する「変換回路」として機能し得る。

上記の分圧回路においては、スイッチＳＷの開閉時にサージ電流のような大きな電流が発生すると、ノイズとなってディジタル入力処理部９０の誤動作を引き起こす可能性がある。また、サージ電流の侵入によって比較器５５が損傷するおそれがある。このようなサージ電流を抑制するため、および、比較器５５の定格入力電圧値まで電源電圧Ｖｄｃを降圧する必要があるため、抵抗素子５３，５４に数ｋΩ程度の高い抵抗値を有する素子が使用される。これにより、閉回路を流れる電流は数ｍＡ程度の微小な電流に制限される。

その一方で、抵抗素子５３，５４の抵抗値を高くするに従って閉回路を流れる電流が小さくなる。スイッチＳＷに機械式接点を有するリレーを用いた場合には、スイッチＳＷの開閉を繰り返すことによってリレーの接点が酸化し、接点の表面に酸化被膜が生じる。上記のように閉回路を流れる電流が小さくなり、接点表面の酸化被膜を溶融することのできる電流値を下回ると、スイッチＳＷをオンしたときに酸化被膜を破壊することが困難となり、結果として接点の接触不良につながる可能性がある。

スイッチＳＷに接触不良が生じると、ディジタル入力処理部９０は、ＣＢ４から送信されるディジタル入力信号を正確に取り込むことができなくなるため、誤ったオンオフ信号を生成するおそれがある。したがって、ディジタル入力処理部９０の正常動作を確保するためには、直流電源Ｅ、スイッチＳＷおよび分圧回路からなる閉回路を流れる電流を、スイッチＳＷの接点表面を覆っている酸化被膜を破壊することが可能な電流値に調整する必要がある。これには、直流電源Ｅの電源電圧Ｖｄｃごとに、すなわち、電力系統の電圧階級ごとに、分圧回路を構成する抵抗素子５３，５４を、サージ電流を抑制しつつ酸化被膜を溶融することができる適当な抵抗値に設定することが求められる。その結果、上記の閾値設定回路と同様に、電圧階級ごとに分圧回路を作り分けることが必要となる。

本実施の形態においては、図２に示すように、一定の電流を流す定電流回路１００が分圧回路の入力端子間に接続されている。言い換えれば、直流電源Ｅ、スイッチＳＷおよび分圧回路から構成される閉回路において、直流電源Ｅに対して分圧回路と並列に定電流回路１００が接続されている。この定電流回路１００は、分圧回路からスイッチＳＷに向かって流れる電流に対して一定の電流を加算する。これにより、接点表面を覆っている酸化被膜を破壊することが可能な電流値を有する電流をスイッチＳＷに流すことができる。この結果、電力系統の電圧階級ごとに分圧回路の抵抗値を調整することが不要となるため、複数の電圧階級の間で分圧回路を共通化することが可能となる。

以下、定電流回路１００の具体的構成について説明する。図２および図３には、定電流回路１００の構成の一例が示されている。

定電流回路１００は、バリスタ（電圧非直線抵抗体）１０１と、プルアップ抵抗素子１０２と、ダイオード１０３と、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１０４と、抵抗素子１０５とを含む。

ダイオード１０３、ＭＯＳＦＥＴ１０４および抵抗素子１０５は、この順で外部入力端子５１と外部入力端子５２との間に直列に接続される。詳細には、ダイオード１０３のアノードは外部入力端子５１に接続され、ダイオード１０３のカソードはＭＯＳＦＥＴ１０４のドレインに接続される。ＭＯＳＦＥＴ１０４のソースは抵抗素子１０５を介して外部入力端子５２に接続される。ＭＯＳＦＥＴ１０４のゲートはプルアップ抵抗素子１０２を介して動作電源６０に接続される。バリスタ１０１は、外部入力端子５１とＭＯＳＦＥＴ１０４のソースとの間に接続される。

図３は、スイッチＳＷがオン状態のときに分圧回路および定電流回路を流れる電流を説明するための図である。

図３を参照して、スイッチＳＷがオン状態のときに抵抗素子５３，５４からなる分圧回路を流れる電流をＩ１とし、定電流回路１００を流れる電流をＩ２とする。

分圧回路は、入力直流電圧Ｖｉｎを分圧比αで分圧した電圧α・Ｖｉｎを出力する。分圧回路の分圧比αは、抵抗素子５３，５４の抵抗値Ｒ１，Ｒ２を用いて表される。分圧比αは、Ｒ２／（Ｒ１＋Ｒ２）に等しい。分圧回路を流れる電流Ｉ１は、Ｖｉｎ／（Ｒ１＋Ｒ２）で表される。

定電流回路１００においては、動作電源６０の動作電源電圧からＭＯＳＦＥＴ１０４のゲート−ソース間電圧Ｖｇｓを差し引いた電圧が、抵抗素子１０５に印加される。動作電源電圧をＶｄｃ１とし、抵抗素子１０５の抵抗値をＲ３とすると、抵抗素子１０５を流れる電流Ｉ２は、（Ｖｄｃ１−Ｖｇｓ）／Ｒ３で表される。

なお、定電流回路１００において、ダイオード１０３は、直流電源Ｅの逆接続対策として設置されている。また、バリスタ１０１は、外部入力端子５１，５２間にインパルス電圧が印加された場合に、ＭＯＳＦＥＴ１０４をインパルス電圧から保護するために設けられている。

以上のような構成とすることにより、スイッチＳＷがオン状態のときには、電流Ｉ１と電流Ｉ２との合計電流（＝Ｉ１＋Ｉ２）がスイッチＳＷに流れる。上記のように、サージ電流を抑制する観点から、ワイドレンジの最低入力電圧に設定した場合において、電流Ｉ１は数１０μＡ程度の微小な電流に調整されている。この電流Ｉ１よりも十分に大きい数ｍＡ程度の電流値に電流Ｉ２を調整することにより、スイッチＳＷには、接点表面を覆っている酸化被膜を溶融することが可能な大きさの電流値の電流を流すことができる。この結果、ディジタル入力処理部９０は、ＣＢ４から与えられるディジタル入力信号に基づいて、正確なオンオフ信号を生成することができる。

なお、本実施の形態１では、定電流回路１００において、抵抗素子１０５に定電流を駆動するための素子の代表例としてＭＯＳＦＥＴを示しているが、当該素子にＭＯＳＦＥＴ以外の電圧駆動型素子を用いることができる点について確認的に記載する。

（作用効果）
このように、この発明の実施の形態１による保護継電装置によれば、スイッチを経由して直流電源から供給される電流を分圧電圧変換して出力する分圧回路に対して並列に定電流回路を設けることにより、スイッチの開閉時に分圧回路にサージ電流が流れるのを抑制し、かつ、入力電圧Ｖｄｃを降圧しつつ、スイッチの接点表面を覆っている酸化被膜を破壊することができる。これにより、ディジタル入力処理部の正常動作を確保することができる。

また、分圧回路からスイッチに向かう電流に対して定電流回路が一定の電流を加算する構成としたことにより、複数の電圧階級の間で分圧回路を共通化することができる。これにより、ディジタル入力処理部は様々な電圧階級に容易に対応することができるため、保護継電装置の製造コストおよび管理コストを低減することができる。

さらに、様々な電圧階級に対応可能なディジタル入力処理部を小型かつ簡素な構成で実現できるため、保護継電装置が大型化するのを防止できる。

実施の形態２．
上記の実施の形態１では、分圧回路からスイッチＳＷに向かう電流Ｉ１に対して、定電流回路１００により一定の電流Ｉ２を加算する構成について説明したが、スイッチＳＷの接点表面を覆っている酸化被膜を破壊することができる反面、酸化被膜の有無にかかわらず定電流回路１００が定電流Ｉ２を流し続けるために、無駄に電力を消費する可能性がある。言い換えれば、スイッチＳＷの接点表面の酸化被膜が破壊されていれば、定電流回路１００を用いないことが、保護継電装置の運転効率を高める点で有利である。

実施の形態２では、保護継電装置の運転効率の向上が可能なディジタル入力処理部の構成について説明する。なお、この発明の実施の形態２に従う保護継電装置１Ａの全体構成は、図１と同様であるので詳細な説明は繰り返さない。また、ディジタル入力処理部９０Ａの概略構成についても、定電流回路１００Ａの回路構成を除いて、図２と同様であるので、詳細な説明は繰り返さない。

図４は、この発明の実施の形態２による保護継電装置１Ａにおけるディジタル入力処理部９０Ａの構成を示す回路図である。

図４を参照して、ディジタル入力処理部９０Ａは、図２に示すディジタル入力処理部９０において、定電流回路１００に代えて、定電流回路１００Ａを設けたものである。定電流回路１００Ａは、図２に示す定電流回路１００と基本的に同様の構成を有している。しかし、定電流回路１００Ａでは、トランジスタ１０６を含む点で定電流回路１００とは異なっている。

トランジスタ１０６は、ＮＰＮ型トランジスタであり、コレクタがＭＯＳＦＥＴ１０４のゲートに接続され、エミッタが外部入力端子５２に接続され、ベースがＣＰＵ３２に接続される。トランジスタ１０６のオン／オフは、ＣＰＵ３２からベースに入力される制御信号ＣＮＴによって制御される。

具体的には、トランジスタ１０６は、Ｈレベルの制御信号ＣＮＴに応答してオンされる。これにより、ＭＯＳＦＥＴ１０４のゲートは、トランジスタ１０６を介して外部入力端子５２（接地電圧）に接続される。この場合、ＭＯＳＦＥＴ１０４はオフ状態となるため、スイッチＳＷがオン状態であっても、抵抗素子１０５に定電流Ｉ２が流れない。すなわち、定電流回路１００Ａは、Ｈレベルの制御信号ＣＮＴに従って、定電流Ｉ２を駆動できない「無効」の状態に設定される。

これに対して、トランジスタ１０６は、Ｌレベルの制御信号ＣＮＴに応答してオフされる。トランジスタ１０６がオフされることにより、ＭＯＳＦＥＴ１０４のゲートは外部入力端子５２（接地電圧）と電気的に切り離される。したがって、ＭＯＳＦＥＴ１０４はオン状態となり、スイッチＳＷがオン状態のときに抵抗素子１０５に定電流Ｉ２が流れる。すなわち、定電流回路１００Ａは、Ｌレベルの制御信号ＣＮＴに従って、定電流Ｉ２を駆動可能な「有効」の状態に設定される。

このように、定電流回路１００Ａは、ＣＰＵ３２からの制御信号ＣＮＴに応じて、有効および無効のいずれかに設定される。すなわち、ＣＰＵ３２は、定電流回路１００Ａを有効にするか無効にするかを設定する「設定部」を実現する。

本実施の形態では、ＣＰＵ３２は、スイッチＳＷの開閉状態に応じて、定電流回路１００Ａを有効にするか無効にするかを設定する。具体的には、ＣＰＵ３２は、ディジタル入力処理部９０Ａから与えられるオンオフ信号に基づいてスイッチＳＷの開閉状態を監視している。スイッチＳＷが正常である場合には、実施の形態１で説明したように、ＣＢ４が閉状態のときに（＝ディジタル入力信号がＨレベルのときに）、スイッチＳＷは閉状態（オン状態）に制御される。一方、ＣＢ４が開状態のとき（＝ディジタル入力信号がＬレベルのときに）、スイッチＳＷは開状態（オフ状態）に制御される。ディジタル処理部９０Ａにより生成されるオンオフ信号は、スイッチＳＷがオン状態のときにＨレベルとなり、スイッチＳＷがオフ状態のときにＬレベルとなる。

ＣＰＵ３２は、ディジタル入力処理部９０Ａからのオンオフ信号に基づいて、スイッチＳＷがオン状態かオフ状態かを判定する。スイッチＳＷがオフ状態であると判定された場合には、ＣＰＵ３２はＬレベルの制御信号ＣＮＴを生成する。Ｌレベルの制御信号ＣＮＴを受けてトランジスタ１０６がオフすることにより、定電流回路１００Ａは有効に設定される。

ここで、スイッチＳＷがオフ状態となる場合には、ディジタル入力信号がＬレベルである場合と、ディジタル入力信号がＨレベルであるにもかかわらず、スイッチＳＷの接点表面が酸化被膜で覆われて接触不良が生じている場合とが想定される。前者の場合には、直流電源Ｅと分圧回路との間には閉回路が形成されないため、たとえ定電流回路１００Ａを有効に設定しても電流Ｉ１，Ｉ２が流れることはない。

一方、後者の場合には、定電流回路１００Ａを有効に設定することで、スイッチＳＷには電流Ｉ１と電流Ｉ２との合計電流が流れる。これにより、スイッチＳＷの接点の表面を覆う酸化被膜が破壊されて接触不良が解消されるため、スイッチＳＷをオン状態に戻すことができる。

ＣＰＵ３２は、定電流回路１００Ａを有効に設定した後、接触不良の解消によってスイッチＳＷがオフ状態からオン状態に変化すると、制御信号ＣＮＴをＬレベルからＨレベルに切り替える。これにより、定電流回路１００Ａは無効に設定されるため、スイッチＳＷには電流Ｉ１のみが流れる。スイッチＳＷがオン状態である場合には、スイッチＳＷの接点表面が酸化被膜で覆われていない、正常な状態と判断することができる。したがって、このような場合には定電流回路１００Ａを無効に設定することによって、無駄な電力消費を抑えることができる。

以上のような制御構造に基づくディジタル入力処理部９０Ａの動作について図５を用いて説明する。

図５を参照して、時刻ｔ１においてＣＢ４が開状態から閉状態に変化した後、時刻ｔ８においてＣＢ４が閉状態から開状態に変化する場合を想定する。

時刻ｔ１においては、ＣＢ４が開状態から閉状態に変化したことに応じて、ディジタル入力信号はＬレベルからＨレベルに変化する。このディジタル入力信号に応答して、スイッチＳＷはオフ状態からオン状態に切り替わる。

ディジタル入力処理部９０Ａは、ディジタル入力信号に基づいてオンオフ信号を生成する。生成されたオンオフ信号は、時刻ｔ１においてＬレベルからＨレベルに変化する。ＣＰＵ３２は、ディジタル入力処理部９０Ａから出力されるオンオフ信号に基づいてスイッチＳＷがオン状態かオフ状態かを判定し、その判定結果に基づいて定電流回路１００Ａを有効にするか無効にするかを設定する。

具体的には、ＣＰＵ３２は、時刻ｔ１以前は、Ｌレベルのオンオフ信号に基づいてスイッチＳＷがオフ状態と判定する。ＣＰＵ３２は、スイッチＳＷがオフ状態のときには、Ｌレベルの制御信号ＣＮＴを生成することにより、定電流回路１００Ａを有効に設定する。これにより、時刻ｔ１においてスイッチＳＷがオン状態に切り替わると、定電流回路１００Ａに定電流Ｉ２が流れる。したがって、分圧回路を流れる電流Ｉ１と電流Ｉ２との合計電流（＝Ｉ１＋Ｉ２）がスイッチＳＷに流れる。

ＣＰＵ３２は、スイッチＳＷがオン状態に変化してから所定期間Ｔ１（第１の期間）が経過した時刻ｔ２において、制御信号ＣＮＴをＬレベルからＨレベルに切り替える。この期間Ｔ１は、スイッチＳＷの接点表面を覆う酸化被膜を溶融するのに十分な長さに設定される。制御信号ＣＮＴがＨレベルになったことに応答して、定電流回路１００Ａは無効に設定される。そのため、時刻ｔ２以降、スイッチＳＷを流れる電流は、分圧回路を流れる電流Ｉ１のみとなる。

ここで、時刻ｔ２よりも後の時刻ｔ３において、スイッチＳＷの接点表面を覆っている酸化被膜によって接触不良が発生した場合を想定する。この場合、スイッチＳＷはオフ状態に変化するため、スイッチＳＷを流れる電流は０となる。スイッチＳＷがオフ状態になると、ディジタル入力処理部９０Ａにより生成されるオンオフ信号はＨレベルからＬレベルに変化する。

ＣＰＵ３２は、このオンオフ信号の変化に基づいて、ＣＢ４が開状態になったと誤って判定するおそれがある。これにより、保護継電装置１Ａの誤動作を発生させる可能性がある。このような不具合を回避するため、時刻ｔ３においてスイッチＳＷがオフ状態に変化すると、ＣＰＵ３２は、制御信号ＣＮＴをＨレベルからＬレベルに切り替える。時刻ｔ３よりも後の時刻ｔ４において、Ｈレベルの制御信号ＣＮＴに応答して定電流回路１００Ａは有効に設定される。これにより、スイッチＳＷを流れる電流は０から電流Ｉ１および電流Ｉ２の合計電流（＝Ｉ１＋Ｉ２）まで増加する。この電流の増加によって接点表面の酸化被膜が破壊されることにより、時刻ｔ５においてスイッチＳＷはオン状態に戻る。

なお、スイッチＳＷがオフ状態になった時刻ｔ３から定電流回路１００Ａが有効に設定される時刻ｔ４までの期間Ｔ２（第２の期間）は、上記の期間Ｔ１よりも十分に短い期間である。上記のように接点表面の酸化被膜に起因してスイッチＳＷがオフ状態に変化した場合においては、スイッチＳＷがオフされた後直ちに定電流回路１００Ａを有効に設定することで、短時間で酸化被膜を破壊してスイッチＳＷをオン状態に戻すことができる。

ＣＰＵ３２は、定電流回路１００Ａを有効に設定した時刻ｔ４から所定期間Ｔ３（第３の期間）が経過する時刻ｔ６までの間、スイッチＳＷのオンオフの判定結果を無効とする。すなわち、ＣＰＵ３２は、期間Ｔ３の間はＣＢ４が開状態か閉状態かの判断を行なわないこととする。この期間Ｔ３は、スイッチＳＷの接点表面の酸化被膜を破壊するのに要する時間よりも長い時間に設定される。

上記のように、接触不良によってスイッチＳＷがオフ状態に変化した場合には、定電流回路１００Ａを有効に設定した後にスイッチＳＷがオン状態に戻る。しかしながら、スイッチＳＷがオフ状態に変化した直後は、スイッチＳＷの接触不良が生じているのか、ディジタル入力信号がＬレベルに変化したのかを区別することができない。そのため、ディジタル入力処理部９０Ａから出力されるオンオフ信号と実際のＣＢ４の開閉状態との間に不一致が生じてしまい、保護継電装置の誤動作を引き起こす可能性がある。そこで、ＣＰＵ３２は、定電流回路１００Ａを有効に設定した後、スイッチＳＷがオン状態に戻るのに要する時間を待ってから、オンオフ信号に基づいてＣＢ４が開状態か閉状態かを判断する。これにより、保護継電装置の誤動作を防止することができる。

ＣＰＵ３２は、スイッチＳＷがオン状態に変化した時刻ｔ５から期間Ｔ１（第１の期間）が経過した時刻ｔ７において、制御信号ＣＮＴをＬレベルからＨレベルに切り替える。制御信号ＣＮＴがＨレベルになったことに応答して、定電流回路１００Ａは再び無効に設定される。スイッチＳＷが正常な状態に戻った後は定電流回路１００Ａを無効に設定することで、無駄な電力消費を抑えることができる。

時刻ｔ８においてディジタル入力信号がＨレベルからＬレベルに変化すると、スイッチＳＷはオン状態からオフ状態に切り替わる。ＣＰＵ３２が制御信号ＣＮＴをＨレベルからＬレベルに切り替えることにより、時刻ｔ９において定電流回路１００Ａは有効に設定される。この場合、直流電源Ｅと分圧回路との間には閉回路が形成されないため、スイッチＳＷに電流が流れることはない。ＣＰＵ３２は、上記のように、定電流回路１００Ａを有効に設定してから期間Ｔ３（第３の期間）が経過するまでの間、スイッチＳＷのオンオフの判定結果を無効とする。したがって、ＣＰＵ３２は、定電流回路１００Ａを有効に設定した時刻ｔ９から時間Ｔ３が経過した時刻ｔ１０において、ＣＢ４が開状態であると判断する。

（作用効果）
このように、この発明の実施の形態２による保護継電装置によれば、スイッチが開状態となったときに定電流回路を有効に設定することにより、接点表面を覆っている酸化被膜を溶融することのできる電流値の電流をスイッチに流すことができる。さらに、定電流回路を有効に設定した後にスイッチが閉状態に変化したときには、定電流回路を無効に設定することで、定電流回路で電力が消費されるのを抑止することができる。このようにして、定電流回路は、スイッチの接点表面の酸化被膜を破壊するために効果的に用いられるため、常時定電流回路に定電流を流させるよりも、無駄な電力消費を抑えることができる。この結果、保護継電装置の運転効率を向上させることができる。

実施の形態３．
上記の実施の形態２では、スイッチＳＷの開閉状態に応じて定電流回路を有効にするか無効にするかを設定する構成について説明したが、定電流回路を有効に設定する期間と、定電流回路を無効に設定する期間とを周期的に設けることで、実質的に、定電流回路の電力消費を抑えるようにしてもよい。この発明の実施の形態３では、定電流回路をデューティ制御する構成について説明する。

なお、この発明の実施の形態３に従う保護継電装置の全体構成は、図１と同様であるので詳細な説明は繰り返さない。また、ディジタル入力処理部および定電流回路の回路構成は、図４のディジタル入力処理部９０Ａおよび定電流回路１００Ａとそれぞれ同様であるので詳細な説明は繰り返さない。

図６は、この発明の実施の形態３によるディジタル入力処理部の動作を説明するためのタイミングチャートである。

図６を参照して、定電流回路１００Ａ（図４）は、ＣＰＵ３２からの制御信号ＣＮＴに応じて、有効および無効のいずれかに設定される。具体的には、定電流回路１００Ａは、Ｈレベルの制御信号ＣＮＴに従って有効に設定され、Ｌレベルの制御信号ＣＮＴに従って無効に設定される。

ＣＰＵ３２は、定電流回路１００Ａを有効に設定する期間と、定電流回路１００Ａを無効に設定する期間とを周期的に設ける。図中の期間ｔｏｎは、Ｌレベルの制御信号ＣＮＴに従って定電流回路１００Ａを有効に設定する期間を示す。図中の期間ｔｏｆｆは、Ｈレベルの制御信号ＣＮＴに従って定電流回路１００Ａを無効に設定する期間を示す。なお、定電流回路１００Ａの制御周期に対する期間ｔｏｎの時間比であるデューティ比は、ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ）で表わされる。

本実施の形態では、定電流回路１００Ａを有効にするか無効にするかを、予め設定されたデューティ比に従って設定する。これにより、ディジタル入力信号がＨレベルである場合には、期間ｔｏｎにおいて電流Ｉ１と電流Ｉ２との合計電流（＝Ｉ１＋Ｉ２）がスイッチＳＷに流れる。一方、期間ｔｏｆｆにおいて電流Ｉ１のみがスイッチＳＷに流れる。

定電流回路１００Ａを有効に設定する期間ｔｏｎは、たとえば、電流Ｉ１と電流Ｉ２との合計電流によってスイッチＳＷの接点表面を覆っている酸化被膜を溶融することが可能な長さに設定される。これにより、スイッチＳＷの接点表面に生じる酸化被膜が定期的に破壊されるため、接点の接触不良が発生するのを回避することができる。また、スイッチＳＷの接点表面の酸化被膜を破壊した後は、定電流回路１００Ａは無効に設定されるため、無駄な電力消費を抑えることができる。

さらに、定電流回路１００Ａが定電流を流し続ける構成とした場合には、定電流回路１００Ａ内部のＭＯＳＦＥＴ１０４の発熱が生じ得る。ＭＯＳＦＥＴ１０４の温度が許容温度を上回ると、ＭＯＳＦＥＴ１０４およびその周辺部品の劣化や損傷につながる可能性がある。本実施の形態によれば、定電流回路１００Ａは、デューティ比に従って定期的に定電流を流すように制御されるため、ＭＯＳＦＥＴ１０４の発熱を抑制することができる。

（作用効果）
このように、この発明の実施の形態３による保護継電装置によれば、定電流回路を定期的に有効に設定することにより、スイッチの接点表面に生じる酸化被膜を定期的に破壊することができる。このような構成とすることにより、常時定電流を流し続けるように構成された定電流回路と比較して、スイッチの接触不良が発生するのを防止しながら、無駄な電力消費を抑えることができる。この結果、保護継電装置の運転効率を向上させることができる。

なお、本実施の形態において、定電流回路を有効に設定する期間ｔｏｎおよび定電流回路を無効に設定する期間ｔｏｆｆの長さ、並びにデューティ比（＝ｔｏｎ／（ｔｏｎ＋ｔｏｆｆ））は、保護継電装置が設置される環境、電力系統の電圧階級、およびスイッチＳＷの構造などを考慮して可変に設定することが可能である。たとえば、スイッチＳＷの接点表面に酸化被膜が形成される速度に基づいて、これらの値を設定するようにしてもよい。

実施の形態４．
上述の実施の形態１〜３では、１チャネル入力のディジタル入力処理部の構成について説明したが、複数の入力チャネルを有するディジタル入力処理部の場合には、複数の入力直流電圧のそれぞれに対応する複数の定電流回路、比較器および閾値電圧が必要になる。この発明の実施の形態４では、複数の入力チャネルを有するディジタル入力処理部の構成について説明する。

この発明の実施の形態４による保護継電装置１Ｂは、ｎ個（ｎは２以上の自然数）の外部入力端子５１＿１〜５１＿ｎと、外部入力端子５１＿１〜５１＿ｎからの直流入力電圧Ｖｉｎ１〜Ｖｉｎｎを受けるディジタル入力処理部９０Ｂとを備える。保護継電装置１Ｂの全体構成は、ディジタル入力処理部９０Ｂを除いて図１と同様であるので、詳細な説明は繰り返さない。

図７は、この発明の実施の形態４による保護継電装置１Ｂにおけるディジタル入力処理部９０Ｂの構成を示す回路図である。

図７を参照して、ディジタル入力処理部９０Ｂは、保護継電装置１Ｂに設けられたｎ個の外部入力端子５１＿１〜５１＿ｎおよび外部入力端子５２を介して、電気所の所内に設置された直流電源Ｅに接続される。直流電源Ｅの正極はｎ個の外部入力端子５１＿１〜５１＿ｎに共通に接続され、直流電源Ｅの負極は外部入力端子５２に接続される。直流電源Ｅの負極はさらに接地電圧に接続されている。直流電源Ｅの電源電圧Ｖｄｃは、電力系統の電圧階級に応じて異なる電圧値を示す。

直流電源Ｅの正極とｎ個の外部入力端子５１＿１〜５１＿ｎとの間には、ｎ個のスイッチＳＷ１〜ＳＷｎがそれぞれ設けられる。ｎ個のスイッチＳＷ１〜ＳＷｎはそれぞれ、対応する保護機器から入力されるディジタル入力信号１〜ｎに応じて、閉状態（オン状態）または開状態（オフ状態）に制御される。すなわち、ｎ個のスイッチＳＷ１〜ＳＷｎの各々は、図２のスイッチＳＷと同様に、対応する保護機器のオンオフ状態に連動して開閉する。そして、スイッチＳＷ１〜ＳＷｎがオン状態に制御されると、直流電源Ｅの電源電圧Ｖｄｃが外部入力端子５１＿１〜５１＿ｎを介してディジタル入力処理部９０Ｂに入力される。

ディジタル入力処理部９０Ｂは、ｎ個のＤＩ部９０＿１〜９０＿ｎと、閾値設定回路５６とを含む。ＤＩ部９０＿１〜９０＿ｎの各々は、図４に示すディジタル入力処理部９０Ａと同じ回路構成を有する。ただし、閾値設定回路５６は、ｎ個のＤＩ部９０＿１〜９０＿ｎに共通に設けられる。したがって、閾値設定回路５６で生成された閾値電圧Ｖｔｈは、ＤＩ部９０＿１〜９０＿ｎの各々に含まれる比較器５５の反転入力端子（−端子）に入力される。

ＤＩ部９０＿ｊ（ｊは１以上ｎ以下の整数）は、対応する外部入力端子５１＿ｊに入力される入力直流電圧Ｖｉｎｊを抵抗素子５３，５４で分圧し、分圧電圧Ｖｄｉｖｊを比較器５５の非反転入力端子（＋端子）に出力する。比較器５５は、分圧回路から出力された分圧電圧Ｖｄｉｖｊと、閾値電圧Ｖｔｈとを比較し、分圧電圧Ｖｄｉｖｊが閾値電圧Ｖｔｈを超えているときにＨレベルの信号を出力する。フォトカプラ５７は、比較器５５の出力信号に基づいて、対応する保護機器のオンオフ状態を示すオンオフ信号を生成し、生成したオンオフ信号をＣＰＵ３２へ出力する。

閾値設定回路５６は、電圧値が互いに異なるｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ＿ｍを切り替えて出力可能に構成されている。閾値設定回路５６は、ＣＰＵ３２からの制御信号ＳＩＧ１〜ＳＩＧｍに応じて、ｍ個の閾値電圧Ｖｔｈ＿１〜Ｖｔｈ_ｍのうちの１つを選択して、閾値電圧ＶｔｈとしてＤＩ部９０＿１〜９０＿ｎの各々に含まれる比較器５５の反転入力端子に入力する。

ＤＩ部９０＿１〜９０＿ｎの各々には定電流回路１００Ａが設けられている。定電流回路１００Ａは、図４の定電流回路１００Ａと同一の回路構成を有しており、ＣＰＵ３２からの制御信号ＣＮＴに応じて有効または無効に設定される。

ＣＰＵ３２は、上記の実施の形態２で説明した方法と同様の方法により、スイッチＳＷ１〜ＳＷｎの開閉状態に応じて、定電流回路１００Ａを有効にするか無効にするかを設定することができる。具体的には、ＣＰＵ３２は、ＤＩ部９０＿１〜９０＿ｎの各々から出力されるオンオフ信号に基づいて、スイッチＳＷ１〜ＳＷｎの各々がオン状態かオフ状態かを判定する。スイッチＳＷ１〜ＳＷｎのうちのスイッチＳＷｊがオフ状態であると判定された場合には、ＣＰＵ３２はＬレベルの制御信号を生成して、対応するＤＩ部９０＿ｊの定電流回路１００Ａに出力する。これにより、ＤＩ部９０＿ｊの定電流回路１００Ａは有効に設定される。

ＣＰＵ３２は、ＤＩ部９０＿ｊの定電流回路１００Ａを有効に設定した後、スイッチＳＷｊがオフ状態からオン状態に変化すると、制御信号ＣＮＴをＬレベルからＨレベルに切り替える。これにより、定電流回路１００Ａは無効に設定される。

このように、ＣＰＵ３２は、対応するスイッチＳＷの開閉状態に応じてｎ個の定電流回路１００Ａを個別に有効または無効に設定することができる。これにより、ディジタル入力処理部９０Ｂ全体での電力消費を抑えることができるため、保護継電装置１Ｂの運転効率を向上させることができる。

あるいは、ＣＰＵ３２は、上記の実施の形態３で説明した方法と同様の方法により、ｎ個の定電流回路１００Ａをデューティ制御することができる。具体的には、ＣＰＵ３２は、予め設定されたデューティ比に従って、ｎ個の定電流回路１００Ａを一括して有効または無効に設定する。これによれば、より簡易な制御によって、ディジタル入力処理部９０Ｂ全体での電力消費を抑えることができる。

（作用効果）
このように、この発明の実施の形態４に従う保護継電装置によれば、複数の電圧階級に容易に対応可能な複数チャネル入力のディジタル入力処理部を、小型化および簡素化された構成によって実現できる。

なお、上記の実施の形態１〜４では、比較器５５の出力信号を電気的に絶縁しながらＣＰＵ３２に伝達するための送信部にフォトカプラを用いる構成について説明したが、ＣＰＵ３２からの制御信号ＳＩＧ１〜ＳＩＧｍを電気的に絶縁しながら閾値設定回路５６に伝達するための受信部についてもフォトカプラを用いる構成としてもよい。これによれば、動作電源電圧に大きな差があるディジタル入力処理部９０（または９０Ｂ）とＣＰＵ３２との間の電気的絶縁を確実にすることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，１Ｂ 保護継電装置、２ ＣＴ、３ ＶＴ、４ ＣＢ、５ 送電線、１０ 補助変成器、２０ アナログ入力処理部、２１，２３ フィルタ、２４，２５ ＳＨ回路、２６ マルチプレクサ、２７ Ａ／Ｄ変換器、３０ 制御部、３１ システムバス、３２ ＣＰＵ、３３ ＲＯＭ、３４ ＲＡＭ、３５ Ｉ／Ｆ、３６ ＤＯ回路、３７ 周辺Ｉ／Ｆ回路、４０ 出力部、５１，５１＿１〜５１＿ｎ，５２ 外部入力端子、５３，５４，１０５ 抵抗素子、５５ 比較器、５６ 閾値設定回路、５７ フォトカプラ、５８，５９，１０２ プルアップ抵抗素子、９０，９０Ａ，９０Ｂ ディジタル入力処理部、１００，１００Ａ 定電流回路、１００，１００Ａ 定電流回路、１０１ バリスタ、１０２，１０３ ダイオード、１０４ ＭＯＳＦＥＴ、Ｅ 直流電源、９２，ＳＷ，ＳＷ１〜ＳＷｎ スイッチ。

Claims (6)

1. 電力系統の電気量を取込んで第１のディジタル信号として出力するアナログ入力処理部と、
   機械式接点を有するスイッチを介して外部直流電源に接続され、前記スイッチの開閉に応じて入力される二値電圧と、前記外部直流電源の電圧に応じて設定される閾値電圧とを比較し、比較結果を第２のディジタル信号として出力するディジタル入力処理部と、
   前記第１のディジタル信号および前記第２のディジタル信号に基づいて前記電力系統の状態を判断することにより開閉器に遮断指令を出力する制御部とを備え、
   前記ディジタル入力処理部は、
   前記スイッチが閉じることによって前記外部直流電源の正極および負極の間に電気的に接続され、前記スイッチを経由して前記外部直流電源から供給される電流を前記二値電圧に変換する変換回路と、
   前記変換回路に対して並列に接続され、一定の電流を流す定電流回路とを含む、保護継電装置。
2. 前記定電流回路を有効にするか無効にするかを設定する設定部をさらに備え、
   前記設定部は、前記定電流回路が有効に設定されている場合において、前記スイッチが閉じたときには、前記スイッチが閉じてから第１の期間が経過した後に前記定電流回路を無効に設定する、請求項１に記載の保護継電装置。
3. 前記設定部は、前記定電流回路が無効に設定されている場合において、前記スイッチが開いたときには、前記スイッチが開いてから前記第１の期間よりも短い第２の期間内に前記定電流回路を有効に設定する、請求項２に記載の保護継電装置。
4. 前記制御部は、前記第２のディジタル信号に基づいて前記スイッチの開閉を判定することによって、前記開閉器の状態を判断することが可能に構成され、
   前記制御部は、前記設定部によって前記定電流回路が有効に設定されてから第３の期間が経過するまでの間、前記スイッチの開閉の判定結果を無効とする、請求項３に記載の保護継電装置。
5. 前記定電流回路を有効にするか無効にするかを設定する設定部をさらに備え、
   前記設定部は、前記定電流回路を有効に設定する期間と、前記定電流回路を無効に設定する期間とを周期的に設ける、請求項１に記載の保護継電装置。
6. 前記設定部は、各周期において、前記定電流回路を有効に設定する期間および前記定電流回路を無効に設定する期間を可変に設定する、請求項５に記載の保護継電装置。

Images