JP2013165631A - スイッチ回路及びパック電池 - Google Patents
スイッチ回路及びパック電池 Download PDFInfo
- Publication number
- JP2013165631A JP2013165631A JP2012184564A JP2012184564A JP2013165631A JP 2013165631 A JP2013165631 A JP 2013165631A JP 2012184564 A JP2012184564 A JP 2012184564A JP 2012184564 A JP2012184564 A JP 2012184564A JP 2013165631 A JP2013165631 A JP 2013165631A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- switching element
- circuit
- voltage
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 59
- 230000000644 propagated effect Effects 0.000 claims description 8
- 230000001902 propagating effect Effects 0.000 claims description 4
- 238000013021 overheating Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000007599 discharging Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
【課題】スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、スイッチング素子を過熱から保護することが可能なスイッチ回路及びパック電池を提供する。
【解決手段】過熱したときの安全性が確保されるべきFET30と熱的に密結合されたPTC素子37及び抵抗器38の接続点の電圧をFET33のゲートに印加し、FET33のドレインの電圧を抵抗器32を介してFET31のゲートに与える。FET30のゲート・ドレイン間の短絡故障によりオン抵抗が増加し、ジュール熱が増大してFET30の温度が上昇した場合、PTC素子37及び抵抗器38の接続点の電圧、即ちFET33のゲートの電圧が大きく低下してFET33がオンし、更にFET33のドレインの電圧がFET31のゲートの電圧を上昇させることにより、FET31がオンする。これにより、FET30のドレイン電流がFET30のゲートを介してFET31に分流する。
【選択図】図4
【解決手段】過熱したときの安全性が確保されるべきFET30と熱的に密結合されたPTC素子37及び抵抗器38の接続点の電圧をFET33のゲートに印加し、FET33のドレインの電圧を抵抗器32を介してFET31のゲートに与える。FET30のゲート・ドレイン間の短絡故障によりオン抵抗が増加し、ジュール熱が増大してFET30の温度が上昇した場合、PTC素子37及び抵抗器38の接続点の電圧、即ちFET33のゲートの電圧が大きく低下してFET33がオンし、更にFET33のドレインの電圧がFET31のゲートの電圧を上昇させることにより、FET31がオンする。これにより、FET30のドレイン電流がFET30のゲートを介してFET31に分流する。
【選択図】図4
Description
本発明は、制御端子に印加される電圧によってオン/オフするスイッチング素子を備えるスイッチ回路及びパック電池に関する。
近年、モータ等の大電流を消費する負荷機器をコードレスで使用する目的で二次電池が盛んに用いられている。例えば、通常の使用時に20〜30Aにも及ぶ負荷電流が流れる電動工具では、高パワー・高エネルギー密度の二次電池の特性が最大限に活かされており、商用電源を用いた場合に匹敵する電力が二次電池から供給される。
ところで、二次電池は定格を超えた過充電及び過放電に対する耐性が不十分なものが多いため、二次電池がケースに収容されたパック電池には、過充電防止回路、過放電防止回路等の保護回路が備わっている。これにより、パック電池及び該パック電池が装着される負荷機器の安全性が確保される。このような保護回路には、MOSFET等のスイッチング素子が用いられており、回路の短絡及びスイッチング素子の何らかの故障によってスイッチング素子が過熱した場合には、保護回路を遮断したり保護回路の異常をいち早く検出したりすることが重要である。
例えば、特許文献1では、充電電流又は放電電流を遮断するNチャネル型の一のMOSFETとPTC素子(セラミック正特性サーミスタ)とが熱的に結合されたパック電池において、二次電池の充放電時の過電流で一のMOSFETが過熱したときにPTCの抵抗値が増大することを利用して他のMOSFETをオンさせ、該他のMOSFETが一のMOSFETのゲート・ソース間の電圧を低下させることにより、一のMOSFETをオフさせる技術が開示されている。
また、特許文献2では、負荷に対する放電電流を遮断するMOSFETが熱破壊してソース・ドレイン間が短絡した場合、前記MOSFETのゲート・ソース間に接続された他のMOSFETによって短絡障害を検出する電源装置が開示されている。更に、充放電電流を遮断するMOSFETと直列に接続され、且つ熱的に結合された温度ヒューズが、MOSFETの過熱時に溶断することにより、MOSFETを保護するようなことも行われていた。
しかしながら、特許文献2に開示された技術は、短絡障害を検出できたとしても保護の実効性に乏しいものであった。また、特許文献1に開示された技術では、ドレイン・ゲート間が短絡して一のMOSFETのゲート電位がオフ方向に変動し、且つゲート回路のインピーダンスが大幅に低下するような障害において、オン抵抗の増大と共にジュール熱が増大して一のMOSFETが過熱した場合に、他のMOSFETが一のMOSFETのゲート・ソース間の電圧を十分低下させることまで考慮されていなかった。更に、電動工具のように負荷電流が非常に大きい用途では、MOSFETと直列に接続された温度ヒューズが負荷電流そのものによって溶断するため、保護回路の用をなさないという問題があった。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、スイッチング素子を過熱から保護することが可能なスイッチ回路及びパック電池を提供することにある。
本発明に係るスイッチ回路は、制御端子に印加される電圧によってオン/オフする第1スイッチング素子を備えるスイッチ回路において、前記第1スイッチング素子の一の端子及び制御端子間に並列的に接続された第2スイッチング素子と、前記第1スイッチング素子と熱的に結合されており、温度に応じて抵抗が変化する感熱素子と、該感熱素子と直列に接続された抵抗回路と、前記感熱素子及び抵抗回路の接続点の電圧信号を前記第2スイッチング素子の制御端子に伝播させる伝播回路とを備え、前記第1スイッチング素子が制御端子及び他の端子間の短絡故障によるオン抵抗の増加に伴って温度上昇した場合、前記伝播回路を伝播した電圧信号によって前記第2スイッチング素子がオンして前記第1スイッチング素子の一の端子及び他の端子間の電流を分流するようにしてあることを特徴とする。
本発明にあっては、制御端子に印加される電圧によってオン/オフする第1スイッチング素子の一の端子及び制御端子間に第2スイッチング素子を並列的に接続し、第1スイッチング素子に熱的に結合された感熱素子と該感熱素子に直列接続された抵抗回路との接続点の電圧信号を、伝播回路によって第2スイッチング素子の制御端子に伝播させる。第1スイッチング素子の制御端子及び他の端子間が短絡するような故障によって制御端子の電位が変動し、それに伴うオン抵抗の増加によりジュール熱が増大して第1スイッチング素子の温度が上昇した場合、感熱素子及び抵抗回路の接続点の電圧が変化し、変化した電圧信号が伝播回路を伝播して第2スイッチング素子の制御端子の電圧を変化させることにより、第2スイッチング素子がオンする。
つまり、過熱したときの安全性が確保されるべき第1スイッチング素子と熱的に結合された感熱素子が、第2スイッチング素子のバイアス回路に含まれる抵抗回路と直列に接続されているため、感熱素子の温度が上昇したときに感熱素子及び抵抗回路の接続点の電圧が大きく変化し、更にその電圧が伝播回路を伝播して第2スイッチング素子の制御端子の電圧を変化させることから第2スイッチング素子がオンする。
これにより、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡したためにオン抵抗が増大して第1スイッチング素子が過熱した場合に、第2スイッチング素子が第1スイッチング素子の他の端子及び一の端子間の電流を分流させるため、第1スイッチング素子の温度上昇が抑制されて安全性が確保される。
つまり、過熱したときの安全性が確保されるべき第1スイッチング素子と熱的に結合された感熱素子が、第2スイッチング素子のバイアス回路に含まれる抵抗回路と直列に接続されているため、感熱素子の温度が上昇したときに感熱素子及び抵抗回路の接続点の電圧が大きく変化し、更にその電圧が伝播回路を伝播して第2スイッチング素子の制御端子の電圧を変化させることから第2スイッチング素子がオンする。
これにより、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡したためにオン抵抗が増大して第1スイッチング素子が過熱した場合に、第2スイッチング素子が第1スイッチング素子の他の端子及び一の端子間の電流を分流させるため、第1スイッチング素子の温度上昇が抑制されて安全性が確保される。
本発明に係るスイッチ回路は、前記伝播回路は、前記接続点の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第2スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする。
本発明にあっては、感熱素子及び抵抗回路の接続点の電圧信号と、スイッチ回路に与えられた外部信号とを加算した信号を第2スイッチング素子の制御端子に伝播させる。
これにより、外部信号がオンした場合、第2スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、外部信号によって第1スイッチング素子がオフに制御される。
これにより、外部信号がオンした場合、第2スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、外部信号によって第1スイッチング素子がオフに制御される。
本発明に係るスイッチ回路は、前記伝播回路は、前記第2スイッチング素子と並列的に接続された第4スイッチング素子及び抵抗器の直列回路を含み、該第4スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第2の外部信号を印加するようにしてあることを特徴とする。
本発明にあっては、第1スイッチング素子の一の端子及び制御端子間に、第2スイッチング素子と第4スイッチング素子及び抵抗器の直列回路とを並列的に接続してあり、スイッチ回路に与えられた第2の外部信号を第4スイッチング素子の制御端子に印加する。
これにより、第2の外部信号がオンした場合、第4スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、第2の外部信号によって第1スイッチング素子がオフに制御される。また、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡した場合に、前記抵抗器が電流を制限するため、第4スイッチング素子に大きな電流が流れて破損することが防止される。
これにより、第2の外部信号がオンした場合、第4スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、第2の外部信号によって第1スイッチング素子がオフに制御される。また、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡した場合に、前記抵抗器が電流を制限するため、第4スイッチング素子に大きな電流が流れて破損することが防止される。
本発明に係るスイッチ回路は、前記伝播回路は、前記接続点の電圧信号が制御端子に印加される第3スイッチング素子を有し、該第3スイッチング素子の一の端子の電圧信号を前記第2スイッチング素子の制御端子に伝播させるようにしてあり、前記第1スイッチング素子の温度が上昇した場合、前記第3スイッチング素子の制御端子に印加される電圧信号によって前記第3スイッチング素子がオンするようにしてあることを特徴とする。
本発明にあっては、感熱素子及び抵抗回路の接続点の電圧を第3スイッチング素子の制御端子に印加し、第3スイッチング素子の一の端子の電圧信号を第2スイッチング素子の制御端子に伝播させる。第1スイッチング素子の温度が上昇した場合、感熱素子及び抵抗回路の接続点の電圧、即ち第3スイッチング素子の制御端子の電圧が変化して第3スイッチング素子がオンし、更に第3スイッチング素子の一の端子の電圧信号が第2スイッチング素子の制御端子の電圧を変化させることにより、第2スイッチング素子がオンする。
これにより、第1スイッチング素子が過熱して感熱素子の温度が上昇したときに第3スイッチング素子の制御端子の電圧が大きく変化して第3スイッチング素子がオンし、該第3スイッチング素子の一の端子からオン信号が第2スイッチング素子の制御端子に伝播して第2スイッチング素子がオンする。
これにより、第1スイッチング素子が過熱して感熱素子の温度が上昇したときに第3スイッチング素子の制御端子の電圧が大きく変化して第3スイッチング素子がオンし、該第3スイッチング素子の一の端子からオン信号が第2スイッチング素子の制御端子に伝播して第2スイッチング素子がオンする。
本発明に係るスイッチ回路は、前記伝播回路は、前記第3スイッチング素子の一の端子の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第2スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする。
本発明にあっては、第3スイッチング素子の一の端子の電圧信号と、スイッチ回路に与えられた外部信号とを加算した信号を第2スイッチング素子の制御端子に伝播させる。
これにより、外部信号がオンした場合、第2スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、外部信号によって第1スイッチング素子がオフに制御される。
これにより、外部信号がオンした場合、第2スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、外部信号によって第1スイッチング素子がオフに制御される。
本発明に係るスイッチ回路は、前記伝播回路は、前記第2スイッチング素子と並列的に接続された第4スイッチング素子及び抵抗器の直列回路を含み、該第4スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第2の外部信号を印加するようにしてあることを特徴とする。
本発明にあっては、第1スイッチング素子の一の端子及び制御端子間に、第2スイッチング素子と第4スイッチング素子及び抵抗器の直列回路とを並列的に接続してあり、スイッチ回路に与えられた第2の外部信号を第4スイッチング素子の制御端子に印加する。
これにより、第2の外部信号がオンした場合、第4スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、第2の外部信号によって第1スイッチング素子がオフに制御される。また、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡した場合に、前記抵抗器が電流を制限するため、第4スイッチング素子に大きな電流が流入して破損することが防止される。
これにより、第2の外部信号がオンした場合、第4スイッチング素子がオンし、第1スイッチング素子の制御端子及び一の端子間の電圧が低下して第1スイッチング素子がオフするため、第2の外部信号によって第1スイッチング素子がオフに制御される。また、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡した場合に、前記抵抗器が電流を制限するため、第4スイッチング素子に大きな電流が流入して破損することが防止される。
本発明に係るスイッチ回路は、前記感熱素子は、PTC素子であることを特徴とする。
本発明にあっては、正の抵抗温度係数を有するPTC素子及び抵抗回路の接続点の電圧信号を、伝播回路によって第2スイッチング素子の制御端子に伝播させる。
これにより、所謂キュリー温度を境にPTC素子の抵抗値が急激に増大して、第2スイッチング素子の制御電圧が大きく変化するため、PTC素子に熱的に結合された第1スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値が明確になる。
これにより、所謂キュリー温度を境にPTC素子の抵抗値が急激に増大して、第2スイッチング素子の制御電圧が大きく変化するため、PTC素子に熱的に結合された第1スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値が明確になる。
本発明に係るパック電池は、上述のスイッチ回路と、該スイッチ回路によって放電電流がオン/オフされる二次電池とを備えることを特徴とする。
本発明にあっては、上述のスイッチ回路によって二次電池の放電電流がオン/オフされる。
これにより、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。
これにより、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。
本発明に係るパック電池は、上述のスイッチ回路と、該スイッチ回路によって放電電流がオン/オフされる二次電池と、前記二次電池の過放電を検出する第1検出回路、又は前記第1スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第2検出回路とを備え、前記外部信号は、前記第1検出回路又は第2検出回路による検出信号であることを特徴とする。
本発明にあっては、上述のスイッチ回路によって二次電池の放電電流がオン/オフされており、二次電池の過放電の検出信号、又は第1スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいときに検出する検出信号を、スイッチ回路に与えられる外部信号としてある。
これにより、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対して、第1スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。更に、二次電池の過放電、及び第1スイッチング素子の両端電圧の異常な上昇について、何れか一方又は両方が防止される。
これにより、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対して、第1スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。更に、二次電池の過放電、及び第1スイッチング素子の両端電圧の異常な上昇について、何れか一方又は両方が防止される。
本発明に係るパック電池は、上述のスイッチ回路と、該スイッチ回路によって放電電流がオン/オフされる二次電池と、前記第1スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第2検出回路とを備え、前記第2の外部信号は、前記第2検出回路による検出信号であることを特徴とする。
本発明にあっては、上述のスイッチ回路によって二次電池の放電電流がオン/オフされており、第1スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいときに検出する検出信号を、スイッチ回路に与えられる第2の外部信号としてある。
これにより、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対して、第1スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。更に、第1スイッチング素子の両端電圧の異常な上昇が防止される。
これにより、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対して、第1スイッチング素子を過熱から保護することが可能なスイッチ回路がパック電池に適用される。更に、第1スイッチング素子の両端電圧の異常な上昇が防止される。
本発明に係るパック電池は、前記スイッチ回路が備える感熱素子は、PTC素子であることを特徴とする。
本発明にあっては、スイッチ回路の感熱素子がPTC素子であるため、PTC素子に熱的に結合された第1スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値が明確なスイッチ回路がパック電池に適用される。
本発明によれば、第1スイッチング素子の他の端子及び制御端子間が障害によって短絡したためにオン抵抗が増大して第1スイッチング素子が過熱した場合に、第2スイッチング素子が第1スイッチング素子の他の端子及び一の端子間の電流を分流させるため、第1スイッチング素子の温度上昇が抑制されて安全性が確保される。
従って、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能となる。
従って、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能となる。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、本発明の実施の形態1に係るパック電池の接続構成を例示する回路図である。パック電池は、リチウムイオン電池からなる二次電池10、該二次電池10の正極及び負極端子に接続されて前記二次電池10の過放電を検出する保護IC11、該保護IC11の(過放電の)検出信号端子にゲートが接続されたPチャネル型のMOSFET(以下、FETという)12、並びに該FET12のドレインに接続されたダイオード13及び抵抗器14の直列回路を有する単位電池回路1を5つ備える。各二次電池10はリチウムイオン電池に限定されず、単位電池回路1の数は5つに限定されない。
(実施の形態1)
図1は、本発明の実施の形態1に係るパック電池の接続構成を例示する回路図である。パック電池は、リチウムイオン電池からなる二次電池10、該二次電池10の正極及び負極端子に接続されて前記二次電池10の過放電を検出する保護IC11、該保護IC11の(過放電の)検出信号端子にゲートが接続されたPチャネル型のMOSFET(以下、FETという)12、並びに該FET12のドレインに接続されたダイオード13及び抵抗器14の直列回路を有する単位電池回路1を5つ備える。各二次電池10はリチウムイオン電池に限定されず、単位電池回路1の数は5つに限定されない。
各単位電池回路1の二次電池10は、パック電池の公称電圧を18V(3.6V×5)とすべく互いに直列に接続されている。最も低電位側の二次電池10の負極端子は接地電位に接続されており、最も高電位側の二次電池10の正極端子は、ケースの外部に露出したプラス端子(+)20に接続されている。
各単位電池回路1のダイオード13及び抵抗器14の直列回路は、抵抗器14側の一端が互いに接続されている。
各単位電池回路1のダイオード13及び抵抗器14の直列回路は、抵抗器14側の一端が互いに接続されている。
各単位電池回路1のFET12は、二次電池10の正極端子にソースが接続されており、保護IC11が二次電池10の過放電を検出したときに検出信号端子から出力する負極性の検出信号によってFET12がオンした場合、ダイオード13及び抵抗器14の直列回路からハイ(H)レベルのオン信号が、後述するFET31のゲートに与えられるようになっている。
パック電池は、また、ケースの外部に露出した放電端子(D−)21,充電端子(C−)22夫々及び接地電位間に介装された放電用スイッチ回路3,充電用スイッチ回路4と、二次電池10,10,10,10,10の電圧から3Vの定電圧を生成する電源IC5と、該電源IC5が生成した3Vの電圧を抵抗器61,62で分圧した電圧が反転入力端子(−)に入力されるコンパレータ6とを備える。コンパレータ6の非反転入力端子(+)は、放電端子21に接続されている。放電用スイッチ回路3が、請求項に記載のスイッチ回路に対応する。
尚、各単位電池回路1の保護IC11は、過電圧を検出する機能をも有しており、保護IC11の過電圧の検出信号端子から出力される負極性の検出信号を、Pチャネル型のFETで極性反転した電圧信号を充電用スイッチ回路4に与えることにより、各二次電池10の過電圧検出時に充電を停止させることが可能であるが、本実施の形態では過電圧検出に係る構成の図示とその説明とを省略する。その他、回路の動作を安定化させるための抵抗器及びコンデンサについても、図示及び説明を省略する。
放電用スイッチ回路3は、放電端子21及び接地電位間の接続をオン/オフするNチャネル型のFET(第1スイッチング素子に対応)30と、該FET30のゲート(制御端子に対応 以下同様),ソース(一の端子に対応)の夫々にドレイン,ソースが接続されたNチャネル型のFET(第2スイッチング素子に対応)31とを備える。FET30のゲートは、最も高電位側の二次電池10の正極端子(即ちプラス端子20)に一端が接続されている抵抗器34の他端と接続されている。FET30のゲート・ソース間には、抵抗器35が接続されている。
抵抗器34の一端及び接地電位間には、正の温度係数を有する感熱素子であるPTC(Positive Temperature Coefficient )素子37及び抵抗器(抵抗回路に対応)38の直列回路が、PTC素子37を接地電位側にして接続されており、PTC素子37及び抵抗器38の接続点がFET31のゲートに接続されている。PTC素子37は、FET30と熱的に密結合されている。FET31のゲートは、また、抵抗器63及びダイオード64の直列回路を介してコンパレータ6の出力端子に接続されると共に、各ダイオード13及び抵抗器14からなる直列回路の抵抗器14側の一端に接続されている。本実施の形態では、PTC素子37及び抵抗器38の接続点と、FET31のゲートとを接続する導線が、請求項に記載の伝播回路に対応する。
コンパレータ6は、反転入力端子に入力される基準電圧と、非反転入力端子に入力される放電端子21の電圧(即ち、FET30のソース・ドレイン間の電圧)とを比較するものである。非反転入力端子には、3Vを抵抗器61,62で分圧した分圧電圧が印加されているから、FET30の放電電流が増大してソース・ドレイン間の電圧が前記分圧電圧を超えたときに、コンパレータ6の出力端子から抵抗器63及びダイオード64の直列回路を介してFET31のゲートにオン信号が与えられる。つまり、コンパレータ6は、パック電池の放電時の過電流検出回路として機能する。
つまり、FET31のゲートには、PTC素子37及び抵抗器38の接続点の電圧に、各保護IC11から夫々のFET12、ダイオード13及び抵抗器14を介して出力される各二次電池10の過放電の検出信号(外部信号に対応)に応じた電圧と、コンパレータ6から抵抗器63及びダイオード64を介して出力される各二次電池10の過電流の検出信号(もう1つの外部信号に対応)に応じた電圧とが加算されて印加される。
上述の回路構成におけるパック電池の通常の放電状態では、抵抗器38の抵抗と比較してPTC素子37の抵抗が十分小さいため、FET31のゲートがロウ(L)レベルとなってFET31がオフしている。一方、FET30は、プラス端子20の電圧が抵抗器34,35で分圧されたハイ(H)レベルの電圧がゲートに印加されてオンしており、FET30が放電電流を導通させる。
FET30が何らかの障害により異常発熱して高温になった場合、該FET30と熱的に密結合されているPTC素子37も高温となって抵抗が増大する。FET30が異常発熱する原因として考えられる障害としては、例えば静電気によるゲート・ドレイン間の絶縁破壊、又はゲート・ドレイン間への半田ボールの混入が挙げられる。FET30のゲート・ソース間が絶縁破壊又は短絡した場合は、FET30がオフし続けるため、FET30が異常発熱する虞はない。
次に、FET30のゲート・ドレイン間が短絡した場合のFET30における熱損失について説明する。
図2は、FET30のソース接地出力静特性を例示する特性図である。図2の横軸はドレイン・ソース間の電圧(Vds(V))を表し、縦軸はドレイン電流(Id(A))を表す。図2では、7通りのゲート電圧Vgs(2.5V、3V、3.5V、4V、4.5V、5V及び10V)をパラメータにして、ドレイン電圧Vdsに対するドレイン電流Idの変化を実線で示す。図2上の動作点と原点とを結ぶ直線の傾きが大きいほど、FET30のオン抵抗が小さいことを示す。例えばFET30のVgsを10Vにして20Aの放電電流を導通させる場合、FET30の動作点は図2の×印で示す点にあってVdsが約0.5Vとなるため、FET30にて約10Wのジュール熱が発生する。
図2は、FET30のソース接地出力静特性を例示する特性図である。図2の横軸はドレイン・ソース間の電圧(Vds(V))を表し、縦軸はドレイン電流(Id(A))を表す。図2では、7通りのゲート電圧Vgs(2.5V、3V、3.5V、4V、4.5V、5V及び10V)をパラメータにして、ドレイン電圧Vdsに対するドレイン電流Idの変化を実線で示す。図2上の動作点と原点とを結ぶ直線の傾きが大きいほど、FET30のオン抵抗が小さいことを示す。例えばFET30のVgsを10Vにして20Aの放電電流を導通させる場合、FET30の動作点は図2の×印で示す点にあってVdsが約0.5Vとなるため、FET30にて約10Wのジュール熱が発生する。
ここで、FET30のゲート・ドレイン間が短絡した場合、VgsとVdsとが等しくなるから、FETの動作点は図2の破線で示す線上に移動する。破線上の動作点におけるオン抵抗は、×印を示した動作点におけるオン抵抗よりも大きいため、各二次電池10の放電電流としてのドレイン電流が流れ難くなる。例えば、FET30の動作点が、図の△印で示した点に移動した場合、Vdsが3Vであり、Idが10Aであるから、FET30にて発生するジュール熱が約30Wまで増大する。
次に、PTC素子37の温度特性について説明する。
図3は、PTC素子37の温度に対する抵抗の変化を例示する特性図である。図2の横軸は温度(℃)を表し、縦軸は、25℃のときの抵抗(R25)に対するその温度のときの抵抗(R)の抵抗値比を表す。図2に示すように、常温より低い温度では抵抗値比が1前後であるが、抵抗値比が2となる所謂キュリー温度(図2では、約45℃)より高い温度では抵抗値比が急激に上昇し、80℃以上では抵抗値比が400以上となる。
図3は、PTC素子37の温度に対する抵抗の変化を例示する特性図である。図2の横軸は温度(℃)を表し、縦軸は、25℃のときの抵抗(R25)に対するその温度のときの抵抗(R)の抵抗値比を表す。図2に示すように、常温より低い温度では抵抗値比が1前後であるが、抵抗値比が2となる所謂キュリー温度(図2では、約45℃)より高い温度では抵抗値比が急激に上昇し、80℃以上では抵抗値比が400以上となる。
抵抗器38の抵抗値は、PTC素子37の温度特性及びFET31のVds−Id特性に応じて適宜定めることができる。例えば図1において、抵抗器38の抵抗値が4.7Mオーム(Ω)、PTC素子37の常温での抵抗値が10kオーム、プラス端子20の電圧が18Vとした場合、FET31のVgs(ソースを基準にしたゲートの電圧)は約0.04Vであって、FET31はオフしている。これに対し、PTC素子37が80℃となった場合、PTC素子37の抵抗値が約400倍に増加して約4Mオームとなるから、FET31のVgsが8.3Vまで上昇し、FET31がオンとなる。これによりFET31がFET30のドレイン電流をFET30のゲートを介して分流させるため、FET30の異常な発熱が防止される。
以上のように本実施の形態1によれば、ゲートに印加される電圧によってオン/オフするFET30(第1スイッチング素子)のソース及びゲート間にFET31を並列に接続し、FET30に熱的に密結合されたPTC素子37(感熱素子)と該PTC素子37に直列接続された抵抗器38との接続点の電圧を、FET31のゲートに与える。FET30のゲート及びドレイン間の短絡故障によってゲート電位が変動し、それに伴うオン抵抗の増加によりジュール熱が増大してFET30の温度が上昇した場合、PTC素子37及び抵抗器38の接続点の電圧が変化してFET31のゲート電圧を変化させることにより、FET31がオンする。
つまり、過熱したときの安全性が確保されるべきFET30と熱的に密結合された感熱素子が、FET31のバイアス回路に含まれる抵抗器38と直列に接続されているため、感熱素子の温度が上昇したときに感熱素子及び抵抗器38の接続点の電圧が大きく変化してFET31のゲート電圧を変化させることからFET31がオンする。
これにより、FET30のドレイン及びソース間が障害によって短絡したためにオン抵抗が増大してFET30が過熱した場合に、FET31がFET30のドレイン及びソース間の電流を分流させるため、FET30の温度上昇が抑制されて安全性が確保される。
従って、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能となる。
つまり、過熱したときの安全性が確保されるべきFET30と熱的に密結合された感熱素子が、FET31のバイアス回路に含まれる抵抗器38と直列に接続されているため、感熱素子の温度が上昇したときに感熱素子及び抵抗器38の接続点の電圧が大きく変化してFET31のゲート電圧を変化させることからFET31がオンする。
これにより、FET30のドレイン及びソース間が障害によって短絡したためにオン抵抗が増大してFET30が過熱した場合に、FET31がFET30のドレイン及びソース間の電流を分流させるため、FET30の温度上昇が抑制されて安全性が確保される。
従って、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能となる。
また、PTC素子37及び抵抗器38の接続点の電圧に、各二次電池10の過放電の検出信号に応じてFET12で各生成された電圧と、コンパレータ6による過電流の検出信号に応じた電圧とを加算した電圧をFET31のゲートに印加する。
従って、各二次電池10の過放電が検出された場合及び/又は過電流が検出された場合にFET31がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、各二次電池10の過放電の検出信号及び/または過電流の検出信号によってFET30をオフに制御することが可能となる。
従って、各二次電池10の過放電が検出された場合及び/又は過電流が検出された場合にFET31がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、各二次電池10の過放電の検出信号及び/または過電流の検出信号によってFET30をオフに制御することが可能となる。
(実施の形態2)
実施の形態1が、放電用スイッチ回路3におけるPTC素子37及び抵抗器38の接続点をFET31(第2スイッチング素子)のゲートに接続する形態であるのに対し、実施の形態2は、前記接続点を、第3のFETのゲートに接続し、第3のFETのドレイン(一の端子)を、抵抗器を介してFET31のゲートに接続する形態である。
図4は、本発明の実施の形態2に係るパック電池の放電用スイッチ回路3aの接続構成を例示する回路図である。
実施の形態1が、放電用スイッチ回路3におけるPTC素子37及び抵抗器38の接続点をFET31(第2スイッチング素子)のゲートに接続する形態であるのに対し、実施の形態2は、前記接続点を、第3のFETのゲートに接続し、第3のFETのドレイン(一の端子)を、抵抗器を介してFET31のゲートに接続する形態である。
図4は、本発明の実施の形態2に係るパック電池の放電用スイッチ回路3aの接続構成を例示する回路図である。
放電用スイッチ回路3aは、FET30,31に加えて、該FET31のゲートに抵抗器32を介してドレインが接続されたPチャネル型のFET33(第3スイッチング素子に対応)を備える。FET33及び抵抗器32が、請求項に記載の伝播回路に対応する。FET31のゲート・ソース間には、抵抗器36が接続されている。抵抗器34の一端及び接地電位間には、PTC素子37及び抵抗器38の直列回路が、抵抗器38を接地電位側にして接続されており、PTC素子37及び抵抗器38の接続点がFET31のゲートに接続されている。
つまり、FET31のゲートには、PTC素子37及び抵抗器38の接続点の電圧を反転増幅した電圧に、各保護IC11から夫々のFET12、ダイオード13及び抵抗器14を介して出力される各二次電池10の過放電の検出信号(外部信号に対応)に応じた電圧と、コンパレータ6から抵抗器63及びダイオード64を介して出力される各二次電池10の過電流の検出信号(もう1つの外部信号に対応)に応じた電圧とが加算されて印加される。
上述の回路構成におけるパック電池の通常の放電状態では、抵抗器38の抵抗と比較してPTC素子37の抵抗が十分小さいため、FET33のゲートがハイ(H)レベルとなってFET33がオフしている。この結果、ゲート・ソース間に抵抗器36が接続されてゲート電圧が0となっているFET31もオフしている。FET30が何らかの障害により異常発熱して高温になった場合、該FET30と熱的に密結合されているPTC素子37も高温となって抵抗が増大する。
例えば図1において、抵抗器38の抵抗値が4.7Mオーム(Ω)、PTC素子37の常温での抵抗値が10kオーム、プラス端子20の電圧が18Vとした場合、FET33のVgs(ソースを基準にしたゲートの電圧)は約−0.04Vであって、FET33はオフしている。これに対し、PTC素子37が80℃となった場合、PTC素子37の抵抗値が約400倍に増加して約4Mオームとなるから、FET33のVgsが−8.3Vまで低下し、FET33がオンとなる。これによりFET31がオンしてFET30のドレイン電流をFET30のゲートを介して分流させるため、FET30の異常な発熱が防止される。
その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のように本実施の形態2によれば、PTC素子37(感熱素子)及び抵抗器38の接続点の電圧をFET33(第3スイッチング素子)のゲートに印加し、FET33のドレインの電圧を抵抗器32を介してFET31(第2スイッチング素子)のゲートに与える。FET30の温度が上昇した場合、PTC素子37及び抵抗器38の接続点の電圧、即ちFET33のゲートの電圧が変化してFET33がオンし、更にFET33のドレインの電圧がFET31のゲートの電圧を変化させることにより、FET31がオンする。
従って、第1スイッチング素子が過熱して感熱素子の温度が上昇したときに第3スイッチング素子及び第2スイッチング素子を次々にオンさせることによって、第1スイッチング素子を過熱から保護することが可能となる。
従って、第1スイッチング素子が過熱して感熱素子の温度が上昇したときに第3スイッチング素子及び第2スイッチング素子を次々にオンさせることによって、第1スイッチング素子を過熱から保護することが可能となる。
また、PTC素子37及び抵抗器38の接続点の電圧に応じたFET33のドレインの電圧に、各二次電池10の過放電の検出信号に応じてFET12で各生成された電圧と、コンパレータ6による過電流の検出信号に応じた電圧とを加算した電圧をFET31のゲートに与える。
従って、各二次電池10の過放電が検出された場合及び/又は過電流が検出された場合にFET31がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、各二次電池10の過放電の検出信号及び/または過電流の検出信号によってFET30をオフに制御することが可能となる。
従って、各二次電池10の過放電が検出された場合及び/又は過電流が検出された場合にFET31がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、各二次電池10の過放電の検出信号及び/または過電流の検出信号によってFET30をオフに制御することが可能となる。
更に、実施の形態1,2によれば、正の抵抗温度係数を有するPTC素子37及び抵抗器38の接続点の電圧を、直接的に又はFET33で反転増幅してFET31(第2スイッチング素子)のゲートに与える。
従って、所謂キュリー温度を境にPTC素子37の抵抗値が急激に増大したときに、第2スイッチング素子のゲート電圧(制御電圧)が大きく変化するため、PTC素子37に熱的に結合された第1スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値を明確にすることが可能となる。
従って、所謂キュリー温度を境にPTC素子37の抵抗値が急激に増大したときに、第2スイッチング素子のゲート電圧(制御電圧)が大きく変化するため、PTC素子37に熱的に結合された第1スイッチング素子の異常な温度上昇に対して保護を行うか否かの閾値を明確にすることが可能となる。
(実施の形態3)
実施の形態2が、放電用スイッチ回路3aにおけるPTC素子37及び抵抗器38の接続点をFET33のゲートに接続する形態であるのに対し、実施の形態3は、NTC素子37b及び抵抗器38bの接続点をFET33のゲートに接続する形態である。
図5は、本発明の実施の形態3に係るパック電池の放電用スイッチ回路3bの接続構成を例示する回路図である。
実施の形態2が、放電用スイッチ回路3aにおけるPTC素子37及び抵抗器38の接続点をFET33のゲートに接続する形態であるのに対し、実施の形態3は、NTC素子37b及び抵抗器38bの接続点をFET33のゲートに接続する形態である。
図5は、本発明の実施の形態3に係るパック電池の放電用スイッチ回路3bの接続構成を例示する回路図である。
放電用スイッチ回路3bは、抵抗器34の一端及び接地電位間に、負の温度係数を有する感熱素子であるNTC(Negative Temperature Coefficient )素子37b及び抵抗器(抵抗回路に対応)38bの直列回路を備える。NTC素子37bは接地電位側に接続されており、NTC素子37b及び抵抗器38bの接続点がFET31のゲートに接続されている。NTC素子37bは、FET30と熱的に密結合されている。
つまり、FET31のゲートには、NTC素子37b及び抵抗器38bの接続点の電圧を反転増幅した電圧に、各保護IC11から夫々のFET12、ダイオード13及び抵抗器14を介して出力される各二次電池10の過放電の検出信号(外部信号に対応)に応じた電圧と、コンパレータ6から抵抗器63及びダイオード64を介して出力される各二次電池10の過電流の検出信号(もう1つの外部信号に対応)に応じた電圧とが加算されて印加される。
次に、NTC素子37bの抵抗温度特性について説明する。
図6は、PTC素子37及びNTC素子37bの温度に対する抵抗の変化を例示する特性図である。図6の横軸は温度(℃)を表し、縦軸は比抵抗(Ω・m)を表す。図6に破線で示すPTC素子37は、図3に示したPTC素子37よりもキュリー温度が約40℃高いものである。既に図2で説明したように、PTC素子37の抵抗比は、キュリー温度を境にして急激に増大する。図4のように、抵抗比を比抵抗と置き換えて図示した場合であっても、この傾向は変わらない。
図6は、PTC素子37及びNTC素子37bの温度に対する抵抗の変化を例示する特性図である。図6の横軸は温度(℃)を表し、縦軸は比抵抗(Ω・m)を表す。図6に破線で示すPTC素子37は、図3に示したPTC素子37よりもキュリー温度が約40℃高いものである。既に図2で説明したように、PTC素子37の抵抗比は、キュリー温度を境にして急激に増大する。図4のように、抵抗比を比抵抗と置き換えて図示した場合であっても、この傾向は変わらない。
これに対し、図6に実線で示すNTC素子37bの比抵抗は、温度のべき乗に反比例して低下する。図6の例では、常温のときの比抵抗に対し、100℃のときの比抵抗が約1/10に低下する。例えば、抵抗器38bの抵抗値が4kオーム(Ω)、NTC素子37bの常温での抵抗値が100kオーム、FET33のソースの電圧が18Vとした場合、FET33のVgs(ソースを基準にしたゲートの電圧)は約−0.7Vであって、FET33はオフしている。これに対し、NTC素子37bが100℃となった場合、NTC素子37bの抵抗値が約1/10の10kオームとなるから、FET33のVgsが約−5.1Vまで低下し、FET33をオンさせることができる。これによりFET31がオンしてFET30のドレイン電流を分流させるのは、実施の形態2の場合と同様である。
その他、実施の形態1,2に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のように本実施の形態3によれば、NTC素子37b(感熱素子)及び抵抗器38bの接続点の電圧をFET33(第3スイッチング素子)のゲートに印加し、FET33のドレインの電圧を抵抗器32を介してFET31(第2スイッチング素子)のゲートに与える。FET30の温度が上昇した場合、NTC素子37b及び抵抗器38bの接続点の電圧、即ちFET33のゲートの電圧が変化してFET33がオンし、更にFET33のドレインの電圧がFET31のゲートの電圧を変化させることにより、FET31がオンする。
従って、第1スイッチング素子が過熱して感熱素子の温度が上昇したときに第3スイッチング素子及び第2スイッチング素子を次々にオンさせることによって、第1スイッチング素子を過熱から保護することが可能となる。
従って、第1スイッチング素子が過熱して感熱素子の温度が上昇したときに第3スイッチング素子及び第2スイッチング素子を次々にオンさせることによって、第1スイッチング素子を過熱から保護することが可能となる。
また、NTC素子37b及び抵抗器38bの接続点の電圧をFET33のゲートに印加し、FET33のドレインの電圧に、各二次電池10の過放電の検出信号に応じてFET12で各生成された電圧と、コンパレータ6による過電流の検出信号に応じた電圧とを加算した電圧をFET31のゲートに与える。
従って、各二次電池10の過放電が検出された場合及び/又は過電流が検出された場合にFET31がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、各二次電池10の過放電の検出信号及び/または過電流の検出信号によってFET30をオフに制御することが可能となる。
従って、各二次電池10の過放電が検出された場合及び/又は過電流が検出された場合にFET31がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、各二次電池10の過放電の検出信号及び/または過電流の検出信号によってFET30をオフに制御することが可能となる。
更に、実施の形態1,2,3によれば、放電用スイッチ回路3,3a,3bによって各二次電池10の放電電流がオン/オフされる。
従って、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能なスイッチ回路をパック電池に適用することが可能となる。
従って、第1スイッチング素子の制御端子が他の端子と短絡するような障害に対しても、第1スイッチング素子を過熱から保護することが可能なスイッチ回路をパック電池に適用することが可能となる。
(実施の形態4)
実施の形態1が、コンパレータ6の出力端子の電圧を、PTC素子37及び抵抗器38の接続点の電圧に加算する形態であるのに対し、実施の形態4は、コンパレータ6の出力端子の電圧(第2の外部信号に対応)を第4のFETのゲートに印加し、抵抗器及び第4のFETの直列回路をFET31に並列に接続する形態である。
図7は、本発明の実施の形態4に係るパック電池の放電用スイッチ回路3cの接続構成を例示する回路図である。
実施の形態1が、コンパレータ6の出力端子の電圧を、PTC素子37及び抵抗器38の接続点の電圧に加算する形態であるのに対し、実施の形態4は、コンパレータ6の出力端子の電圧(第2の外部信号に対応)を第4のFETのゲートに印加し、抵抗器及び第4のFETの直列回路をFET31に並列に接続する形態である。
図7は、本発明の実施の形態4に係るパック電池の放電用スイッチ回路3cの接続構成を例示する回路図である。
前述の実施の形態1では、FET30のドレイン・ゲート間が短絡してFET30が高温となった場合にFET31がオンしてFET30のドレイン電流を分流させ、その後FET31が高温となる一方でFET30の温度が低下した場合に再びFET30がオンするようになっている。このようにFET30,31が交互にオン/オフを繰り返すことによって、各二次電池10の放電電流がFET30,31に分担されるようになる。しかしながら、FET30のドレイン・ゲート間が短絡してFET30のVdsが上昇したときに、コンパレータ6が各二次電池10の過電流を検出するのを回避できない場合は、FET30のドレイン・ゲート間が短絡した瞬間に過電流が検出されてFET31がオンし、その後もFET31がオンし続けるため、FET31が過熱する虞がある。そこで本実施の形態4では、実施の形態1とは異なる放電用スイッチ回路3cによってこの問題を解消する。
放電用スイッチ回路3cは、FET30,31に加えて、抵抗器42及びNチャネル型のFET41(第4スイッチング素子に対応)の直列回路を備える。該直列回路は、FET31のドレイン・ソース間(即ちFET30のゲート・ソース間)に並列に接続されている。FET41のゲート・ソース間には、抵抗器43が接続されている。上記抵抗器42の抵抗値(例えば10kΩ)は、抵抗器34の抵抗値(例えば3MΩ)と比較して十分に小さくしてあるため、過電流の検出信号に応じた電圧よってFET41がオンした場合は、FET30のVgsが実質的に0Vに低下してFET30がオフするため、各二次電池10の過電流が防止される。
また、放電用スイッチ回路3cでは、FET31のゲート・ソース間に抵抗器39が接続されており、FET31のゲートとPTC素子37及び抵抗器38の接続点との間にダイオード40が介装されている。このダイオード40は、PTC素子37及び抵抗器38の接続点の電圧、及び、各抵抗器14から与えられた過放電の検出信号に応じた電圧を加算するためのものであるが、実施の形態1の図1に示すように、ダイオード40を導線に置き換え、抵抗器39を省略しても同様の効果を奏する。また、抵抗器63及びダイオード64を省略して、コンパレータ6の出力端子をFET41のゲートに直結してもよい。なお、本実施の形態4では、各保護IC11及びFET12が、請求項に記載の第1検出回路に対応し、コンパレータ6及び抵抗器61,62が、請求項に記載の第2検出回路に対応する。
次に、FET30のゲート・ドレイン間が何らかの原因で短絡した場合、FET30は、Vdsが上昇してドレイン電流によるジュール熱で高温となり、FET30と熱的に密結合されているPTC素子37の抵抗が増大してFET31のVgsとなるべき電圧が上昇する。このため、FET31がオンしてFET30のドレイン電流をFET30のゲートを介して分流させるのは、実施の形態1と同様である。また、FET30のVdsが上昇するすることにより、コンパレータ6が各二次電池10の過電流を検出するのも実施の形態1と同様である。
ここで、過電流の検出信号に応じた電圧がFET41のゲートに印加されてFET41がオンした場合、FET30のゲートがドレインと短絡されて低インピーダンスとなっているため、ドレインに抵抗器42が直列接続されたFET41が、FET30をオフさせたり、FET30のドレイン電流を実質的に分流させたりすることはない。従って、FET30は、該FET30と熱的に結合されたPTC素子37の抵抗値が増大してPTC素子37及び抵抗器38の接続点の電圧が十分に上昇するまで、即ちFET31がオンするまで温度上昇を続ける。その後、FET31がFET30のドレイン電流を分流させて高温となる一方でFET30の温度が低下した場合は、再びFET30がオンする。このようにして各二次電池10の放電電流が、FET30,31を交互に分流することとなる。
なお、本実施の形態4では、抵抗器38及びPTC素子37の直列回路を用いたが、実施の形態2及び3の違いで説明したように、NTC素子37b及び抵抗器38bの直列回路を用いてもよい。この場合は、抵抗器38bを接地電位側に接続する。
その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のように本実施の形態4によれば、FET30のソース及びゲート間に、FET31と、抵抗器42及びFET41の直列回路とを並列に接続してあり、コンパレータ6から与えられた過電流の検出信号に応じた電圧をFET41のゲートに印加する。
従って、過電流の検出信号がオンした場合、FET41がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、過電流の検出信号によってFET30をオフに制御することが可能となる。また、FET30のドレイン及びゲート間が障害によって短絡した場合に、抵抗器42がFET41を流れる電流を制限するため、FET41に大きな電流が流れて破損するのを防止することが可能となる。
従って、過電流の検出信号がオンした場合、FET41がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、過電流の検出信号によってFET30をオフに制御することが可能となる。また、FET30のドレイン及びゲート間が障害によって短絡した場合に、抵抗器42がFET41を流れる電流を制限するため、FET41に大きな電流が流れて破損するのを防止することが可能となる。
また、放電用スイッチ回路3cによって二次電池10の放電電流がオン/オフされており、二次電池10の過放電の検出信号に応じた電圧と、FET30のソースに対するドレインの電圧が所定電圧より大きいときに検出する過電流の検出信号に応じた電圧とが、PTC素子37及び抵抗器38の接続点の電圧に加算されてFET31(第1スイッチング素子)のゲートに印加される。
従って、FET30のゲートがドレインと短絡するような障害に対して、FET30をを過熱から保護することが可能な放電用スイッチ回路3cをパック電池に適用することが可能となり、更に、各二次電池10の過放電及び過電流を防止することが可能となる。また、FET30のゲートがドレインと短絡するような障害時に意図せず検出した過電流の検出信号が、FET30,31の動作に影響を与えないようにすることが可能となる。
従って、FET30のゲートがドレインと短絡するような障害に対して、FET30をを過熱から保護することが可能な放電用スイッチ回路3cをパック電池に適用することが可能となり、更に、各二次電池10の過放電及び過電流を防止することが可能となる。また、FET30のゲートがドレインと短絡するような障害時に意図せず検出した過電流の検出信号が、FET30,31の動作に影響を与えないようにすることが可能となる。
(実施の形態5)
実施の形態2が、コンパレータ6の出力端子の電圧を、FET31のゲートに印加する形態であるのに対し、実施の形態4は、コンパレータ6の出力端子の電圧(第2の外部信号に対応)を第4のFETのゲートに印加し、抵抗器及び第4のFETの直列回路をFET31に並列に接続する形態である。換言すれば、実施の形態4は、実施の形態2の放電用スイッチ回路3aに対して、実施の形態1及び4の差分となったFET41及び抵抗器42,43を追加した形態である。
実施の形態2が、コンパレータ6の出力端子の電圧を、FET31のゲートに印加する形態であるのに対し、実施の形態4は、コンパレータ6の出力端子の電圧(第2の外部信号に対応)を第4のFETのゲートに印加し、抵抗器及び第4のFETの直列回路をFET31に並列に接続する形態である。換言すれば、実施の形態4は、実施の形態2の放電用スイッチ回路3aに対して、実施の形態1及び4の差分となったFET41及び抵抗器42,43を追加した形態である。
図8は、本発明の実施の形態5に係るパック電池の放電用スイッチ回路3dの接続構成を例示する回路図である。上述したように、PTC素子37及びFET33と、その周辺の抵抗器類とによる構成は、実施の形態2と同様であり、FET30,31,41と、その周辺の抵抗器類とによる構成は、実施の形態4と同様であるため、放電用スイッチ回路3dの部分的な動作説明を省略する。
さて、FET30のゲート・ドレイン間が何らかの原因で短絡した場合、FET30のVdsが上昇してドレイン電流によるジュール熱で高温となり、FET30と熱的に密結合されているPTC素子37の抵抗が増大してFET33のVgsとなるべき電圧が低下する。このため、FET33がオンし、更にFET31がオンしてFET30のドレイン電流をFET30のゲートを介して分流させるのは、実施の形態2と同様である。また、FET30のVdsが上昇するすることにより、コンパレータ6が各二次電池10の過電流を検出するのは実施の形態1,2と同様である。更に、PTC素子37及び抵抗器38の接続点の電圧に応じたFET33のドレインの電圧に、各二次電池10の過放電の検出信号に応じてFET12で各生成された電圧が加算されてFET31のゲートに印加されるのも実施の形態2と同様である。
なお、本実施の形態5では、抵抗器38及びPTC素子37の直列回路を用いたが、実施の形態2及び3の違いで説明したように、NTC素子37b及び抵抗器38bの直列回路を用いてもよい。この場合は、実施の形態3と同様にNTC素子37bを接地電位側に接続する。
その他、実施の形態1,2に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
その他、実施の形態1,2に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のように本実施の形態5によれば、FET30のソース及びゲート間に、FET31と抵抗器42及びFET41の直列回路とを並列に接続してあり、コンパレータ6から与えられた過電流の検信号をFET41のゲートに印加する。
従って、過電流の検出信号がオンした場合、FET41がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、過電流の検出信号によってFET30をオフに制御することが可能となる。また、FET30のドレイン及びゲート間が障害によって短絡した場合に、抵抗器42がFET41に流入する電流を制限するため、FET41に大きな電流が流入して破損するのを防止することが可能となる。
従って、過電流の検出信号がオンした場合、FET41がオンし、FET30のゲート及びソース間の電圧が低下してFET30がオフするため、過電流の検出信号によってFET30をオフに制御することが可能となる。また、FET30のドレイン及びゲート間が障害によって短絡した場合に、抵抗器42がFET41に流入する電流を制限するため、FET41に大きな電流が流入して破損するのを防止することが可能となる。
また、放電用スイッチ回路3dによって二次電池10の放電電流がオン/オフされており、FET30のソースに対するドレインの電圧が所定電圧より大きいときに検出する過電流の検出信号に応じた電圧がFET41(第4スイッチング素子)のゲートに印加される。
従って、FET30のゲートがドレインと短絡するような障害に対して、FET30を過熱から保護することが可能な放電用スイッチ回路3dをパック電池に適用することが可能となり、更に、各二次電池10の過電流を防止することが可能となる。また、FET30のゲートがドレインと短絡するような障害時に意図せず検出した過電流の検出信号が、FET30,31の動作に影響を与えないようにすることが可能となる。
従って、FET30のゲートがドレインと短絡するような障害に対して、FET30を過熱から保護することが可能な放電用スイッチ回路3dをパック電池に適用することが可能となり、更に、各二次電池10の過電流を防止することが可能となる。また、FET30のゲートがドレインと短絡するような障害時に意図せず検出した過電流の検出信号が、FET30,31の動作に影響を与えないようにすることが可能となる。
更に、実施の形態4,5によれば、放電用スイッチ回路3c,3dの感熱素子がPTC素子37であるため、PTC素子37に熱的に結合されたFET30の異常な温度上昇に対して保護を行うか否かの閾値が明確なスイッチ回路をパック電池に適用することが可能となる。
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
1 単位電池回路
6 コンパレータ
10 二次電池
11 保護IC
12 FET
3,3a,3b,3c,3d 放電用スイッチ回路
30、31、33 FET
37 PTC素子
37b NTC素子
38、38b 抵抗器
41 FET
42 抵抗器
6 コンパレータ
10 二次電池
11 保護IC
12 FET
3,3a,3b,3c,3d 放電用スイッチ回路
30、31、33 FET
37 PTC素子
37b NTC素子
38、38b 抵抗器
41 FET
42 抵抗器
Claims (11)
- 制御端子に印加される電圧によってオン/オフする第1スイッチング素子を備えるスイッチ回路において、
前記第1スイッチング素子の一の端子及び制御端子間に並列的に接続された第2スイッチング素子と、
前記第1スイッチング素子と熱的に結合されており、温度に応じて抵抗が変化する感熱素子と、
該感熱素子と直列に接続された抵抗回路と、
前記感熱素子及び抵抗回路の接続点の電圧信号を前記第2スイッチング素子の制御端子に伝播させる伝播回路とを備え、
前記第1スイッチング素子が制御端子及び他の端子間の短絡故障によるオン抵抗の増加に伴って温度上昇した場合、前記伝播回路を伝播した電圧信号によって前記第2スイッチング素子がオンして前記第1スイッチング素子の一の端子及び他の端子間の電流を分流するようにしてあること
を特徴とするスイッチ回路。 - 前記伝播回路は、前記接続点の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第2スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする請求項1に記載のスイッチ回路。
- 前記伝播回路は、前記第2スイッチング素子と並列的に接続された第4スイッチング素子及び抵抗器の直列回路を含み、該第4スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第2の外部信号を印加するようにしてあることを特徴とする請求項1又は2に記載のスイッチ回路。
- 前記伝播回路は、前記接続点の電圧信号が制御端子に印加される第3スイッチング素子を有し、該第3スイッチング素子の一の端子の電圧信号を前記第2スイッチング素子の制御端子に伝播させるようにしてあり、
前記第1スイッチング素子の温度が上昇した場合、前記第3スイッチング素子の制御端子に印加される電圧信号によって前記第3スイッチング素子がオンするようにしてあること
を特徴とする請求項1に記載のスイッチ回路。 - 前記伝播回路は、前記第3スイッチング素子の一の端子の電圧信号と前記スイッチ回路の外部から入力された外部信号とを加算するようにしてあり、加算した信号を前記第2スイッチング素子の制御端子に伝播させるようにしてあることを特徴とする請求項4に記載のスイッチ回路。
- 前記伝播回路は、前記第2スイッチング素子と並列的に接続された第4スイッチング素子及び抵抗器の直列回路を含み、該第4スイッチング素子の制御端子に、前記スイッチ回路の外部から入力された第2の外部信号を印加するようにしてあることを特徴とする請求項4又は5に記載のスイッチ回路。
- 前記感熱素子は、PTC素子であることを特徴とする請求項1から6の何れか1項に記載のスイッチ回路。
- 請求項1から7の何れか1項に記載のスイッチ回路と、
該スイッチ回路によって放電電流がオン/オフされる二次電池と
を備えることを特徴とするパック電池。 - 請求項2又は5に記載のスイッチ回路と、
該スイッチ回路によって放電電流がオン/オフされる二次電池と、
前記二次電池の過放電を検出する第1検出回路、又は前記第1スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第2検出回路とを備え、
前記外部信号は、前記第1検出回路又は第2検出回路による検出信号であること
を特徴とするパック電池。 - 請求項3又は6に記載のスイッチ回路と、
該スイッチ回路によって放電電流がオン/オフされる二次電池と、
前記第1スイッチング素子の一の端子に対する他の端子の電圧が所定電圧より大きいことを検出する第2検出回路とを備え、
前記第2の外部信号は、前記第2検出回路による検出信号であること
を特徴とするパック電池。 - 前記スイッチ回路が備える感熱素子は、PTC素子であることを特徴とする請求項9又は10に記載のパック電池。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184564A JP2013165631A (ja) | 2012-01-13 | 2012-08-23 | スイッチ回路及びパック電池 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012005162 | 2012-01-13 | ||
JP2012005162 | 2012-01-13 | ||
JP2012184564A JP2013165631A (ja) | 2012-01-13 | 2012-08-23 | スイッチ回路及びパック電池 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013165631A true JP2013165631A (ja) | 2013-08-22 |
Family
ID=49176653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184564A Pending JP2013165631A (ja) | 2012-01-13 | 2012-08-23 | スイッチ回路及びパック電池 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013165631A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3145043A4 (en) * | 2014-05-13 | 2017-10-18 | Beijing Tocel Electronics Co., Ltd. | Explosion-proof circuit, charging circuit and charging/discharging protection circuit of battery |
WO2024040419A1 (zh) * | 2022-08-23 | 2024-02-29 | 厦门新能达科技有限公司 | 电池加热设备、电池管理系统、电池包及用电装置 |
-
2012
- 2012-08-23 JP JP2012184564A patent/JP2013165631A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3145043A4 (en) * | 2014-05-13 | 2017-10-18 | Beijing Tocel Electronics Co., Ltd. | Explosion-proof circuit, charging circuit and charging/discharging protection circuit of battery |
WO2024040419A1 (zh) * | 2022-08-23 | 2024-02-29 | 厦门新能达科技有限公司 | 电池加热设备、电池管理系统、电池包及用电装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391185B2 (en) | Battery pack protection circuit with plural protective means, and battery pack including the protection circuit | |
JP5733786B2 (ja) | 二次電池システム | |
JP6615457B2 (ja) | 恒久的な無効化を伴う2次電池の保護 | |
TWI625910B (zh) | 鋰離子二次電池之保護電路及電池組 | |
JP4852300B2 (ja) | 電池パック | |
JP4936227B2 (ja) | 電池パックおよび電池パックを用いた電動工具 | |
KR101512535B1 (ko) | 배터리 상태 감시 회로 및 배터리 장치 | |
JP2005317510A (ja) | 電源装置 | |
JP4791995B2 (ja) | 電池パック | |
US11575161B2 (en) | Secondary battery protection circuit, secondary battery protection apparatus, battery pack and temperature detection circuit | |
US7145313B2 (en) | Battery protection circuit for simulating an overcurrent condition based on battery current flow | |
US8295022B2 (en) | Overstress protection apparatus and method | |
KR101729730B1 (ko) | 과전류로부터 배터리를 보호하는 장치 | |
JP6544805B2 (ja) | 保護回路 | |
JP2006121827A (ja) | 二次電池の保護回路 | |
JP2013165631A (ja) | スイッチ回路及びパック電池 | |
KR20110107529A (ko) | 과열방지회로 | |
JP2015035924A (ja) | 過電流保護装置 | |
JP2007288952A (ja) | 電子機器 | |
JP4536040B2 (ja) | 電気機器 | |
JP4367266B2 (ja) | 電池パックの保護回路 | |
TWI813352B (zh) | 保護電路、電池組以及電子設備 | |
JP5187725B2 (ja) | 電池パック | |
TWI635300B (zh) | 電池管理系統 | |
US20230122579A1 (en) | Protective Device for an Electronic Component Connected to an Interface |