WO2019021492A1 - 直流電圧供給回路 - Google Patents

直流電圧供給回路 Download PDF

Info

Publication number
WO2019021492A1
WO2019021492A1 PCT/JP2017/031109 JP2017031109W WO2019021492A1 WO 2019021492 A1 WO2019021492 A1 WO 2019021492A1 JP 2017031109 W JP2017031109 W JP 2017031109W WO 2019021492 A1 WO2019021492 A1 WO 2019021492A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
circuit
voltage
resistor
state
Prior art date
Application number
PCT/JP2017/031109
Other languages
English (en)
French (fr)
Inventor
梨江 山根
加藤　忠
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201780093504.4A priority Critical patent/CN110945732B/zh
Priority to JP2019532351A priority patent/JP7028245B2/ja
Publication of WO2019021492A1 publication Critical patent/WO2019021492A1/ja
Priority to US16/736,844 priority patent/US11329477B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/085—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current making use of a thermal sensor, e.g. thermistor, heated by the excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/042—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using temperature dependent resistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries

Definitions

  • the present invention relates to a DC voltage supply circuit for supplying a DC voltage from a DC power supply to a load, and more particularly to a DC voltage supply circuit having a more secure protection function against abnormal heat generation.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 5-260647 discloses a DC voltage supply circuit having such a function.
  • FIG. 21 shows a DC voltage supply circuit (current interrupting device) 1100 disclosed in Patent Document 1.
  • the DC voltage supply circuit 1100 includes a DC power supply 101.
  • the DC power supply 101 supplies a DC voltage to the load (load side substrate) 104 via the power supply line 102 and the ground line 103.
  • a positive temperature coefficient thermistor 105 is inserted in the power supply line 102 of the DC voltage supply circuit 1100.
  • the DC voltage supply circuit 1100 increases the resistance value of the positive characteristic thermistor 105 and stops the supply of the DC voltage from the DC power supply 101 to the load 104.
  • the cause such as the short circuit causing the over current or abnormal heat generation may be eliminated, but the cause such as the short circuit is eliminated. If the supply of the DC voltage is resumed without being generated, there is a problem that an over current or abnormal heat generation occurs again. Then, if the stop of the supply of the DC voltage again fails in the second overcurrent and abnormal heat generation, the load or the DC voltage supply circuit may be further damaged.
  • the DC voltage supply circuit of the present invention comprises a power supply line and a ground line inserted between a DC power supply and a load. And a state holding circuit configured to be capable of taking the first state and the second state, and at least one of the power supply line and the ground line, the state holding circuit being in the first state Power supply connection circuit that is disconnected when the state holding circuit is in the second state, a temperature detection unit that detects abnormal heat generation and puts the state holding circuit in the second state, and the state holding circuit And a reset circuit for setting the state.
  • the DC voltage supply circuit of the present invention having such a configuration is reset as long as the state holding circuit holds the second state even if the temperature detection unit is naturally cooled after the power supply connection circuit is turned off. The DC voltage supply is not automatically resumed until the circuit holds the state holding circuit in the first state.
  • the power supply connection circuit includes a first switching element inserted in the power supply line.
  • the temperature detection unit includes a voltage dividing circuit in which a first resistor and a thermistor are connected in series, which is inserted between a power supply line on the DC power supply side and a ground line.
  • the state holding circuit includes a thyristor whose gate is connected to the connection point of the first resistor of the voltage dividing circuit and the thermistor and whose cathode is connected to the control electrode of the first switching element.
  • the power supply connection circuit further includes a second resistor connected between the control electrode of the first switching element and the ground line.
  • the reset circuit includes a second switching element connected between the power supply line and the anode of the thyristor and receiving on the control electrode a signal that changes according to the voltage of the power supply terminal connected to the load.
  • each of the first switching element and the second switching element is any one of a field effect transistor and a bipolar transistor.
  • the second switching element By disconnecting the DC voltage supply circuit from the load-side power supply line and the load, the second switching element is turned off and the first switching element is turned on, and the stop of the DC voltage supply on the power supply line is cancelled.
  • the thyristor includes a PNP transistor and an NPN transistor, the collector of the PNP transistor is connected to the base of the NPN transistor, the base of the PNP transistor is connected to the collector of the NPN transistor, and the PNP is The emitter of the transistor corresponds to the anode of the thyristor, the connection point between the collector of the PNP transistor and the base of the NPN transistor corresponds to the gate of the thyristor, and the emitter of the NPN transistor corresponds to the collector of the thyristor
  • the thyristor may be configured. That is, the thyristor does not have to be a single electronic component, and may be composed of a plurality of transistors.
  • the thermistor is a positive temperature coefficient thermistor, and the end on the first fixed resistance side of the voltage dividing circuit is connected to the power supply line, and the end on the positive temperature characteristic thermistor side of the voltage dividing circuit is connected to the ground line
  • a voltage supply circuit can be configured. In this case, abnormal heat generation occurs, the temperature of the positive characteristic thermistor rises, and when the resistance value of the positive characteristic thermistor rises, the voltage at the connection point between the first resistance of the voltage dividing circuit and the positive characteristic thermistor rises. , And the first switching element is turned off.
  • the thermistor is a negative characteristic thermistor, and the end on the negative characteristic thermistor side of the voltage dividing circuit is connected to the power supply line, and the end on the first fixed resistance side of the voltage dividing circuit is connected to the ground line
  • a voltage supply circuit can be configured. In this case, abnormal heat generation occurs, the temperature of the negative characteristic thermistor rises, and when the resistance value of the negative characteristic thermistor falls, the voltage at the connection point between the negative characteristic thermistor of the voltage dividing circuit and the first resistance rises. , And the first switching element is turned off.
  • First capacitor connected in parallel with the thermistor of the voltage divider circuit, second capacitor connected in parallel with the second resistor, third capacitor connected between the power supply line on the DC power supply side and the ground line, DC power supply At least one of a sixth resistor connected between the power supply line on the side and the base of the PNP transistor, and a seventh resistor connected between the control electrode of the first switching element and the cathode of the thyristor It is also preferred that one capacitor or resistor be connected.
  • the addition of the first capacitor C1 can suppress the stop of the supply of the DC voltage from the DC power supply 3 to the load 4 due to the malfunction due to the noise.
  • the second capacitor C2 it is possible to suppress the malfunction of the first field effect transistor FET1 due to noise.
  • the third capacitor C3 malfunction due to noise can be suppressed.
  • the sixth fixed resistor R6 the supply of the DC voltage from the DC power supply 3 to the load 4 can be reliably stopped at the time of abnormal heat generation.
  • the addition of the seventh fixed resistor R7 can suppress the malfunction of the first field effect transistor FET1 due to noise.
  • Each of the power supply line between the first switching element and the load, and the ground line between the connection point of the second resistor in the ground line and the load, can be disconnected along the way, and the separated power line and ground
  • the lines may be connected by a pair of connectors, and a thermistor may monitor abnormal heat generation near the connectors. In this case, abnormal heat generation caused by foreign matter being pinched at the connection point of the connector can be detected by the thermistor to stop the direct current voltage supply of the positive potential line.
  • a USB connector can be used as the connector.
  • the temperature detection unit is connected in series between a first resistance and a thermistor serially connected between the power supply line on the DC power supply side and the ground line, and a power supply line on the DC power supply side and the ground line.
  • a comparator may be configured to compare the voltage at the connection point of the first resistor and the thermistor with the voltage at the connection point of the second resistor and the third resistor.
  • the temperature detection unit is connected in series between the first current source and the thermistor connected in series between the power supply line on the DC power supply side and the ground line, and the power supply line on the DC power supply side and the ground line.
  • the state holding circuit includes a flip flop circuit that receives the output of the temperature detection unit at the clock terminal, the D input terminal is connected to the DC power supply side power supply line, and is reset according to the output of the reset circuit. You may configure.
  • the state holding circuit may be configured to include an SR latch circuit that is set to the second state according to the output of the temperature detection unit and reset to the first state according to the output of the reset circuit.
  • the direct current voltage supply circuit of the present invention detects abnormal heat generation and stops the direct current voltage supply of the power supply line, and then the state detection circuit is in the second state even if the temperature detection unit is naturally cooled and the temperature drops. And the power supply connection circuit continues to be in the off state, so that the DC voltage supply is not automatically restarted. Therefore, the supply of the DC voltage again does not fail, and the load or the DC voltage supply circuit is not further damaged.
  • FIG. 2 is a diagram showing an example of a circuit configuration of a DC voltage supply circuit 100. It is an example of a circuit which comprised a thyristor by a transistor and comprised the 1st and 2nd switching element by a field effect transistor. It is a modification of the circuit of FIG. It is an equivalent circuit schematic of the direct current voltage supply circuit 200 concerning 2nd Embodiment. It is an equivalent circuit schematic of the direct current voltage supply circuit 300 concerning 3rd Embodiment. It is a 1st modification of the circuit of FIG. It is a 2nd modification of the circuit of FIG. It is an equivalent circuit schematic of the DC voltage supply circuit 400 concerning 4th Embodiment.
  • FIG. 6 is an equivalent circuit diagram of a DC voltage supply circuit 1100 disclosed in Patent Document 1;
  • each embodiment exemplarily shows an embodiment of the present invention, and the present invention is not limited to the contents of the embodiment.
  • the drawings are intended to help the understanding of the embodiments and may not necessarily be drawn strictly. For example, the ratio of dimensions between drawn components or components may not match the ratio of those dimensions described in the specification. Further, the components described in the specification may be omitted in the drawings or may be drawn with the number omitted.
  • FIG. 1 is a functional block diagram of the DC voltage supply circuit 100 according to the first embodiment.
  • DC voltage supply circuit 100 includes power supply line 1 and ground line 2, state holding circuit 8, power supply connection circuit 9, temperature detection unit 6, and reset circuit 7.
  • a power switch 5 is connected to the power line 1.
  • the power switch 5 may not necessarily be provided.
  • Power supply line 1 and ground line 2 are inserted between DC power supply 3 and load 4.
  • the state holding circuit 8 is configured to be capable of taking the first state and the second state.
  • the power supply connection circuit 9 is inserted into at least one of the power supply line 1 and the ground line 2.
  • FIG. 1 shows an example in which the power supply connection circuit 9 is inserted into the power supply line 1, the power supply connection circuit 9 may be inserted into the ground line 2 instead of the power supply line 1.
  • the power supply connection circuit 9 may be inserted into both of the ground lines 2.
  • the power supply connection circuit 9 is in the connection state when the state holding circuit 8 is in the first state, and is in the disconnection state when the state holding circuit 8 is in the second state.
  • the temperature detection unit 6 detects abnormal heat generation and sets the state holding circuit 8 to the second state.
  • the temperature detection unit 6 changes the state of the state holding circuit 8 so as to shut off the power supply connection circuit 9 when abnormal heat generation is detected.
  • the reset circuit 7 resets the state holding circuit 8 to the first state.
  • the reset circuit 7 changes the state of the state holding circuit 8 so as to resume the connection of the power supply connection circuit 9 when the cause of the abnormal heat generation is removed.
  • FIG. 2 is a diagram showing an example of the circuit configuration of the DC voltage supply circuit 100.
  • the power supply connection circuit 9 includes a first switching element SW1 and a resistor R2.
  • the first switching element SW1 is inserted in the power supply line 1.
  • the resistor R2 is connected between the control electrode of the first switching element SW1 and the ground line 2.
  • the temperature detection unit 6 includes a first fixed resistor R1 connected in series between the power supply line 1a on the DC power supply 3 side and the ground line 2, and a positive characteristic thermistor PTC.
  • One end of the first fixed resistor R1 is connected to the power supply line 1, and the other end is connected to the connection point X.
  • One end of the positive temperature coefficient thermistor PTC is connected to the ground line 2 and the other end is connected to the connection point X.
  • the positive characteristic thermistor PTC is for monitoring abnormal heat generation, and is disposed in the DC voltage supply circuit 100 at a predetermined position where abnormal heat generation is to be monitored.
  • the DC voltage supply circuit 100 includes a thyristor SCR.
  • the gate G of the thyristor SCR is connected to a connection point X between the first fixed resistor R1 of the temperature detection unit 6 and the positive characteristic thermistor PTC.
  • the cathode K of the thyristor SCR is connected to the connection point Y.
  • the anode A of the thyristor SCR is connected to the reset circuit 7.
  • the reset circuit 7 includes a second switching element SW2 and a resistor R4.
  • the second switching element SW2 is connected between the power supply line 1a on the DC power supply 3 side and the anode A of the thyristor SCR.
  • the control electrode of the second switching element SW2 is connected to the connection point Z.
  • the resistor R4 is connected between the connection point Z and the power supply line 1a on the DC power supply 3 side.
  • the connection point Z is also connected to the power supply line 1b on the load 4 side.
  • Whether or not a current flows between the anode A and the cathode K of the thyristor SCR depends on the state of the second switching element SW2 and the voltage at the connection point X. That is, the current between the anode A and the cathode K of the thyristor SCR can flow when the second switching element SW2 is in the on state, but does not flow in the off state. Therefore, in the normal operation state, since the second switching element SW2 is in the off state, no current flows between the anode A and the cathode K of the thyristor.
  • the first switching element SW1 is turned off (non-conductive state). As a result, the supply of the DC voltage from the DC power supply 3 to the load 4 is stopped.
  • the power supply line 1b on the load 4 side has a short circuit potential (or a potential close to the short circuit), and the second switching element SW2 is turned on. As a result, current flows between the anode A and the cathode K of the thyristor SCR.
  • the second switching element SW2 continues to be in the on state.
  • the first switching element SW1 also continues to be in the OFF state, and the stop of the DC voltage supply also continues.
  • FIG. 3 is a circuit example in which the thyristor is formed of a transistor and the first and second switching elements are formed of a field effect transistor.
  • the power supply connecting circuit 9 includes a first field effect transistor FET1 as the first switching element SW1.
  • the reset circuit 7 also includes a second field effect transistor FET2 as the second switching element SW2.
  • the state holding circuit 8 further includes a PNP transistor Q1 and an NPN transistor Q2 as the thyristor SCR.
  • FIG. 4 is a modification of the circuit of FIG.
  • the configuration of the DC voltage supply circuit 100 shown in FIG. 4 includes a reset circuit 17 in place of the reset circuit 7 and further includes a fixed resistor R3.
  • a resistor R5 connected between the connection point Z and the power supply line 1b on the load 4 side is added.
  • the resistor R3 is connected between the power supply line 1a on the DC power supply 3 side and the connection point Y.
  • the voltage at nodes Y and Z can be adjusted by adding resistors R3 and R5 of appropriate resistance values.
  • FIG. 2, FIG. 3 and FIG. 4 are the same, and hence the detailed description will be made with reference to FIG.
  • FIG. 4 shows an equivalent circuit diagram of the DC voltage supply circuit 100 according to the first embodiment.
  • the DC voltage supply circuit 100 includes a power supply line 1 and a ground line 2. One end of each of the power supply line 1 and the ground line 2 is connected to the DC power supply 3, and the other end is connected to the load 4.
  • a power switch 5 is connected to the power line 1.
  • the power switch 5 may not necessarily be provided.
  • the first field effect transistor FET1 is inserted into the power supply line 1. More specifically, the source S of the first field effect transistor FET1 is connected to the power supply line 1a on the DC power supply 3 side, and the drain D of the first field effect transistor FET1 is connected to the power supply line 1b on the load 4 side. .
  • a temperature detection unit 6 is connected between the power supply line 1 a on the DC power supply 3 side and the ground line 2.
  • the temperature detection unit 6 includes a first fixed resistor R1 and a positive characteristic thermistor PTC connected in series via a connection point X.
  • the first fixed resistor R1 side of the temperature detection unit 6 is connected to the power supply line 1.
  • the positive characteristic thermistor PTC side of the temperature detection unit 6 is connected to the ground line 2.
  • the positive characteristic thermistor PTC is for monitoring abnormal heat generation, and is disposed in the DC voltage supply circuit 100 at a predetermined position where abnormal heat generation is to be monitored.
  • the DC voltage supply circuit 100 includes a PNP transistor Q1 and an NPN transistor Q2.
  • the collector C of the PNP transistor Q1 is connected to the base B of the NPN transistor Q2, and the base B of the PNP transistor Q1 is connected to the collector C of the NPN transistor Q2.
  • the PNP transistor Q1 and the NPN transistor Q2 function as a thyristor SCR.
  • the emitter E of the PNP transistor Q1 corresponds to the anode A of the thyristor SCR.
  • the connection point between the collector C of the PNP transistor Q1 and the base B of the NPN transistor Q2 corresponds to the gate G of the thyristor SCR.
  • the emitter E of the NPN transistor Q2 corresponds to the cathode K of the thyristor SCR.
  • a connection body of the PNP transistor Q1 and the NPN transistor Q2 connected in this manner will be described as a thyristor SCR.
  • the anode A of the thyristor SCR is connected to the power supply line 1a on the DC power supply 3 side via the second field effect transistor FET2.
  • the gate G of the thyristor SCR is connected to a connection point X between the first fixed resistor R1 of the temperature detection unit 6 and the positive characteristic thermistor PTC.
  • the cathode K of the thyristor SCR is connected to the ground line 2 via the second fixed resistor R2.
  • the thyristor SCR (cathode K) and the second fixed resistor R2 are connected in series via the connection point Y.
  • a third fixed resistor R3 is connected between the power supply line 1a on the DC power supply 3 side and the connection point Y.
  • connection point between the cathode K of the thyristor SCR and the second fixed resistor R2 and the third fixed resistor R3, that is, the connection point Y is connected to the gate G of the first field effect transistor FET1.
  • a second field effect transistor FET2 is connected between the power supply line 1a on the DC power supply 3 side and the anode A of the thyristor SCR. More specifically, the source S of the second field effect transistor FET2 is connected to the power supply line 1a on the DC power supply 3 side, and the second field effect transistor FET2 is connected to the anode A of the thyristor SCR (emitter E of the PNP transistor Q1). Drain D is connected.
  • a fourth fixed resistor R4 and a fifth fixed resistor R5 are connected in series between the source S and the drain D of the first field effect transistor FET1 via the connection point Z in parallel.
  • the connection point Z and the gate G of the second field effect transistor FET2 are connected.
  • the DC voltage supply circuit 100 configured as above operates as follows.
  • a DC voltage is supplied from the DC power supply 3 to the load 4.
  • the first field effect transistor FET1 is set to be in the on state
  • the second field effect transistor FET2 is set to be in the off state.
  • a DC voltage is supplied from the DC power supply 3 to the load 4.
  • the first field effect transistor FET1 is turned on by the voltage at the connection point Y, that is, the voltage at the gate G of the first field effect transistor FET1, which is determined by the voltage dividing circuit of the third fixed resistor R3 and the second fixed resistor R2.
  • the off state switches.
  • the voltage of the gate G of the first field effect transistor FET1 is set lower than a predetermined value. As a result, since the voltage between the gate G and the source S of the first field effect transistor FET1 exceeds its threshold voltage, the first field effect transistor FET1 is turned on.
  • the second field effect transistor FET2 is turned on by the voltage at the connection point Z, that is, the voltage at the gate G of the second field effect transistor FET2, which is determined by the voltage dividing circuit of the fourth fixed resistor R4 and the fifth fixed resistor R5.
  • the off state switches.
  • the voltage of the gate G of the second field effect transistor FET2 is set higher than a predetermined value. As a result, the voltage between the gate G and the source S of the second field effect transistor FET2 does not exceed the threshold voltage, so the second field effect transistor FET2 is turned off.
  • the thyristor SCR is turned on and off depending on the voltage at the connection point X of the temperature detection unit 6, that is, the voltage at the gate G of the thyristor SCR, which is determined by the resistance value of the first fixed resistor R1 and the resistance value of the positive characteristic thermistor PTC. Switches.
  • the voltage of the gate G of the thyristor SCR (the voltage between the gate G and the cathode K) is always set higher than its threshold voltage, and the thyristor SCR is set to be in the on state.
  • the temperature of the positive characteristic thermistor PTC rapidly rises.
  • the resistance value of the positive characteristic thermistor PTC rises, and the voltage at the connection point X of the temperature detection unit 6 rises.
  • the abnormal heat generation is not limited to the case where the load 4 is short-circuited.
  • a short circuit occurs between the power supply line 1b between the drain D of the first field effect transistor FET1 and the load 4 and the ground line 2 between the load 4 and the connection point of the second fixed resistor R2 in the ground line 2 It can also happen if it is caused by something.
  • the voltage at the connection point X rises, the current flowing between the base B and the emitter E of the NPN transistor Q2 increases. As the current flows through the second fixed resistor R2, the potential at the connection point Y also rises. As a result, the voltage of the gate G of the first field effect transistor FET1 is set higher than a predetermined value. As a result, the voltage between the gate G and the source S of the first field effect transistor FET1 becomes lower than its threshold voltage, and the first field effect transistor FET1 is turned off.
  • the direct current voltage supply circuit 100 stops the supply of the direct current voltage from the direct current power supply 3 to the load 4 by detecting abnormal heat generation by the positive characteristic thermistor PTC.
  • the potential of the power supply line 1b on the load 4 side of the DC voltage supply circuit 100 becomes a potential of the short circuit state on the load 4 side, that is, 0V or a potential close to 0V.
  • the voltage of the connection point Z determined by the fourth fixed resistor R4 and the fifth fixed resistor R5, that is, the voltage of the gate G of the second field effect transistor FET2 is set lower than a predetermined value.
  • the voltage between the gate G and the source S of the first field effect transistor FET1 exceeds its threshold voltage.
  • the second field effect transistor FET2 is turned on.
  • a current flows between the anode A and the cathode K of the thyristor SCR.
  • the second field effect transistor FET2 continues the on state.
  • the voltage at the connection point Y that is, the voltage at the gate G of the first field effect transistor FET1 is maintained higher than a predetermined value.
  • the voltage between the gate G and the source S of the first field effect transistor FET1 maintains a state lower than its threshold voltage, and the first field effect transistor FET1 continues to be in the off state.
  • the current continues to flow between the anode A and the cathode K of the thyristor SCR as long as the thyristor SCR in the on state does not cut off the conduction between the power supply line 1 and the anode A of the thyristor SCR. That is, the supply of the DC voltage from the DC power supply 3 to the load 4 is stopped, the abnormal heat generation is stopped, the positive characteristic thermistor PTC is naturally cooled, and the thyristor SCR has a drop in resistance value.
  • the current continues to flow between the anode A and the cathode K of This is because, when the NPN transistor Q2 is turned on and the PNP transistor Q1 is turned on, the collector of the PNP transistor Q1 is connected to the base B of the NPN transistor Q2 even if the voltage at the connection point X of the temperature detecting section 6 decreases. Since the current (voltage) of C continues to be applied, the NPN transistor Q2 continues to be in the on state, and accordingly, the PNP transistor Q1 also continues to be in the on state.
  • the abnormal heat generation is stopped by stopping the supply of the DC voltage from the DC power supply 3 to the load 4, the positive characteristic thermistor PTC is naturally cooled, and the resistance of the positive characteristic thermistor PTC Even if the value decreases, as long as the power supply line 1b on the load 4 side is at the potential of the short circuit state, the first field effect transistor FET1 continues to be in the off state. Therefore, the supply of DC voltage is not automatically resumed.
  • the voltage of the connection point Z that is, the voltage of the gate G of the second field effect transistor FET2 becomes the voltage of the power supply line 1 via the fourth fixed resistor R4.
  • the voltage of the gate G of the second field effect transistor FET2 at this time is set higher than a predetermined value.
  • the voltage between the gate G and the source S of the second field effect transistor FET2 is lower than its threshold voltage, so the second field effect transistor FET2 is turned off.
  • the direct current voltage supply circuit 100 temporarily stops the supply of the direct current voltage from the direct current power supply 3 to the load 4 due to abnormal heat generation due to a short circuit on the load 4 side, etc. If the temperature of the power supply line 1b on the load 4 side is short circuited, the supply of the DC voltage from the DC power supply 3 to the load 4 is not resumed.
  • the load 4 is separated from the DC voltage supply circuit 100 and the cause of the abnormal heat generation is examined. After removing the cause of abnormal heat generation or replacing with load 4 with no abnormality, it is possible to safely resume the supply of DC voltage by connecting DC voltage supply circuit 100 and load 4 again. .
  • FIG. 5 is a circuit diagram of the DC voltage supply circuit 200 according to the second embodiment. However, FIG. 5 shows an equivalent circuit diagram of the DC voltage supply circuit 200.
  • the DC voltage supply circuit 200 is obtained by modifying a part of the DC voltage supply circuit 100 according to the first embodiment shown in FIG.
  • the temperature detection unit 6 is constituted by a first fixed resistor R1 and a positive characteristic thermistor PTC connected in series, the first fixed resistor R1 side is connected to the power supply line 1, and the positive characteristic thermistor PTC is Side was connected to the ground line 2.
  • the DC voltage supply circuit 200 adds a change to this, and the temperature detection unit 16 is configured of a negative characteristic thermistor NTC and a first fixed resistor R11 connected in series, and the negative characteristic thermistor NTC side is connected to the power supply line 1
  • the first fixed resistor R11 side is connected to the ground line 2.
  • the other configuration of the DC voltage supply circuit 200 is the same as that of the DC voltage supply circuit 100.
  • the temperature of the negative characteristic thermistor NTC rises, the resistance value of the negative characteristic thermistor NTC drops, and the voltage at the connection point X of the temperature detection unit 16 rises.
  • the voltage at the connection point X rises, the current flowing between the base B and the emitter E of the NPN transistor Q2 increases, and the potential at the connection point Y also rises.
  • the voltage of the gate G of the first field effect transistor FET1 is set higher than a predetermined value.
  • the voltage between the gate G and the source S of the first field effect transistor FET1 becomes lower than its threshold voltage, and the first field effect transistor FET1 is turned off.
  • the supply of the DC voltage from the DC power supply 3 to the load 4 is stopped by the first field effect transistor FET1.
  • the DC voltage supply circuit 200 also disconnects the load 4 from the DC voltage supply circuit 200 even if the temperature of the negative characteristic thermistor NTC drops after the supply of the DC voltage is stopped due to abnormal heat generation. If the DC voltage supply circuit 200 and the load 4 are not connected again, the supply of the DC voltage is not resumed, so the cause of the abnormal heat generation is examined, the cause of the abnormal heat generation is removed, or the load is replaced with a normal load. Thus, the supply of DC voltage can be safely resumed.
  • FIG. 6 is a diagram showing the configuration of the DC voltage supply circuit 300 according to the third embodiment. However, FIG. 6 is an equivalent circuit diagram of the DC voltage supply circuit 300.
  • the direct current voltage supply circuit 300 is also a part of the direct current voltage supply circuit 100 according to the first embodiment.
  • a first capacitor C1 is further connected in parallel with the positive characteristic thermistor PTC of the temperature detection unit 6 of the direct current voltage supply circuit 100.
  • a second capacitor C 2 was connected between the connection point Y and the ground line 2.
  • a third capacitor C3 was connected between the power supply line 1a on the DC power supply 3 side and the ground line 2.
  • a sixth fixed resistor R6 is connected between the power supply line 1a on the DC power supply 3 side and the base B of the PNP transistor Q1 (collector C of the NPN transistor Q2).
  • a seventh fixed resistor R7 is connected between the gate G of the first field effect transistor FET1 and the connection point Y.
  • the other configuration of the DC voltage supply circuit 300 is the same as that of the DC voltage supply circuit 100.
  • FIG. 7 is a first modification of the circuit of FIG.
  • a resistor R3 connected between the power supply line 1a on the side of the direct current power supply 3 and the connection point Y is added.
  • the voltage at the connection point Y can be adjusted by adding a resistor R3 of an appropriate resistance value.
  • FIG. 8 is a second modification of the circuit of FIG.
  • a resistor R3 connected between the power supply line 1a on the side of the DC power supply 3 and the connection point Y is added. included.
  • a resistor R5 connected between the connection point Z and the power supply line 1b on the load 4 side is added.
  • the voltage at nodes Y and Z can be adjusted by adding resistors R3 and R5 of appropriate resistance values.
  • the DC voltage supply circuit 300 is connected to the ground line via the first capacitor C1. It can be dropped to two. Therefore, the variation of the potential at the connection point Y due to the current flowing through the second fixed resistor R2 due to such noise is suppressed, and the first field effect transistor FET1 is not turned off due to a malfunction, and the DC power supply is erroneously The supply of DC voltage from 3 to the load 4 is not stopped.
  • the DC voltage supply circuit 300 adds the first capacitor C1 and thereby, in addition to the effects of the DC voltage supply circuit 100, the DC voltage from the DC power supply 3 to the load 4 due to a malfunction due to noise. There is also an effect that supply is not stopped.
  • the direct current voltage supply circuit 300 mitigates minute fluctuations in the potential of the connection point Y due to noise and the like by adding the second capacitor C2, the gate G potential of the first field effect transistor FET1 is stabilized. As a result, in addition to the effect of the DC voltage supply circuit 100, an effect of suppressing the malfunction of the first field effect transistor FET1 due to noise is also exhibited.
  • the addition of the third capacitor C3 alleviates a minute fluctuation of the power supply potential due to noise or the like.
  • an effect of suppressing the malfunction of the DC voltage supply circuit 300 against noise is also exhibited.
  • the direct current voltage supply circuit 300 amplifies the current flowing through the NPN transistor Q2 during abnormal heat generation, and the first field effect transistor FET1 is surely turned on.
  • the effect of the DC voltage supply circuit 100 in addition to the effect of the DC voltage supply circuit 100, the effect that the supply of the DC voltage from the DC power supply 3 to the load 4 can be reliably stopped at the time of abnormal heat generation is also exhibited.
  • the direct current voltage supply circuit 300 has the seventh fixed resistor R7 added thereto, minute fluctuations in the potential of the connection point Y due to noise or the like are alleviated, so that the gate G potential of the first field effect transistor FET1 is stabilized. As a result, in addition to the effect of the DC voltage supply circuit 100, an effect of suppressing the malfunction of the first field effect transistor FET1 due to noise is also exhibited.
  • FIG. 9 is a diagram showing the configuration of the DC voltage supply circuit 400 according to the fourth embodiment. However, FIG. 9 shows an equivalent circuit diagram of the DC voltage supply circuit 400.
  • the direct current voltage supply circuit 400 is also a part of the direct current voltage supply circuit 100 according to the first embodiment.
  • the thyristor SCR is composed of a PNP transistor Q1 and an NPN transistor Q2.
  • the DC voltage supply circuit 400 is modified to use a single electronic component as the thyristor SCR.
  • the other configuration of the direct current voltage supply circuit 400 is the same as that of the direct current voltage supply circuit 100.
  • the thyristor SCR composed of a single electronic component also functions in the same manner as the thyristor SCR composed of the PNP transistor Q1 and the NPN transistor Q2.
  • the thyristor SCR used in the DC voltage supply circuit of the present invention may be configured of the PNP transistor Q1 and the NPN transistor Q2, or may be a single electronic component.
  • FIG. 10 is a diagram showing the configuration of the DC voltage supply circuit 410 according to the fifth embodiment. However, FIG. 10 shows an equivalent circuit diagram of the DC voltage supply circuit 410.
  • the direct current voltage supply circuit 410 is also a part of the direct current voltage supply circuit 100 according to the first embodiment.
  • the first field effect transistor FET1 is used as a switching element of the power supply connection circuit 9, and the second field effect transistor FET2 is used as a switching element of the reset circuit 7.
  • the DC voltage supply circuit 410 includes a reset circuit 27 in place of the reset circuit 7, and includes a power supply connection circuit 29 in place of the power supply connection circuit 9.
  • the power supply connection circuit 29 includes a PNP bipolar transistor BT1 and a base current limiting resistor R7 instead of the first field effect transistor FET1.
  • the reset circuit 27 replaces the second field effect transistor FET2 a PNP bipolar transistor BT2 and a base current Limiting resistor R8.
  • the other configuration of the direct current voltage supply circuit 400 is the same as that of the direct current voltage supply circuit 100.
  • FIG. 11 is a modification of the circuit of FIG.
  • a resistor R3 connected between the power supply line 1a on the DC power supply 3 side and the connection point Y is added.
  • the voltage at the connection point Y can be adjusted by adding a resistor R3 of an appropriate resistance value.
  • capacitors C1 to C3 are further added. The addition of a capacitor improves noise immunity as in the third embodiment.
  • the PNP bipolar transistors BT1 and BT2 configured as shown in FIGS. 10 and 11 function in the same manner as the field effect transistors FET1 and FET2.
  • the switching element used in the DC voltage supply circuit of the present invention may be configured by a field effect transistor or may be configured by a bipolar transistor. Also, other switching elements such as IGBTs may be used, or these may be used in combination.
  • FIG. 12 is a diagram showing the configuration of the DC voltage supply circuit 430 according to the sixth embodiment. However, FIG. 12 shows an equivalent circuit diagram of the DC voltage supply circuit 430.
  • the direct current voltage supply circuit 430 is also a part of the direct current voltage supply circuit 100 according to the first embodiment.
  • the temperature detection unit 6 is configured to connect the resistor R1 and the positive characteristic thermistor PTC in series, but the DC voltage supply circuit 430 includes the temperature detection unit 26 instead of the temperature detection unit 6. .
  • the DC voltage supply circuit 430 includes a reset circuit 27 and a power connection circuit 19 in place of the reset circuit 7 and the power connection circuit 9.
  • the other configuration of the DC voltage supply circuit 430 is the same as that of the DC voltage supply circuit 100.
  • the reset circuit 27 is described with reference to FIGS. 10 and 11, and the power supply connection circuit 19 is described with reference to FIGS. 6 to 8, so the description thereof is omitted here and the temperature detection unit 26 is described in detail. explain.
  • FIG. 13 is a circuit diagram showing a configuration of a temperature detection unit 26 which is a first example of the temperature detection unit.
  • the temperature detection unit 26 includes a fixed resistor R1 and a positive characteristic thermistor PTC, a fixed resistor R9 and a reference resistor Rref, and a comparator CP.
  • the fixed resistor R1 and the positive characteristic thermistor PTC are connected in series between the power supply line 1a and the ground line 2, and output a voltage Vptc from the intermediate connection point.
  • the fixed resistor R9 and the reference resistor Rref are connected in series between the power supply line 1a and the ground line 2, and output a voltage Vref from an intermediate connection point.
  • the comparator CP compares the voltage Vptc with the voltage Vref.
  • the voltage Vref is a fixed voltage
  • the voltage Vptc is a voltage that rises in response to a rise in temperature.
  • the resistance values of the fixed resistors R1 and R9 and the reference resistor Rref are determined according to the characteristics of the positive characteristic thermistor PTC so that Vptc> Vref.
  • the negative input node of comparator CP receives voltage Vref.
  • the positive input node of comparator CP receives voltage Vptc. Therefore, when normal, the comparator CP outputs a low level, and when abnormal heat generation occurs, the comparator CP outputs a high level. As a result, the voltage at the connection point Y rises during abnormal heat generation as compared to normal, so the first field effect transistor is turned off.
  • the thyristor SCR is always in the on state in the first embodiment, but the thyristor SCR may be in the off state in the initial state as described above.
  • FIG. 14 is a circuit diagram showing a configuration of a temperature detection unit 36 which is a second example of the temperature detection unit.
  • the comparator CP operates similarly even when using constant current sources IS1 and IS2 as shown in FIG. 14 instead of the fixed resistors R1 and R9 of FIG.
  • the configuration instead of the configuration in which the voltage is determined by voltage division by resistance, the configuration may be such that the voltage is determined by a constant current source.
  • FIG. 15 is a circuit diagram showing a configuration of a temperature detection unit 46 which is a third example of the temperature detection unit.
  • the positive characteristic thermistor PTC is connected to the power supply line 1a side, and the resistor R1 or the constant current source IS1 is connected to the ground line 2 side.
  • the comparator CP receives Vref2 at its positive input, The connection may be changed to receive Vptc2 at the negative input.
  • thermocouple a thermocouple
  • bimetal breaker a bimetal breaker
  • IC temperature sensor an IC temperature sensor
  • FIG. 16 is a diagram showing the configuration of the DC voltage supply circuit 440 according to the seventh embodiment.
  • the DC voltage supply circuit 440 includes a temperature detection unit 26, a reset circuit 7, a flip flop 18 with a reset terminal which is a state holding circuit, a pull-down resistor R11 for determining the potential of the reset terminal, and a power supply connection circuit. And a first field effect transistor FET1.
  • the temperature detection unit 26 is provided with the comparator CP at the output unit.
  • the flip-flop 18 with a reset terminal can output high level and low level, so the resistor R2 in FIG. 3 and the like is unnecessary.
  • the reset circuit 7 and the other configuration are the same as in the first embodiment. The operation of the flip flop 18 will be described below.
  • the D terminal of the flip flop 18 is always set to the high level (logic 1).
  • the output of the temperature detection unit 6 is connected to the CLK terminal of the flip flop 18.
  • the connection point Z is at a high level, so the second field effect transistor FET2 is turned off. Therefore, the reset terminal is set to low level (active) by the pull-down resistor R11, and the initial value of the output Q of the flip flop 18 is set to low level (logic 0). As a result, the first field effect transistor FET1 becomes conductive and can supply a DC voltage when the load 4 is connected.
  • the output Q changes to high level at the rising edge, and turns off the first field effect transistor FET1.
  • the second field effect transistor FET2 of the reset circuit 7 becomes conductive and the voltage of the reset terminal / R becomes high level, The reset of the flip flop 18 is released.
  • the first field effect transistor FET1 remains in the OFF state because the flip flop 18 holds the output Q at the high level.
  • the reset terminal / R is reset by the reset circuit 7 when the load 4 is disconnected from the power supply line 1b. That is, when the load 4 in the short-circuit state is removed, the power supply line 1b becomes high level, so the second field effect transistor FET2 is turned off and the reset terminal / R becomes low level (active) by the pull-down resistor R11. , Flip flop 18 is reset. As a result, the output Q of the flip flop 18 changes to the low level, so the first field effect transistor FET1 becomes conductive, and the direct current voltage supply circuit 440 becomes able to supply the direct current voltage to the load 4 again.
  • FIG. 17 is a diagram showing the configuration of a DC voltage supply circuit 450 according to a modification of the seventh embodiment.
  • the DC voltage supply circuit 450 is obtained by replacing the flip flop 18 having the configuration of FIG. 16 with a state holding circuit 28.
  • the other configuration is the same as that of FIG.
  • State holding circuit 28 includes an inverter 281 and an SR latch circuit 282.
  • the SR latch circuit 282 is configured by NOR gates 283 and 284.
  • the connection point Z is at a high level, so the second field effect transistor FET2 is turned off. Therefore, the reset terminal R of the SR latch circuit 282 is set to high level (active) by the pull-down resistor R11 and the inverter 281, and the initial value of the output Q of the SR latch circuit 282 is low level (logic 0). The value is set to high level (logic 1). Since the output / Q is inverted by the inverter 285 and is applied to the gate, the first field effect transistor FET1 becomes conductive and can supply a DC voltage when the load 4 is connected.
  • the output from the comparator CP remains low level, so the output / Q of the SR latch circuit 282 maintains the high level, and the first field effect transistor FET1 maintains the conductive state.
  • the set terminal S of the SR latch circuit 282 changes to high level and accordingly the output / Q goes low level Change to Then, the first field effect transistor FET1 is turned off.
  • the second field effect transistor FET2 of the reset circuit 7 becomes conductive if the voltage of the power supply line 1b drops due to a short circuit of the load 4 or the connector terminal, the reset terminal / R of the SR latch circuit 282 is low level. It becomes.
  • the SR latch circuit 282 holds the output / Q at the low level, so the first field effect transistor FET1 remains off. .
  • the SR latch circuit 282 When the load 4 is disconnected from the power supply line 1b, the SR latch circuit 282 is reset by the reset circuit 7. That is, the second field effect transistor FET2 is turned off, and the reset terminal R of the SR latch circuit 282 becomes high level by the resistor R11 and the inverter 281. As a result, the output / Q of the SR latch circuit 282 changes to the high level, the first field effect transistor FET1 becomes conductive, and the DC voltage supply circuit 440 becomes able to supply the DC voltage to the load 4 again.
  • the state holding circuit may be configured by a flip flop, a latch circuit, or the like.
  • FIG. 18 is a diagram showing the configuration of the DC voltage supply circuit 500 according to the eighth embodiment. However, FIG. 18 is an explanatory diagram of the DC voltage supply circuit 500.
  • the DC voltage supply circuit 500 incorporates the DC voltage supply circuit 400 according to the fourth embodiment into an adapter 51, a cable 52, and a USB connector 53 (male USB connector 53a).
  • the USB is an abbreviation of Universal Serial Bus, and is one of serial bus standards for connecting peripheral devices to information devices such as computers.
  • the adapter 51 includes a DC power supply 3 and a power switch 5.
  • the direct current power supply 3 is, for example, a power supply obtained by converting an alternating current commercial power supply into a direct current of a desired voltage.
  • a power supply such as a personal computer may be used as a DC power supply instead of the adapter 51.
  • the power switch 5 is not essential.
  • the cable 52 includes a plurality of signal lines 55, a power supply line 1, a ground line 2, and abnormal heat detection lines 57 and 58.
  • Signal line 55 is used for signal exchange between adapter 51 and electronic device 54. Further, as described above, when a personal computer is used instead of the adapter 51, the signal line 55 is used for signal exchange between the personal computer and the electronic device 54.
  • the USB connector 53 is composed of a male USB connector 53a and a female USB connector 53b.
  • the male USB connector 53a and the female USB connector 53b can be fitted and released mutually.
  • the male USB connector 53a and the female USB connector 53b have contacts, respectively, and by bringing the contacts into contact with each other, it is possible to establish an electrical connection between predetermined lines.
  • the male USB connector 53 a is connected to the adapter 51 via the cable 52.
  • the female USB connector 53 b is attached to the housing of the electronic device 54.
  • a temperature detection unit 6 including a first fixed resistor R1 and a positive characteristic thermistor PTC is embedded.
  • One end of the first fixed resistor R1 is connected to one end of the abnormal heat detection line 57, and the other end is connected to the connection point X.
  • the other end of the abnormal heat detection line 57 is connected to the power supply line 1 a on the DC power supply 3 side via the cable 52.
  • One end of the positive characteristic thermistor PTC is connected to the ground line 2 and the other end is connected to the connection point X.
  • the connection point X is connected via the cable 52 to the gate G of the thyristor SCR provided in the adapter 51 by the abnormal heat detection line 58.
  • the type of the electronic device 54 is arbitrary, it is, for example, a mobile phone, a smartphone, a music player or the like.
  • a thyristor SCR field effect transistors FET1 and FET2, a second fixed resistor R2, a third fixed resistor R3 and a load 4 are provided inside the adapter 51.
  • the load 4 is, for example, a storage battery of the electronic device 54 or the like.
  • the gate G of the thyristor SCR is connected to the connection point X of the temperature detection unit 6.
  • the anode A of the thyristor SCR is connected to the power supply line 1a on the DC power supply 3 side via the second field effect transistor FET2.
  • the cathode K of the thyristor SCR is connected to the ground line 2 via the second fixed resistor R2.
  • a third fixed resistor R3 is connected between the power supply line 1a on the DC power supply 3 side and the connection point Y.
  • the first field effect transistor FET1 is inserted into the power supply line 1. More specifically, the source S of the first field effect transistor FET1 is connected to the power supply line 1a on the DC power supply 3 side. The drain D of the field effect transistor FET1 is connected to the power supply line 1b on the load 4 side. The gate G of the first field effect transistor FET1 is connected to the connection point Y of the cathode K of the thyristor SCR and the second fixed resistor R2 and the third fixed resistor R3.
  • a second field effect transistor FET2 is connected between the power supply line 1a on the DC power supply 3 side and the anode A of the thyristor SCR. More specifically, the source S of the second field effect transistor FET2 is connected to the power supply line 1a on the DC power supply 3 side, and the second field effect transistor FET2 is connected to the anode A of the thyristor SCR (emitter E of the PNP transistor Q1). Drain D is connected.
  • a fourth fixed resistor R4 and a fifth fixed resistor R5 are connected in series between the source S and the drain D of the first field effect transistor FET1 via the connection point Z in parallel.
  • the connection point Z and the gate G of the second field effect transistor FET2 are connected.
  • a DC voltage is supplied from the DC power supply 3 to the load 4 via the power supply line 1 and the ground line 2.
  • the power supply line 1 between the drain D of the first field effect transistor FET1 and the load 4 and the ground line 2 between the connection point of the second fixed resistor in the ground line 2 and the load 4 Each of the power supply line 1 and the ground line 2 which can be divided in the middle and divided is connected by a USB connector including a male USB connector 53a and a female USB connector 53b.
  • the other configuration of the DC voltage supply circuit 500 is the same as that of the DC voltage supply circuit 400.
  • the direct current voltage supply circuit 500 monitors abnormal heat generation in the vicinity of the USB 53 by the positive characteristic thermistor PTC, and when abnormal heat generation is detected, the voltage at the connection point X increases, and the base B to emitter E of the NPN transistor Q2 The current flowing to the point Y increases, and the potential at the connection point Y also rises. As a result, the first field effect transistor FET1 is turned off, and the supply of the DC voltage from the DC power supply 3 to the load 4 is stopped.
  • This abnormal heat generation occurs not only in the case where the load 4 in the electronic device 54 is directly in an abnormal state, and the power supply line 1 and the ground line 2 are short-circuited via the abnormal load 4, for example The foreign matter is caught in the USB connector 53, which may cause a short circuit between the power supply line 1b on the load 4 side and the ground line 2, for example.
  • the direct current voltage supply circuit 500 does not disconnect the load 4 from the direct current voltage supply circuit 500 even if the positive characteristic thermistor PTC is naturally cooled and its temperature drops after detecting abnormal heat generation and stopping the direct current voltage supply. As long as the thyristor SCR continues to be on, the first field effect transistor FET1 continues to be off, the supply of DC voltage is not automatically resumed. Therefore, the DC voltage supply circuit 500 disconnects the load 4 from the DC voltage supply circuit 500 after the supply of the DC voltage is stopped, investigates the cause of the abnormal heat generation, removes the cause of the abnormal heat generation, or By replacing the load 4 with no load and connecting the DC voltage supply circuit 500 and the load 4 again, the supply of the DC voltage can be safely resumed. In the DC voltage supply circuit 500, the load 4 can be disconnected and reconnected easily by disconnecting and reconnecting the male USB connector 53a and the female USB connector 53b.
  • FIG. 19 is a diagram showing the configuration of a DC voltage supply circuit 510 according to a modification of the eighth embodiment.
  • the temperature detection unit 6 including the first fixed resistor R1 and the positive characteristic thermistor PTC is embedded in the insulator portion of the male USB connector 53a, and another configuration of the DC voltage supply circuit 500 The elements were arranged in an adapter 51 connected by a cable 52.
  • the direct current voltage supply circuit 510 shown in FIG. 19 includes a USB connector 153 instead of the USB connector 53.
  • the USB connector 153 is composed of a male USB connector 153 a and a female USB connector 153 b.
  • the male USB connector 153 a is connected to the adapter 151 via the cable 52.
  • the female USB connector 153 b is attached to the housing of the electronic device 54.
  • the configuration of the adapter 151 can be simplified by embedding the entire DC voltage supply circuit 510 in the insulator portion of the male USB connector 153a as shown in FIG.
  • the ninth embodiment is a modification of the configuration of the reset circuit.
  • the reset circuit 7 resets the state holding circuit in response to the voltage of the power supply line 1 b returning from the low level to the high level.
  • the reset of the state holding circuit does not necessarily have to be performed based on the voltage of the power supply line 1b. For example, it may be detected that the load side connector has been removed from the DC voltage supply circuit.
  • FIG. 20 is a diagram showing the configuration of the DC voltage supply circuit 600 according to the ninth embodiment.
  • the direct current voltage supply circuit 600 is obtained by modifying a part of the direct current voltage supply circuit 100 according to the first embodiment shown in FIG.
  • the state holding circuit 8 is reset by the reset circuit 7.
  • the DC voltage supply circuit 600 includes a reset circuit 37 in place of the reset circuit 7. Further, the connector 4 is connected to the load 4.
  • the connector 43 is composed of a male connector 43a and a female connector 43b.
  • the male connector 43a and the female connector 43b can be fitted and disengaged from each other.
  • the male connector 43a and the female connector 43b have contacts, respectively, and by making the contacts contact with each other, electrical connection between predetermined lines can be made.
  • the switch CNT When the male connector 43a and the female connector 43b are in a fitted state, the switch CNT is turned on, and the end of the resistor R9 is connected to the ground line 2. As a result, the voltage at the connection point Z decreases, and the second field effect transistor FET2 conducts.
  • the switch CNT when the female connector 43b is detached from the male connector 43a, the switch CNT is turned off, and the end of the resistor R9 is in the open state. Thereby, the voltage of the connection point Z becomes high level, and the second field effect transistor FET2 is turned off.
  • the switch CNT may not necessarily be provided as long as it is simply wired to connect the terminal of the resistor R9 to the ground line on the female connector 43b side.
  • DC voltage supply circuit 600 is the same as that of DC voltage supply circuit 100 of FIG. 3, and therefore description will not be repeated.
  • FIG. 20 shows an example in which the load side connector is disconnected from the DC voltage supply circuit and reset is performed, for example, a reset switch operated by the user may be provided.
  • the equivalent circuit diagram of each embodiment is an extraction of the configuration related to the present invention, and other electronic components and other functions may be added.
  • the circuit may be modified within the scope of the present invention.
  • disconnecting the load 4 from the DC voltage supply circuits 100 to 600 does not mean to disconnect only the portion of the load 4 from the power supply line 1. It is included in this meaning to disconnect the connection on the power supply line 1b between the load 4 and the connection point between the drain D of the first field effect transistor FET1 and the fifth fixed resistor R5.
  • the USB connector 53 male USB connector 53a, female USB connector 53b
  • the positive characteristic thermistor PTC is provided on the male USB connector 53a, but instead, the positive characteristic thermistor PTC may be provided on the electronic device 54 side.

Abstract

電源ライン（１）に挿入された第１電界効果トランジスタ（ＦＥＴ１）と、電源ライン（１）と接地ライン（２）との間に挿入された第１固定抵抗（Ｒ１）と正特性サーミスタ（ＰＴＣ）との分圧回路と、アノード（Ａ）が第２電界効果トランジスタ（ＦＥＴ２）を介して電源ライン（１）に、ゲート（Ｇ）が分圧回路の接続点（Ｘ）に、カソード（Ｋ）が第２固定抵抗（Ｒ２）を介して接地ライン（２）に接続されたサイリスタ（ＳＣＲ）と、サイリスタ（ＳＣＲ）および第２電界効果トランジスタ（ＦＥＴ２）と並列に接続された第３固定抵抗（Ｒ３）と、を備え、異常発熱が発生して正特性サーミスタ（ＰＴＣ）の抵抗値が上昇することにより、第１電界効果トランジスタ（ＦＥＴ１）がオフ状態になり、直流電圧供給を停止するようにした。

Description

直流電圧供給回路
　本発明は、直流電源から負荷に直流電圧を供給する直流電圧供給回路に関し、更に詳しくは、異常発熱に対するより安全な保護機能を備えた直流電圧供給回路に関する。
　直流電源から負荷に直流電圧を供給する直流電圧供給回路において、過電流や、異常発熱が発生した場合には、負荷への電圧の供給を停止し、負荷および直流電圧供給回路のさらなる損傷を未然に防止することが重要である。
　特許文献１（特開平５－２６０６４７号公報）に、そのような機能を備えた直流電圧供給回路が開示されている。
　図２１に、特許文献１に開示された直流電圧供給回路（電流遮断装置）１１００を示す。
　直流電圧供給回路１１００は、直流電源１０１を備える。直流電源１０１は、電源ライン１０２と接地ライン１０３とを経由して、負荷（負荷側基板）１０４に直流電圧を供給する。
　直流電圧供給回路１１００の電源ライン１０２に、正特性サーミスタ１０５が挿入されている。
　直流電圧供給回路１１００は、過電流や、異常発熱が発生した場合に、正特性サーミスタ１０５の抵抗値が上昇し、直流電源１０１から負荷１０４への直流電圧の供給を停止する。
特開平５－２６０６４７号公報
　特許文献１に開示された直流電圧供給回路１１００には、直流電源１０１から負荷１０４への電力の供給が停止された後に、正特性サーミスタ１０５が自然に冷却されると、正特性サーミスタ１０５の抵抗値が降下し、直流電源１０１から負荷１０４への直流電圧の供給が自動的に再開してしまうという問題があった。
　すなわち、直流電源１０１から負荷１０４への直流電圧の供給が停止された後に、過電流や異常発熱の原因となった短絡等の原因が解消されていれば良いが、短絡等の原因が解消されていないまま直流電圧の供給が再開されると、再度、過電流や異常発熱が発生するという問題があった。そして、再度の過電流や異常発熱において、再度の直流電圧の供給の停止に失敗すると、負荷または直流電圧供給回路がさらに損傷してしまう虞があった。
　本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の直流電圧供給回路は、直流電源と負荷との間に挿入される、電源ラインと接地ラインとを備え、更に、第１状態と第２状態を取ることが可能に構成される状態保持回路と、電源ラインおよび接地ラインの少なくとも何れか一方に挿入され、状態保持回路が第１状態である場合に接続状態となり、状態保持回路が第２状態である場合に遮断状態となる電源接続回路と、異常発熱を検知し状態保持回路を第２状態にする温度検知部と、状態保持回路を第１状態にするリセット回路とを備える。かかる構成を有する本発明の直流電圧供給回路は、電源接続回路が遮断状態となった後に、温度検知部が自然に冷却されても、状態保持回路が第２状態を保持している限り、リセット回路によって状態保持回路が第１状態にされるまでは、直流電圧供給が自動的に再開されることがない。
　好ましくは、電源接続回路は、電源ラインに挿入された第１スイッチング素子を備える。温度検知部は、直流電源側の電源ラインと接地ラインとの間に挿入された、第１抵抗とサーミスタとが直列に接続された分圧回路を備える。状態保持回路は、ゲートが分圧回路の第１抵抗とサーミスタとの接続点に接続され、カソードが第１スイッチング素子の制御電極に接続されたサイリスタを備える。電源接続回路は、第１スイッチング素子の制御電極と接地ラインとの間に接続される第２抵抗をさらに備える。リセット回路は、電源ラインとサイリスタのアノードとの間に接続され、負荷に接続される電源端子の電圧に応じて変化する信号を制御電極に受ける第２スイッチング素子を備える。このような構成とすることによってサーミスタが検知する温度の上昇に応じて第１スイッチング素子がオフ状態となって、電源ラインの直流電圧供給を停止し、第２スイッチング素子がオン状態、かつ、サイリスタＳＣＲがオン状態となって、電源ラインの直流電圧供給の停止を継続するものとした。
　好ましくは、第１スイッチング素子、第２スイッチング素子の各々は、電界効果トランジスタ、バイポーラトランジスタのいずれか一方である。
　直流電圧供給回路を、負荷側の電源ラインと負荷とを切り離すことにより、第２スイッチング素子がオフ状態、かつ、第１スイッチング素子がオン状態となって、電源ラインの直流電圧供給の停止を解除するように構成することもできる。この場合には、電源ラインの直流電圧供給が停止した後に、直流電圧供給回路から負荷を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷に交換したうえで、改めて直流電圧供給回路と負荷を接続することにより、直流電圧供給を安全に再開させることができる。
　サイリスタが、ＰＮＰ型トランジスタとＮＰＮ型トランジスタとを含み、ＰＮＰ型トランジスタのコレクタと、ＮＰＮ型トランジスタのベースとが接続され、ＰＮＰ型トランジスタのベースと、ＮＰＮ型トランジスタのコレクタとが接続され、ＰＮＰ型トランジスタのエミッタが、サイリスタのアノードに該当し、ＰＮＰ型トランジスタのコレクタとＮＰＮ型トランジスタのベースとの接続点が、サイリスタのゲートに該当し、ＮＰＮ型トランジスタのエミッタが、サイリスタのコレクタに該当するようにサイリスタが構成されても良い。すなわち、サイリスタは、単体の電子部品である必要はなく、複数のトランジスタで構成しても良い。
　サーミスタが正特性サーミスタであり、分圧回路の第１固定抵抗側の端部が、電源ラインに接続され、分圧回路の正特性サーミスタ側の端部が、接地ラインに接続されるように直流電圧供給回路を構成することができる。この場合には、異常発熱が発生し、正特性サーミスタの温度が上昇し、正特性サーミスタの抵抗値が上昇すると、分圧回路の第１抵抗と正特性サーミスタとの接続点の電圧が上昇し、第１スイッチング素子がオフ状態となる。
　サーミスタが負特性サーミスタであり、分圧回路の負特性サーミスタ側の端部が、電源ラインに接続され、分圧回路の第１固定抵抗側の端部が、接地ラインに接続されるように直流電圧供給回路を構成することができる。この場合には、異常発熱が発生し、負特性サーミスタの温度が上昇し、負特性サーミスタの抵抗値が降下すると、分圧回路の負特性サーミスタと第１抵抗との接続点の電圧が上昇し、第１スイッチング素子がオフ状態となる。
　分圧回路のサーミスタと並列に接続された第１コンデンサ、第２抵抗と並列に接続された第２コンデンサ、直流電源側の電源ラインと接地ラインとの間に接続された第３コンデンサ、直流電源側の電源ラインとＰＮＰ型トランジスタのベースとの間に接続された第６抵抗、および、第１スイッチング素子の制御電極と、サイリスタのカソードとの間に接続された第７抵抗、のうちの少なくとも１つのコンデンサもしくは抵抗が接続されていることも好ましい。
　第１コンデンサＣ１を付加することにより、ノイズによる誤作動によって直流電源３から負荷４への直流電圧の供給が停止されることを抑制できる。第２コンデンサＣ２を付加することにより、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することを抑制できる。第３コンデンサＣ３を付加することにより、ノイズに対する誤動作を抑制できる。第６固定抵抗Ｒ６を付加することにより、異常発熱時に、直流電源３から負荷４への直流電圧の供給を確実に停止することができる。第７固定抵抗Ｒ７を付加することにより、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することを抑制できる。
　第１スイッチング素子と負荷との間の電源ライン、および、接地ラインにおける第２抵抗の接続点と負荷との間の接地ラインの各々が、途中で分断可能とされ、分断された電源ラインおよび接地ラインが、１対のコネクタで接続され、サーミスタが、コネクタ近傍の異常発熱を監視するようにしても良い。この場合には、コネクタの接続点に異物が挟まること等を原因とする異常発熱をサーミスタにより検知して、正電位ラインの直流電圧供給を停止させることができる。コネクタには、たとえば、ＵＳＢコネクタを使用することができる。
　好ましくは、温度検知部は、直流電源側の電源ラインと接地ラインとの間に直列に接続された第１抵抗およびサーミスタと、直流電源側の電源ラインと接地ラインとの間に直列に接続された第２抵抗および第３抵抗と、第１抵抗およびサーミスタの接続点の電圧と第２抵抗および第３抵抗の接続点の電圧とを比較する比較器を含むように構成しても良い。
　好ましくは、温度検知部は、直流電源側の電源ラインと接地ラインとの間に直列に接続された第１電流源およびサーミスタと、直流電源側の電源ラインと接地ラインとの間に直列に接続された第２電流源および基準抵抗と、第１電流源およびサーミスタの接続点の電圧と第２電流源および基準抵抗の接続点の電圧とを比較する比較器を含むように構成しても良い。
　好ましくは、状態保持回路は、温度検知部の出力をクロック端子に受け、Ｄ入力端子が直流電源側の電源ラインに接続され、リセット回路の出力に応じてリセットされるフリップフロップ回路を備えるように構成しても良い。
　好ましくは、状態保持回路は、温度検知部の出力に応じて第２状態にセットされ、リセット回路の出力に応じて第１状態にリセットされるＳＲラッチ回路を備えるように構成しても良い。
　本発明の直流電圧供給回路は、異常発熱を検知して、電源ラインの直流電圧供給を停止した後に、温度検知部が自然に冷却されて温度が降下しても、状態保持回路が第２状態を保持し、電源接続回路がオフ状態を継続するため、直流電圧供給が自動的に再開されることがない。そのため、再度の直流電圧の供給に失敗し、負荷または直流電圧供給回路がさらに損傷してしまうことがない。
第１実施形態にかかる直流電圧供給回路１００の機能ブロック図である。 直流電圧供給回路１００の回路構成例を示す図である。 サイリスタをトランジスタで構成し、第１および第２スイッチング素子を電界効果トランジスタで構成した回路例である。 図３の回路の変形例である。 第２実施形態にかかる直流電圧供給回路２００の等価回路図である。 第３実施形態にかかる直流電圧供給回路３００の等価回路図である。 図６の回路の第１変形例である。 図６の回路の第２変形例である。 第４実施形態にかかる直流電圧供給回路４００の等価回路図である。 第５実施形態にかかる直流電圧供給回路４１０の構成を示す図である。 図１０の回路の変形例である。 第６実施形態にかかる直流電圧供給回路４３０の構成を示す図である。 温度検知部の第１変形例である温度検知部２６の構成を示す回路図である。 温度検知部の第２変形例である温度検知部３６の構成を示す回路図である。 温度検知部の第３変形例である温度検知部４６の構成を示す回路図である。 第７実施形態にかかる直流電圧供給回路４４０の構成を示す図である。 第７実施形態の変形例にかかる直流電圧供給回路４５０の構成を示す図である。 第８実施形態にかかる直流電圧供給回路５００を、アダプタ５１、ケーブル５２、ＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ）に組込み、電子機器５４と接続した場合の説明図である。 第８実施形態の変形例にかかる直流電圧供給回路５１０の構成を示す図である。 第９実施形態にかかる直流電圧供給回路６００の構成を示す図である。 特許文献１に開示された直流電圧供給回路１１００の等価回路図である。
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
　なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
　［第１実施形態］
　図１は、第１実施形態にかかる直流電圧供給回路１００の機能ブロック図である。図１を参照して、直流電圧供給回路１００は、電源ライン１および接地ライン２と、状態保持回路８と、電源接続回路９と、温度検知部６と、リセット回路７とを備える。電源ライン１に、電源スイッチ５が接続されている。ただし、この電源スイッチ５は必ずしも備えていなくても良い。
　電源ライン１および接地ライン２は、直流電源３と負荷４との間に挿入される。状態保持回路８は、第１状態と第２状態を取ることが可能に構成される。
　電源接続回路９は、電源ライン１および接地ライン２の少なくとも何れか一方に挿入される。図１には、電源ライン１に電源接続回路９が挿入される例が示されているが、電源ライン１に代えて接地ライン２に電源接続回路９を挿入してもよく、電源ライン１と接地ライン２の両方に電源接続回路９を挿入しても良い。電源接続回路９は、状態保持回路８が第１状態である場合に接続状態となり、状態保持回路８が第２状態である場合に遮断状態となる。
　温度検知部６は、異常発熱を検知し状態保持回路８を第２状態にセットする。温度検知部６は、異常発熱を検知すると電源接続回路９を遮断するように状態保持回路８の状態を変更する。リセット回路７は、状態保持回路８を第１状態にリセットする。リセット回路７は、異常発熱の原因が除去されたときに電源接続回路９の接続を再開するように状態保持回路８の状態を変更する。
　図２は、直流電圧供給回路１００の回路構成例を示す図である。電源接続回路９は、第１スイッチング素子ＳＷ１と抵抗Ｒ２とを含む。電源ライン１に、第１スイッチング素子ＳＷ１が挿入されている。抵抗Ｒ２は、第１スイッチング素子ＳＷ１の制御電極と接地ライン２との間に接続される。
　温度検知部６は、直流電源３側の電源ライン１ａと接地ライン２との間に直列に接続された第１固定抵抗Ｒ１と、正特性サーミスタＰＴＣとを含む。第１固定抵抗Ｒ１の一端は電源ライン１に接続され、他端は接続点Ｘに接続されている。正特性サーミスタＰＴＣの一端は接地ライン２に接続され、他端は接続点Ｘに接続されている。正特性サーミスタＰＴＣは、異常発熱を監視するためのものであり、直流電圧供給回路１００において、異常発熱を監視したい所定の位置に配置されている。
　直流電圧供給回路１００は、サイリスタＳＣＲを備える。サイリスタＳＣＲのゲートＧが、温度検知部６の第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとの接続点Ｘに接続されている。サイリスタＳＣＲのカソードＫが接続点Ｙに接続されている。
　サイリスタＳＣＲのアノードＡはリセット回路７に接続される。リセット回路７は、第２スイッチング素子ＳＷ２と抵抗Ｒ４とを含む。直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２スイッチング素子ＳＷ２が接続されている。第２スイッチング素子ＳＷ２の制御電極は接続点Ｚに接続されている。抵抗Ｒ４は、接続点Ｚと直流電源３側の電源ライン１ａとの間に接続される。また接続点Ｚは、負荷４側の電源ライン１ｂにも接続されている。
　以下、図２に示す直流電圧供給回路の動作について説明する。
　正常動作時には、第１スイッチング素子ＳＷ１はオン状態（導通状態）、第２スイッチング素子ＳＷ２はオフ状態（非導通状態）となるように接続点Ｘ，Ｙの電圧が設定されている。その結果、直流電源３から負荷４に直流電圧が供給される。
　サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れるか否かは、第２スイッチング素子ＳＷ２の状態と接続点Ｘの電圧とによって決まる。すなわち、サイリスタＳＣＲのアノードＡとカソードＫとの間の電流は、第２スイッチング素子ＳＷ２がオン状態の時に流れ得るが、オフ状態の時には流れない。よって、正常動作状態においては、第２スイッチング素子ＳＷ２はオフ状態であるため、サイリスタのアノードＡとカソードＫとの間に電流は流れない。
　これに対して、異常発熱時において負荷側にて短絡等に起因する異常発熱が発生すると、急激に正特性サーミスタＰＴＣの温度が上昇し、正特性サーミスタＰＴＣの抵抗値も上昇する。すると、正特性サーミスタＰＴＣの抵抗値上昇に伴い接続点Ｘの電圧が上昇する。接続点Ｘの電圧が上昇すると、サイリスタＳＣＲのゲートＧ、カソードＫを介して、接続点Ｙの電位も上昇する。
　その結果、第１スイッチング素子ＳＷ１がオフ状態（非導通状態）となる。これにより、直流電源３から負荷４への直流電圧の供給が停止する。
　直流電圧供給停止継続時には、負荷４側の電源ライン１ｂが短絡の電位（もしくは短絡に近い電位）になることにより、第２スイッチング素子ＳＷ２がオン状態となる。その結果、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れる。
　負荷４側の電源ライン１ｂが短絡状態の電位である限り、第２スイッチング素子ＳＷ２がオン状態を継続する。その結果、第１スイッチング素子ＳＷ１もオフ状態を継続し、直流電圧供給の停止も継続する。
　直流電圧供給回路１００から負荷４を切り離すと、直流電圧供給回路１００の負荷４側の電源ライン１ｂ端は開放状態となるので抵抗Ｒ４によって接続点Ｚの電圧は電源電圧となる。そのため、第２スイッチング素子ＳＷ１はオフ状態となり、サイリスタＳＣＲのアノードＡ－カソードＫ間に電流は流れなくなる。
　そして、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４と交換したうえで、改めて直流電圧供給回路１００と負荷４を接続すると、直流電圧供給回路１００は正常動作状態に復帰する。
　図３は、サイリスタをトランジスタで構成し、第１および第２スイッチング素子を電界効果トランジスタで構成した回路例である。図３に示す構成では、電源接続回路９は、第１スイッチング素子ＳＷ１として第１電界効果トランジスタＦＥＴ１を含む。またリセット回路７は、第２スイッチング素子ＳＷ２として第２電界効果トランジスタＦＥＴ２を含む。また状態保持回路８はサイリスタＳＣＲとしてＰＮＰ型トランジスタＱ１およびＮＰＮ型トランジスタＱ２を含む。
　図４は、図３の回路の変形例である。図４に示す直流電圧供給回路１００の構成では、リセット回路７に代えてリセット回路１７が含まれ、さらに固定抵抗Ｒ３が含まれる。リセット回路１７は、接続点Ｚと負荷４側の電源ライン１ｂとの間に接続された抵抗Ｒ５が追加される。抵抗Ｒ３は、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される。適切な抵抗値の抵抗Ｒ３，Ｒ５を追加することにより、接続点ＹおよびＺの電圧を調整することができる。図２、図３、図４の基本的な構成と動作は共通するので、以降は図４を用いて詳細な説明を行なう。
　図４には、第１実施形態にかかる直流電圧供給回路１００の等価回路図が示される。
　直流電圧供給回路１００は、電源ライン１と接地ライン２とを備える。電源ライン１および接地ライン２は、それぞれ、一端が直流電源３に接続され、他端が負荷４に接続されている。
　電源ライン１に、電源スイッチ５が接続されている。ただし、この電源スイッチ５は必ずしも備えていなくても良い。
　また、電源ライン１に、第１電界効果トランジスタＦＥＴ１が挿入されている。より具体的には、直流電源３側の電源ライン１ａに第１電界効果トランジスタＦＥＴ１のソースＳが接続され、負荷４側の電源ライン１ｂに第１電界効果トランジスタＦＥＴ１のドレインＤが接続されている。
　直流電源３側の電源ライン１ａと接地ライン２との間に、温度検知部６が接続されている。温度検知部６は、第１固定抵抗Ｒ１と、正特性サーミスタＰＴＣとが、接続点Ｘを介して、直列に接続されたものからなる。温度検知部６の第１固定抵抗Ｒ１側が、電源ライン１に接続されている。温度検知部６の正特性サーミスタＰＴＣ側が、接地ライン２に接続されている。正特性サーミスタＰＴＣは、異常発熱を監視するためのものであり、直流電圧供給回路１００において、異常発熱を監視したい所定の位置に配置されている。
　直流電圧供給回路１００は、ＰＮＰ型トランジスタＱ１と、ＮＰＮ型トランジスタＱ２を備える。ＰＮＰ型トランジスタＱ１のコレクタＣとＮＰＮ型トランジスタＱ２のベースＢとが接続され、ＰＮＰ型トランジスタＱ１のベースＢとＮＰＮ型トランジスタＱ２のコレクタＣとが接続されている。これらのＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２によって、サイリスタＳＣＲとして機能する。
　すなわち、ＰＮＰ型トランジスタＱ１のエミッタＥが、サイリスタＳＣＲのアノードＡに該当する。ＰＮＰ型トランジスタＱ１のコレクタＣとＮＰＮ型トランジスタＱ２のベースＢとの接続点が、サイリスタＳＣＲのゲートＧに該当する。ＮＰＮ型トランジスタＱ２のエミッタＥが、サイリスタＳＣＲのカソードＫに該当する。以下、本実施形態においては、この様に接続したＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２の接続体も、サイリスタＳＣＲと称して説明する。
　サイリスタＳＣＲのアノードＡが、第２電界効果トランジスタＦＥＴ２を介して直流電源３側の電源ライン１ａに接続されている。サイリスタＳＣＲのゲートＧが、温度検知部６の第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとの接続点Ｘに接続されている。サイリスタＳＣＲのカソードＫが、第２固定抵抗Ｒ２を介して接地ライン２に接続されている。サイリスタＳＣＲ（カソードＫ）と第２固定抵抗Ｒ２とは、接続点Ｙを介して、直列に接続されている。直流電源３側の電源ライン１ａと接続点Ｙとの間に、第３固定抵抗Ｒ３が接続されている。
　サイリスタＳＣＲのカソードＫと、第２固定抵抗Ｒ２と第３固定抵抗Ｒ３との接続点、すなわち接続点Ｙが、第１電界効果トランジスタＦＥＴ１のゲートＧに接続されている。
　直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２電界効果トランジスタＦＥＴ２が接続されている。より具体的には、直流電源３側の電源ライン１ａに第２電界効果トランジスタＦＥＴ２のソースＳが接続され、サイリスタＳＣＲのアノードＡ（ＰＮＰ型トランジスタＱ１のエミッタＥ）側に第２電界効果トランジスタＦＥＴ２のドレインＤが接続されている。
　また、第１電界効果トランジスタＦＥＴ１のソースＳとドレインＤとの間に、並列に、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とが、接続点Ｚを介して、直列に接続されている。接続点Ｚと第２電界効果トランジスタＦＥＴ２のゲートＧとが接続されている。
　かかる構成からなる直流電圧供給回路１００は、次のように作動する。
　直流電圧供給回路１００の電源スイッチ５をオンにすると、直流電源３から負荷４に、直流電圧が供給される。正常に直流電圧が負荷４に供給されている状態（正常動作状態）において、第１電界効果トランジスタＦＥＴ１はオン状態、第２電界効果トランジスタＦＥＴ２はオフ状態となる様に設定される。その結果、直流電源３から負荷４に直流電圧が供給される。
　第１電界効果トランジスタＦＥＴ１は、第３固定抵抗Ｒ３と第２固定抵抗Ｒ２との分圧回路によって定まる、接続点Ｙの電圧、すなわち第１電界効果トランジスタＦＥＴ１のゲートＧの電圧によって、オン状態とオフ状態が切り替わる。正常に直流電圧が負荷４に供給されている状態において、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも低く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ－ソースＳ間の電圧は、その閾値電圧を超えるため、第１電界効果トランジスタＦＥＴ１はオン状態となる。
　第２電界効果トランジスタＦＥＴ２は、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５との分圧回路によって定まる、接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧によって、オン状態とオフ状態が切り替わる。正常に直流電圧が負荷４に供給されている状態において、第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも高く設定される。その結果、第２電界効果トランジスタＦＥＴ２のゲートＧ－ソースＳ間の電圧は、その閾値電圧を超えないため、第２電界効果トランジスタＦＥＴ２はオフ状態となる。
　サイリスタＳＣＲは、第１固定抵抗Ｒ１の抵抗値と正特性サーミスタＰＴＣの抵抗値とによって定まる、温度検知部６の接続点Ｘの電圧、すなわちサイリスタＳＣＲのゲートＧの電圧によって、オン状態とオフ状態が切り替わる。なお、このサイリスタＳＣＲは、常時、サイリスタＳＣＲのゲートＧの電圧（ゲートＧ－カソードＫ間の電圧）が、その閾値電圧よりも高く設定され、オン状態となる様に設定しておく。
　これにより、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れるか否かは、第２電界効果トランジスタＦＥＴ２の状態によって決まる。すなわち、サイリスタＳＣＲのアノードＡとカソードＫとの間の電流は、第２電界効果トランジスタＦＥＴ２がオン状態の時に流れ、オフ状態の時には流れない。よって、正常に直流電圧が負荷４に供給されている状態においては、第２電界効果トランジスタＦＥＴ２はオフ状態であるため、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流は流れない。
　直流電源３から負荷４に直流電圧が供給されている状態において、短絡等に起因する異常発熱が発生すると、急激に正特性サーミスタＰＴＣの温度が上昇する。正特性サーミスタＰＴＣの温度が上昇すると、正特性サーミスタＰＴＣの抵抗値が上昇し、温度検知部６の接続点Ｘの電圧が上昇する。
　なお、この異常発熱は、負荷４が短絡することに起因する場合だけではない。第１電界効果トランジスタＦＥＴ１のドレインＤと負荷４との間の電源ライン１ｂと、接地ライン２における第２固定抵抗Ｒ２の接続点と負荷４との間の接地ライン２と、の間が短絡することに起因する場合も起こり得る。
　接続点Ｘの電圧が上昇すると、ＮＰＮ型トランジスタＱ２のベースＢ－エミッタＥ間に流れる電流が増加する。この電流が第２固定抵抗Ｒ２を流れることにより、接続点Ｙの電位も上昇する。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ－ソースＳ間の電圧は、その閾値電圧より低くなるため、第１電界効果トランジスタＦＥＴ１がオフ状態となる。
　第１電界効果トランジスタＦＥＴ１がオフ状態となることによって、直流電源３から負荷４への直流電圧の供給が停止される。すなわち、直流電圧供給回路１００は、正特性サーミスタＰＴＣによって異常発熱を検知することにより、直流電源３から負荷４への直流電圧の供給を停止する。
　第１電界効果トランジスタＦＥＴ１がオフ状態となると、直流電圧供給回路１００の負荷４側の電源ライン１ｂの電位は、負荷４側が短絡状態の電位、すなわち０Ｖもしくは０Ｖに近い電位となる。この時、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とによって定まる接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも低く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ－ソースＳ間の電圧は、その閾値電圧を超える。その結果、第２電界効果トランジスタＦＥＴ２がオン状態となる。第２電界効果トランジスタＦＥＴ２がオン状態となると、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れる。
　すなわち、負荷４側の電源ライン１ｂが短絡状態の電位である限り、第２電界効果トランジスタＦＥＴ２がオン状態を継続する。その結果、接続点Ｙの電圧、すなわち、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高い電圧が維持される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ－ソースＳ間の電圧は、その閾値電圧より低い状態を維持するため、第１電界効果トランジスタＦＥＴ１はオフ状態を継続する。
　オン状態のサイリスタＳＣＲは、電源ライン１とサイリスタＳＣＲのアノードＡとの導通を切らない限り、サイリスタＳＣＲのアノードＡ－カソードＫ間に電流が流れ続ける。すなわち、直流電源３から負荷４への直流電圧の供給が停止されて、異常発熱が停止し、正特性サーミスタＰＴＣが自然に冷却され、正特性サーミスタＰＴＣの抵抗値が降下しても、サイリスタＳＣＲのアノードＡ－カソードＫ間に電流は流れ続ける。これは、ＮＰＮ型トランジスタＱ２がオンし、ＰＮＰ型トランジスタＱ１がオンの場合、温度検知部６の接続点Ｘの電圧が低下しても、ＮＰＮ型トランジスタＱ２のベースＢにＰＮＰ型トランジスタＱ１のコレクタＣの電流（電圧）が印加され続けるため、ＮＰＮ型トランジスタＱ２がオン状態を継続し、それに伴ってＰＮＰ型トランジスタＱ１もオン状態を継続するからである。
　したがって、直流電圧供給回路１００は、直流電源３から負荷４への直流電圧の供給が停止されることにより、異常発熱が停止し、正特性サーミスタＰＴＣが自然に冷却され、正特性サーミスタＰＴＣの抵抗値が降下しても、負荷４側の電源ライン１ｂが短絡状態の電位である限り、第１電界効果トランジスタＦＥＴ１はオフ状態を継続する。よって、直流電圧の供給が自動的に再開されることはない。
　直流電源３から負荷４への直流電圧の供給が停止された後、直流電圧供給回路１００から負荷４を切り離すと、直流電圧供給回路１００の負荷４側の電源ライン１ｂ端は開放状態となる。そのため、接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は、第４固定抵抗Ｒ４を介して、電源ライン１の電圧となる。この時の第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも高く設定される。その結果、第２電界効果トランジスタＦＥＴ２のゲートＧ－ソースＳ間の電圧は、その閾値電圧より低下するため、第２電界効果トランジスタＦＥＴ２はオフ状態となる。これにより、サイリスタＳＣＲのアノードＡ－カソードＫ間に電流は流れなくなる。
　そして、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４と交換したうえで、改めて直流電圧供給回路１００と負荷４を接続すると、正常動作状態に復帰し、直流電圧の正常な供給を再開する。
　以上のように、直流電圧供給回路１００は、負荷４側の短絡等に起因する異常発熱により、いったん直流電源３から負荷４への直流電圧の供給が停止されると、その後に正特性サーミスタＰＴＣの温度が降下したとしても、負荷４側の電源ライン１ｂが短絡状態の電圧である限り、直流電源３から負荷４への直流電圧の供給が再開されることはない。
　したがって、本実施形態にかかる直流電圧供給回路１００においては、直流電源３から負荷４への直流電圧の供給が停止した後に、直流電圧供給回路１００から負荷４を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４に交換したうえで、改めて直流電圧供給回路１００と負荷４を接続することにより、安全に直流電圧の供給を再開させることができる。
　［第２実施形態］
　図５は、第２実施形態にかかる直流電圧供給回路２００の回路図である。ただし、図５に示すのは、直流電圧供給回路２００の等価回路図である。
　直流電圧供給回路２００は、図４に示した第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
　直流電圧供給回路１００では、温度検知部６が、直列に接続された第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとで構成され、第１固定抵抗Ｒ１側が電源ライン１に接続され、正特性サーミスタＰＴＣ側が接地ライン２に接続されていた。直流電圧供給回路２００は、これに変更を加え、温度検知部１６を、直列に接続された負特性サーミスタＮＴＣと第１固定抵抗Ｒ１１とで構成し、負特性サーミスタＮＴＣ側を電源ライン１に接続し、第１固定抵抗Ｒ１１側を接地ライン２に接続した。直流電圧供給回路２００の他の構成は、直流電圧供給回路１００と同じにした。
　直流電圧供給回路２００では、異常発熱が発生すると、負特性サーミスタＮＴＣの温度が上昇し、負特性サーミスタＮＴＣの抵抗値が降下し、温度検知部１６の接続点Ｘの電圧が上昇する。そして、接続点Ｘの電圧が上昇すると、ＮＰＮ型トランジスタＱ２のベースＢ－エミッタＥ間に流れる電流が増加し、接続点Ｙの電位も上昇する。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ－ソースＳ間の電圧は、その閾値電圧より低くなるため、第１電界効果トランジスタＦＥＴ１がオフ状態となる。その結果、第１電界効果トランジスタＦＥＴ１によって直流電源３から負荷４への直流電圧の供給が停止される。
　本実施形態にかかる直流電圧供給回路２００も、異常発熱により直流電圧の供給が停止した後には、その後に負特性サーミスタＮＴＣの温度が降下したとしても、直流電圧供給回路２００から負荷４を切り離し、改めて直流電圧供給回路２００と負荷４を接続しなければ直流電圧の供給が再開されないため、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷に交換したうえで、安全に直流電圧の供給を再開させることができる。
　［第３実施形態］
　図６は、第３実施形態にかかる直流電圧供給回路３００の構成を示す図である。ただし、図６に示すのは、直流電圧供給回路３００の等価回路図である。
　直流電圧供給回路３００も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
　直流電圧供給回路３００は、直流電圧供給回路１００の温度検知部６の正特性サーミスタＰＴＣと並列に、更に、第１コンデンサＣ１を接続した。また、接続点Ｙと接地ライン２との間に、第２コンデンサＣ２を接続した。さらに、直流電源３側の電源ライン１ａと接地ライン２との間に、第３コンデンサＣ３を接続した。さらに、直流電源３側の電源ライン１ａとＰＮＰ型トランジスタＱ１のベースＢ（ＮＰＮ型トランジスタＱ２のコレクタＣ）との間に、第６固定抵抗Ｒ６を接続した。さらに、第１電界効果トランジスタＦＥＴ１のゲートＧと接続点Ｙとの間に、第７固定抵抗Ｒ７を接続した。直流電圧供給回路３００の他の構成は、直流電圧供給回路１００と同じにした。
　図７は、図６の回路の第１変形例である。図７に示す直流電圧供給回路３００の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加される。適切な抵抗値の抵抗Ｒ３を追加することにより、接続点Ｙの電圧を調整することができる。
　図８は、図６の回路の第２変形例である。図７に示す直流電圧供給回路３００の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加され、さらに、リセット回路７に代えてリセット回路１７が含まれる。リセット回路１７は、接続点Ｚと負荷４側の電源ライン１ｂとの間に接続された抵抗Ｒ５が追加される。適切な抵抗値の抵抗Ｒ３，Ｒ５を追加することにより、接続点ＹおよびＺの電圧を調整することができる。図６、図７、図８の基本的な構成と動作は共通するので、以降は図８を用いて詳細な説明を行なう。
　直流電圧供給回路３００は、第１コンデンサＣ１を付加したことにより、サイリスタＳＣＲのゲートＧ（ＮＰＮ型トランジスタＱ２のベースＢ）にノイズが印加されても、そのノイズを第１コンデンサＣ１経由で接地ライン２に落とすことができる。そのため、この様なノイズによって第２固定抵抗Ｒ２に流れる電流による、接続点Ｙの電位の変動が抑制され、第１電界効果トランジスタＦＥＴ１が誤作動によってオフ状態になることがなく、誤って直流電源３から負荷４への直流電圧の供給が停止されることがない。
　本実施形態にかかる直流電圧供給回路３００は、第１コンデンサＣ１を付加したことにより、直流電圧供給回路１００の奏する効果に加えて、ノイズによる誤作動によって直流電源３から負荷４への直流電圧の供給が停止されることがないという効果も奏している。
　また直流電圧供給回路３００は、第２コンデンサＣ２を付加したことにより、ノイズ等による接続点Ｙの電位の微小変動が緩和されるため、第１電界効果トランジスタＦＥＴ１のゲートＧ電位が安定する。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することが抑制されるという効果も奏している。
　さらに直流電圧供給回路３００は、第３コンデンサＣ３を付加したことにより、ノイズ等による電源電位の微小変動が緩和される。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズに対する直流電圧供給回路３００が誤動作することが抑制されるという効果も奏している。
　さらに直流電圧供給回路３００は、第６固定抵抗Ｒ６を付加したことにより、異常発熱時に、ＮＰＮ型トランジスタＱ２に流れる電流を増幅し、確実に第１電界効果トランジスタＦＥＴ１がオン状態になる。その結果、直流電圧供給回路１００の奏する効果に加えて、異常発熱時に、直流電源３から負荷４への直流電圧の供給を確実に停止することができるという効果も奏している。
　さらに直流電圧供給回路３００は、第７固定抵抗Ｒ７を付加したことにより、ノイズ等による接続点Ｙの電位の微小変動が緩和されるため、第１電界効果トランジスタＦＥＴ１のゲートＧ電位が安定する。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することが抑制されるという効果も奏している。
　図８の構成においては、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３、第６固定抵抗Ｒ６、第７固定抵抗Ｒ７の全てを備えた回路が開示されているが、これに限らない。図６、図７に例示したように、これらの素子の少なくとも１つを備えることによって、直流電圧供給回路１００の奏する効果に加えて、よりよい効果を奏することが可能となる。
　［第４実施形態］
　図９は、第４実施形態にかかる直流電圧供給回路４００の構成を示す図である。ただし、図９に示すのは、直流電圧供給回路４００の等価回路図である。
　直流電圧供給回路４００も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
　直流電圧供給回路１００では、サイリスタＳＣＲが、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成されていた。直流電圧供給回路４００は、これに変更を加え、サイリスタＳＣＲとして、単体の電子部品を使用した。直流電圧供給回路４００の他の構成は、直流電圧供給回路１００と同じにした。
　単体の電子部品からなるサイリスタＳＣＲも、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成されたサイリスタＳＣＲと同等に機能する。
　このように、本発明の直流電圧供給回路において使用するサイリスタＳＣＲは、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成しても良いし、単体の電子部品であっても良い。
　［第５実施形態］
　図１０は、第５実施形態にかかる直流電圧供給回路４１０の構成を示す図である。ただし、図１０に示すのは、直流電圧供給回路４１０の等価回路図である。
　直流電圧供給回路４１０も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
　直流電圧供給回路１００では、電源接続回路９のスイッチング素子として、第１電界効果トランジスタＦＥＴ１を使用し、リセット回路７のスイッチング素子として第２電界効果トランジスタＦＥＴ２を使用した。直流電圧供給回路４１０は、リセット回路７に代えてリセット回路２７を備え、電源接続回路９に代えて電源接続回路２９を備える。電源接続回路２９は、第１電界効果トランジスタＦＥＴ１に代えてＰＮＰバイポーラトランジスタＢＴ１およびベース電流の制限抵抗Ｒ７を備え、リセット回路２７は、第２電界効果トランジスタＦＥＴ２に代えてＰＮＰバイポーラトランジスタＢＴ２およびベース電流の制限抵抗Ｒ８を備える。直流電圧供給回路４００の他の構成は、直流電圧供給回路１００と同じにした。
　図１１は、図１０の回路の変形例である。図１１に示す直流電圧供給回路４１０の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加される。適切な抵抗値の抵抗Ｒ３を追加することにより、接続点Ｙの電圧を調整することができる。また、図１１に示す直流電圧供給回路３００の構成では、さらにコンデンサＣ１～Ｃ３が追加される。コンデンサの追加により、第３実施形態と同様にノイズ耐性が向上する。
　図１０、図１１で示した構成のＰＮＰバイポーラトランジスタＢＴ１，ＢＴ２も、電界効果トランジスタＦＥＴ１，ＦＥＴ２と同等に機能する。
　このように、本発明の直流電圧供給回路において使用するスイッチング素子は、電界効果トランジスタで構成しても良いし、バイポーラトランジスタで構成しても良い。またＩＧＢＴなど他のスイッチング素子を使用しても良く、これらを組み合わせて使用しても良い。
　［第６実施形態］
　第６実施形態では、主として図１の温度検知部６の変形について説明する。
　図１２は、第６実施形態にかかる直流電圧供給回路４３０の構成を示す図である。ただし、図１２に示すのは、直流電圧供給回路４３０の等価回路図である。
　直流電圧供給回路４３０も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
　直流電圧供給回路１００では、温度検知部６が抵抗Ｒ１と正特性サーミスタＰＴＣを直列に接続した構成であったが、直流電圧供給回路４３０は、温度検知部６に代えて温度検知部２６を備える。
　また、直流電圧供給回路４３０は、リセット回路７および電源接続回路９に代えてそれぞれリセット回路２７および電源接続回路１９を備える。直流電圧供給回路４３０の他の構成は、直流電圧供給回路１００と同じにした。なお、リセット回路２７については、図１０、図１１で説明しており、電源接続回路１９については、図６～８で説明しているのでここでは説明を省略し、温度検知部２６について詳細に説明する。
　図１３は、温度検知部の第１例である温度検知部２６の構成を示す回路図である。温度検知部２６は、固定抵抗Ｒ１および正特性サーミスタＰＴＣと、固定抵抗Ｒ９および基準抵抗Ｒｒｅｆと、コンパレータＣＰとを含む。固定抵抗Ｒ１および正特性サーミスタＰＴＣは、電源ライン１ａと接地ライン２との間に直列に接続され、中間接続点から電圧Ｖｐｔｃを出力する。固定抵抗Ｒ９および基準抵抗Ｒｒｅｆは、電源ライン１ａと接地ライン２との間に直列に接続され、中間接続点から電圧Ｖｒｅｆを出力する。コンパレータＣＰは、電圧Ｖｐｔｃと電圧Ｖｒｅｆを比較する。
　電圧Ｖｒｅｆは、固定電圧であり、電圧Ｖｐｔｃは温度の上昇に応じて上昇する電圧である。正常時には、Ｖｐｔｃ＜Ｖｒｅｆとなっており、異常発熱時にはＶｐｔｃ＞Ｖｒｅｆとなるように、正特性サーミスタＰＴＣの特性に合わせて固定抵抗Ｒ１，Ｒ９、基準抵抗Ｒｒｅｆの抵抗値が決められている。
　コンパレータＣＰの負極性入力ノードは、電圧Ｖｒｅｆを受ける。またコンパレータＣＰの正極性入力ノードは、電圧Ｖｐｔｃを受ける。したがって、正常時には、コンパレータＣＰは、ローレベルを出力し、異常発熱時にはコンパレータＣＰは、ハイレベルを出力する。その結果、接続点Ｙの電圧は、正常時よりも異常発熱時に上昇するので、第１電界効果トランジスタはオフ状態となる。このように実施の形態１ではサイリスタＳＣＲは常時オン状態としていたが、このようにサイリスタＳＣＲは初期状態においてオフ状態であっても良い。
　図１４は、温度検知部の第２例である温度検知部３６の構成を示す回路図である。図１３の固定抵抗Ｒ１，Ｒ９の代わりに、図１４に示すように定電流源ＩＳ１，ＩＳ２を使用してもコンパレータＣＰは同様に動作する。このように、抵抗による分圧で電圧を決める構成に代えて、定電流源で電圧を決める構成としても良い。
　図１５は、温度検知部の第３例である温度検知部４６の構成を示す回路図である。温度検知部４６のように、図１３または図１４の構成において、正特性サーミスタＰＴＣを電源ライン１ａ側に接続し、抵抗Ｒ１または定電流源ＩＳ１を接地ライン２側に接続するように配置を入れ替え、正特性サーミスタＰＴＣを電源ライン１ａ側に接続し、抵抗Ｒ９または定電流源ＩＳ２を接地ライン２側に接続するように配置を入れ替えた場合には、コンパレータＣＰが正極性入力にＶｒｅｆ２を受け、負極性入力にＶｐｔｃ２を受けるように接続を変更すればよい。
　なお、図１２～図１５では、感温素子として正特性サーミスタＰＴＣを例示したが、感温素子として、負特性サーミスタＮＴＣ、熱電対、バイメタルブレーカー、ＩＣ温度センサなどを使用しても良い。
　［第７実施形態］
　第７実施形態では、主として図１の状態保持回路８の変形について説明する。
　図１６は、第７実施形態にかかる直流電圧供給回路４４０の構成を示す図である。直流電圧供給回路４４０は、温度検知部２６と、リセット回路７と、状態保持回路であるリセット端子付きフリップフロップ１８と、リセット端子の電位を決定するためのプルダウン抵抗Ｒ１１と、電源接続回路である第１電界効果トランジスタＦＥＴ１とを備える。温度検知部２６は、第６実施形態で説明したように、コンパレータＣＰが出力部に設けられている。リセット端子付きフリップフロップ１８は、ハイレベルおよびローレベルを出力可能であるので、図３等の抵抗Ｒ２は不要である。リセット回路７および他の構成は、実施の形態１と同じである。以下、フリップフロップ１８の動作を説明する。
　フリップフロップ１８のＤ端子は常にハイレベル（論理１）に設定されている。フリップフロップ１８のＣＬＫ端子には温度検知部６の出力が接続されている。
　負荷４が接続されていない初期状態において、直流電圧供給回路４４０が直流電源３に接続されると、接続点Ｚはハイレベルとなるので、第２電界効果トランジスタＦＥＴ２はオフ状態となる。このためプルダウン抵抗Ｒ１１によってリセット端子がローレベル（アクティブ）に設定され、フリップフロップ１８の出力Ｑの初期値はローレベル（論理０）に設定される。これにより、第１電界効果トランジスタＦＥＴ１は導通状態となり、負荷４が接続されると直流電圧を供給可能である。
　正常状態において、正特性サーミスタＰＴＣの抵抗値が低い場合、コンパレータＣＰからの出力はローレベルのまま変化しないので出力Ｑはローレベルを維持し、第１電界効果トランジスタＦＥＴ１は導通状態を維持する。
　異常発熱によって温度検知部２６の温度が上昇しコンパレータＣＰの出力がローレベルからハイレベルに変化すると、立ちあがりエッジで出力Ｑはハイレベルに変化し、第１電界効果トランジスタＦＥＴ１をオフにする。このとき、負荷４またはコネクタ端子の短絡によって、電源ライン１ｂの電圧が降下していればリセット回路７の第２電界効果トランジスタＦＥＴ２が導通し、リセット端子／Ｒの電圧がハイレベルとなるので、フリップフロップ１８のリセットが解除される。
　その後温度が下がりコンパレータＣＰの出力がハイレベルからローレベルに立ち下がっても、フリップフロップ１８は出力Ｑをハイレベルに保持するため第１電界効果トランジスタＦＥＴ１はオフ状態のままである。
　リセット端子／Ｒは、負荷４を電源ライン１ｂから外すとリセット回路７によってリセットがかかる。すなわち、短絡状態にあった負荷４が外れると、電源ライン１ｂがハイレベルとなるため、第２電界効果トランジスタＦＥＴ２がオフ状態となり、リセット端子／Ｒがプルダウン抵抗Ｒ１１によってローレベル（アクティブ）になり、フリップフロップ１８はリセットされる。これにより、フリップフロップ１８の出力Ｑはローレベルに変化するので、第１電界効果トランジスタＦＥＴ１は導通し、直流電圧供給回路４４０は再び負荷４に直流電圧を供給可能な状態となる。
　図１７は、第７実施形態の変形例にかかる直流電圧供給回路４５０の構成を示す図である。直流電圧供給回路４５０は、図１６の構成のフリップフロップ１８が状態保持回路２８に置換されたものである。他の構成は、図１６と同じである。
　状態保持回路２８は、インバータ２８１と、ＳＲラッチ回路２８２とを含む。ＳＲラッチ回路２８２は、ＮＯＲゲート２８３，２８４によって構成される。
　負荷４が接続されていない初期状態において、直流電圧供給回路４５０が直流電源３に接続されると、接続点Ｚはハイレベルとなるので、第２電界効果トランジスタＦＥＴ２はオフ状態となる。このためプルダウン抵抗Ｒ１１およびインバータ２８１によってＳＲラッチ回路２８２のリセット端子Ｒがハイレベル（アクティブ）に設定され、ＳＲラッチ回路２８２の出力Ｑの初期値はローレベル（論理０）、出力／Ｑの初期値はハイレベル（論理１）に設定される。出力／Ｑがインバータ２８５によって反転され、これがゲートに与えれられるので、第１電界効果トランジスタＦＥＴ１は導通状態となり、負荷４が接続されると直流電圧を供給可能となる。
　正常状態においては、コンパレータＣＰからの出力はローレベルのまま変化しないのでＳＲラッチ回路２８２の出力／Ｑはハイレベルを維持し、第１電界効果トランジスタＦＥＴ１は導通状態を維持する。
　異常発熱によって温度検知部２６の温度が上昇しコンパレータＣＰの出力がローレベルからハイレベルに変化すると、ＳＲラッチ回路２８２のセット端子Ｓはハイレベルに変化し、応じて直ちに出力／Ｑはローレベルに変化する。すると、第１電界効果トランジスタＦＥＴ１がオフ状態に変化する。このとき、負荷４またはコネクタ端子の短絡によって、電源ライン１ｂの電圧が降下していればリセット回路７の第２電界効果トランジスタＦＥＴ２が導通するので、ＳＲラッチ回路２８２のリセット端子／Ｒはローレベルとなる。
　その後温度が下がり温度検知部２６の出力がハイレベルからローレベルに立ち下がっても、ＳＲラッチ回路２８２は出力／Ｑをローレベルに保持するため第１電界効果トランジスタＦＥＴ１はオフ状態のままである。
　負荷４を電源ライン１ｂから外すとリセット回路７によってＳＲラッチ回路２８２にリセットがかかる。すなわち第２電界効果トランジスタＦＥＴ２がオフし、抵抗Ｒ１１とインバータ２８１によってＳＲラッチ回路２８２のリセット端子Ｒはハイレベルとなる。これにより、ＳＲラッチ回路２８２の出力／Ｑはハイレベルに変化するので、第１電界効果トランジスタＦＥＴ１は導通し、直流電圧供給回路４４０は再び負荷４に直流電圧を供給可能な状態となる。
　以上図１６、図１７に示したように状態保持回路をフリップフロップやラッチ回路などで構成してもよい。
　［第８実施形態］
　図１８は、第８実施形態にかかる直流電圧供給回路５００の構成を示す図である。ただし、図１８は、直流電圧供給回路５００の説明図である。
　直流電圧供給回路５００は、第４実施形態にかかる直流電圧供給回路４００を、アダプタ５１、ケーブル５２、ＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ）に組込んだものである。なお、ＵＳＢとは、ユニバーサル・シリアル・バス（Universal　Serial　Bus）を略したものであり、コンピュータ等の情報機器に周辺機器を接続するためのシリアルバス規格の１つである。
　アダプタ５１は、直流電源３と電源スイッチ５とを備える。直流電源３は、たとえば、交流の商用電源を、所望の電圧の直流に変換した電源である。なお、本実施形態においてはアダプタ５１を使用したが、アダプタ５１に代えて、パーソナルコンピュータなどの電源を、直流電源として使用しても良い。また、電源スイッチ５は必須のものではない。
　ケーブル５２には、複数の信号ライン５５と、電源ライン１と、接地ライン２、異常発熱検知ライン５７、５８とが含まれている。信号ライン５５は、アダプタ５１と電子機器５４との間の信号交換に使用される。また、上述したように、アダプタ５１に代えてパーソナルコンピュータを使用した場合には、信号ライン５５は、パーソナルコンピュータと電子機器５４との間の信号交換に使用される。
　ＵＳＢコネクタ５３は、オス型ＵＳＢコネクタ５３ａと、メス型ＵＳＢコネクタ５３ｂとで構成されている。オス型ＵＳＢコネクタ５３ａとメス型ＵＳＢコネクタ５３ｂとは、相互に、嵌合と離脱とが可能になっている。オス型ＵＳＢコネクタ５３ａとメス型ＵＳＢコネクタ５３ｂとは、それぞれ接点を備え、それぞれの接点どうしを接触させることにより、所定のラインどうしの電気的接続をはかることができる。
　オス型ＵＳＢコネクタ５３ａは、ケーブル５２を介して、アダプタ５１に接続されている。メス型ＵＳＢコネクタ５３ｂは、電子機器５４の筐体に取付けられている。
　オス型ＵＳＢコネクタ５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６が埋設されている。第１固定抵抗Ｒ１は、一端が異常発熱検知ライン５７の一端に接続され、他端が接続点Ｘに接続されている。異常発熱検知ライン５７の他端はケーブル５２を経由して、直流電源３側の電源ライン１ａに接続されている。正特性サーミスタＰＴＣは、一端が接地ライン２に接続され、他端が接続点Ｘに接続されている。接続点Ｘは、ケーブル５２を経由して、異常発熱検知ライン５８によって、アダプタ５１内に設けられたサイリスタＳＣＲのゲートＧに接続されている。
　電子機器５４の種類は任意であるが、たとえば、携帯電話、スマートフォン、音楽プレーヤーなどである。アダプタ５１の内部には、サイリスタＳＣＲ、電界効果トランジスタＦＥＴ１，ＦＥＴ２、第２固定抵抗Ｒ２、第３固定抵抗Ｒ３、負荷４が設けられている。負荷４は、たとえば、電子機器５４の蓄電池などである。
　上述したとおり、サイリスタＳＣＲのゲートＧが、温度検知部６の接続点Ｘに接続されている。また、サイリスタＳＣＲのアノードＡが、第２電界効果トランジスタＦＥＴ２を介して、直流電源３側の電源ライン１ａに接続されている。サイリスタＳＣＲのカソードＫが、第２固定抵抗Ｒ２を介して、接地ライン２に接続されている。
　直流電源３側の電源ライン１ａと接続点Ｙとの間に、第３固定抵抗Ｒ３が接続されている。
　電源ライン１に、第１電界効果トランジスタＦＥＴ１が挿入されている。より具体的には、第１電界効果トランジスタＦＥＴ１のソースＳが、直流電源３側の電源ライン１ａに接続されている。電界効果トランジスタＦＥＴ１のドレインＤが、負荷４側の電源ライン１ｂに接続されている。第１電界効果トランジスタＦＥＴ１のゲートＧが、サイリスタＳＣＲのカソードＫと、第２固定抵抗Ｒ２と第３固定抵抗Ｒ３との接続点Ｙに接続されている。
　直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２電界効果トランジスタＦＥＴ２が接続されている。より具体的には、直流電源３側の電源ライン１ａに第２電界効果トランジスタＦＥＴ２のソースＳが接続され、サイリスタＳＣＲのアノードＡ（ＰＮＰ型トランジスタＱ１のエミッタＥ）側に第２電界効果トランジスタＦＥＴ２のドレインＤが接続されている。
　また、第１電界効果トランジスタＦＥＴ１のソースＳとドレインＤとの間に、並列に、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とが、接続点Ｚを介して、直列に接続されている。接続点Ｚと第２電界効果トランジスタＦＥＴ２のゲートＧとが接続されている。
　直流電圧供給回路５００においては、電源ライン１および接地ライン２を経由して、直流電源３から負荷４へ直流電圧が供給される。なお、上述したとおり、第１電界効果トランジスタＦＥＴ１のドレインＤと負荷４との間の電源ライン１、および、接地ライン２における第２固定抵抗の接続点と負荷４との間の接地ライン２は、それぞれ、途中で分断可能とされ、分断された電源ライン１および接地ライン２が、オス型ＵＳＢコネクタ５３ａおよびメス型ＵＳＢコネクタ５３ｂからなるＵＳＢコネクタによって接続されている。直流電圧供給回路５００の他の構成は、直流電圧供給回路４００と同じにした。
　直流電圧供給回路５００は、正特性サーミスタＰＴＣによってＵＳＢ５３近傍の異常発熱を監視し、異常発熱を検知した場合には、接続点Ｘの電圧が上昇し、ＮＰＮ型トランジスタＱ２のベースＢ－エミッタＥ間に流れる電流が増加し、接続点Ｙの電位も上昇する。これにより、第１電界効果トランジスタＦＥＴ１をオフ状態にして、直流電源３から負荷４へ直流電圧の供給を停止させる。
　なおこの異常発熱は、電子機器５４内の負荷４が直接異常状態となって、異常な負荷４を介して電源ライン１と接地ライン２との間が短絡状態となる場合だけでなく、例えば、ＵＳＢコネクタ５３に異物が挟まり、これが原因で負荷４側の電源ライン１ｂと接地ライン２との間が短絡状態となる場合などでも発生する。
　直流電圧供給回路５００は、異常発熱を検知して、直流電圧供給を停止した後に、正特性サーミスタＰＴＣが自然に冷却されて温度が降下しても、直流電圧供給回路５００から負荷４を切り離さない限り、サイリスタＳＣＲがオン状態を継続し、第１電界効果トランジスタＦＥＴ１がオフ状態を継続し、直流電圧の供給が自動的に再開されることがない。したがって、直流電圧供給回路５００は、直流電圧の供給が停止した後に、直流電圧供給回路５００から負荷４を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４に交換したうえで、改めて直流電圧供給回路５００と負荷４を接続することにより、直流電圧の供給を安全に再開させることができる。この直流電圧供給回路５００においては、負荷４の切り離し、および、再接続を、オス型ＵＳＢコネクタ５３aとメス型ＵＳＢコネクタ５３ｂを切り離し、および、再接続することによって容易におこなうことができる。
　図１９は、第８実施形態の変形例にかかる直流電圧供給回路５１０の構成を示す図である。図１８に示した構成では、オス型ＵＳＢコネクタ５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６が埋設され、直流電圧供給回路５００の他の構成要素は、ケーブル５２によって接続されたアダプタ５１内に配置されていた。これに対し、図１９に示す直流電圧供給回路５１０では、ＵＳＢコネクタ５３に代えてＵＳＢコネクタ１５３を備える。
　ＵＳＢコネクタ１５３は、オス型ＵＳＢコネクタ１５３ａと、メス型ＵＳＢコネクタ１５３ｂとで構成されている。
　オス型ＵＳＢコネクタ１５３ａは、ケーブル５２を介して、アダプタ１５１に接続されている。メス型ＵＳＢコネクタ１５３ｂは、電子機器５４の筐体に取付けられている。
　オス型ＵＳＢコネクタ１５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６だけではなく、直流電圧供給回路５１０全体が埋設されている。
　図１９に示すように、オス型ＵＳＢコネクタ１５３ａの絶縁体部分に直流電圧供給回路５１０全体を埋設することによって、アダプタ１５１の構成を簡単にすることができる。
　［第９実施形態］
　第９実施形態は、リセット回路の構成を変更したものである。第１～第８実施形態では、リセット回路７は、電源ライン１ｂの電圧がローレベルからハイレベルに復帰したことに応じて状態保持回路をリセットしていた。しかし、状態保持回路のリセットは、必ずしも電源ライン１ｂの電圧に基づいて実行する必要はない。たとえば、負荷側コネクタが直流電圧供給回路から外されたことを検出しても良い。
　図２０は、第９実施形態にかかる直流電圧供給回路６００の構成を示す図である。直流電圧供給回路６００は、図３に示した第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
　直流電圧供給回路１００では、リセット回路７によって状態保持回路８をリセットした。直流電圧供給回路６００は、リセット回路７に代えてリセット回路３７を備える。またコネクタ４３によって負荷４と接続される。
　コネクタ４３は、オス型コネクタ４３ａと、メス型コネクタ４３ｂとで構成されている。オス型コネクタ４３ａとメス型コネクタ４３ｂとは、相互に、嵌合と離脱とが可能になっている。オス型コネクタ４３ａとメス型コネクタ４３ｂとは、それぞれ接点を備え、それぞれの接点どうしを接触させることにより、所定のラインどうしの電気的接続をはかることができる。
　オス型コネクタ４３ａとメス型コネクタ４３ｂとが嵌合状態となると、スイッチＣＮＴが導通し、抵抗Ｒ９の端部が接地ライン２に接続される。これにより接続点Ｚの電圧が低下し、第２電界効果トランジスタＦＥＴ２が導通する。一方、オス型コネクタ４３ａからメス型コネクタ４３ｂが離脱されると、スイッチＣＮＴはオフし、抵抗Ｒ９の端部は開放状態となる。これにより接続点Ｚの電圧がハイレベルとなり、第２電界効果トランジスタＦＥＴ２がオフする。なお、スイッチＣＮＴは、必ずしも設けなくても良く、単にメス型コネクタ４３ｂ側で抵抗Ｒ９の端子を接地ラインに接続するように配線されていればよい。
　直流電圧供給回路６００の他の構成は、図３の直流電圧供給回路１００と同じであるので、説明は繰り返さない。
　なお、図２０では、負荷側コネクタが直流電圧供給回路から外されたことを検出してリセットを行なう例を示したが、例えばユーザが操作するリセットスイッチを設けても良い。
　以上、第１実施形態～第９実施形態にかかる直流電圧供給回路１００～６００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
　たとえば、各実施形態の等価回路図は、本発明に関連する構成を抜き出して示したものであり、他の電子部品や、他の機能が付加されても良い。また、本発明の趣旨を損なわない範囲で、回路が変更されても良い。
　各実施形態において、直流電圧供給回路１００～６００から負荷４を切り離すとは、負荷４の部分だけを電源ライン１から切り離すことだけを意味しない。第１電界効果トランジスタＦＥＴ１のドレインＤと第５固定抵抗Ｒ５との接続点と、負荷４との間の電源ライン１ｂ上で、その接続を切り離すことも、この意味に含まれる。
　また、直流電圧供給回路５００では、コネクタにＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ、メス型ＵＳＢコネクタ５３ｂ）を使用したが、他の種類のコネクタであっても良い。また、直流電圧供給回路５００では、正特性サーミスタＰＴＣをオス型ＵＳＢコネクタ５３ａに設けたが、これに代えて、正特性サーミスタＰＴＣを電子機器５４側に設けても良い。
　また、各実施形態を相互に組み合わせて用いても良い。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，１ａ，１ｂ，１０２　電源ライン、２，１０３　接地ライン、３，１０１　直流電源、４，１０４　負荷、５　電源スイッチ、６，１６，２６，３６，４６　温度検知部、７，１７，２７，３７　リセット回路、８，２８　状態保持回路、９，１９，２９　電源接続回路、１８　フリップフロップ、４３，４３ａ，４３ｂ，５３，５３ａ，５３a，５３ｂ，１５３，１５３ａ，１５３ｂ　コネクタ、５１，１５１　アダプタ、５２　ケーブル、５４　電子機器、５５　信号ライン、５７，５８　異常発熱検知ライン、１００，２００，３００，４００，４１０，４３０，４４０，４５０，５００，５１０，６００，１１００　直流電圧供給回路、１０５，ＰＴＣ　正特性サーミスタ、２８１，２８５　インバータ、２８２　ラッチ回路、２８３，２８４　ＮＯＲゲート、ＢＴ１，ＢＴ２　バイポーラトランジスタ、Ｃ１～Ｃ３　コンデンサ、ＣＮＴ　スイッチ、ＣＰ　コンパレータ、ＦＥＴ，ＦＥＴ１，ＦＥＴ２　電界効果トランジスタ、ＩＳ１，ＩＳ２　定電流源、ＮＴＣ　負特性サーミスタ、ＰＴＣ　正特性サーミスタ、Ｑ１，Ｑ２　トランジスタ、Ｒ１～Ｒ１１，Ｒｒｅｆ　抵抗、ＳＣＲ　サイリスタ、ＳＷ１，ＳＷ２　スイッチング素子。

Claims (14)

  1. 　直流電源と負荷との間に挿入される、電源ラインと接地ラインとを備えた直流電圧供給回路であって、
    　第１状態と第２状態とを取ることが可能に構成される状態保持回路と、
    　前記電源ラインおよび前記接地ラインの少なくとも何れか一方に挿入され、前記状態保持回路が前記第１状態である場合に接続状態となり、前記状態保持回路が前記第２状態である場合に遮断状態となる電源接続回路と、
    　異常発熱を検知し前記状態保持回路を前記第２状態にする温度検知部と、
    　前記状態保持回路を前記第１状態にするリセット回路とを備える、直流電圧供給回路。
  2. 　前記電源接続回路は、前記電源ラインに挿入された第１スイッチング素子を備え、
    　前記温度検知部は、前記直流電源側の前記電源ラインと前記接地ラインとの間に挿入された、第１抵抗とサーミスタとが直列に接続された分圧回路を備え、
    　前記状態保持回路は、ゲートが前記分圧回路の前記第１抵抗と前記サーミスタとの接続点に接続され、カソードが前記第１スイッチング素子の制御電極に接続されたサイリスタを備え、
    　前記電源接続回路は、前記第１スイッチング素子の制御電極と前記接地ラインとの間に接続される第２抵抗をさらに備え、
    　前記リセット回路は、前記電源ラインと前記サイリスタのアノードとの間に接続され、前記負荷に接続される電源端子の電圧に応じて変化する信号を制御電極に受ける第２スイッチング素子を備える、請求項１に記載の直流電圧供給回路。
  3. 　前記第１スイッチング素子、前記第２スイッチング素子の各々は、電界効果トランジスタ、バイポーラトランジスタのいずれか一方である、請求項２に記載の直流電圧供給回路。
  4. 　前記負荷側の前記電源ラインと前記負荷とを切り離すことにより、前記第２スイッチング素子がオフ状態、かつ、前記第１スイッチング素子がオン状態となって、前記電源ラインの直流電圧供給の停止を解除する、請求項２に記載の直流電圧供給回路。
  5. 　前記サイリスタが、ＰＮＰ型トランジスタとＮＰＮ型トランジスタとを含み、
    　前記ＰＮＰ型トランジスタのコレクタと、前記ＮＰＮ型トランジスタのベースとが接続され、
    　前記ＰＮＰ型トランジスタのベースと、前記ＮＰＮ型トランジスタのコレクタとが接続され、
    　前記ＰＮＰ型トランジスタのエミッタが、前記サイリスタの前記アノードに該当し、
    　前記ＰＮＰ型トランジスタの前記コレクタと前記ＮＰＮ型トランジスタの前記ベースとの接続点が、前記サイリスタの前記ゲートに該当し、
    　前記ＮＰＮ型トランジスタのエミッタが、前記サイリスタの前記コレクタに該当する、請求項２～４のいずれか１項に記載の直流電圧供給回路。
  6. 　前記サーミスタが正特性サーミスタであり、
    　前記分圧回路の前記第１抵抗側の端部が、前記電源ラインに接続され、
    　前記分圧回路の前記正特性サーミスタ側の端部が、前記接地ラインに接続された、請求項２～５のいずれか１項に記載の直流電圧供給回路。
  7. 　前記サーミスタが負特性サーミスタであり、
    　前記分圧回路の前記負特性サーミスタ側の端部が、前記電源ラインに接続され、
    　前記分圧回路の前記第１抵抗側の端部が、前記接地ラインに接続された、請求項２～５のいずれか１項に記載の直流電圧供給回路。
  8. 　前記分圧回路の前記サーミスタと並列に接続された第１コンデンサ、前記第２抵抗と並列に接続された第２コンデンサ、前記直流電源側の前記電源ラインと前記接地ラインとの間に接続された第３コンデンサ、前記直流電源側の前記電源ラインと前記ＰＮＰ型トランジスタのベースとの間に接続された第６抵抗、および、前記第１スイッチング素子の制御電極と前記サイリスタのカソードとの間に接続された第７抵抗、のうちの少なくとも１つのコンデンサまたは抵抗をさらに備える、請求項５に記載の直流電圧供給回路。
  9. 　前記第１スイッチング素子と前記負荷との間の前記電源ライン、および、前記接地ラインにおける前記第２抵抗の接続点と前記負荷との間の前記接地ラインの各々は、途中で分断可能にされ、
    　分断された前記電源ラインおよび前記接地ラインは、１対のコネクタで接続され、
    　前記サーミスタが、前記コネクタ近傍の異常発熱を監視する、請求項２に記載の直流電圧供給回路。
  10. 　前記コネクタがＵＳＢコネクタである、請求項９に記載の直流電圧供給回路。
  11. 　前記温度検知部は、
    　前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第１抵抗およびサーミスタと、
    　前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第２抵抗および第３抵抗と、
    　前記第１抵抗および前記サーミスタの接続点の電圧と前記第２抵抗および前記第３抵抗の接続点の電圧とを比較する比較器を含む、請求項１に記載の直流電圧供給回路。
  12. 　前記温度検知部は、
    　前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第１電流源およびサーミスタと、
    　前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第２電流源および基準抵抗と、
    　前記第１電流源および前記サーミスタの接続点の電圧と前記第２電流源および前記基準抵抗の接続点の電圧とを比較する比較器を含む、請求項１に記載の直流電圧供給回路。
  13. 　前記状態保持回路は、前記温度検知部の出力をクロック端子に受け、Ｄ入力端子が前記直流電源側の前記電源ラインに接続され、前記リセット回路の出力に応じてリセットされるフリップフロップ回路を備える、請求項１に記載の直流電圧供給回路。
  14. 　前記状態保持回路は、前記温度検知部の出力に応じて前記第１状態にセットされ、前記リセット回路の出力に応じて前記第２状態にリセットされるＳＲラッチ回路を備える、請求項１に記載の直流電圧供給回路。
PCT/JP2017/031109 2017-07-28 2017-08-30 直流電圧供給回路 WO2019021492A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201780093504.4A CN110945732B (zh) 2017-07-28 2017-08-30 直流电压提供电路
JP2019532351A JP7028245B2 (ja) 2017-07-28 2017-08-30 直流電圧供給回路
US16/736,844 US11329477B2 (en) 2017-07-28 2020-01-08 Direct-current voltage supply circuit

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-147118 2017-07-28
JP2017147118 2017-07-28
JP2017152377 2017-08-07
JP2017-152377 2017-08-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/736,844 Continuation US11329477B2 (en) 2017-07-28 2020-01-08 Direct-current voltage supply circuit

Publications (1)

Publication Number Publication Date
WO2019021492A1 true WO2019021492A1 (ja) 2019-01-31

Family

ID=62269275

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/031109 WO2019021492A1 (ja) 2017-07-28 2017-08-30 直流電圧供給回路

Country Status (4)

Country Link
US (1) US11329477B2 (ja)
JP (1) JP7028245B2 (ja)
CN (2) CN110945732B (ja)
WO (1) WO2019021492A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233386B2 (en) * 2019-02-27 2022-01-25 Google Llc USB Type-C port short protection
DE102020117154B4 (de) 2020-06-30 2023-11-09 Deutsches Zentrum für Luft- und Raumfahrt e.V. Heizkontrollsystem für robotische Weltraumanwendungen
TWI749667B (zh) * 2020-07-27 2021-12-11 瑞昱半導體股份有限公司 積體電路及其訊號傳輸方法
US11609274B2 (en) * 2021-07-08 2023-03-21 Guangzhou Automobile Group Co., Ltd. Battery state detection device and vehicle device
CN114928024A (zh) * 2022-05-16 2022-08-19 北京炎黄国芯科技有限公司 迟滞可调的过温保护电路及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230379A (ja) * 1985-12-11 1987-10-09 Canon Inc モ−タ制動装置
JPH04268647A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 二度読み防止機能付レジスタ
JPH063648A (ja) * 1992-06-23 1994-01-14 Matsushita Electric Ind Co Ltd 温度異常保護回路
JPH10145205A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 保護機能付きスイッチ回路
WO2000008733A1 (en) * 1998-08-03 2000-02-17 Tyco Electronics Corporation Power line protection devices and methods
JP2001195140A (ja) * 2000-01-13 2001-07-19 Sharp Corp 過熱保護回路及びそれを備えた安定化電源回路
WO2015059863A1 (ja) * 2013-10-24 2015-04-30 三洋電機株式会社 電気ケーブル、及び、電源装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239331A (en) 1985-12-11 1993-08-24 Canon Kabushiki Kaisha Brake device for motor in camera
US5552999A (en) * 1991-07-09 1996-09-03 Dallas Semiconductor Corp Digital histogram generator systems and methods
JPH05260647A (ja) 1992-03-10 1993-10-08 Komatsu Ltd 電流遮断装置
WO2010150488A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 電源保護回路およびそれを備えたモータ駆動装置
CN106602511A (zh) * 2016-12-14 2017-04-26 安徽长龙电气集团有限公司 一种用于配电柜的过热保护电路
US10566783B2 (en) * 2017-04-11 2020-02-18 Intel Corporation Methods and apparatus for implementing over-temperature fault protection in wearable devices and other electronic devices
US10658834B2 (en) * 2017-09-27 2020-05-19 Eaton Intelligent Power Limted Receptacle, circuit protection system, and circuit interrupter with over-temperature detection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230379A (ja) * 1985-12-11 1987-10-09 Canon Inc モ−タ制動装置
JPH04268647A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 二度読み防止機能付レジスタ
JPH063648A (ja) * 1992-06-23 1994-01-14 Matsushita Electric Ind Co Ltd 温度異常保護回路
JPH10145205A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 保護機能付きスイッチ回路
WO2000008733A1 (en) * 1998-08-03 2000-02-17 Tyco Electronics Corporation Power line protection devices and methods
JP2001195140A (ja) * 2000-01-13 2001-07-19 Sharp Corp 過熱保護回路及びそれを備えた安定化電源回路
WO2015059863A1 (ja) * 2013-10-24 2015-04-30 三洋電機株式会社 電気ケーブル、及び、電源装置

Also Published As

Publication number Publication date
CN207475217U (zh) 2018-06-08
JP7028245B2 (ja) 2022-03-02
CN110945732A (zh) 2020-03-31
US20200144808A1 (en) 2020-05-07
CN110945732B (zh) 2022-01-04
JPWO2019021492A1 (ja) 2020-06-18
US11329477B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
JP7028245B2 (ja) 直流電圧供給回路
US8498087B2 (en) Thermal protection circuits for electronic device cables
US9300127B2 (en) Interface unit having overcurrent and overvoltage protection device
US8508900B2 (en) Overvoltage protection circuit and electronic device comprising the same
TW201814970A (zh) 具有熱防護的usb電纜及系統
JPWO2015190020A1 (ja) ケーブルおよび電力供給装置
US6072681A (en) Power line protection devices and methods
CN106571803A (zh) 过欠压检测电路
US10333294B2 (en) USB cable with thermal protection
US20100321849A1 (en) Overstress protection apparatus and method
CN102545145A (zh) 用于保护功耗电路的系统和方法
CN112129990B (zh) 一种电位差预警电路以及系统
US10389106B2 (en) USB cable with thermal protection
US8335066B2 (en) Protection circuit and electronic device using the same
CN108880528B (zh) 电子装置的接口电路
CN212410835U (zh) 交流输入线的检测电路及具有其的插座
JP2018033207A (ja) 直流電圧供給回路
JP2010220277A (ja) 異常電圧保護回路
CN111812553A (zh) 交流输入线的检测电路及具有其的插座
CN112134257A (zh) 一种直流电源短路保护电路
CN218037038U (zh) 一种过流检测电路及供电电路
CN109088391B (zh) 短路保护电路及非标poe供电器
CN215870725U (zh) 插座短路保护电路及插座
CN216599082U (zh) 电池保护电路、电池组件及电子设备
WO2021204110A1 (en) Over-current protection system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17918945

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019532351

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17918945

Country of ref document: EP

Kind code of ref document: A1