JPWO2019021492A1 - 直流電圧供給回路 - Google Patents

直流電圧供給回路 Download PDF

Info

Publication number
JPWO2019021492A1
JPWO2019021492A1 JP2019532351A JP2019532351A JPWO2019021492A1 JP WO2019021492 A1 JPWO2019021492 A1 JP WO2019021492A1 JP 2019532351 A JP2019532351 A JP 2019532351A JP 2019532351 A JP2019532351 A JP 2019532351A JP WO2019021492 A1 JPWO2019021492 A1 JP WO2019021492A1
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
voltage supply
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019532351A
Other languages
English (en)
Other versions
JP7028245B2 (ja
Inventor
梨江 山根
梨江 山根
加藤　忠
忠 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019021492A1 publication Critical patent/JPWO2019021492A1/ja
Application granted granted Critical
Publication of JP7028245B2 publication Critical patent/JP7028245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/085—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current making use of a thermal sensor, e.g. thermistor, heated by the excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
    • H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
    • H02H5/042—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using temperature dependent resistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries

Abstract

電源ライン（１）に挿入された第１電界効果トランジスタ（ＦＥＴ１）と、電源ライン（１）と接地ライン（２）との間に挿入された第１固定抵抗（Ｒ１）と正特性サーミスタ（ＰＴＣ）との分圧回路と、アノード（Ａ）が第２電界効果トランジスタ（ＦＥＴ２）を介して電源ライン（１）に、ゲート（Ｇ）が分圧回路の接続点（Ｘ）に、カソード（Ｋ）が第２固定抵抗（Ｒ２）を介して接地ライン（２）に接続されたサイリスタ（ＳＣＲ）と、サイリスタ（ＳＣＲ）および第２電界効果トランジスタ（ＦＥＴ２）と並列に接続された第３固定抵抗（Ｒ３）と、を備え、異常発熱が発生して正特性サーミスタ（ＰＴＣ）の抵抗値が上昇することにより、第１電界効果トランジスタ（ＦＥＴ１）がオフ状態になり、直流電圧供給を停止するようにした。

Description

本発明は、直流電源から負荷に直流電圧を供給する直流電圧供給回路に関し、更に詳しくは、異常発熱に対するより安全な保護機能を備えた直流電圧供給回路に関する。
直流電源から負荷に直流電圧を供給する直流電圧供給回路において、過電流や、異常発熱が発生した場合には、負荷への電圧の供給を停止し、負荷および直流電圧供給回路のさらなる損傷を未然に防止することが重要である。
特許文献１（特開平５−２６０６４７号公報）に、そのような機能を備えた直流電圧供給回路が開示されている。
図２１に、特許文献１に開示された直流電圧供給回路（電流遮断装置）１１００を示す。
直流電圧供給回路１１００は、直流電源１０１を備える。直流電源１０１は、電源ライン１０２と接地ライン１０３とを経由して、負荷（負荷側基板）１０４に直流電圧を供給する。
直流電圧供給回路１１００の電源ライン１０２に、正特性サーミスタ１０５が挿入されている。
直流電圧供給回路１１００は、過電流や、異常発熱が発生した場合に、正特性サーミスタ１０５の抵抗値が上昇し、直流電源１０１から負荷１０４への直流電圧の供給を停止する。
特開平５−２６０６４７号公報
特許文献１に開示された直流電圧供給回路１１００には、直流電源１０１から負荷１０４への電力の供給が停止された後に、正特性サーミスタ１０５が自然に冷却されると、正特性サーミスタ１０５の抵抗値が降下し、直流電源１０１から負荷１０４への直流電圧の供給が自動的に再開してしまうという問題があった。
すなわち、直流電源１０１から負荷１０４への直流電圧の供給が停止された後に、過電流や異常発熱の原因となった短絡等の原因が解消されていれば良いが、短絡等の原因が解消されていないまま直流電圧の供給が再開されると、再度、過電流や異常発熱が発生するという問題があった。そして、再度の過電流や異常発熱において、再度の直流電圧の供給の停止に失敗すると、負荷または直流電圧供給回路がさらに損傷してしまう虞があった。
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の直流電圧供給回路は、直流電源と負荷との間に挿入される、電源ラインと接地ラインとを備え、更に、第１状態と第２状態を取ることが可能に構成される状態保持回路と、電源ラインおよび接地ラインの少なくとも何れか一方に挿入され、状態保持回路が第１状態である場合に接続状態となり、状態保持回路が第２状態である場合に遮断状態となる電源接続回路と、異常発熱を検知し状態保持回路を第２状態にする温度検知部と、状態保持回路を第１状態にするリセット回路とを備える。かかる構成を有する本発明の直流電圧供給回路は、電源接続回路が遮断状態となった後に、温度検知部が自然に冷却されても、状態保持回路が第２状態を保持している限り、リセット回路によって状態保持回路が第１状態にされるまでは、直流電圧供給が自動的に再開されることがない。
好ましくは、電源接続回路は、電源ラインに挿入された第１スイッチング素子を備える。温度検知部は、直流電源側の電源ラインと接地ラインとの間に挿入された、第１抵抗とサーミスタとが直列に接続された分圧回路を備える。状態保持回路は、ゲートが分圧回路の第１抵抗とサーミスタとの接続点に接続され、カソードが第１スイッチング素子の制御電極に接続されたサイリスタを備える。電源接続回路は、第１スイッチング素子の制御電極と接地ラインとの間に接続される第２抵抗をさらに備える。リセット回路は、電源ラインとサイリスタのアノードとの間に接続され、負荷に接続される電源端子の電圧に応じて変化する信号を制御電極に受ける第２スイッチング素子を備える。このような構成とすることによってサーミスタが検知する温度の上昇に応じて第１スイッチング素子がオフ状態となって、電源ラインの直流電圧供給を停止し、第２スイッチング素子がオン状態、かつ、サイリスタＳＣＲがオン状態となって、電源ラインの直流電圧供給の停止を継続するものとした。
好ましくは、第１スイッチング素子、第２スイッチング素子の各々は、電界効果トランジスタ、バイポーラトランジスタのいずれか一方である。
直流電圧供給回路を、負荷側の電源ラインと負荷とを切り離すことにより、第２スイッチング素子がオフ状態、かつ、第１スイッチング素子がオン状態となって、電源ラインの直流電圧供給の停止を解除するように構成することもできる。この場合には、電源ラインの直流電圧供給が停止した後に、直流電圧供給回路から負荷を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷に交換したうえで、改めて直流電圧供給回路と負荷を接続することにより、直流電圧供給を安全に再開させることができる。
サイリスタが、ＰＮＰ型トランジスタとＮＰＮ型トランジスタとを含み、ＰＮＰ型トランジスタのコレクタと、ＮＰＮ型トランジスタのベースとが接続され、ＰＮＰ型トランジスタのベースと、ＮＰＮ型トランジスタのコレクタとが接続され、ＰＮＰ型トランジスタのエミッタが、サイリスタのアノードに該当し、ＰＮＰ型トランジスタのコレクタとＮＰＮ型トランジスタのベースとの接続点が、サイリスタのゲートに該当し、ＮＰＮ型トランジスタのエミッタが、サイリスタのコレクタに該当するようにサイリスタが構成されても良い。すなわち、サイリスタは、単体の電子部品である必要はなく、複数のトランジスタで構成しても良い。
サーミスタが正特性サーミスタであり、分圧回路の第１固定抵抗側の端部が、電源ラインに接続され、分圧回路の正特性サーミスタ側の端部が、接地ラインに接続されるように直流電圧供給回路を構成することができる。この場合には、異常発熱が発生し、正特性サーミスタの温度が上昇し、正特性サーミスタの抵抗値が上昇すると、分圧回路の第１抵抗と正特性サーミスタとの接続点の電圧が上昇し、第１スイッチング素子がオフ状態となる。
サーミスタが負特性サーミスタであり、分圧回路の負特性サーミスタ側の端部が、電源ラインに接続され、分圧回路の第１固定抵抗側の端部が、接地ラインに接続されるように直流電圧供給回路を構成することができる。この場合には、異常発熱が発生し、負特性サーミスタの温度が上昇し、負特性サーミスタの抵抗値が降下すると、分圧回路の負特性サーミスタと第１抵抗との接続点の電圧が上昇し、第１スイッチング素子がオフ状態となる。
分圧回路のサーミスタと並列に接続された第１コンデンサ、第２抵抗と並列に接続された第２コンデンサ、直流電源側の電源ラインと接地ラインとの間に接続された第３コンデンサ、直流電源側の電源ラインとＰＮＰ型トランジスタのベースとの間に接続された第６抵抗、および、第１スイッチング素子の制御電極と、サイリスタのカソードとの間に接続された第７抵抗、のうちの少なくとも１つのコンデンサもしくは抵抗が接続されていることも好ましい。
第１コンデンサＣ１を付加することにより、ノイズによる誤作動によって直流電源３から負荷４への直流電圧の供給が停止されることを抑制できる。第２コンデンサＣ２を付加することにより、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することを抑制できる。第３コンデンサＣ３を付加することにより、ノイズに対する誤動作を抑制できる。第６固定抵抗Ｒ６を付加することにより、異常発熱時に、直流電源３から負荷４への直流電圧の供給を確実に停止することができる。第７固定抵抗Ｒ７を付加することにより、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することを抑制できる。
第１スイッチング素子と負荷との間の電源ライン、および、接地ラインにおける第２抵抗の接続点と負荷との間の接地ラインの各々が、途中で分断可能とされ、分断された電源ラインおよび接地ラインが、１対のコネクタで接続され、サーミスタが、コネクタ近傍の異常発熱を監視するようにしても良い。この場合には、コネクタの接続点に異物が挟まること等を原因とする異常発熱をサーミスタにより検知して、正電位ラインの直流電圧供給を停止させることができる。コネクタには、たとえば、ＵＳＢコネクタを使用することができる。
好ましくは、温度検知部は、直流電源側の電源ラインと接地ラインとの間に直列に接続された第１抵抗およびサーミスタと、直流電源側の電源ラインと接地ラインとの間に直列に接続された第２抵抗および第３抵抗と、第１抵抗およびサーミスタの接続点の電圧と第２抵抗および第３抵抗の接続点の電圧とを比較する比較器を含むように構成しても良い。
好ましくは、温度検知部は、直流電源側の電源ラインと接地ラインとの間に直列に接続された第１電流源およびサーミスタと、直流電源側の電源ラインと接地ラインとの間に直列に接続された第２電流源および基準抵抗と、第１電流源およびサーミスタの接続点の電圧と第２電流源および基準抵抗の接続点の電圧とを比較する比較器を含むように構成しても良い。
好ましくは、状態保持回路は、温度検知部の出力をクロック端子に受け、Ｄ入力端子が直流電源側の電源ラインに接続され、リセット回路の出力に応じてリセットされるフリップフロップ回路を備えるように構成しても良い。
好ましくは、状態保持回路は、温度検知部の出力に応じて第２状態にセットされ、リセット回路の出力に応じて第１状態にリセットされるＳＲラッチ回路を備えるように構成しても良い。
本発明の直流電圧供給回路は、異常発熱を検知して、電源ラインの直流電圧供給を停止した後に、温度検知部が自然に冷却されて温度が降下しても、状態保持回路が第２状態を保持し、電源接続回路がオフ状態を継続するため、直流電圧供給が自動的に再開されることがない。そのため、再度の直流電圧の供給に失敗し、負荷または直流電圧供給回路がさらに損傷してしまうことがない。
第１実施形態にかかる直流電圧供給回路１００の機能ブロック図である。 直流電圧供給回路１００の回路構成例を示す図である。 サイリスタをトランジスタで構成し、第１および第２スイッチング素子を電界効果トランジスタで構成した回路例である。 図３の回路の変形例である。 第２実施形態にかかる直流電圧供給回路２００の等価回路図である。 第３実施形態にかかる直流電圧供給回路３００の等価回路図である。 図６の回路の第１変形例である。 図６の回路の第２変形例である。 第４実施形態にかかる直流電圧供給回路４００の等価回路図である。 第５実施形態にかかる直流電圧供給回路４１０の構成を示す図である。 図１０の回路の変形例である。 第６実施形態にかかる直流電圧供給回路４３０の構成を示す図である。 温度検知部の第１変形例である温度検知部２６の構成を示す回路図である。 温度検知部の第２変形例である温度検知部３６の構成を示す回路図である。 温度検知部の第３変形例である温度検知部４６の構成を示す回路図である。 第７実施形態にかかる直流電圧供給回路４４０の構成を示す図である。 第７実施形態の変形例にかかる直流電圧供給回路４５０の構成を示す図である。 第８実施形態にかかる直流電圧供給回路５００を、アダプタ５１、ケーブル５２、ＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ）に組込み、電子機器５４と接続した場合の説明図である。 第８実施形態の変形例にかかる直流電圧供給回路５１０の構成を示す図である。 第９実施形態にかかる直流電圧供給回路６００の構成を示す図である。 特許文献１に開示された直流電圧供給回路１１００の等価回路図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
［第１実施形態］
図１は、第１実施形態にかかる直流電圧供給回路１００の機能ブロック図である。図１を参照して、直流電圧供給回路１００は、電源ライン１および接地ライン２と、状態保持回路８と、電源接続回路９と、温度検知部６と、リセット回路７とを備える。電源ライン１に、電源スイッチ５が接続されている。ただし、この電源スイッチ５は必ずしも備えていなくても良い。
電源ライン１および接地ライン２は、直流電源３と負荷４との間に挿入される。状態保持回路８は、第１状態と第２状態を取ることが可能に構成される。
電源接続回路９は、電源ライン１および接地ライン２の少なくとも何れか一方に挿入される。図１には、電源ライン１に電源接続回路９が挿入される例が示されているが、電源ライン１に代えて接地ライン２に電源接続回路９を挿入してもよく、電源ライン１と接地ライン２の両方に電源接続回路９を挿入しても良い。電源接続回路９は、状態保持回路８が第１状態である場合に接続状態となり、状態保持回路８が第２状態である場合に遮断状態となる。
温度検知部６は、異常発熱を検知し状態保持回路８を第２状態にセットする。温度検知部６は、異常発熱を検知すると電源接続回路９を遮断するように状態保持回路８の状態を変更する。リセット回路７は、状態保持回路８を第１状態にリセットする。リセット回路７は、異常発熱の原因が除去されたときに電源接続回路９の接続を再開するように状態保持回路８の状態を変更する。
図２は、直流電圧供給回路１００の回路構成例を示す図である。電源接続回路９は、第１スイッチング素子ＳＷ１と抵抗Ｒ２とを含む。電源ライン１に、第１スイッチング素子ＳＷ１が挿入されている。抵抗Ｒ２は、第１スイッチング素子ＳＷ１の制御電極と接地ライン２との間に接続される。
温度検知部６は、直流電源３側の電源ライン１ａと接地ライン２との間に直列に接続された第１固定抵抗Ｒ１と、正特性サーミスタＰＴＣとを含む。第１固定抵抗Ｒ１の一端は電源ライン１に接続され、他端は接続点Ｘに接続されている。正特性サーミスタＰＴＣの一端は接地ライン２に接続され、他端は接続点Ｘに接続されている。正特性サーミスタＰＴＣは、異常発熱を監視するためのものであり、直流電圧供給回路１００において、異常発熱を監視したい所定の位置に配置されている。
直流電圧供給回路１００は、サイリスタＳＣＲを備える。サイリスタＳＣＲのゲートＧが、温度検知部６の第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとの接続点Ｘに接続されている。サイリスタＳＣＲのカソードＫが接続点Ｙに接続されている。
サイリスタＳＣＲのアノードＡはリセット回路７に接続される。リセット回路７は、第２スイッチング素子ＳＷ２と抵抗Ｒ４とを含む。直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２スイッチング素子ＳＷ２が接続されている。第２スイッチング素子ＳＷ２の制御電極は接続点Ｚに接続されている。抵抗Ｒ４は、接続点Ｚと直流電源３側の電源ライン１ａとの間に接続される。また接続点Ｚは、負荷４側の電源ライン１ｂにも接続されている。
以下、図２に示す直流電圧供給回路の動作について説明する。
正常動作時には、第１スイッチング素子ＳＷ１はオン状態（導通状態）、第２スイッチング素子ＳＷ２はオフ状態（非導通状態）となるように接続点Ｘ，Ｙの電圧が設定されている。その結果、直流電源３から負荷４に直流電圧が供給される。
サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れるか否かは、第２スイッチング素子ＳＷ２の状態と接続点Ｘの電圧とによって決まる。すなわち、サイリスタＳＣＲのアノードＡとカソードＫとの間の電流は、第２スイッチング素子ＳＷ２がオン状態の時に流れ得るが、オフ状態の時には流れない。よって、正常動作状態においては、第２スイッチング素子ＳＷ２はオフ状態であるため、サイリスタのアノードＡとカソードＫとの間に電流は流れない。
これに対して、異常発熱時において負荷側にて短絡等に起因する異常発熱が発生すると、急激に正特性サーミスタＰＴＣの温度が上昇し、正特性サーミスタＰＴＣの抵抗値も上昇する。すると、正特性サーミスタＰＴＣの抵抗値上昇に伴い接続点Ｘの電圧が上昇する。接続点Ｘの電圧が上昇すると、サイリスタＳＣＲのゲートＧ、カソードＫを介して、接続点Ｙの電位も上昇する。
その結果、第１スイッチング素子ＳＷ１がオフ状態（非導通状態）となる。これにより、直流電源３から負荷４への直流電圧の供給が停止する。
直流電圧供給停止継続時には、負荷４側の電源ライン１ｂが短絡の電位（もしくは短絡に近い電位）になることにより、第２スイッチング素子ＳＷ２がオン状態となる。その結果、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れる。
負荷４側の電源ライン１ｂが短絡状態の電位である限り、第２スイッチング素子ＳＷ２がオン状態を継続する。その結果、第１スイッチング素子ＳＷ１もオフ状態を継続し、直流電圧供給の停止も継続する。
直流電圧供給回路１００から負荷４を切り離すと、直流電圧供給回路１００の負荷４側の電源ライン１ｂ端は開放状態となるので抵抗Ｒ４によって接続点Ｚの電圧は電源電圧となる。そのため、第２スイッチング素子ＳＷ１はオフ状態となり、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流は流れなくなる。
そして、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４と交換したうえで、改めて直流電圧供給回路１００と負荷４を接続すると、直流電圧供給回路１００は正常動作状態に復帰する。
図３は、サイリスタをトランジスタで構成し、第１および第２スイッチング素子を電界効果トランジスタで構成した回路例である。図３に示す構成では、電源接続回路９は、第１スイッチング素子ＳＷ１として第１電界効果トランジスタＦＥＴ１を含む。またリセット回路７は、第２スイッチング素子ＳＷ２として第２電界効果トランジスタＦＥＴ２を含む。また状態保持回路８はサイリスタＳＣＲとしてＰＮＰ型トランジスタＱ１およびＮＰＮ型トランジスタＱ２を含む。
図４は、図３の回路の変形例である。図４に示す直流電圧供給回路１００の構成では、リセット回路７に代えてリセット回路１７が含まれ、さらに固定抵抗Ｒ３が含まれる。リセット回路１７は、接続点Ｚと負荷４側の電源ライン１ｂとの間に接続された抵抗Ｒ５が追加される。抵抗Ｒ３は、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される。適切な抵抗値の抵抗Ｒ３，Ｒ５を追加することにより、接続点ＹおよびＺの電圧を調整することができる。図２、図３、図４の基本的な構成と動作は共通するので、以降は図４を用いて詳細な説明を行なう。
図４には、第１実施形態にかかる直流電圧供給回路１００の等価回路図が示される。
直流電圧供給回路１００は、電源ライン１と接地ライン２とを備える。電源ライン１および接地ライン２は、それぞれ、一端が直流電源３に接続され、他端が負荷４に接続されている。
電源ライン１に、電源スイッチ５が接続されている。ただし、この電源スイッチ５は必ずしも備えていなくても良い。
また、電源ライン１に、第１電界効果トランジスタＦＥＴ１が挿入されている。より具体的には、直流電源３側の電源ライン１ａに第１電界効果トランジスタＦＥＴ１のソースＳが接続され、負荷４側の電源ライン１ｂに第１電界効果トランジスタＦＥＴ１のドレインＤが接続されている。
直流電源３側の電源ライン１ａと接地ライン２との間に、温度検知部６が接続されている。温度検知部６は、第１固定抵抗Ｒ１と、正特性サーミスタＰＴＣとが、接続点Ｘを介して、直列に接続されたものからなる。温度検知部６の第１固定抵抗Ｒ１側が、電源ライン１に接続されている。温度検知部６の正特性サーミスタＰＴＣ側が、接地ライン２に接続されている。正特性サーミスタＰＴＣは、異常発熱を監視するためのものであり、直流電圧供給回路１００において、異常発熱を監視したい所定の位置に配置されている。
直流電圧供給回路１００は、ＰＮＰ型トランジスタＱ１と、ＮＰＮ型トランジスタＱ２を備える。ＰＮＰ型トランジスタＱ１のコレクタＣとＮＰＮ型トランジスタＱ２のベースＢとが接続され、ＰＮＰ型トランジスタＱ１のベースＢとＮＰＮ型トランジスタＱ２のコレクタＣとが接続されている。これらのＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２によって、サイリスタＳＣＲとして機能する。
すなわち、ＰＮＰ型トランジスタＱ１のエミッタＥが、サイリスタＳＣＲのアノードＡに該当する。ＰＮＰ型トランジスタＱ１のコレクタＣとＮＰＮ型トランジスタＱ２のベースＢとの接続点が、サイリスタＳＣＲのゲートＧに該当する。ＮＰＮ型トランジスタＱ２のエミッタＥが、サイリスタＳＣＲのカソードＫに該当する。以下、本実施形態においては、この様に接続したＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２の接続体も、サイリスタＳＣＲと称して説明する。
サイリスタＳＣＲのアノードＡが、第２電界効果トランジスタＦＥＴ２を介して直流電源３側の電源ライン１ａに接続されている。サイリスタＳＣＲのゲートＧが、温度検知部６の第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとの接続点Ｘに接続されている。サイリスタＳＣＲのカソードＫが、第２固定抵抗Ｒ２を介して接地ライン２に接続されている。サイリスタＳＣＲ（カソードＫ）と第２固定抵抗Ｒ２とは、接続点Ｙを介して、直列に接続されている。直流電源３側の電源ライン１ａと接続点Ｙとの間に、第３固定抵抗Ｒ３が接続されている。
サイリスタＳＣＲのカソードＫと、第２固定抵抗Ｒ２と第３固定抵抗Ｒ３との接続点、すなわち接続点Ｙが、第１電界効果トランジスタＦＥＴ１のゲートＧに接続されている。
直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２電界効果トランジスタＦＥＴ２が接続されている。より具体的には、直流電源３側の電源ライン１ａに第２電界効果トランジスタＦＥＴ２のソースＳが接続され、サイリスタＳＣＲのアノードＡ（ＰＮＰ型トランジスタＱ１のエミッタＥ）側に第２電界効果トランジスタＦＥＴ２のドレインＤが接続されている。
また、第１電界効果トランジスタＦＥＴ１のソースＳとドレインＤとの間に、並列に、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とが、接続点Ｚを介して、直列に接続されている。接続点Ｚと第２電界効果トランジスタＦＥＴ２のゲートＧとが接続されている。
かかる構成からなる直流電圧供給回路１００は、次のように作動する。
直流電圧供給回路１００の電源スイッチ５をオンにすると、直流電源３から負荷４に、直流電圧が供給される。正常に直流電圧が負荷４に供給されている状態（正常動作状態）において、第１電界効果トランジスタＦＥＴ１はオン状態、第２電界効果トランジスタＦＥＴ２はオフ状態となる様に設定される。その結果、直流電源３から負荷４に直流電圧が供給される。
第１電界効果トランジスタＦＥＴ１は、第３固定抵抗Ｒ３と第２固定抵抗Ｒ２との分圧回路によって定まる、接続点Ｙの電圧、すなわち第１電界効果トランジスタＦＥＴ１のゲートＧの電圧によって、オン状態とオフ状態が切り替わる。正常に直流電圧が負荷４に供給されている状態において、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも低く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧を超えるため、第１電界効果トランジスタＦＥＴ１はオン状態となる。
第２電界効果トランジスタＦＥＴ２は、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５との分圧回路によって定まる、接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧によって、オン状態とオフ状態が切り替わる。正常に直流電圧が負荷４に供給されている状態において、第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも高く設定される。その結果、第２電界効果トランジスタＦＥＴ２のゲートＧ−ソースＳ間の電圧は、その閾値電圧を超えないため、第２電界効果トランジスタＦＥＴ２はオフ状態となる。
サイリスタＳＣＲは、第１固定抵抗Ｒ１の抵抗値と正特性サーミスタＰＴＣの抵抗値とによって定まる、温度検知部６の接続点Ｘの電圧、すなわちサイリスタＳＣＲのゲートＧの電圧によって、オン状態とオフ状態が切り替わる。なお、このサイリスタＳＣＲは、常時、サイリスタＳＣＲのゲートＧの電圧（ゲートＧ−カソードＫ間の電圧）が、その閾値電圧よりも高く設定され、オン状態となる様に設定しておく。
これにより、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れるか否かは、第２電界効果トランジスタＦＥＴ２の状態によって決まる。すなわち、サイリスタＳＣＲのアノードＡとカソードＫとの間の電流は、第２電界効果トランジスタＦＥＴ２がオン状態の時に流れ、オフ状態の時には流れない。よって、正常に直流電圧が負荷４に供給されている状態においては、第２電界効果トランジスタＦＥＴ２はオフ状態であるため、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流は流れない。
直流電源３から負荷４に直流電圧が供給されている状態において、短絡等に起因する異常発熱が発生すると、急激に正特性サーミスタＰＴＣの温度が上昇する。正特性サーミスタＰＴＣの温度が上昇すると、正特性サーミスタＰＴＣの抵抗値が上昇し、温度検知部６の接続点Ｘの電圧が上昇する。
なお、この異常発熱は、負荷４が短絡することに起因する場合だけではない。第１電界効果トランジスタＦＥＴ１のドレインＤと負荷４との間の電源ライン１ｂと、接地ライン２における第２固定抵抗Ｒ２の接続点と負荷４との間の接地ライン２と、の間が短絡することに起因する場合も起こり得る。
接続点Ｘの電圧が上昇すると、ＮＰＮ型トランジスタＱ２のベースＢ−エミッタＥ間に流れる電流が増加する。この電流が第２固定抵抗Ｒ２を流れることにより、接続点Ｙの電位も上昇する。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低くなるため、第１電界効果トランジスタＦＥＴ１がオフ状態となる。
第１電界効果トランジスタＦＥＴ１がオフ状態となることによって、直流電源３から負荷４への直流電圧の供給が停止される。すなわち、直流電圧供給回路１００は、正特性サーミスタＰＴＣによって異常発熱を検知することにより、直流電源３から負荷４への直流電圧の供給を停止する。
第１電界効果トランジスタＦＥＴ１がオフ状態となると、直流電圧供給回路１００の負荷４側の電源ライン１ｂの電位は、負荷４側が短絡状態の電位、すなわち０Ｖもしくは０Ｖに近い電位となる。この時、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とによって定まる接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも低く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧を超える。その結果、第２電界効果トランジスタＦＥＴ２がオン状態となる。第２電界効果トランジスタＦＥＴ２がオン状態となると、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れる。
すなわち、負荷４側の電源ライン１ｂが短絡状態の電位である限り、第２電界効果トランジスタＦＥＴ２がオン状態を継続する。その結果、接続点Ｙの電圧、すなわち、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高い電圧が維持される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低い状態を維持するため、第１電界効果トランジスタＦＥＴ１はオフ状態を継続する。
オン状態のサイリスタＳＣＲは、電源ライン１とサイリスタＳＣＲのアノードＡとの導通を切らない限り、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流が流れ続ける。すなわち、直流電源３から負荷４への直流電圧の供給が停止されて、異常発熱が停止し、正特性サーミスタＰＴＣが自然に冷却され、正特性サーミスタＰＴＣの抵抗値が降下しても、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流は流れ続ける。これは、ＮＰＮ型トランジスタＱ２がオンし、ＰＮＰ型トランジスタＱ１がオンの場合、温度検知部６の接続点Ｘの電圧が低下しても、ＮＰＮ型トランジスタＱ２のベースＢにＰＮＰ型トランジスタＱ１のコレクタＣの電流（電圧）が印加され続けるため、ＮＰＮ型トランジスタＱ２がオン状態を継続し、それに伴ってＰＮＰ型トランジスタＱ１もオン状態を継続するからである。
したがって、直流電圧供給回路１００は、直流電源３から負荷４への直流電圧の供給が停止されることにより、異常発熱が停止し、正特性サーミスタＰＴＣが自然に冷却され、正特性サーミスタＰＴＣの抵抗値が降下しても、負荷４側の電源ライン１ｂが短絡状態の電位である限り、第１電界効果トランジスタＦＥＴ１はオフ状態を継続する。よって、直流電圧の供給が自動的に再開されることはない。
直流電源３から負荷４への直流電圧の供給が停止された後、直流電圧供給回路１００から負荷４を切り離すと、直流電圧供給回路１００の負荷４側の電源ライン１ｂ端は開放状態となる。そのため、接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は、第４固定抵抗Ｒ４を介して、電源ライン１の電圧となる。この時の第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも高く設定される。その結果、第２電界効果トランジスタＦＥＴ２のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低下するため、第２電界効果トランジスタＦＥＴ２はオフ状態となる。これにより、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流は流れなくなる。
そして、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４と交換したうえで、改めて直流電圧供給回路１００と負荷４を接続すると、正常動作状態に復帰し、直流電圧の正常な供給を再開する。
以上のように、直流電圧供給回路１００は、負荷４側の短絡等に起因する異常発熱により、いったん直流電源３から負荷４への直流電圧の供給が停止されると、その後に正特性サーミスタＰＴＣの温度が降下したとしても、負荷４側の電源ライン１ｂが短絡状態の電圧である限り、直流電源３から負荷４への直流電圧の供給が再開されることはない。
したがって、本実施形態にかかる直流電圧供給回路１００においては、直流電源３から負荷４への直流電圧の供給が停止した後に、直流電圧供給回路１００から負荷４を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４に交換したうえで、改めて直流電圧供給回路１００と負荷４を接続することにより、安全に直流電圧の供給を再開させることができる。
［第２実施形態］
図５は、第２実施形態にかかる直流電圧供給回路２００の回路図である。ただし、図５に示すのは、直流電圧供給回路２００の等価回路図である。
直流電圧供給回路２００は、図４に示した第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、温度検知部６が、直列に接続された第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとで構成され、第１固定抵抗Ｒ１側が電源ライン１に接続され、正特性サーミスタＰＴＣ側が接地ライン２に接続されていた。直流電圧供給回路２００は、これに変更を加え、温度検知部１６を、直列に接続された負特性サーミスタＮＴＣと第１固定抵抗Ｒ１１とで構成し、負特性サーミスタＮＴＣ側を電源ライン１に接続し、第１固定抵抗Ｒ１１側を接地ライン２に接続した。直流電圧供給回路２００の他の構成は、直流電圧供給回路１００と同じにした。
直流電圧供給回路２００では、異常発熱が発生すると、負特性サーミスタＮＴＣの温度が上昇し、負特性サーミスタＮＴＣの抵抗値が降下し、温度検知部１６の接続点Ｘの電圧が上昇する。そして、接続点Ｘの電圧が上昇すると、ＮＰＮ型トランジスタＱ２のベースＢ−エミッタＥ間に流れる電流が増加し、接続点Ｙの電位も上昇する。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低くなるため、第１電界効果トランジスタＦＥＴ１がオフ状態となる。その結果、第１電界効果トランジスタＦＥＴ１によって直流電源３から負荷４への直流電圧の供給が停止される。
本実施形態にかかる直流電圧供給回路２００も、異常発熱により直流電圧の供給が停止した後には、その後に負特性サーミスタＮＴＣの温度が降下したとしても、直流電圧供給回路２００から負荷４を切り離し、改めて直流電圧供給回路２００と負荷４を接続しなければ直流電圧の供給が再開されないため、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷に交換したうえで、安全に直流電圧の供給を再開させることができる。
［第３実施形態］
図６は、第３実施形態にかかる直流電圧供給回路３００の構成を示す図である。ただし、図６に示すのは、直流電圧供給回路３００の等価回路図である。
直流電圧供給回路３００も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路３００は、直流電圧供給回路１００の温度検知部６の正特性サーミスタＰＴＣと並列に、更に、第１コンデンサＣ１を接続した。また、接続点Ｙと接地ライン２との間に、第２コンデンサＣ２を接続した。さらに、直流電源３側の電源ライン１ａと接地ライン２との間に、第３コンデンサＣ３を接続した。さらに、直流電源３側の電源ライン１ａとＰＮＰ型トランジスタＱ１のベースＢ（ＮＰＮ型トランジスタＱ２のコレクタＣ）との間に、第６固定抵抗Ｒ６を接続した。さらに、第１電界効果トランジスタＦＥＴ１のゲートＧと接続点Ｙとの間に、第７固定抵抗Ｒ７を接続した。直流電圧供給回路３００の他の構成は、直流電圧供給回路１００と同じにした。
図７は、図６の回路の第１変形例である。図７に示す直流電圧供給回路３００の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加される。適切な抵抗値の抵抗Ｒ３を追加することにより、接続点Ｙの電圧を調整することができる。
図８は、図６の回路の第２変形例である。図７に示す直流電圧供給回路３００の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加され、さらに、リセット回路７に代えてリセット回路１７が含まれる。リセット回路１７は、接続点Ｚと負荷４側の電源ライン１ｂとの間に接続された抵抗Ｒ５が追加される。適切な抵抗値の抵抗Ｒ３，Ｒ５を追加することにより、接続点ＹおよびＺの電圧を調整することができる。図６、図７、図８の基本的な構成と動作は共通するので、以降は図８を用いて詳細な説明を行なう。
直流電圧供給回路３００は、第１コンデンサＣ１を付加したことにより、サイリスタＳＣＲのゲートＧ（ＮＰＮ型トランジスタＱ２のベースＢ）にノイズが印加されても、そのノイズを第１コンデンサＣ１経由で接地ライン２に落とすことができる。そのため、この様なノイズによって第２固定抵抗Ｒ２に流れる電流による、接続点Ｙの電位の変動が抑制され、第１電界効果トランジスタＦＥＴ１が誤作動によってオフ状態になることがなく、誤って直流電源３から負荷４への直流電圧の供給が停止されることがない。
本実施形態にかかる直流電圧供給回路３００は、第１コンデンサＣ１を付加したことにより、直流電圧供給回路１００の奏する効果に加えて、ノイズによる誤作動によって直流電源３から負荷４への直流電圧の供給が停止されることがないという効果も奏している。
また直流電圧供給回路３００は、第２コンデンサＣ２を付加したことにより、ノイズ等による接続点Ｙの電位の微小変動が緩和されるため、第１電界効果トランジスタＦＥＴ１のゲートＧ電位が安定する。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することが抑制されるという効果も奏している。
さらに直流電圧供給回路３００は、第３コンデンサＣ３を付加したことにより、ノイズ等による電源電位の微小変動が緩和される。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズに対する直流電圧供給回路３００が誤動作することが抑制されるという効果も奏している。
さらに直流電圧供給回路３００は、第６固定抵抗Ｒ６を付加したことにより、異常発熱時に、ＮＰＮ型トランジスタＱ２に流れる電流を増幅し、確実に第１電界効果トランジスタＦＥＴ１がオン状態になる。その結果、直流電圧供給回路１００の奏する効果に加えて、異常発熱時に、直流電源３から負荷４への直流電圧の供給を確実に停止することができるという効果も奏している。
さらに直流電圧供給回路３００は、第７固定抵抗Ｒ７を付加したことにより、ノイズ等による接続点Ｙの電位の微小変動が緩和されるため、第１電界効果トランジスタＦＥＴ１のゲートＧ電位が安定する。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することが抑制されるという効果も奏している。
図８の構成においては、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３、第６固定抵抗Ｒ６、第７固定抵抗Ｒ７の全てを備えた回路が開示されているが、これに限らない。図６、図７に例示したように、これらの素子の少なくとも１つを備えることによって、直流電圧供給回路１００の奏する効果に加えて、よりよい効果を奏することが可能となる。
［第４実施形態］
図９は、第４実施形態にかかる直流電圧供給回路４００の構成を示す図である。ただし、図９に示すのは、直流電圧供給回路４００の等価回路図である。
直流電圧供給回路４００も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、サイリスタＳＣＲが、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成されていた。直流電圧供給回路４００は、これに変更を加え、サイリスタＳＣＲとして、単体の電子部品を使用した。直流電圧供給回路４００の他の構成は、直流電圧供給回路１００と同じにした。
単体の電子部品からなるサイリスタＳＣＲも、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成されたサイリスタＳＣＲと同等に機能する。
このように、本発明の直流電圧供給回路において使用するサイリスタＳＣＲは、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成しても良いし、単体の電子部品であっても良い。
［第５実施形態］
図１０は、第５実施形態にかかる直流電圧供給回路４１０の構成を示す図である。ただし、図１０に示すのは、直流電圧供給回路４１０の等価回路図である。
直流電圧供給回路４１０も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、電源接続回路９のスイッチング素子として、第１電界効果トランジスタＦＥＴ１を使用し、リセット回路７のスイッチング素子として第２電界効果トランジスタＦＥＴ２を使用した。直流電圧供給回路４１０は、リセット回路７に代えてリセット回路２７を備え、電源接続回路９に代えて電源接続回路２９を備える。電源接続回路２９は、第１電界効果トランジスタＦＥＴ１に代えてＰＮＰバイポーラトランジスタＢＴ１およびベース電流の制限抵抗Ｒ７を備え、リセット回路２７は、第２電界効果トランジスタＦＥＴ２に代えてＰＮＰバイポーラトランジスタＢＴ２およびベース電流の制限抵抗Ｒ８を備える。直流電圧供給回路４００の他の構成は、直流電圧供給回路１００と同じにした。
図１１は、図１０の回路の変形例である。図１１に示す直流電圧供給回路４１０の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加される。適切な抵抗値の抵抗Ｒ３を追加することにより、接続点Ｙの電圧を調整することができる。また、図１１に示す直流電圧供給回路３００の構成では、さらにコンデンサＣ１〜Ｃ３が追加される。コンデンサの追加により、第３実施形態と同様にノイズ耐性が向上する。
図１０、図１１で示した構成のＰＮＰバイポーラトランジスタＢＴ１，ＢＴ２も、電界効果トランジスタＦＥＴ１，ＦＥＴ２と同等に機能する。
このように、本発明の直流電圧供給回路において使用するスイッチング素子は、電界効果トランジスタで構成しても良いし、バイポーラトランジスタで構成しても良い。またＩＧＢＴなど他のスイッチング素子を使用しても良く、これらを組み合わせて使用しても良い。
［第６実施形態］
第６実施形態では、主として図１の温度検知部６の変形について説明する。
図１２は、第６実施形態にかかる直流電圧供給回路４３０の構成を示す図である。ただし、図１２に示すのは、直流電圧供給回路４３０の等価回路図である。
直流電圧供給回路４３０も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、温度検知部６が抵抗Ｒ１と正特性サーミスタＰＴＣを直列に接続した構成であったが、直流電圧供給回路４３０は、温度検知部６に代えて温度検知部２６を備える。
また、直流電圧供給回路４３０は、リセット回路７および電源接続回路９に代えてそれぞれリセット回路２７および電源接続回路１９を備える。直流電圧供給回路４３０の他の構成は、直流電圧供給回路１００と同じにした。なお、リセット回路２７については、図１０、図１１で説明しており、電源接続回路１９については、図６〜８で説明しているのでここでは説明を省略し、温度検知部２６について詳細に説明する。
図１３は、温度検知部の第１例である温度検知部２６の構成を示す回路図である。温度検知部２６は、固定抵抗Ｒ１および正特性サーミスタＰＴＣと、固定抵抗Ｒ９および基準抵抗Ｒｒｅｆと、コンパレータＣＰとを含む。固定抵抗Ｒ１および正特性サーミスタＰＴＣは、電源ライン１ａと接地ライン２との間に直列に接続され、中間接続点から電圧Ｖｐｔｃを出力する。固定抵抗Ｒ９および基準抵抗Ｒｒｅｆは、電源ライン１ａと接地ライン２との間に直列に接続され、中間接続点から電圧Ｖｒｅｆを出力する。コンパレータＣＰは、電圧Ｖｐｔｃと電圧Ｖｒｅｆを比較する。
電圧Ｖｒｅｆは、固定電圧であり、電圧Ｖｐｔｃは温度の上昇に応じて上昇する電圧である。正常時には、Ｖｐｔｃ＜Ｖｒｅｆとなっており、異常発熱時にはＶｐｔｃ＞Ｖｒｅｆとなるように、正特性サーミスタＰＴＣの特性に合わせて固定抵抗Ｒ１，Ｒ９、基準抵抗Ｒｒｅｆの抵抗値が決められている。
コンパレータＣＰの負極性入力ノードは、電圧Ｖｒｅｆを受ける。またコンパレータＣＰの正極性入力ノードは、電圧Ｖｐｔｃを受ける。したがって、正常時には、コンパレータＣＰは、ローレベルを出力し、異常発熱時にはコンパレータＣＰは、ハイレベルを出力する。その結果、接続点Ｙの電圧は、正常時よりも異常発熱時に上昇するので、第１電界効果トランジスタはオフ状態となる。このように実施の形態１ではサイリスタＳＣＲは常時オン状態としていたが、このようにサイリスタＳＣＲは初期状態においてオフ状態であっても良い。
図１４は、温度検知部の第２例である温度検知部３６の構成を示す回路図である。図１３の固定抵抗Ｒ１，Ｒ９の代わりに、図１４に示すように定電流源ＩＳ１，ＩＳ２を使用してもコンパレータＣＰは同様に動作する。このように、抵抗による分圧で電圧を決める構成に代えて、定電流源で電圧を決める構成としても良い。
図１５は、温度検知部の第３例である温度検知部４６の構成を示す回路図である。温度検知部４６のように、図１３または図１４の構成において、正特性サーミスタＰＴＣを電源ライン１ａ側に接続し、抵抗Ｒ１または定電流源ＩＳ１を接地ライン２側に接続するように配置を入れ替え、正特性サーミスタＰＴＣを電源ライン１ａ側に接続し、抵抗Ｒ９または定電流源ＩＳ２を接地ライン２側に接続するように配置を入れ替えた場合には、コンパレータＣＰが正極性入力にＶｒｅｆ２を受け、負極性入力にＶｐｔｃ２を受けるように接続を変更すればよい。
なお、図１２〜図１５では、感温素子として正特性サーミスタＰＴＣを例示したが、感温素子として、負特性サーミスタＮＴＣ、熱電対、バイメタルブレーカー、ＩＣ温度センサなどを使用しても良い。
［第７実施形態］
第７実施形態では、主として図１の状態保持回路８の変形について説明する。
図１６は、第７実施形態にかかる直流電圧供給回路４４０の構成を示す図である。直流電圧供給回路４４０は、温度検知部２６と、リセット回路７と、状態保持回路であるリセット端子付きフリップフロップ１８と、リセット端子の電位を決定するためのプルダウン抵抗Ｒ１１と、電源接続回路である第１電界効果トランジスタＦＥＴ１とを備える。温度検知部２６は、第６実施形態で説明したように、コンパレータＣＰが出力部に設けられている。リセット端子付きフリップフロップ１８は、ハイレベルおよびローレベルを出力可能であるので、図３等の抵抗Ｒ２は不要である。リセット回路７および他の構成は、実施の形態１と同じである。以下、フリップフロップ１８の動作を説明する。
フリップフロップ１８のＤ端子は常にハイレベル（論理１）に設定されている。フリップフロップ１８のＣＬＫ端子には温度検知部６の出力が接続されている。
負荷４が接続されていない初期状態において、直流電圧供給回路４４０が直流電源３に接続されると、接続点Ｚはハイレベルとなるので、第２電界効果トランジスタＦＥＴ２はオフ状態となる。このためプルダウン抵抗Ｒ１１によってリセット端子がローレベル（アクティブ）に設定され、フリップフロップ１８の出力Ｑの初期値はローレベル（論理０）に設定される。これにより、第１電界効果トランジスタＦＥＴ１は導通状態となり、負荷４が接続されると直流電圧を供給可能である。
正常状態において、正特性サーミスタＰＴＣの抵抗値が低い場合、コンパレータＣＰからの出力はローレベルのまま変化しないので出力Ｑはローレベルを維持し、第１電界効果トランジスタＦＥＴ１は導通状態を維持する。
異常発熱によって温度検知部２６の温度が上昇しコンパレータＣＰの出力がローレベルからハイレベルに変化すると、立ちあがりエッジで出力Ｑはハイレベルに変化し、第１電界効果トランジスタＦＥＴ１をオフにする。このとき、負荷４またはコネクタ端子の短絡によって、電源ライン１ｂの電圧が降下していればリセット回路７の第２電界効果トランジスタＦＥＴ２が導通し、リセット端子／Ｒの電圧がハイレベルとなるので、フリップフロップ１８のリセットが解除される。
その後温度が下がりコンパレータＣＰの出力がハイレベルからローレベルに立ち下がっても、フリップフロップ１８は出力Ｑをハイレベルに保持するため第１電界効果トランジスタＦＥＴ１はオフ状態のままである。
リセット端子／Ｒは、負荷４を電源ライン１ｂから外すとリセット回路７によってリセットがかかる。すなわち、短絡状態にあった負荷４が外れると、電源ライン１ｂがハイレベルとなるため、第２電界効果トランジスタＦＥＴ２がオフ状態となり、リセット端子／Ｒがプルダウン抵抗Ｒ１１によってローレベル（アクティブ）になり、フリップフロップ１８はリセットされる。これにより、フリップフロップ１８の出力Ｑはローレベルに変化するので、第１電界効果トランジスタＦＥＴ１は導通し、直流電圧供給回路４４０は再び負荷４に直流電圧を供給可能な状態となる。
図１７は、第７実施形態の変形例にかかる直流電圧供給回路４５０の構成を示す図である。直流電圧供給回路４５０は、図１６の構成のフリップフロップ１８が状態保持回路２８に置換されたものである。他の構成は、図１６と同じである。
状態保持回路２８は、インバータ２８１と、ＳＲラッチ回路２８２とを含む。ＳＲラッチ回路２８２は、ＮＯＲゲート２８３，２８４によって構成される。
負荷４が接続されていない初期状態において、直流電圧供給回路４５０が直流電源３に接続されると、接続点Ｚはハイレベルとなるので、第２電界効果トランジスタＦＥＴ２はオフ状態となる。このためプルダウン抵抗Ｒ１１およびインバータ２８１によってＳＲラッチ回路２８２のリセット端子Ｒがハイレベル（アクティブ）に設定され、ＳＲラッチ回路２８２の出力Ｑの初期値はローレベル（論理０）、出力／Ｑの初期値はハイレベル（論理１）に設定される。出力／Ｑがインバータ２８５によって反転され、これがゲートに与えれられるので、第１電界効果トランジスタＦＥＴ１は導通状態となり、負荷４が接続されると直流電圧を供給可能となる。
正常状態においては、コンパレータＣＰからの出力はローレベルのまま変化しないのでＳＲラッチ回路２８２の出力／Ｑはハイレベルを維持し、第１電界効果トランジスタＦＥＴ１は導通状態を維持する。
異常発熱によって温度検知部２６の温度が上昇しコンパレータＣＰの出力がローレベルからハイレベルに変化すると、ＳＲラッチ回路２８２のセット端子Ｓはハイレベルに変化し、応じて直ちに出力／Ｑはローレベルに変化する。すると、第１電界効果トランジスタＦＥＴ１がオフ状態に変化する。このとき、負荷４またはコネクタ端子の短絡によって、電源ライン１ｂの電圧が降下していればリセット回路７の第２電界効果トランジスタＦＥＴ２が導通するので、ＳＲラッチ回路２８２のリセット端子／Ｒはローレベルとなる。
その後温度が下がり温度検知部２６の出力がハイレベルからローレベルに立ち下がっても、ＳＲラッチ回路２８２は出力／Ｑをローレベルに保持するため第１電界効果トランジスタＦＥＴ１はオフ状態のままである。
負荷４を電源ライン１ｂから外すとリセット回路７によってＳＲラッチ回路２８２にリセットがかかる。すなわち第２電界効果トランジスタＦＥＴ２がオフし、抵抗Ｒ１１とインバータ２８１によってＳＲラッチ回路２８２のリセット端子Ｒはハイレベルとなる。これにより、ＳＲラッチ回路２８２の出力／Ｑはハイレベルに変化するので、第１電界効果トランジスタＦＥＴ１は導通し、直流電圧供給回路４４０は再び負荷４に直流電圧を供給可能な状態となる。
以上図１６、図１７に示したように状態保持回路をフリップフロップやラッチ回路などで構成してもよい。
［第８実施形態］
図１８は、第８実施形態にかかる直流電圧供給回路５００の構成を示す図である。ただし、図１８は、直流電圧供給回路５００の説明図である。
直流電圧供給回路５００は、第４実施形態にかかる直流電圧供給回路４００を、アダプタ５１、ケーブル５２、ＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ）に組込んだものである。なお、ＵＳＢとは、ユニバーサル・シリアル・バス（Universal Serial Bus）を略したものであり、コンピュータ等の情報機器に周辺機器を接続するためのシリアルバス規格の１つである。
アダプタ５１は、直流電源３と電源スイッチ５とを備える。直流電源３は、たとえば、交流の商用電源を、所望の電圧の直流に変換した電源である。なお、本実施形態においてはアダプタ５１を使用したが、アダプタ５１に代えて、パーソナルコンピュータなどの電源を、直流電源として使用しても良い。また、電源スイッチ５は必須のものではない。
ケーブル５２には、複数の信号ライン５５と、電源ライン１と、接地ライン２、異常発熱検知ライン５７、５８とが含まれている。信号ライン５５は、アダプタ５１と電子機器５４との間の信号交換に使用される。また、上述したように、アダプタ５１に代えてパーソナルコンピュータを使用した場合には、信号ライン５５は、パーソナルコンピュータと電子機器５４との間の信号交換に使用される。
ＵＳＢコネクタ５３は、オス型ＵＳＢコネクタ５３ａと、メス型ＵＳＢコネクタ５３ｂとで構成されている。オス型ＵＳＢコネクタ５３ａとメス型ＵＳＢコネクタ５３ｂとは、相互に、嵌合と離脱とが可能になっている。オス型ＵＳＢコネクタ５３ａとメス型ＵＳＢコネクタ５３ｂとは、それぞれ接点を備え、それぞれの接点どうしを接触させることにより、所定のラインどうしの電気的接続をはかることができる。
オス型ＵＳＢコネクタ５３ａは、ケーブル５２を介して、アダプタ５１に接続されている。メス型ＵＳＢコネクタ５３ｂは、電子機器５４の筐体に取付けられている。
オス型ＵＳＢコネクタ５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６が埋設されている。第１固定抵抗Ｒ１は、一端が異常発熱検知ライン５７の一端に接続され、他端が接続点Ｘに接続されている。異常発熱検知ライン５７の他端はケーブル５２を経由して、直流電源３側の電源ライン１ａに接続されている。正特性サーミスタＰＴＣは、一端が接地ライン２に接続され、他端が接続点Ｘに接続されている。接続点Ｘは、ケーブル５２を経由して、異常発熱検知ライン５８によって、アダプタ５１内に設けられたサイリスタＳＣＲのゲートＧに接続されている。
電子機器５４の種類は任意であるが、たとえば、携帯電話、スマートフォン、音楽プレーヤーなどである。アダプタ５１の内部には、サイリスタＳＣＲ、電界効果トランジスタＦＥＴ１，ＦＥＴ２、第２固定抵抗Ｒ２、第３固定抵抗Ｒ３、負荷４が設けられている。負荷４は、たとえば、電子機器５４の蓄電池などである。
上述したとおり、サイリスタＳＣＲのゲートＧが、温度検知部６の接続点Ｘに接続されている。また、サイリスタＳＣＲのアノードＡが、第２電界効果トランジスタＦＥＴ２を介して、直流電源３側の電源ライン１ａに接続されている。サイリスタＳＣＲのカソードＫが、第２固定抵抗Ｒ２を介して、接地ライン２に接続されている。
直流電源３側の電源ライン１ａと接続点Ｙとの間に、第３固定抵抗Ｒ３が接続されている。
電源ライン１に、第１電界効果トランジスタＦＥＴ１が挿入されている。より具体的には、第１電界効果トランジスタＦＥＴ１のソースＳが、直流電源３側の電源ライン１ａに接続されている。電界効果トランジスタＦＥＴ１のドレインＤが、負荷４側の電源ライン１ｂに接続されている。第１電界効果トランジスタＦＥＴ１のゲートＧが、サイリスタＳＣＲのカソードＫと、第２固定抵抗Ｒ２と第３固定抵抗Ｒ３との接続点Ｙに接続されている。
直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２電界効果トランジスタＦＥＴ２が接続されている。より具体的には、直流電源３側の電源ライン１ａに第２電界効果トランジスタＦＥＴ２のソースＳが接続され、サイリスタＳＣＲのアノードＡ（ＰＮＰ型トランジスタＱ１のエミッタＥ）側に第２電界効果トランジスタＦＥＴ２のドレインＤが接続されている。
また、第１電界効果トランジスタＦＥＴ１のソースＳとドレインＤとの間に、並列に、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とが、接続点Ｚを介して、直列に接続されている。接続点Ｚと第２電界効果トランジスタＦＥＴ２のゲートＧとが接続されている。
直流電圧供給回路５００においては、電源ライン１および接地ライン２を経由して、直流電源３から負荷４へ直流電圧が供給される。なお、上述したとおり、第１電界効果トランジスタＦＥＴ１のドレインＤと負荷４との間の電源ライン１、および、接地ライン２における第２固定抵抗の接続点と負荷４との間の接地ライン２は、それぞれ、途中で分断可能とされ、分断された電源ライン１および接地ライン２が、オス型ＵＳＢコネクタ５３ａおよびメス型ＵＳＢコネクタ５３ｂからなるＵＳＢコネクタによって接続されている。直流電圧供給回路５００の他の構成は、直流電圧供給回路４００と同じにした。
直流電圧供給回路５００は、正特性サーミスタＰＴＣによってＵＳＢ５３近傍の異常発熱を監視し、異常発熱を検知した場合には、接続点Ｘの電圧が上昇し、ＮＰＮ型トランジスタＱ２のベースＢ−エミッタＥ間に流れる電流が増加し、接続点Ｙの電位も上昇する。これにより、第１電界効果トランジスタＦＥＴ１をオフ状態にして、直流電源３から負荷４へ直流電圧の供給を停止させる。
なおこの異常発熱は、電子機器５４内の負荷４が直接異常状態となって、異常な負荷４を介して電源ライン１と接地ライン２との間が短絡状態となる場合だけでなく、例えば、ＵＳＢコネクタ５３に異物が挟まり、これが原因で負荷４側の電源ライン１ｂと接地ライン２との間が短絡状態となる場合などでも発生する。
直流電圧供給回路５００は、異常発熱を検知して、直流電圧供給を停止した後に、正特性サーミスタＰＴＣが自然に冷却されて温度が降下しても、直流電圧供給回路５００から負荷４を切り離さない限り、サイリスタＳＣＲがオン状態を継続し、第１電界効果トランジスタＦＥＴ１がオフ状態を継続し、直流電圧の供給が自動的に再開されることがない。したがって、直流電圧供給回路５００は、直流電圧の供給が停止した後に、直流電圧供給回路５００から負荷４を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４に交換したうえで、改めて直流電圧供給回路５００と負荷４を接続することにより、直流電圧の供給を安全に再開させることができる。この直流電圧供給回路５００においては、負荷４の切り離し、および、再接続を、オス型ＵＳＢコネクタ５３aとメス型ＵＳＢコネクタ５３ｂを切り離し、および、再接続することによって容易におこなうことができる。
図１９は、第８実施形態の変形例にかかる直流電圧供給回路５１０の構成を示す図である。図１８に示した構成では、オス型ＵＳＢコネクタ５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６が埋設され、直流電圧供給回路５００の他の構成要素は、ケーブル５２によって接続されたアダプタ５１内に配置されていた。これに対し、図１９に示す直流電圧供給回路５１０では、ＵＳＢコネクタ５３に代えてＵＳＢコネクタ１５３を備える。
ＵＳＢコネクタ１５３は、オス型ＵＳＢコネクタ１５３ａと、メス型ＵＳＢコネクタ１５３ｂとで構成されている。
オス型ＵＳＢコネクタ１５３ａは、ケーブル５２を介して、アダプタ１５１に接続されている。メス型ＵＳＢコネクタ１５３ｂは、電子機器５４の筐体に取付けられている。
オス型ＵＳＢコネクタ１５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６だけではなく、直流電圧供給回路５１０全体が埋設されている。
図１９に示すように、オス型ＵＳＢコネクタ１５３ａの絶縁体部分に直流電圧供給回路５１０全体を埋設することによって、アダプタ１５１の構成を簡単にすることができる。
［第９実施形態］
第９実施形態は、リセット回路の構成を変更したものである。第１〜第８実施形態では、リセット回路７は、電源ライン１ｂの電圧がローレベルからハイレベルに復帰したことに応じて状態保持回路をリセットしていた。しかし、状態保持回路のリセットは、必ずしも電源ライン１ｂの電圧に基づいて実行する必要はない。たとえば、負荷側コネクタが直流電圧供給回路から外されたことを検出しても良い。
図２０は、第９実施形態にかかる直流電圧供給回路６００の構成を示す図である。直流電圧供給回路６００は、図３に示した第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、リセット回路７によって状態保持回路８をリセットした。直流電圧供給回路６００は、リセット回路７に代えてリセット回路３７を備える。またコネクタ４３によって負荷４と接続される。
コネクタ４３は、オス型コネクタ４３ａと、メス型コネクタ４３ｂとで構成されている。オス型コネクタ４３ａとメス型コネクタ４３ｂとは、相互に、嵌合と離脱とが可能になっている。オス型コネクタ４３ａとメス型コネクタ４３ｂとは、それぞれ接点を備え、それぞれの接点どうしを接触させることにより、所定のラインどうしの電気的接続をはかることができる。
オス型コネクタ４３ａとメス型コネクタ４３ｂとが嵌合状態となると、スイッチＣＮＴが導通し、抵抗Ｒ９の端部が接地ライン２に接続される。これにより接続点Ｚの電圧が低下し、第２電界効果トランジスタＦＥＴ２が導通する。一方、オス型コネクタ４３ａからメス型コネクタ４３ｂが離脱されると、スイッチＣＮＴはオフし、抵抗Ｒ９の端部は開放状態となる。これにより接続点Ｚの電圧がハイレベルとなり、第２電界効果トランジスタＦＥＴ２がオフする。なお、スイッチＣＮＴは、必ずしも設けなくても良く、単にメス型コネクタ４３ｂ側で抵抗Ｒ９の端子を接地ラインに接続するように配線されていればよい。
直流電圧供給回路６００の他の構成は、図３の直流電圧供給回路１００と同じであるので、説明は繰り返さない。
なお、図２０では、負荷側コネクタが直流電圧供給回路から外されたことを検出してリセットを行なう例を示したが、例えばユーザが操作するリセットスイッチを設けても良い。
以上、第１実施形態〜第９実施形態にかかる直流電圧供給回路１００〜６００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
たとえば、各実施形態の等価回路図は、本発明に関連する構成を抜き出して示したものであり、他の電子部品や、他の機能が付加されても良い。また、本発明の趣旨を損なわない範囲で、回路が変更されても良い。
各実施形態において、直流電圧供給回路１００〜６００から負荷４を切り離すとは、負荷４の部分だけを電源ライン１から切り離すことだけを意味しない。第１電界効果トランジスタＦＥＴ１のドレインＤと第５固定抵抗Ｒ５との接続点と、負荷４との間の電源ライン１ｂ上で、その接続を切り離すことも、この意味に含まれる。
また、直流電圧供給回路５００では、コネクタにＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ、メス型ＵＳＢコネクタ５３ｂ）を使用したが、他の種類のコネクタであっても良い。また、直流電圧供給回路５００では、正特性サーミスタＰＴＣをオス型ＵＳＢコネクタ５３ａに設けたが、これに代えて、正特性サーミスタＰＴＣを電子機器５４側に設けても良い。
また、各実施形態を相互に組み合わせて用いても良い。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１ａ，１ｂ，１０２ 電源ライン、２，１０３ 接地ライン、３，１０１ 直流電源、４，１０４ 負荷、５ 電源スイッチ、６，１６，２６，３６，４６ 温度検知部、７，１７，２７，３７ リセット回路、８，２８ 状態保持回路、９，１９，２９ 電源接続回路、１８ フリップフロップ、４３，４３ａ，４３ｂ，５３，５３ａ，５３a，５３ｂ，１５３，１５３ａ，１５３ｂ コネクタ、５１，１５１ アダプタ、５２ ケーブル、５４ 電子機器、５５ 信号ライン、５７，５８ 異常発熱検知ライン、１００，２００，３００，４００，４１０，４３０，４４０，４５０，５００，５１０，６００，１１００ 直流電圧供給回路、１０５，ＰＴＣ 正特性サーミスタ、２８１，２８５ インバータ、２８２ ラッチ回路、２８３，２８４ ＮＯＲゲート、ＢＴ１，ＢＴ２ バイポーラトランジスタ、Ｃ１〜Ｃ３ コンデンサ、ＣＮＴ スイッチ、ＣＰ コンパレータ、ＦＥＴ，ＦＥＴ１，ＦＥＴ２ 電界効果トランジスタ、ＩＳ１，ＩＳ２ 定電流源、ＮＴＣ 負特性サーミスタ、ＰＴＣ 正特性サーミスタ、Ｑ１，Ｑ２ トランジスタ、Ｒ１〜Ｒ１１，Ｒｒｅｆ 抵抗、ＳＣＲ サイリスタ、ＳＷ１，ＳＷ２ スイッチング素子。
本発明は、直流電源から負荷に直流電圧を供給する直流電圧供給回路に関し、更に詳しくは、異常発熱に対するより安全な保護機能を備えた直流電圧供給回路に関する。
直流電源から負荷に直流電圧を供給する直流電圧供給回路において、過電流や、異常発熱が発生した場合には、負荷への電圧の供給を停止し、負荷および直流電圧供給回路のさらなる損傷を未然に防止することが重要である。
特許文献１（特開平５−２６０６４７号公報）に、そのような機能を備えた直流電圧供給回路が開示されている。
図２１に、特許文献１に開示された直流電圧供給回路（電流遮断装置）１１００を示す。
直流電圧供給回路１１００は、直流電源１０１を備える。直流電源１０１は、電源ライン１０２と接地ライン１０３とを経由して、負荷（負荷側基板）１０４に直流電圧を供給する。
直流電圧供給回路１１００の電源ライン１０２に、正特性サーミスタ１０５が挿入されている。
直流電圧供給回路１１００は、過電流や、異常発熱が発生した場合に、正特性サーミスタ１０５の抵抗値が上昇し、直流電源１０１から負荷１０４への直流電圧の供給を停止する。
特開平５−２６０６４７号公報
特許文献１に開示された直流電圧供給回路１１００には、直流電源１０１から負荷１０４への電力の供給が停止された後に、正特性サーミスタ１０５が自然に冷却されると、正特性サーミスタ１０５の抵抗値が降下し、直流電源１０１から負荷１０４への直流電圧の供給が自動的に再開してしまうという問題があった。
すなわち、直流電源１０１から負荷１０４への直流電圧の供給が停止された後に、過電流や異常発熱の原因となった短絡等の原因が解消されていれば良いが、短絡等の原因が解消されていないまま直流電圧の供給が再開されると、再度、過電流や異常発熱が発生するという問題があった。そして、再度の過電流や異常発熱において、再度の直流電圧の供給の停止に失敗すると、負荷または直流電圧供給回路がさらに損傷してしまう虞があった。
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の直流電圧供給回路は、直流電源と負荷との間に挿入される、電源ラインと接地ラインとを備え、更に、第１状態と第２状態を取ることが可能に構成される状態保持回路と、電源ラインおよび接地ラインの少なくとも何れか一方に挿入され、状態保持回路が第１状態である場合に接続状態となり、状態保持回路が第２状態である場合に遮断状態となる電源接続回路と、異常発熱を検知し状態保持回路を第２状態にする温度検知部と、状態保持回路を第１状態にするリセット回路とを備える。かかる構成を有する本発明の直流電圧供給回路は、電源接続回路が遮断状態となった後に、温度検知部が自然に冷却されても、状態保持回路が第２状態を保持している限り、リセット回路によって状態保持回路が第１状態にされるまでは、直流電圧供給が自動的に再開されることがない。
好ましくは、電源接続回路は、電源ラインに挿入された第１スイッチング素子を備える。温度検知部は、直流電源側の電源ラインと接地ラインとの間に挿入された、第１抵抗とサーミスタとが直列に接続された分圧回路を備える。状態保持回路は、ゲートが分圧回路の第１抵抗とサーミスタとの接続点に接続され、カソードが第１スイッチング素子の制御電極に接続されたサイリスタを備える。電源接続回路は、第１スイッチング素子の制御電極と接地ラインとの間に接続される第２抵抗をさらに備える。リセット回路は、電源ラインとサイリスタのアノードとの間に接続され、負荷に接続される電源端子の電圧に応じて変化する信号を制御電極に受ける第２スイッチング素子を備える。このような構成とすることによってサーミスタが検知する温度の上昇に応じて第１スイッチング素子がオフ状態となって、電源ラインの直流電圧供給を停止し、第２スイッチング素子がオン状態、かつ、サイリスタがオン状態となって、電源ラインの直流電圧供給の停止を継続するものとした。
好ましくは、第１スイッチング素子、第２スイッチング素子の各々は、電界効果トランジスタ、バイポーラトランジスタのいずれか一方である。
直流電圧供給回路を、負荷側の電源ラインと負荷とを切り離すことにより、第２スイッチング素子がオフ状態、かつ、第１スイッチング素子がオン状態となって、電源ラインの直流電圧供給の停止を解除するように構成することもできる。この場合には、電源ラインの直流電圧供給が停止した後に、直流電圧供給回路から負荷を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷に交換したうえで、改めて直流電圧供給回路と負荷を接続することにより、直流電圧供給を安全に再開させることができる。
サイリスタが、ＰＮＰ型トランジスタとＮＰＮ型トランジスタとを含み、ＰＮＰ型トランジスタのコレクタと、ＮＰＮ型トランジスタのベースとが接続され、ＰＮＰ型トランジスタのベースと、ＮＰＮ型トランジスタのコレクタとが接続され、ＰＮＰ型トランジスタのエミッタが、サイリスタのアノードに該当し、ＰＮＰ型トランジスタのコレクタとＮＰＮ型トランジスタのベースとの接続点が、サイリスタのゲートに該当し、ＮＰＮ型トランジスタのエミッタが、サイリスタのコレクタに該当するようにサイリスタが構成されても良い。すなわち、サイリスタは、単体の電子部品である必要はなく、複数のトランジスタで構成しても良い。
サーミスタが正特性サーミスタであり、分圧回路の第１抵抗側の端部が、電源ラインに接続され、分圧回路の正特性サーミスタ側の端部が、接地ラインに接続されるように直流電圧供給回路を構成することができる。この場合には、異常発熱が発生し、正特性サーミスタの温度が上昇し、正特性サーミスタの抵抗値が上昇すると、分圧回路の第１抵抗と正特性サーミスタとの接続点の電圧が上昇し、第１スイッチング素子がオフ状態となる。
サーミスタが負特性サーミスタであり、分圧回路の負特性サーミスタ側の端部が、電源ラインに接続され、分圧回路の第１抵抗側の端部が、接地ラインに接続されるように直流電圧供給回路を構成することができる。この場合には、異常発熱が発生し、負特性サーミスタの温度が上昇し、負特性サーミスタの抵抗値が降下すると、分圧回路の負特性サーミスタと第１抵抗との接続点の電圧が上昇し、第１スイッチング素子がオフ状態となる。
分圧回路のサーミスタと並列に接続された第１コンデンサ、第２抵抗と並列に接続された第２コンデンサ、直流電源側の電源ラインと接地ラインとの間に接続された第３コンデンサ、直流電源側の電源ラインとＰＮＰ型トランジスタのベースとの間に接続された第６抵抗、および、第１スイッチング素子の制御電極と、サイリスタのカソードとの間に接続された第７抵抗、のうちの少なくとも１つのコンデンサもしくは抵抗をさらに備えていることも好ましい。
第１コンデンサを付加することにより、ノイズによる誤作動によって直流電源から負荷への直流電圧の供給が停止されることを抑制できる。第２コンデンサを付加することにより、ノイズによって第１スイッチング素子が誤動作することを抑制できる。第３コンデンサを付加することにより、ノイズに対する誤動作を抑制できる。第６抵抗を付加することにより、異常発熱時に、直流電源から負荷への直流電圧の供給を確実に停止することができる。第７抵抗を付加することにより、ノイズによって第１スイッチング素子が誤動作することを抑制できる。
第１スイッチング素子と負荷との間の電源ライン、および、接地ラインにおける第２抵抗の接続点と負荷との間の接地ラインの各々が、途中で分断可能とされ、分断された電源ラインおよび接地ラインが、１対のコネクタで接続され、サーミスタが、コネクタ近傍の異常発熱を監視するようにしても良い。この場合には、コネクタの接続点に異物が挟まること等を原因とする異常発熱をサーミスタにより検知して、電源ラインの直流電圧供給を停止させることができる。コネクタには、たとえば、ＵＳＢコネクタを使用することができる。
好ましくは、温度検知部は、直流電源側の電源ラインと接地ラインとの間に直列に接続された第１抵抗およびサーミスタと、直流電源側の電源ラインと接地ラインとの間に直列に接続された第２抵抗および第３抵抗と、第１抵抗およびサーミスタの接続点の電圧と第２抵抗および第３抵抗の接続点の電圧とを比較する比較器を含むように構成しても良い。
好ましくは、温度検知部は、直流電源側の電源ラインと接地ラインとの間に直列に接続された第１電流源およびサーミスタと、直流電源側の電源ラインと接地ラインとの間に直列に接続された第２電流源および基準抵抗と、第１電流源およびサーミスタの接続点の電圧と第２電流源および基準抵抗の接続点の電圧とを比較する比較器を含むように構成しても良い。
好ましくは、状態保持回路は、温度検知部の出力をクロック端子に受け、Ｄ入力端子が直流電源側の電源ラインに接続され、リセット回路の出力に応じてリセットされるフリップフロップ回路を備えるように構成しても良い。
好ましくは、状態保持回路は、温度検知部の出力に応じて第２状態にセットされ、リセット回路の出力に応じて第１状態にリセットされるＳＲラッチ回路を備えるように構成しても良い。
本発明の直流電圧供給回路は、異常発熱を検知して、電源ラインの直流電圧供給を停止した後に、温度検知部が自然に冷却されて温度が降下しても、状態保持回路が第２状態を保持し、電源接続回路がオフ状態を継続するため、直流電圧供給が自動的に再開されることがない。そのため、再度の直流電圧の供給の停止に失敗し、負荷または直流電圧供給回路がさらに損傷してしまうことがない。
第１実施形態にかかる直流電圧供給回路１００の機能ブロック図である。 直流電圧供給回路１００の回路構成例を示す図である。 サイリスタをトランジスタで構成し、第１および第２スイッチング素子を電界効果トランジスタで構成した回路例である。 図３の回路の変形例である。 第２実施形態にかかる直流電圧供給回路２００の等価回路図である。 第３実施形態にかかる直流電圧供給回路３００の等価回路図である。 図６の回路の第１変形例である。 図６の回路の第２変形例である。 第４実施形態にかかる直流電圧供給回路４００の等価回路図である。 第５実施形態にかかる直流電圧供給回路４１０の構成を示す図である。 図１０の回路の変形例である。 第６実施形態にかかる直流電圧供給回路４３０の構成を示す図である。 温度検知部の第１変形例である温度検知部２６の構成を示す回路図である。 温度検知部の第２変形例である温度検知部３６の構成を示す回路図である。 温度検知部の第３変形例である温度検知部４６の構成を示す回路図である。 第７実施形態にかかる直流電圧供給回路４４０の構成を示す図である。 第７実施形態の変形例にかかる直流電圧供給回路４５０の構成を示す図である。 第８実施形態にかかる直流電圧供給回路５００を、アダプタ５１、ケーブル５２、ＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ）に組込み、電子機器５４と接続した場合の説明図である。 第８実施形態の変形例にかかる直流電圧供給回路５１０の構成を示す図である。 第９実施形態にかかる直流電圧供給回路６００の構成を示す図である。 特許文献１に開示された直流電圧供給回路１１００の等価回路図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
［第１実施形態］
図１は、第１実施形態にかかる直流電圧供給回路１００の機能ブロック図である。図１を参照して、直流電圧供給回路１００は、電源ライン１および接地ライン２と、状態保持回路８と、電源接続回路９と、温度検知部６と、リセット回路７とを備える。電源ライン１に、電源スイッチ５が接続されている。ただし、この電源スイッチ５は必ずしも備えていなくても良い。
電源ライン１および接地ライン２は、直流電源３と負荷４との間に挿入される。状態保持回路８は、第１状態と第２状態を取ることが可能に構成される。
電源接続回路９は、電源ライン１および接地ライン２の少なくとも何れか一方に挿入される。図１には、電源ライン１に電源接続回路９が挿入される例が示されているが、電源ライン１に代えて接地ライン２に電源接続回路９を挿入してもよく、電源ライン１と接地ライン２の両方に電源接続回路９を挿入しても良い。電源接続回路９は、状態保持回路８が第１状態である場合に接続状態となり、状態保持回路８が第２状態である場合に遮断状態となる。
温度検知部６は、異常発熱を検知し状態保持回路８を第２状態にセットする。温度検知部６は、異常発熱を検知すると電源接続回路９を遮断するように状態保持回路８の状態を変更する。リセット回路７は、状態保持回路８を第１状態にリセットする。リセット回路７は、異常発熱の原因が除去されたときに電源接続回路９の接続を再開するように状態保持回路８の状態を変更する。
図２は、直流電圧供給回路１００の回路構成例を示す図である。電源接続回路９は、第１スイッチング素子ＳＷ１と抵抗Ｒ２とを含む。電源ライン１に、第１スイッチング素子ＳＷ１が挿入されている。抵抗Ｒ２は、第１スイッチング素子ＳＷ１の制御電極と接地ライン２との間に接続される。
温度検知部６は、直流電源３側の電源ライン１ａと接地ライン２との間に直列に接続された第１固定抵抗Ｒ１と、正特性サーミスタＰＴＣとを含む。第１固定抵抗Ｒ１の一端は電源ライン１に接続され、他端は接続点Ｘに接続されている。正特性サーミスタＰＴＣの一端は接地ライン２に接続され、他端は接続点Ｘに接続されている。正特性サーミスタＰＴＣは、異常発熱を監視するためのものであり、直流電圧供給回路１００において、異常発熱を監視したい所定の位置に配置されている。
直流電圧供給回路１００は、サイリスタＳＣＲを備える。サイリスタＳＣＲのゲートＧが、温度検知部６の第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとの接続点Ｘに接続されている。サイリスタＳＣＲのカソードＫが接続点Ｙに接続されている。
サイリスタＳＣＲのアノードＡはリセット回路７に接続される。リセット回路７は、第２スイッチング素子ＳＷ２と抵抗Ｒ４とを含む。直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２スイッチング素子ＳＷ２が接続されている。第２スイッチング素子ＳＷ２の制御電極は接続点Ｚに接続されている。抵抗Ｒ４は、接続点Ｚと直流電源３側の電源ライン１ａとの間に接続される。また接続点Ｚは、負荷４側の電源ライン１ｂにも接続されている。
以下、図２に示す直流電圧供給回路の動作について説明する。
正常動作時には、第１スイッチング素子ＳＷ１はオン状態（導通状態）、第２スイッチング素子ＳＷ２はオフ状態（非導通状態）となるように接続点Ｘ，Ｙの電圧が設定されている。その結果、直流電源３から負荷４に直流電圧が供給される。
サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れるか否かは、第２スイッチング素子ＳＷ２の状態と接続点Ｘの電圧とによって決まる。すなわち、サイリスタＳＣＲのアノードＡとカソードＫとの間の電流は、第２スイッチング素子ＳＷ２がオン状態の時に流れ得るが、オフ状態の時には流れない。よって、正常動作状態においては、第２スイッチング素子ＳＷ２はオフ状態であるため、サイリスタのアノードＡとカソードＫとの間に電流は流れない。
これに対して、異常発熱時において負荷側にて短絡等に起因する異常発熱が発生すると、急激に正特性サーミスタＰＴＣの温度が上昇し、正特性サーミスタＰＴＣの抵抗値も上昇する。すると、正特性サーミスタＰＴＣの抵抗値上昇に伴い接続点Ｘの電圧が上昇する。接続点Ｘの電圧が上昇すると、サイリスタＳＣＲのゲートＧ、カソードＫを介して、接続点Ｙの電位も上昇する。
その結果、第１スイッチング素子ＳＷ１がオフ状態（非導通状態）となる。これにより、直流電源３から負荷４への直流電圧の供給が停止する。
直流電圧供給停止継続時には、負荷４側の電源ライン１ｂが短絡の電位（もしくは短絡に近い電位）になることにより、第２スイッチング素子ＳＷ２がオン状態となる。その結果、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れる。
負荷４側の電源ライン１ｂが短絡状態の電位である限り、第２スイッチング素子ＳＷ２がオン状態を継続する。その結果、第１スイッチング素子ＳＷ１もオフ状態を継続し、直流電圧供給の停止も継続する。
直流電圧供給回路１００から負荷４を切り離すと、直流電圧供給回路１００の負荷４側の電源ライン１ｂ端は開放状態となるので抵抗Ｒ４によって接続点Ｚの電圧は電源電圧となる。そのため、第２スイッチング素子ＳＷ２はオフ状態となり、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流は流れなくなる。
そして、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４と交換したうえで、改めて直流電圧供給回路１００と負荷４を接続すると、直流電圧供給回路１００は正常動作状態に復帰する。
図３は、サイリスタをトランジスタで構成し、第１および第２スイッチング素子を電界効果トランジスタで構成した回路例である。図３に示す構成では、電源接続回路９は、第１スイッチング素子ＳＷ１として第１電界効果トランジスタＦＥＴ１を含む。またリセット回路７は、第２スイッチング素子ＳＷ２として第２電界効果トランジスタＦＥＴ２を含む。また状態保持回路８はサイリスタＳＣＲとしてＰＮＰ型トランジスタＱ１およびＮＰＮ型トランジスタＱ２を含む。
図４は、図３の回路の変形例である。図４に示す直流電圧供給回路１００の構成では、リセット回路７に代えてリセット回路１７が含まれ、さらに固定抵抗Ｒ３が含まれる。リセット回路１７は、接続点Ｚと負荷４側の電源ライン１ｂとの間に接続された抵抗Ｒ５が追加される。抵抗Ｒ３は、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される。適切な抵抗値の抵抗Ｒ３，Ｒ５を追加することにより、接続点ＹおよびＺの電圧を調整することができる。図２、図３、図４の基本的な構成と動作は共通するので、以降は図４を用いて詳細な説明を行なう。
図４には、第１実施形態にかかる直流電圧供給回路１００の等価回路図が示される。
直流電圧供給回路１００は、電源ライン１と接地ライン２とを備える。電源ライン１および接地ライン２は、それぞれ、一端が直流電源３に接続され、他端が負荷４に接続されている。
電源ライン１に、電源スイッチ５が接続されている。ただし、この電源スイッチ５は必ずしも備えていなくても良い。
また、電源ライン１に、第１電界効果トランジスタＦＥＴ１が挿入されている。より具体的には、直流電源３側の電源ライン１ａに第１電界効果トランジスタＦＥＴ１のソースＳが接続され、負荷４側の電源ライン１ｂに第１電界効果トランジスタＦＥＴ１のドレインＤが接続されている。
直流電源３側の電源ライン１ａと接地ライン２との間に、温度検知部６が接続されている。温度検知部６は、第１固定抵抗Ｒ１と、正特性サーミスタＰＴＣとが、接続点Ｘを介して、直列に接続されたものからなる。温度検知部６の第１固定抵抗Ｒ１側が、電源ライン１に接続されている。温度検知部６の正特性サーミスタＰＴＣ側が、接地ライン２に接続されている。正特性サーミスタＰＴＣは、異常発熱を監視するためのものであり、直流電圧供給回路１００において、異常発熱を監視したい所定の位置に配置されている。
直流電圧供給回路１００は、ＰＮＰ型トランジスタＱ１と、ＮＰＮ型トランジスタＱ２を備える。ＰＮＰ型トランジスタＱ１のコレクタＣとＮＰＮ型トランジスタＱ２のベースＢとが接続され、ＰＮＰ型トランジスタＱ１のベースＢとＮＰＮ型トランジスタＱ２のコレクタＣとが接続されている。これらのＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２によって、サイリスタＳＣＲとして機能する。
すなわち、ＰＮＰ型トランジスタＱ１のエミッタＥが、サイリスタＳＣＲのアノードＡに該当する。ＰＮＰ型トランジスタＱ１のコレクタＣとＮＰＮ型トランジスタＱ２のベースＢとの接続点が、サイリスタＳＣＲのゲートＧに該当する。ＮＰＮ型トランジスタＱ２のエミッタＥが、サイリスタＳＣＲのカソードＫに該当する。以下、本実施形態においては、この様に接続したＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２の接続体も、サイリスタＳＣＲと称して説明する。
サイリスタＳＣＲのアノードＡが、第２電界効果トランジスタＦＥＴ２を介して直流電源３側の電源ライン１ａに接続されている。サイリスタＳＣＲのゲートＧが、温度検知部６の第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとの接続点Ｘに接続されている。サイリスタＳＣＲのカソードＫが、第２固定抵抗Ｒ２を介して接地ライン２に接続されている。サイリスタＳＣＲ（カソードＫ）と第２固定抵抗Ｒ２とは、接続点Ｙを介して、直列に接続されている。直流電源３側の電源ライン１ａと接続点Ｙとの間に、第３固定抵抗Ｒ３が接続されている。
サイリスタＳＣＲのカソードＫと、第２固定抵抗Ｒ２と第３固定抵抗Ｒ３との接続点、すなわち接続点Ｙが、第１電界効果トランジスタＦＥＴ１のゲートＧに接続されている。
直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２電界効果トランジスタＦＥＴ２が接続されている。より具体的には、直流電源３側の電源ライン１ａに第２電界効果トランジスタＦＥＴ２のソースＳが接続され、サイリスタＳＣＲのアノードＡ（ＰＮＰ型トランジスタＱ１のエミッタＥ）側に第２電界効果トランジスタＦＥＴ２のドレインＤが接続されている。
また、第１電界効果トランジスタＦＥＴ１のソースＳとドレインＤとの間に、並列に、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とが、接続点Ｚを介して、直列に接続されている。接続点Ｚと第２電界効果トランジスタＦＥＴ２のゲートＧとが接続されている。
かかる構成からなる直流電圧供給回路１００は、次のように作動する。
直流電圧供給回路１００の電源スイッチ５をオンにすると、直流電源３から負荷４に、直流電圧が供給される。正常に直流電圧が負荷４に供給されている状態（正常動作状態）において、第１電界効果トランジスタＦＥＴ１はオン状態、第２電界効果トランジスタＦＥＴ２はオフ状態となる様に設定される。その結果、直流電源３から負荷４に直流電圧が供給される。
第１電界効果トランジスタＦＥＴ１は、第３固定抵抗Ｒ３と第２固定抵抗Ｒ２との分圧回路によって定まる、接続点Ｙの電圧、すなわち第１電界効果トランジスタＦＥＴ１のゲートＧの電圧によって、オン状態とオフ状態が切り替わる。正常に直流電圧が負荷４に供給されている状態において、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも低く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧を超えるため、第１電界効果トランジスタＦＥＴ１はオン状態となる。
第２電界効果トランジスタＦＥＴ２は、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５との分圧回路によって定まる、接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧によって、オン状態とオフ状態が切り替わる。正常に直流電圧が負荷４に供給されている状態において、第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも高く設定される。その結果、第２電界効果トランジスタＦＥＴ２のゲートＧ−ソースＳ間の電圧は、その閾値電圧を超えないため、第２電界効果トランジスタＦＥＴ２はオフ状態となる。
サイリスタＳＣＲは、第１固定抵抗Ｒ１の抵抗値と正特性サーミスタＰＴＣの抵抗値とによって定まる、温度検知部６の接続点Ｘの電圧、すなわちサイリスタＳＣＲのゲートＧの電圧によって、オン状態とオフ状態が切り替わる。なお、このサイリスタＳＣＲは、常時、サイリスタＳＣＲのゲートＧの電圧（ゲートＧ−カソードＫ間の電圧）が、その閾値電圧よりも高く設定され、オン状態となる様に設定しておく。
これにより、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れるか否かは、第２電界効果トランジスタＦＥＴ２の状態によって決まる。すなわち、サイリスタＳＣＲのアノードＡとカソードＫとの間の電流は、第２電界効果トランジスタＦＥＴ２がオン状態の時に流れ、オフ状態の時には流れない。よって、正常に直流電圧が負荷４に供給されている状態においては、第２電界効果トランジスタＦＥＴ２はオフ状態であるため、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流は流れない。
直流電源３から負荷４に直流電圧が供給されている状態において、短絡等に起因する異常発熱が発生すると、急激に正特性サーミスタＰＴＣの温度が上昇する。正特性サーミスタＰＴＣの温度が上昇すると、正特性サーミスタＰＴＣの抵抗値が上昇し、温度検知部６の接続点Ｘの電圧が上昇する。
なお、この異常発熱は、負荷４が短絡することに起因する場合だけではない。第１電界効果トランジスタＦＥＴ１のドレインＤと負荷４との間の電源ライン１ｂと、接地ライン２における第２固定抵抗Ｒ２の接続点と負荷４との間の接地ライン２と、の間が短絡することに起因する場合も起こり得る。
接続点Ｘの電圧が上昇すると、ＮＰＮ型トランジスタＱ２のベースＢ−エミッタＥ間に流れる電流が増加する。この電流が第２固定抵抗Ｒ２を流れることにより、接続点Ｙの電位も上昇する。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低くなるため、第１電界効果トランジスタＦＥＴ１がオフ状態となる。
第１電界効果トランジスタＦＥＴ１がオフ状態となることによって、直流電源３から負荷４への直流電圧の供給が停止される。すなわち、直流電圧供給回路１００は、正特性サーミスタＰＴＣによって異常発熱を検知することにより、直流電源３から負荷４への直流電圧の供給を停止する。
第１電界効果トランジスタＦＥＴ１がオフ状態となると、直流電圧供給回路１００の負荷４側の電源ライン１ｂの電位は、負荷４側が短絡状態の電位、すなわち０Ｖもしくは０Ｖに近い電位となる。この時、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とによって定まる接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも低く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧を超える。その結果、第２電界効果トランジスタＦＥＴ２がオン状態となる。第２電界効果トランジスタＦＥＴ２がオン状態となると、サイリスタＳＣＲのアノードＡとカソードＫとの間に電流が流れる。
すなわち、負荷４側の電源ライン１ｂが短絡状態の電位である限り、第２電界効果トランジスタＦＥＴ２がオン状態を継続する。その結果、接続点Ｙの電圧、すなわち、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高い電圧が維持される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低い状態を維持するため、第１電界効果トランジスタＦＥＴ１はオフ状態を継続する。
オン状態のサイリスタＳＣＲは、電源ライン１とサイリスタＳＣＲのアノードＡとの導通を切らない限り、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流が流れ続ける。すなわち、直流電源３から負荷４への直流電圧の供給が停止されて、異常発熱が停止し、正特性サーミスタＰＴＣが自然に冷却され、正特性サーミスタＰＴＣの抵抗値が降下しても、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流は流れ続ける。これは、ＮＰＮ型トランジスタＱ２がオンし、ＰＮＰ型トランジスタＱ１がオンの場合、温度検知部６の接続点Ｘの電圧が低下しても、ＮＰＮ型トランジスタＱ２のベースＢにＰＮＰ型トランジスタＱ１のコレクタＣの電流（電圧）が印加され続けるため、ＮＰＮ型トランジスタＱ２がオン状態を継続し、それに伴ってＰＮＰ型トランジスタＱ１もオン状態を継続するからである。
したがって、直流電圧供給回路１００は、直流電源３から負荷４への直流電圧の供給が停止されることにより、異常発熱が停止し、正特性サーミスタＰＴＣが自然に冷却され、正特性サーミスタＰＴＣの抵抗値が降下しても、負荷４側の電源ライン１ｂが短絡状態の電位である限り、第１電界効果トランジスタＦＥＴ１はオフ状態を継続する。よって、直流電圧の供給が自動的に再開されることはない。
直流電源３から負荷４への直流電圧の供給が停止された後、直流電圧供給回路１００から負荷４を切り離すと、直流電圧供給回路１００の負荷４側の電源ライン１ｂ端は開放状態となる。そのため、接続点Ｚの電圧、すなわち第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は、第４固定抵抗Ｒ４を介して、電源ライン１の電圧となる。この時の第２電界効果トランジスタＦＥＴ２のゲートＧの電圧は所定値よりも高く設定される。その結果、第２電界効果トランジスタＦＥＴ２のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低下するため、第２電界効果トランジスタＦＥＴ２はオフ状態となる。これにより、サイリスタＳＣＲのアノードＡ−カソードＫ間に電流は流れなくなる。
そして、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４と交換したうえで、改めて直流電圧供給回路１００と負荷４を接続すると、正常動作状態に復帰し、直流電圧の正常な供給を再開する。
以上のように、直流電圧供給回路１００は、負荷４側の短絡等に起因する異常発熱により、いったん直流電源３から負荷４への直流電圧の供給が停止されると、その後に正特性サーミスタＰＴＣの温度が降下したとしても、負荷４側の電源ライン１ｂが短絡状態の電圧である限り、直流電源３から負荷４への直流電圧の供給が再開されることはない。
したがって、本実施形態にかかる直流電圧供給回路１００においては、直流電源３から負荷４への直流電圧の供給が停止した後に、直流電圧供給回路１００から負荷４を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４に交換したうえで、改めて直流電圧供給回路１００と負荷４を接続することにより、安全に直流電圧の供給を再開させることができる。
［第２実施形態］
図５は、第２実施形態にかかる直流電圧供給回路２００の回路図である。ただし、図５に示すのは、直流電圧供給回路２００の等価回路図である。
直流電圧供給回路２００は、図４に示した第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、温度検知部６が、直列に接続された第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとで構成され、第１固定抵抗Ｒ１側が電源ライン１に接続され、正特性サーミスタＰＴＣ側が接地ライン２に接続されていた。直流電圧供給回路２００は、これに変更を加え、温度検知部１６を、直列に接続された負特性サーミスタＮＴＣと第１固定抵抗Ｒ１１とで構成し、負特性サーミスタＮＴＣ側を電源ライン１に接続し、第１固定抵抗Ｒ１１側を接地ライン２に接続した。直流電圧供給回路２００の他の構成は、直流電圧供給回路１００と同じにした。
直流電圧供給回路２００では、異常発熱が発生すると、負特性サーミスタＮＴＣの温度が上昇し、負特性サーミスタＮＴＣの抵抗値が降下し、温度検知部１６の接続点Ｘの電圧が上昇する。そして、接続点Ｘの電圧が上昇すると、ＮＰＮ型トランジスタＱ２のベースＢ−エミッタＥ間に流れる電流が増加し、接続点Ｙの電位も上昇する。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧの電圧は所定値よりも高く設定される。その結果、第１電界効果トランジスタＦＥＴ１のゲートＧ−ソースＳ間の電圧は、その閾値電圧より低くなるため、第１電界効果トランジスタＦＥＴ１がオフ状態となる。その結果、第１電界効果トランジスタＦＥＴ１によって直流電源３から負荷４への直流電圧の供給が停止される。
本実施形態にかかる直流電圧供給回路２００も、異常発熱により直流電圧の供給が停止した後には、その後に負特性サーミスタＮＴＣの温度が降下したとしても、直流電圧供給回路２００から負荷４を切り離し、改めて直流電圧供給回路２００と負荷４を接続しなければ直流電圧の供給が再開されないため、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷に交換したうえで、安全に直流電圧の供給を再開させることができる。
［第３実施形態］
図６は、第３実施形態にかかる直流電圧供給回路３００の構成を示す図である。ただし、図６に示すのは、直流電圧供給回路３００の等価回路図である。
直流電圧供給回路３００も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路３００は、直流電圧供給回路１００の温度検知部６の正特性サーミスタＰＴＣと並列に、更に、第１コンデンサＣ１を接続した。また、接続点Ｙと接地ライン２との間に、第２コンデンサＣ２を接続した。さらに、直流電源３側の電源ライン１ａと接地ライン２との間に、第３コンデンサＣ３を接続した。さらに、直流電源３側の電源ライン１ａとＰＮＰ型トランジスタＱ１のベースＢ（ＮＰＮ型トランジスタＱ２のコレクタＣ）との間に、第６固定抵抗Ｒ６を接続した。さらに、第１電界効果トランジスタＦＥＴ１のゲートＧと接続点Ｙとの間に、第７固定抵抗Ｒ７を接続した。直流電圧供給回路３００の他の構成は、直流電圧供給回路１００と同じにした。
図７は、図６の回路の第１変形例である。図７に示す直流電圧供給回路３００の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加される。適切な抵抗値の抵抗Ｒ３を追加することにより、接続点Ｙの電圧を調整することができる。
図８は、図６の回路の第２変形例である。図８に示す直流電圧供給回路３００の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加され、さらに、リセット回路７に代えてリセット回路１７が含まれる。リセット回路１７は、接続点Ｚと負荷４側の電源ライン１ｂとの間に接続された抵抗Ｒ５が追加される。適切な抵抗値の抵抗Ｒ３，Ｒ５を追加することにより、接続点ＹおよびＺの電圧を調整することができる。図６、図７、図８の基本的な構成と動作は共通するので、以降は図８を用いて詳細な説明を行なう。
直流電圧供給回路３００は、第１コンデンサＣ１を付加したことにより、サイリスタＳＣＲのゲートＧ（ＮＰＮ型トランジスタＱ２のベースＢ）にノイズが印加されても、そのノイズを第１コンデンサＣ１経由で接地ライン２に落とすことができる。そのため、この様なノイズによって第２固定抵抗Ｒ２に流れる電流による、接続点Ｙの電位の変動が抑制され、第１電界効果トランジスタＦＥＴ１が誤作動によってオフ状態になることがなく、誤って直流電源３から負荷４への直流電圧の供給が停止されることがない。
本実施形態にかかる直流電圧供給回路３００は、第１コンデンサＣ１を付加したことにより、直流電圧供給回路１００の奏する効果に加えて、ノイズによる誤作動によって直流電源３から負荷４への直流電圧の供給が停止されることがないという効果も奏している。
また直流電圧供給回路３００は、第２コンデンサＣ２を付加したことにより、ノイズ等による接続点Ｙの電位の微小変動が緩和されるため、第１電界効果トランジスタＦＥＴ１のゲートＧ電位が安定する。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することが抑制されるという効果も奏している。
さらに直流電圧供給回路３００は、第３コンデンサＣ３を付加したことにより、ノイズ等による電源電位の微小変動が緩和される。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって直流電圧供給回路３００が誤動作することが抑制されるという効果も奏している。
さらに直流電圧供給回路３００は、第６固定抵抗Ｒ６を付加したことにより、異常発熱時に、ＮＰＮ型トランジスタＱ２に流れる電流を増幅し、確実に第１電界効果トランジスタＦＥＴ１がオン状態になる。その結果、直流電圧供給回路１００の奏する効果に加えて、異常発熱時に、直流電源３から負荷４への直流電圧の供給を確実に停止することができるという効果も奏している。
さらに直流電圧供給回路３００は、第７固定抵抗Ｒ７を付加したことにより、ノイズ等による接続点Ｙの電位の微小変動が緩和されるため、第１電界効果トランジスタＦＥＴ１のゲートＧ電位が安定する。その結果、直流電圧供給回路１００の奏する効果に加えて、ノイズによって第１電界効果トランジスタＦＥＴ１が誤動作することが抑制されるという効果も奏している。
図８の構成においては、第１コンデンサＣ１、第２コンデンサＣ２、第３コンデンサＣ３、第６固定抵抗Ｒ６、第７固定抵抗Ｒ７の全てを備えた回路が開示されているが、これに限らない。図６、図７に例示したように、これらの素子の少なくとも１つを備えることによって、直流電圧供給回路１００の奏する効果に加えて、よりよい効果を奏することが可能となる。
［第４実施形態］
図９は、第４実施形態にかかる直流電圧供給回路４００の構成を示す図である。ただし、図９に示すのは、直流電圧供給回路４００の等価回路図である。
直流電圧供給回路４００も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、サイリスタＳＣＲが、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成されていた。直流電圧供給回路４００は、これに変更を加え、サイリスタＳＣＲとして、単体の電子部品を使用した。直流電圧供給回路４００の他の構成は、直流電圧供給回路１００と同じにした。
単体の電子部品からなるサイリスタＳＣＲも、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成されたサイリスタＳＣＲと同等に機能する。
このように、本発明の直流電圧供給回路において使用するサイリスタＳＣＲは、ＰＮＰ型トランジスタＱ１とＮＰＮ型トランジスタＱ２とで構成しても良いし、単体の電子部品であっても良い。
［第５実施形態］
図１０は、第５実施形態にかかる直流電圧供給回路４１０の構成を示す図である。ただし、図１０に示すのは、直流電圧供給回路４１０の等価回路図である。
直流電圧供給回路４１０も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、電源接続回路９のスイッチング素子として、第１電界効果トランジスタＦＥＴ１を使用し、リセット回路７のスイッチング素子として第２電界効果トランジスタＦＥＴ２を使用した。直流電圧供給回路４１０は、リセット回路７に代えてリセット回路２７を備え、電源接続回路９に代えて電源接続回路２９を備える。電源接続回路２９は、第１電界効果トランジスタＦＥＴ１に代えてＰＮＰバイポーラトランジスタＢＴ１およびベース電流の制限抵抗Ｒ７を備え、リセット回路２７は、第２電界効果トランジスタＦＥＴ２に代えてＰＮＰバイポーラトランジスタＢＴ２およびベース電流の制限抵抗Ｒ８を備える。直流電圧供給回路４１０の他の構成は、直流電圧供給回路１００と同じにした。
図１１は、図１０の回路の変形例である。図１１に示す直流電圧供給回路４１０の構成では、直流電源３側の電源ライン１ａと接続点Ｙとの間に接続される抵抗Ｒ３が追加される。適切な抵抗値の抵抗Ｒ３を追加することにより、接続点Ｙの電圧を調整することができる。また、図１１に示す直流電圧供給回路４１０の構成では、さらにコンデンサＣ１〜Ｃ３が追加される。コンデンサの追加により、第３実施形態と同様にノイズ耐性が向上する。
図１０、図１１で示した構成のＰＮＰバイポーラトランジスタＢＴ１，ＢＴ２も、電界効果トランジスタＦＥＴ１，ＦＥＴ２と同等に機能する。
このように、本発明の直流電圧供給回路において使用するスイッチング素子は、電界効果トランジスタで構成しても良いし、バイポーラトランジスタで構成しても良い。またＩＧＢＴなど他のスイッチング素子を使用しても良く、これらを組み合わせて使用しても良い。
［第６実施形態］
第６実施形態では、主として図１の温度検知部６の変形について説明する。
図１２は、第６実施形態にかかる直流電圧供給回路４３０の構成を示す図である。ただし、図１２に示すのは、直流電圧供給回路４３０の等価回路図である。
直流電圧供給回路４３０も、第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、温度検知部６が抵抗Ｒ１と正特性サーミスタＰＴＣを直列に接続した構成であったが、直流電圧供給回路４３０は、温度検知部６に代えて温度検知部２６を備える。
また、直流電圧供給回路４３０は、リセット回路７および電源接続回路９に代えてそれぞれリセット回路２７および電源接続回路１９を備える。直流電圧供給回路４３０の他の構成は、直流電圧供給回路１００と同じにした。なお、リセット回路２７については、図１０、図１１で説明しており、電源接続回路１９については、図６〜８で説明しているのでここでは説明を省略し、温度検知部２６について詳細に説明する。
図１３は、温度検知部の第１例である温度検知部２６の構成を示す回路図である。温度検知部２６は、固定抵抗Ｒ１および正特性サーミスタＰＴＣと、固定抵抗Ｒ９および基準抵抗Ｒｒｅｆと、コンパレータＣＰとを含む。固定抵抗Ｒ１および正特性サーミスタＰＴＣは、電源ライン１ａと接地ライン２との間に直列に接続され、中間接続点から電圧Ｖｐｔｃを出力する。固定抵抗Ｒ９および基準抵抗Ｒｒｅｆは、電源ライン１ａと接地ライン２との間に直列に接続され、中間接続点から電圧Ｖｒｅｆを出力する。コンパレータＣＰは、電圧Ｖｐｔｃと電圧Ｖｒｅｆを比較する。
電圧Ｖｒｅｆは、固定電圧であり、電圧Ｖｐｔｃは温度の上昇に応じて上昇する電圧である。正常時には、Ｖｐｔｃ＜Ｖｒｅｆとなっており、異常発熱時にはＶｐｔｃ＞Ｖｒｅｆとなるように、正特性サーミスタＰＴＣの特性に合わせて固定抵抗Ｒ１，Ｒ９、基準抵抗Ｒｒｅｆの抵抗値が決められている。
コンパレータＣＰの負極性入力ノードは、電圧Ｖｒｅｆを受ける。またコンパレータＣＰの正極性入力ノードは、電圧Ｖｐｔｃを受ける。したがって、正常時には、コンパレータＣＰは、ローレベルを出力し、異常発熱時にはコンパレータＣＰは、ハイレベルを出力する。その結果、接続点Ｙの電圧は、正常時よりも異常発熱時に上昇するので、第１電界効果トランジスタはオフ状態となる。このように実施の形態１ではサイリスタＳＣＲは常時オン状態としていたが、このようにサイリスタＳＣＲは初期状態においてオフ状態であっても良い。
図１４は、温度検知部の第２例である温度検知部３６の構成を示す回路図である。図１３の固定抵抗Ｒ１，Ｒ９の代わりに、図１４に示すように定電流源ＩＳ１，ＩＳ２を使用してもコンパレータＣＰは同様に動作する。このように、抵抗による分圧で電圧を決める構成に代えて、定電流源で電圧を決める構成としても良い。
図１５は、温度検知部の第３例である温度検知部４６の構成を示す回路図である。温度検知部４６のように、図１３または図１４の構成において、正特性サーミスタＰＴＣを電源ライン１ａ側に接続し、抵抗Ｒ１または定電流源ＩＳ１を接地ライン２側に接続するように配置を入れ替え、基準抵抗Ｒｒｅｆを電源ライン１ａ側に接続し、抵抗Ｒ９または定電流源ＩＳ２を接地ライン２側に接続するように配置を入れ替えた場合には、コンパレータＣＰが正極性入力にＶｒｅｆ２を受け、負極性入力にＶｐｔｃ２を受けるように接続を変更すればよい。
なお、図１２〜図１５では、感温素子として正特性サーミスタＰＴＣを例示したが、感温素子として、負特性サーミスタＮＴＣ、熱電対、バイメタルブレーカー、ＩＣ温度センサなどを使用しても良い。
［第７実施形態］
第７実施形態では、主として図１の状態保持回路８の変形について説明する。
図１６は、第７実施形態にかかる直流電圧供給回路４４０の構成を示す図である。直流電圧供給回路４４０は、温度検知部２６と、リセット回路７と、状態保持回路であるリセット端子付きフリップフロップ１８と、リセット端子の電位を決定するためのプルダウン抵抗Ｒ１１と、電源接続回路である第１電界効果トランジスタＦＥＴ１とを備える。温度検知部２６は、第６実施形態で説明したように、コンパレータＣＰが出力部に設けられている。リセット端子付きフリップフロップ１８は、ハイレベルおよびローレベルを出力可能であるので、図３等の抵抗Ｒ２は不要である。リセット回路７および他の構成は、実施の形態１と同じである。以下、フリップフロップ１８の動作を説明する。
フリップフロップ１８のＤ端子は常にハイレベル（論理１）に設定されている。フリップフロップ１８のＣＬＫ端子には温度検知部２６の出力が接続されている。
負荷４が接続されていない初期状態において、直流電圧供給回路４４０が直流電源３に接続されると、接続点Ｚはハイレベルとなるので、第２電界効果トランジスタＦＥＴ２はオフ状態となる。このためプルダウン抵抗Ｒ１１によってリセット端子がローレベル（アクティブ）に設定され、フリップフロップ１８の出力Ｑの初期値はローレベル（論理０）に設定される。これにより、第１電界効果トランジスタＦＥＴ１は導通状態となり、負荷４が接続されると直流電圧を供給可能である。
正常状態において、正特性サーミスタＰＴＣの抵抗値が低い場合、コンパレータＣＰからの出力はローレベルのまま変化しないので出力Ｑはローレベルを維持し、第１電界効果トランジスタＦＥＴ１は導通状態を維持する。
異常発熱によって温度検知部２６の温度が上昇しコンパレータＣＰの出力がローレベルからハイレベルに変化すると、立ちあがりエッジで出力Ｑはハイレベルに変化し、第１電界効果トランジスタＦＥＴ１をオフにする。このとき、負荷４またはコネクタ端子の短絡によって、電源ライン１ｂの電圧が降下していればリセット回路７の第２電界効果トランジスタＦＥＴ２が導通し、リセット端子／Ｒの電圧がハイレベルとなるので、フリップフロップ１８のリセットが解除される。
その後温度が下がりコンパレータＣＰの出力がハイレベルからローレベルに立ち下がっても、フリップフロップ１８は出力Ｑをハイレベルに保持するため第１電界効果トランジスタＦＥＴ１はオフ状態のままである。
リセット端子／Ｒは、負荷４を電源ライン１ｂから外すとリセット回路７によってリセットがかかる。すなわち、短絡状態にあった負荷４が外れると、電源ライン１ｂがハイレベルとなるため、第２電界効果トランジスタＦＥＴ２がオフ状態となり、リセット端子／Ｒがプルダウン抵抗Ｒ１１によってローレベル（アクティブ）になり、フリップフロップ１８はリセットされる。これにより、フリップフロップ１８の出力Ｑはローレベルに変化するので、第１電界効果トランジスタＦＥＴ１は導通し、直流電圧供給回路４４０は再び負荷４に直流電圧を供給可能な状態となる。
図１７は、第７実施形態の変形例にかかる直流電圧供給回路４５０の構成を示す図である。直流電圧供給回路４５０は、図１６の構成のフリップフロップ１８が状態保持回路２８に置換されたものである。他の構成は、図１６と同じである。
状態保持回路２８は、インバータ２８１と、ＳＲラッチ回路２８２とを含む。ＳＲラッチ回路２８２は、ＮＯＲゲート２８３，２８４によって構成される。
負荷４が接続されていない初期状態において、直流電圧供給回路４５０が直流電源３に接続されると、接続点Ｚはハイレベルとなるので、第２電界効果トランジスタＦＥＴ２はオフ状態となる。このためプルダウン抵抗Ｒ１１およびインバータ２８１によってＳＲラッチ回路２８２のリセット端子Ｒがハイレベル（アクティブ）に設定され、ＳＲラッチ回路２８２の出力Ｑの初期値はローレベル（論理０）、出力／Ｑの初期値はハイレベル（論理１）に設定される。出力／Ｑがインバータ２８５によって反転され、これがゲートに与えれられるので、第１電界効果トランジスタＦＥＴ１は導通状態となり、負荷４が接続されると直流電圧を供給可能となる。
正常状態においては、コンパレータＣＰからの出力はローレベルのまま変化しないのでＳＲラッチ回路２８２の出力／Ｑはハイレベルを維持し、第１電界効果トランジスタＦＥＴ１は導通状態を維持する。
異常発熱によって温度検知部２６の温度が上昇しコンパレータＣＰの出力がローレベルからハイレベルに変化すると、ＳＲラッチ回路２８２のセット端子Ｓはハイレベルに変化し、応じて直ちに出力／Ｑはローレベルに変化する。すると、第１電界効果トランジスタＦＥＴ１がオフ状態に変化する。このとき、負荷４またはコネクタ端子の短絡によって、電源ライン１ｂの電圧が降下していればリセット回路７の第２電界効果トランジスタＦＥＴ２が導通するので、ＳＲラッチ回路２８２のリセット端子／Ｒはローレベルとなる。
その後温度が下がり温度検知部２６の出力がハイレベルからローレベルに立ち下がっても、ＳＲラッチ回路２８２は出力／Ｑをローレベルに保持するため第１電界効果トランジスタＦＥＴ１はオフ状態のままである。
負荷４を電源ライン１ｂから外すとリセット回路７によってＳＲラッチ回路２８２にリセットがかかる。すなわち第２電界効果トランジスタＦＥＴ２がオフし、抵抗Ｒ１１とインバータ２８１によってＳＲラッチ回路２８２のリセット端子Ｒはハイレベルとなる。これにより、ＳＲラッチ回路２８２の出力／Ｑはハイレベルに変化するので、第１電界効果トランジスタＦＥＴ１は導通し、直流電圧供給回路４４０は再び負荷４に直流電圧を供給可能な状態となる。
以上図１６、図１７に示したように状態保持回路をフリップフロップやラッチ回路などで構成してもよい。
［第８実施形態］
図１８は、第８実施形態にかかる直流電圧供給回路５００の構成を示す図である。ただし、図１８は、直流電圧供給回路５００の説明図である。
直流電圧供給回路５００は、第４実施形態にかかる直流電圧供給回路４００を、アダプタ５１、ケーブル５２、ＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ）に組込んだものである。なお、ＵＳＢとは、ユニバーサル・シリアル・バス（Universal Serial Bus）を略したものであり、コンピュータ等の情報機器に周辺機器を接続するためのシリアルバス規格の１つである。
アダプタ５１は、直流電源３と電源スイッチ５とを備える。直流電源３は、たとえば、交流の商用電源を、所望の電圧の直流に変換した電源である。なお、本実施形態においてはアダプタ５１を使用したが、アダプタ５１に代えて、パーソナルコンピュータなどの電源を、直流電源として使用しても良い。また、電源スイッチ５は必須のものではない。
ケーブル５２には、複数の信号ライン５５と、電源ライン１と、接地ライン２、異常発熱検知ライン５７、５８とが含まれている。信号ライン５５は、アダプタ５１と電子機器５４との間の信号交換に使用される。また、上述したように、アダプタ５１に代えてパーソナルコンピュータを使用した場合には、信号ライン５５は、パーソナルコンピュータと電子機器５４との間の信号交換に使用される。
ＵＳＢコネクタ５３は、オス型ＵＳＢコネクタ５３ａと、メス型ＵＳＢコネクタ５３ｂとで構成されている。オス型ＵＳＢコネクタ５３ａとメス型ＵＳＢコネクタ５３ｂとは、相互に、嵌合と離脱とが可能になっている。オス型ＵＳＢコネクタ５３ａとメス型ＵＳＢコネクタ５３ｂとは、それぞれ接点を備え、それぞれの接点どうしを接触させることにより、所定のラインどうしの電気的接続をはかることができる。
オス型ＵＳＢコネクタ５３ａは、ケーブル５２を介して、アダプタ５１に接続されている。メス型ＵＳＢコネクタ５３ｂは、電子機器５４の筐体に取付けられている。
オス型ＵＳＢコネクタ５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６が埋設されている。第１固定抵抗Ｒ１は、一端が異常発熱検知ライン５７の一端に接続され、他端が接続点Ｘに接続されている。異常発熱検知ライン５７の他端はケーブル５２を経由して、直流電源３側の電源ライン１ａに接続されている。正特性サーミスタＰＴＣは、一端が接地ライン２に接続され、他端が接続点Ｘに接続されている。接続点Ｘは、ケーブル５２を経由して、異常発熱検知ライン５８によって、アダプタ５１内に設けられたサイリスタＳＣＲのゲートＧに接続されている。
電子機器５４の種類は任意であるが、たとえば、携帯電話、スマートフォン、音楽プレーヤーなどである。アダプタ５１の内部には、サイリスタＳＣＲ、電界効果トランジスタＦＥＴ１，ＦＥＴ２、第２固定抵抗Ｒ２、第３固定抵抗Ｒ３、負荷４が設けられている。負荷４は、たとえば、電子機器５４の蓄電池などである。
上述したとおり、サイリスタＳＣＲのゲートＧが、温度検知部６の接続点Ｘに接続されている。また、サイリスタＳＣＲのアノードＡが、第２電界効果トランジスタＦＥＴ２を介して、直流電源３側の電源ライン１ａに接続されている。サイリスタＳＣＲのカソードＫが、第２固定抵抗Ｒ２を介して、接地ライン２に接続されている。
直流電源３側の電源ライン１ａと接続点Ｙとの間に、第３固定抵抗Ｒ３が接続されている。
電源ライン１に、第１電界効果トランジスタＦＥＴ１が挿入されている。より具体的には、第１電界効果トランジスタＦＥＴ１のソースＳが、直流電源３側の電源ライン１ａに接続されている。電界効果トランジスタＦＥＴ１のドレインＤが、負荷４側の電源ライン１ｂに接続されている。第１電界効果トランジスタＦＥＴ１のゲートＧが、サイリスタＳＣＲのカソードＫと、第２固定抵抗Ｒ２と第３固定抵抗Ｒ３との接続点Ｙに接続されている。
直流電源３側の電源ライン１ａとサイリスタＳＣＲのアノードＡとの間に、第２電界効果トランジスタＦＥＴ２が接続されている。より具体的には、直流電源３側の電源ライン１ａに第２電界効果トランジスタＦＥＴ２のソースＳが接続され、サイリスタＳＣＲのアノードＡ（ＰＮＰ型トランジスタＱ１のエミッタＥ）側に第２電界効果トランジスタＦＥＴ２のドレインＤが接続されている。
また、第１電界効果トランジスタＦＥＴ１のソースＳとドレインＤとの間に、並列に、第４固定抵抗Ｒ４と第５固定抵抗Ｒ５とが、接続点Ｚを介して、直列に接続されている。接続点Ｚと第２電界効果トランジスタＦＥＴ２のゲートＧとが接続されている。
直流電圧供給回路５００においては、電源ライン１および接地ライン２を経由して、直流電源３から負荷４へ直流電圧が供給される。なお、上述したとおり、第１電界効果トランジスタＦＥＴ１のドレインＤと負荷４との間の電源ライン１、および、接地ライン２における第２固定抵抗の接続点と負荷４との間の接地ライン２は、それぞれ、途中で分断可能とされ、分断された電源ライン１および接地ライン２が、オス型ＵＳＢコネクタ５３ａおよびメス型ＵＳＢコネクタ５３ｂからなるＵＳＢコネクタによって接続されている。直流電圧供給回路５００の他の構成は、直流電圧供給回路４００と同じにした。
直流電圧供給回路５００は、正特性サーミスタＰＴＣによってＵＳＢコネクタ５３近傍の異常発熱を監視し、異常発熱を検知した場合には、接続点Ｘの電圧が上昇し、ＮＰＮ型トランジスタＱ２のベースＢ−エミッタＥ間に流れる電流が増加し、接続点Ｙの電位も上昇する。これにより、第１電界効果トランジスタＦＥＴ１をオフ状態にして、直流電源３から負荷４へ直流電圧の供給を停止させる。
なおこの異常発熱は、電子機器５４内の負荷４が直接異常状態となって、異常な負荷４を介して電源ライン１と接地ライン２との間が短絡状態となる場合だけでなく、例えば、ＵＳＢコネクタ５３に異物が挟まり、これが原因で負荷４側の電源ライン１ｂと接地ライン２との間が短絡状態となる場合などでも発生する。
直流電圧供給回路５００は、異常発熱を検知して、直流電圧供給を停止した後に、正特性サーミスタＰＴＣが自然に冷却されて温度が降下しても、直流電圧供給回路５００から負荷４を切り離さない限り、サイリスタＳＣＲがオン状態を継続し、第１電界効果トランジスタＦＥＴ１がオフ状態を継続し、直流電圧の供給が自動的に再開されることがない。したがって、直流電圧供給回路５００は、直流電圧の供給が停止した後に、直流電圧供給回路５００から負荷４を切り離し、異常発熱の原因を調べ、異常発熱の原因を取り除いたうえで、もしくは、異常がない負荷４に交換したうえで、改めて直流電圧供給回路５００と負荷４を接続することにより、直流電圧の供給を安全に再開させることができる。この直流電圧供給回路５００においては、負荷４の切り離し、および、再接続を、オス型ＵＳＢコネクタ５３aとメス型ＵＳＢコネクタ５３ｂを切り離し、および、再接続することによって容易におこなうことができる。
図１９は、第８実施形態の変形例にかかる直流電圧供給回路５１０の構成を示す図である。図１８に示した構成では、オス型ＵＳＢコネクタ５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６が埋設され、直流電圧供給回路５００の他の構成要素は、ケーブル５２によって接続されたアダプタ５１内に配置されていた。これに対し、図１９に示す直流電圧供給回路５１０では、ＵＳＢコネクタ５３に代えてＵＳＢコネクタ１５３を備える。
ＵＳＢコネクタ１５３は、オス型ＵＳＢコネクタ１５３ａと、メス型ＵＳＢコネクタ１５３ｂとで構成されている。
オス型ＵＳＢコネクタ１５３ａは、ケーブル５２を介して、アダプタ１５１に接続されている。メス型ＵＳＢコネクタ１５３ｂは、電子機器５４の筐体に取付けられている。
オス型ＵＳＢコネクタ１５３ａの絶縁体部分には、第１固定抵抗Ｒ１と正特性サーミスタＰＴＣとからなる温度検知部６だけではなく、直流電圧供給回路５１０全体が埋設されている。
図１９に示すように、オス型ＵＳＢコネクタ１５３ａの絶縁体部分に直流電圧供給回路５１０全体を埋設することによって、アダプタ１５１の構成を簡単にすることができる。
［第９実施形態］
第９実施形態は、リセット回路の構成を変更したものである。第１〜第８実施形態では、リセット回路７は、電源ライン１ｂの電圧がローレベルからハイレベルに復帰したことに応じて状態保持回路をリセットしていた。しかし、状態保持回路のリセットは、必ずしも電源ライン１ｂの電圧に基づいて実行する必要はない。たとえば、負荷側コネクタが直流電圧供給回路から外されたことを検出しても良い。
図２０は、第９実施形態にかかる直流電圧供給回路６００の構成を示す図である。直流電圧供給回路６００は、図３に示した第１実施形態にかかる直流電圧供給回路１００の一部に変更を加えたものである。
直流電圧供給回路１００では、リセット回路７によって状態保持回路８をリセットした。直流電圧供給回路６００は、リセット回路７に代えてリセット回路３７を備える。またコネクタ４３によって負荷４と接続される。
コネクタ４３は、オス型コネクタ４３ａと、メス型コネクタ４３ｂとで構成されている。オス型コネクタ４３ａとメス型コネクタ４３ｂとは、相互に、嵌合と離脱とが可能になっている。オス型コネクタ４３ａとメス型コネクタ４３ｂとは、それぞれ接点を備え、それぞれの接点どうしを接触させることにより、所定のラインどうしの電気的接続をはかることができる。
オス型コネクタ４３ａとメス型コネクタ４３ｂとが嵌合状態となると、スイッチＣＮＴが導通し、抵抗Ｒ９の端部が接地ライン２に接続される。これにより接続点Ｚの電圧が低下し、第２電界効果トランジスタＦＥＴ２が導通する。一方、オス型コネクタ４３ａからメス型コネクタ４３ｂが離脱されると、スイッチＣＮＴはオフし、抵抗Ｒ９の端部は開放状態となる。これにより接続点Ｚの電圧がハイレベルとなり、第２電界効果トランジスタＦＥＴ２がオフする。なお、スイッチＣＮＴは、必ずしも設けなくても良く、単にメス型コネクタ４３ｂ側で抵抗Ｒ９の端子を接地ラインに接続するように配線されていればよい。
直流電圧供給回路６００の他の構成は、図３の直流電圧供給回路１００と同じであるので、説明は繰り返さない。
なお、図２０では、負荷側コネクタが直流電圧供給回路から外されたことを検出してリセットを行なう例を示したが、例えばユーザが操作するリセットスイッチを設けても良い。
以上、第１実施形態〜第９実施形態にかかる直流電圧供給回路１００〜６００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
たとえば、各実施形態の等価回路図は、本発明に関連する構成を抜き出して示したものであり、他の電子部品や、他の機能が付加されても良い。また、本発明の趣旨を損なわない範囲で、回路が変更されても良い。
各実施形態において、直流電圧供給回路１００〜６００から負荷４を切り離すとは、負荷４の部分だけを電源ライン１から切り離すことだけを意味しない。第１電界効果トランジスタＦＥＴ１のドレインＤと第５固定抵抗Ｒ５との接続点と、負荷４との間の電源ライン１ｂ上で、その接続を切り離すことも、この意味に含まれる。
また、直流電圧供給回路５００では、コネクタにＵＳＢコネクタ５３（オス型ＵＳＢコネクタ５３ａ、メス型ＵＳＢコネクタ５３ｂ）を使用したが、他の種類のコネクタであっても良い。また、直流電圧供給回路５００では、正特性サーミスタＰＴＣをオス型ＵＳＢコネクタ５３ａに設けたが、これに代えて、正特性サーミスタＰＴＣを電子機器５４側に設けても良い。
また、各実施形態を相互に組み合わせて用いても良い。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，１ａ，１ｂ，１０２ 電源ライン、２，１０３ 接地ライン、３，１０１ 直流電源、４，１０４ 負荷、５ 電源スイッチ、６，１６，２６，３６，４６ 温度検知部、７，１７，２７，３７ リセット回路、８，２８ 状態保持回路、９，１９，２９ 電源接続回路、１８ フリップフロップ、４３，４３ａ，４３ｂ，５３，５３ａ，５３ｂ，１５３，１５３ａ，１５３ｂ コネクタ、５１，１５１ アダプタ、５２ ケーブル、５４ 電子機器、５５ 信号ライン、５７，５８ 異常発熱検知ライン、１００，２００，３００，４００，４１０，４３０，４４０，４５０，５００，５１０，６００，１１００ 直流電圧供給回路、１０５，ＰＴＣ 正特性サーミスタ、２８１，２８５ インバータ、２８２ ラッチ回路、２８３，２８４ ＮＯＲゲート、ＢＴ１，ＢＴ２ バイポーラトランジスタ、Ｃ１〜Ｃ３ コンデンサ、ＣＮＴ スイッチ、ＣＰ コンパレータ、ＦＥＴ，ＦＥＴ１，ＦＥＴ２ 電界効果トランジスタ、ＩＳ１，ＩＳ２ 定電流源、ＮＴＣ 負特性サーミスタ、Ｑ１，Ｑ２ トランジスタ、Ｒ１〜Ｒ１１，Ｒｒｅｆ 抵抗、ＳＣＲ サイリスタ、ＳＷ１，ＳＷ２ スイッチング素子。

Claims (14)

  1. 直流電源と負荷との間に挿入される、電源ラインと接地ラインとを備えた直流電圧供給回路であって、
    第１状態と第２状態とを取ることが可能に構成される状態保持回路と、
    前記電源ラインおよび前記接地ラインの少なくとも何れか一方に挿入され、前記状態保持回路が前記第１状態である場合に接続状態となり、前記状態保持回路が前記第２状態である場合に遮断状態となる電源接続回路と、
    異常発熱を検知し前記状態保持回路を前記第２状態にする温度検知部と、
    前記状態保持回路を前記第１状態にするリセット回路とを備える、直流電圧供給回路。
  2. 前記電源接続回路は、前記電源ラインに挿入された第１スイッチング素子を備え、
    前記温度検知部は、前記直流電源側の前記電源ラインと前記接地ラインとの間に挿入された、第１抵抗とサーミスタとが直列に接続された分圧回路を備え、
    前記状態保持回路は、ゲートが前記分圧回路の前記第１抵抗と前記サーミスタとの接続点に接続され、カソードが前記第１スイッチング素子の制御電極に接続されたサイリスタを備え、
    前記電源接続回路は、前記第１スイッチング素子の制御電極と前記接地ラインとの間に接続される第２抵抗をさらに備え、
    前記リセット回路は、前記電源ラインと前記サイリスタのアノードとの間に接続され、前記負荷に接続される電源端子の電圧に応じて変化する信号を制御電極に受ける第２スイッチング素子を備える、請求項１に記載の直流電圧供給回路。
  3. 前記第１スイッチング素子、前記第２スイッチング素子の各々は、電界効果トランジスタ、バイポーラトランジスタのいずれか一方である、請求項２に記載の直流電圧供給回路。
  4. 前記負荷側の前記電源ラインと前記負荷とを切り離すことにより、前記第２スイッチング素子がオフ状態、かつ、前記第１スイッチング素子がオン状態となって、前記電源ラインの直流電圧供給の停止を解除する、請求項２に記載の直流電圧供給回路。
  5. 前記サイリスタが、ＰＮＰ型トランジスタとＮＰＮ型トランジスタとを含み、
    前記ＰＮＰ型トランジスタのコレクタと、前記ＮＰＮ型トランジスタのベースとが接続され、
    前記ＰＮＰ型トランジスタのベースと、前記ＮＰＮ型トランジスタのコレクタとが接続され、
    前記ＰＮＰ型トランジスタのエミッタが、前記サイリスタの前記アノードに該当し、
    前記ＰＮＰ型トランジスタの前記コレクタと前記ＮＰＮ型トランジスタの前記ベースとの接続点が、前記サイリスタの前記ゲートに該当し、
    前記ＮＰＮ型トランジスタのエミッタが、前記サイリスタの前記コレクタに該当する、請求項２〜４のいずれか１項に記載の直流電圧供給回路。
  6. 前記サーミスタが正特性サーミスタであり、
    前記分圧回路の前記第１抵抗側の端部が、前記電源ラインに接続され、
    前記分圧回路の前記正特性サーミスタ側の端部が、前記接地ラインに接続された、請求項２〜５のいずれか１項に記載の直流電圧供給回路。
  7. 前記サーミスタが負特性サーミスタであり、
    前記分圧回路の前記負特性サーミスタ側の端部が、前記電源ラインに接続され、
    前記分圧回路の前記第１抵抗側の端部が、前記接地ラインに接続された、請求項２〜５のいずれか１項に記載の直流電圧供給回路。
  8. 前記分圧回路の前記サーミスタと並列に接続された第１コンデンサ、前記第２抵抗と並列に接続された第２コンデンサ、前記直流電源側の前記電源ラインと前記接地ラインとの間に接続された第３コンデンサ、前記直流電源側の前記電源ラインと前記ＰＮＰ型トランジスタのベースとの間に接続された第６抵抗、および、前記第１スイッチング素子の制御電極と前記サイリスタのカソードとの間に接続された第７抵抗、のうちの少なくとも１つのコンデンサまたは抵抗をさらに備える、請求項５に記載の直流電圧供給回路。
  9. 前記第１スイッチング素子と前記負荷との間の前記電源ライン、および、前記接地ラインにおける前記第２抵抗の接続点と前記負荷との間の前記接地ラインの各々は、途中で分断可能にされ、
    分断された前記電源ラインおよび前記接地ラインは、１対のコネクタで接続され、
    前記サーミスタが、前記コネクタ近傍の異常発熱を監視する、請求項２に記載の直流電圧供給回路。
  10. 前記コネクタがＵＳＢコネクタである、請求項９に記載の直流電圧供給回路。
  11. 前記温度検知部は、
    前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第１抵抗およびサーミスタと、
    前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第２抵抗および第３抵抗と、
    前記第１抵抗および前記サーミスタの接続点の電圧と前記第２抵抗および前記第３抵抗の接続点の電圧とを比較する比較器を含む、請求項１に記載の直流電圧供給回路。
  12. 前記温度検知部は、
    前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第１電流源およびサーミスタと、
    前記直流電源側の前記電源ラインと前記接地ラインとの間に直列に接続された第２電流源および基準抵抗と、
    前記第１電流源および前記サーミスタの接続点の電圧と前記第２電流源および前記基準抵抗の接続点の電圧とを比較する比較器を含む、請求項１に記載の直流電圧供給回路。
  13. 前記状態保持回路は、前記温度検知部の出力をクロック端子に受け、Ｄ入力端子が前記直流電源側の前記電源ラインに接続され、前記リセット回路の出力に応じてリセットされるフリップフロップ回路を備える、請求項１に記載の直流電圧供給回路。
  14. 前記状態保持回路は、前記温度検知部の出力に応じて前記第１状態にセットされ、前記リセット回路の出力に応じて前記第２状態にリセットされるＳＲラッチ回路を備える、請求項１に記載の直流電圧供給回路。
JP2019532351A 2017-07-28 2017-08-30 直流電圧供給回路 Active JP7028245B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017147118 2017-07-28
JP2017147118 2017-07-28
JP2017152377 2017-08-07
JP2017152377 2017-08-07
PCT/JP2017/031109 WO2019021492A1 (ja) 2017-07-28 2017-08-30 直流電圧供給回路

Publications (2)

Publication Number Publication Date
JPWO2019021492A1 true JPWO2019021492A1 (ja) 2020-06-18
JP7028245B2 JP7028245B2 (ja) 2022-03-02

Family

ID=62269275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532351A Active JP7028245B2 (ja) 2017-07-28 2017-08-30 直流電圧供給回路

Country Status (4)

Country Link
US (1) US11329477B2 (ja)
JP (1) JP7028245B2 (ja)
CN (2) CN110945732B (ja)
WO (1) WO2019021492A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233386B2 (en) * 2019-02-27 2022-01-25 Google Llc USB Type-C port short protection
DE102020117154B4 (de) 2020-06-30 2023-11-09 Deutsches Zentrum für Luft- und Raumfahrt e.V. Heizkontrollsystem für robotische Weltraumanwendungen
TWI749667B (zh) * 2020-07-27 2021-12-11 瑞昱半導體股份有限公司 積體電路及其訊號傳輸方法
US11609274B2 (en) * 2021-07-08 2023-03-21 Guangzhou Automobile Group Co., Ltd. Battery state detection device and vehicle device
CN114928024A (zh) * 2022-05-16 2022-08-19 北京炎黄国芯科技有限公司 迟滞可调的过温保护电路及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230379A (ja) * 1985-12-11 1987-10-09 Canon Inc モ−タ制動装置
JPH04268647A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 二度読み防止機能付レジスタ
JPH063648A (ja) * 1992-06-23 1994-01-14 Matsushita Electric Ind Co Ltd 温度異常保護回路
JPH10145205A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 保護機能付きスイッチ回路
WO2000008733A1 (en) * 1998-08-03 2000-02-17 Tyco Electronics Corporation Power line protection devices and methods
JP2001195140A (ja) * 2000-01-13 2001-07-19 Sharp Corp 過熱保護回路及びそれを備えた安定化電源回路
WO2015059863A1 (ja) * 2013-10-24 2015-04-30 三洋電機株式会社 電気ケーブル、及び、電源装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239331A (en) 1985-12-11 1993-08-24 Canon Kabushiki Kaisha Brake device for motor in camera
US5552999A (en) * 1991-07-09 1996-09-03 Dallas Semiconductor Corp Digital histogram generator systems and methods
JPH05260647A (ja) 1992-03-10 1993-10-08 Komatsu Ltd 電流遮断装置
WO2010150488A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 電源保護回路およびそれを備えたモータ駆動装置
CN106602511A (zh) * 2016-12-14 2017-04-26 安徽长龙电气集团有限公司 一种用于配电柜的过热保护电路
US10566783B2 (en) * 2017-04-11 2020-02-18 Intel Corporation Methods and apparatus for implementing over-temperature fault protection in wearable devices and other electronic devices
US10658834B2 (en) * 2017-09-27 2020-05-19 Eaton Intelligent Power Limted Receptacle, circuit protection system, and circuit interrupter with over-temperature detection

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230379A (ja) * 1985-12-11 1987-10-09 Canon Inc モ−タ制動装置
JPH04268647A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 二度読み防止機能付レジスタ
JPH063648A (ja) * 1992-06-23 1994-01-14 Matsushita Electric Ind Co Ltd 温度異常保護回路
JPH10145205A (ja) * 1996-11-14 1998-05-29 Hitachi Ltd 保護機能付きスイッチ回路
WO2000008733A1 (en) * 1998-08-03 2000-02-17 Tyco Electronics Corporation Power line protection devices and methods
JP2001195140A (ja) * 2000-01-13 2001-07-19 Sharp Corp 過熱保護回路及びそれを備えた安定化電源回路
WO2015059863A1 (ja) * 2013-10-24 2015-04-30 三洋電機株式会社 電気ケーブル、及び、電源装置

Also Published As

Publication number Publication date
CN110945732A (zh) 2020-03-31
CN110945732B (zh) 2022-01-04
WO2019021492A1 (ja) 2019-01-31
JP7028245B2 (ja) 2022-03-02
US20200144808A1 (en) 2020-05-07
US11329477B2 (en) 2022-05-10
CN207475217U (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
JP7028245B2 (ja) 直流電圧供給回路
US8508900B2 (en) Overvoltage protection circuit and electronic device comprising the same
US9300127B2 (en) Interface unit having overcurrent and overvoltage protection device
TW201505305A (zh) 過電流保護電路以及其伺服器
US20150357864A1 (en) Power source switching apparatus and methods for dual-powered electronic devices
TWI323424B (en) Memory card control apparatus and protection method thereof
TWI640162B (zh) 重置電路及電子設備
CN217904001U (zh) 输出过流保护电路及装置
US10389106B2 (en) USB cable with thermal protection
CN212410835U (zh) 交流输入线的检测电路及具有其的插座
CN214669449U (zh) 接口保护电路、插枪检测电路、电动车辆控制电路和车辆
JP2010220277A (ja) 異常電圧保護回路
JP2018033207A (ja) 直流電圧供給回路
CN209896689U (zh) 过温保护电路及开关电源电路
TWI644495B (zh) 輸入保護電路
JP2017203727A (ja) ショート検出回路
CN108733122B (zh) 数字输出电路及工业控制设备
CN218037038U (zh) 一种过流检测电路及供电电路
JP2009171731A (ja) 突入電流防止装置
CN109088391B (zh) 短路保护电路及非标poe供电器
CN216599082U (zh) 电池保护电路、电池组件及电子设备
CN211790718U (zh) 一种usb过流保护电路
CN216819369U (zh) 保护电路、供电电路以及电子设备
CN217470300U (zh) 一种穿戴设备的保护电路及穿戴设备
CN219394443U (zh) 充电保护电路与用电设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7028245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150