JP2011135709A - 保護制御装置および保護制御方法 - Google Patents
保護制御装置および保護制御方法 Download PDFInfo
- Publication number
- JP2011135709A JP2011135709A JP2009293716A JP2009293716A JP2011135709A JP 2011135709 A JP2011135709 A JP 2011135709A JP 2009293716 A JP2009293716 A JP 2009293716A JP 2009293716 A JP2009293716 A JP 2009293716A JP 2011135709 A JP2011135709 A JP 2011135709A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- conversion
- analog
- digital
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
【解決手段】電力系統からアナログフィルタ11a〜11nを介して入力される複数のアナログ信号個別に、サンプリング周波数に従いディジタルデータに変換するA/D変換手段12a〜12nを複数備え、前記ディジタルデータに対しフィルタ演算を実行するディジタルフィルタ手段200と、前記ディジタルフィルタ手段の演算結果を基に保護制御演算を実行して前記電力系統に対する保護信号を生成する保護制御演算手段を備える。
【選択図】 図1
Description
11a〜11m アナログフィルタ
12a〜12m A/D変換器
100 タイミング制御回路
200 ディジタルフィルタ
300 バッファメモリ
400 オシレータ
500 システムバス
600 CPU
700 メインメモリ
800 入出力部
900 通信部
1000 アナログ電源
1010 アナログ電源層
1020 アナロググランド層
2000 ディジタル電源
2010 ディジタル電源層
2020 ディジタルグランド層
3000 プリント基板
Claims (15)
- 電力系統の各相に設けられ、前記各相に流れる交流電流をアナログ交流電気量として取り込む入力変換器と、
前記入力変換器によって取り込まれたアナログ交流電気量をA/D変換するA/D変換手段と、
前記A/D変換手段から出力される各相のディジタル電気量に対して前記A/D変換に伴う変換誤差を除去するフィルタ演算処理を行い所定のサンプリング周波数で前記フィルタ演算処理結果をメモリへ書き込むディジタルフィルタ手段と、
前記メモリから前記フィルタ演算処理結果を読出し前記電力系統の事故の有無を判断する保護リレー演算を行うリレー演算手段と、を有し、
前記A/D変換手段は前記入力変換器ごとに設けられ、前記ディジタルフィルタ手段が前記メモリへ書き込むサンプリング周波数よりも高い周波数で前記A/D変換することを特徴とする保護制御装置。 - 請求項1において、
前記ディジタルフィルタ手段は、前記フィルタ演算処理結果を前記メモリへ書き込むサンプリング周波数よりも高い周波数で前記フィルタ演算処理を行い、
前記リレー演算手段は、前記サンプリング周波数よりも低い周波数で前記保護リレー演算を行うことを特徴とする保護制御装置。 - 請求項2において、
前記A/D変換手段および前記ディジタルフィルタ手段は前記サンプリング周波数のn倍(nは2以上の整数)で前記A/D変換および前記フィルタ演算処理を行い、
前記リレー演算手段は、前記サンプリング周波数のm分の1(mは2以上の整数)の周波数で前記保護リレー演算を行うことを特徴とする保護制御装置。 - 請求項1において、
前記入力変換器から取り込まれたアナログ交流電気量に対し前記A/D変換手段の変換周波数を基準として1次遅れ要素のローパスフィルタによるアナログフィルタ処理を行い、該処理結果を前記A/D変換手段へ出力するアナログフィルタ手段を備えることを特徴とする保護制御装置。 - 請求項3において、
前記A/D変換手段から出力されるディジタル交流電気量の加算結果が格納されるレジスタと、
前記レジスタに格納される加算結果か予め設定された初期設定値かのどちらか一方を選択し出力するセレクタ部と、
前記セレクタ部からの出力と前記A/D変換手段から出力されるディジタル交流電気量とを加算し前記レジスタへ加算結果を格納する加算部とから成ることを特徴とする保護制御装置。 - 電力系統に流れる交流電流を各相ごとにアナログ交流電気量として取り込む複数の入力変換器と、
前記アナログ交流電気量を前記入力変換器の出力毎にA/D変換する複数のA/D変換手段と、
前記A/D変換手段から出力される各相のディジタル電気量に対して前記A/D変換に伴う変換誤差を除去するフィルタ演算処理を行うディジタルフィルタ手段と、
前記フィルタ演算処理結果が書き込まれるメモリ手段と
前記メモリ手段から前記フィルタ演算処理結果を読出し前記電力系統の事故の有無を判断する保護リレー演算を行うリレー演算処理手段と、
前記A/D変換の周波数、前記フィルタ演算処理の周波数、前記メモリ手段への書き込み周波数および前記保護リレー演算の周波数を決定するタイミング制御信号を前記各手段へ出力するタイミング制御回路と、を有し、
前記タイミング制御回路は、前記メモリ手段へのタイミング制御信号よりも高い周波数で前記A/D変換手段へタイミング制御信号を出力することを特徴とする保護制御装置。 - 請求項6において、
前記タイミング制御回路は、前記リレー演算手段へのタイミング制御信号よりも高い周波数で前記メモリ手段へタイミング制御信号を出力することを特徴とする保護制御装置。 - 電力系統の各相毎に設けられ、前記各相に流れる交流電流をアナログ交流電気量として取り込む入力変換器と、
前記入力変換器によって取り込まれたアナログ交流電気量に対してA/D変換を行うA/D変換手段と、
前記A/D変換手段から出力される各相毎のディジタル電気量に対して前記A/D変換の変換誤差を除去するフィルタ演算処理を行い、該フィルタ演算処理結果をメモリへ書き込むディジタルフィルタ手段と、
前記メモリから前記フィルタ演算処理結果を読出し、高調波を除去する高調波除去フィルタ処理を行い、該高調波除去フィルタ処理結果から前記電力系統事故を判断する保護リレー演算を行う中央処理手段と、を有し、
前記各手段が行う前記A/D変換から前記保護リレー演算までの処理周波数を多段階に間引くことを特徴とする保護制御装置。 - 請求項8において、
前記フィルタ演算処理の周波数よりも低い周波数で該フィルタ演算処理結果を前記メモリへ格納し、
前記高調波除去フィルタ処理の周波数よりも低い周波数で前記保護リレー演算を行うことを特徴とする保護制御装置。 - 電力系統の各相毎に設けられ、前記各相に流れる交流電流をアナログ交流電気量として取り込む入力変換器と、
前記入力変換器によって取り込まれたアナログ交流電気量をA/D変換するA/D変換手段と、
前記A/D変換手段から出力される各相毎のディジタル電気量に対して前記A/D変換に伴う変換誤差を除去するフィルタ演算処理を行うディジタルフィルタ手段と、
前記フィルタ演算処理結果を間引いてメモリへ格納する第1のデシメーション手段と、
前記メモリから間引かれた前記フィルタ演算処理結果を読出し、高調波を除去する高調波除去フィルタ処理を行うCPUと、
該高調波除去フィルタ処理結果を間引いて前記電力系統の保護リレー演算の処理へ出力する第2のデシメーション手段を有し、
前記A/D変換手段は前記入力変換器ごとに設けられることを特徴とする保護制御装置。 - 電力系統から複数の回線を介して取り込まれたアナログ交流電気量を各回線ごとにA/D変換する複数のA/D変換手段と、
前記A/D変換手段から出力されるディジタル電気量に対して前記A/D変換の誤差を除去するフィルタ演算処理を行うディジタルフィルタ手段と、
前記フィルタ演算処理結果が書き込まれ、前記電力系統の保護リレー演算を行うCPUによって読出し可能なメモリと、を有し、
前記複数のA/D変換手段は同一基板上に設けられ、前記ディジタルフィルタ手段が前記メモリへ書き込むサンプリング周波数よりも高い周波数で前記A/D変換することを特徴とする保護制御基盤。 - 電力系統から複数の回線を介してアナログ交流電気量を取り込み、
前記アナログ交流電気量をディジタル量へ前記回線ごとにA/D変換し、
前記ディジタル量に対して前記A/D変換による変換誤差を除去するフィルタ演算処理を行い、
前記電力系統の事故の有無を判断する保護リレー演算に前記フィルタ演算処理結果を間引いて使用することを特徴とする保護制御方法。 - 請求項12において、
間引いて取り込まれた前記フィルタ演算処理結果に対して高調波を除去する高調波除去フィルタ処理を行い、
該高調波除去フィルタ処理結果をさらに間引いて保護リレー演算に使用することを特徴とする保護制御方法。 - 電力系統の各相に設けられ、前記各相に流れる交流電流をアナログ交流電気量として取り込む複数の入力変換器と、
前記複数の入力変換器から取り込まれたアナログ交流電気量に対して折り返し誤差防止のフィルタ処理を行う複数のアナログフィルタ手段と、
前記複数のアナログフィルタ手段からの出力をA/D変換する複数のA/D変換手段と、
前記複数のA/D変換手段から出力される各相のディジタル電気量に対して前記A/D変換に伴う変換誤差を除去するフィルタ演算処理を行い所定のサンプリング周波数で前記フィルタ演算処理結果をメモリへ書き込むディジタルフィルタ手段と、
前記メモリから前記フィルタ演算処理結果を読出し前記電力系統の事故の有無を判断する保護リレー演算を行うリレー演算手段と、
前記複数のアナログフィルタ手段,前記複数のA/D変換手段,前記ディジタルフィルタ手段および前記リレー演算手段が実装されるプリント基板と、を有し、
前記A/D変換手段は前記入力変換器ごとに設けられ、前記ディジタルフィルタ手段が前記メモリへ書き込むサンプリング周波数よりも高い周波数で前記A/D変換することを特徴とする保護制御装置。 - 請求項14において前記プリント基板上にさらに、
前記複数のアナログフィルタ手段および前記複数のA/D変換手段へアナログ電源層を介して電源を供給するアナログ電源と、
前記ディジタルフィルタ手段および前記リレー演算手段へディジタル電源層を介して電源を供給するディジタル電源と、が実装されることを特徴とする保護制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293716A JP2011135709A (ja) | 2009-12-25 | 2009-12-25 | 保護制御装置および保護制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009293716A JP2011135709A (ja) | 2009-12-25 | 2009-12-25 | 保護制御装置および保護制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135709A true JP2011135709A (ja) | 2011-07-07 |
JP2011135709A5 JP2011135709A5 (ja) | 2012-11-22 |
Family
ID=44347848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009293716A Pending JP2011135709A (ja) | 2009-12-25 | 2009-12-25 | 保護制御装置および保護制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011135709A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222846A (ja) * | 2011-04-04 | 2012-11-12 | Hitachi Ltd | ディジタル保護制御装置 |
US8923361B2 (en) | 2011-10-13 | 2014-12-30 | Mitsubishi Electric Corporation | Protection control apparatus |
CN105915241A (zh) * | 2016-04-13 | 2016-08-31 | 信阳师范学院 | Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223589A (ja) * | 1992-02-07 | 2001-08-17 | Hitachi Ltd | ディジタル信号処理方法及び装置 |
JP2004248477A (ja) * | 2003-02-17 | 2004-09-02 | Hitachi Ltd | ディジタル保護リレー |
JP2010074901A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 電力系統保護制御装置 |
-
2009
- 2009-12-25 JP JP2009293716A patent/JP2011135709A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223589A (ja) * | 1992-02-07 | 2001-08-17 | Hitachi Ltd | ディジタル信号処理方法及び装置 |
JP2004248477A (ja) * | 2003-02-17 | 2004-09-02 | Hitachi Ltd | ディジタル保護リレー |
JP2010074901A (ja) * | 2008-09-17 | 2010-04-02 | Toshiba Corp | 電力系統保護制御装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222846A (ja) * | 2011-04-04 | 2012-11-12 | Hitachi Ltd | ディジタル保護制御装置 |
US8923361B2 (en) | 2011-10-13 | 2014-12-30 | Mitsubishi Electric Corporation | Protection control apparatus |
CN105915241A (zh) * | 2016-04-13 | 2016-08-31 | 信阳师范学院 | Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统 |
CN105915241B (zh) * | 2016-04-13 | 2018-04-06 | 信阳师范学院 | Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2750288B2 (ja) | 電力用信号処理システム | |
JP5142342B2 (ja) | Ad変換回路 | |
SE516135C2 (sv) | Sätt och anordning för digitalisering av en signal med stor frekvensbandbredd | |
JP2011135709A (ja) | 保護制御装置および保護制御方法 | |
JP2006523996A (ja) | アップおよびダウン・サンプル・レート・コンバータ | |
CN110708069B (zh) | 一种异步采样率转换装置及转换方法 | |
JPWO2011090110A1 (ja) | サンプリングレート変換装置およびサンプリングレート変換方法 | |
JP3765056B2 (ja) | ディジタル保護リレー | |
JP2008211891A (ja) | ディジタル保護リレー | |
JP3191060B2 (ja) | ディジタル信号処理方法及び装置 | |
JP2010074901A (ja) | 電力系統保護制御装置 | |
JP2011135709A5 (ja) | ||
JPH03212116A (ja) | ディジタル信号処理方法及びその装置 | |
JP6132778B2 (ja) | 電力計測装置および保護制御システム | |
JP3975322B2 (ja) | ディジタル保護制御装置 | |
JP2014003819A (ja) | ディジタル保護制御装置 | |
US8380772B2 (en) | Multi-rate filter bank | |
JP2012222846A (ja) | ディジタル保護制御装置 | |
JP2006050550A (ja) | 後処理を有する信号処理装置 | |
US7472150B2 (en) | Method and system for time sharing N consecutive half-band decimating-by-2-filters using a single filter | |
JP2008219560A (ja) | デシメーションフィルタ | |
JPS63240313A (ja) | デイジタル演算処理装置 | |
JP5587108B2 (ja) | ディジタル保護制御装置及び保護制御回路監視方法 | |
CN116910456B (zh) | 一种滤波方法、装置、电子设备及计算机可读存储介质 | |
JP2010206981A (ja) | デジタル保護継電装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |