CN110708069B - 一种异步采样率转换装置及转换方法 - Google Patents
一种异步采样率转换装置及转换方法 Download PDFInfo
- Publication number
- CN110708069B CN110708069B CN201910551149.1A CN201910551149A CN110708069B CN 110708069 B CN110708069 B CN 110708069B CN 201910551149 A CN201910551149 A CN 201910551149A CN 110708069 B CN110708069 B CN 110708069B
- Authority
- CN
- China
- Prior art keywords
- sampling rate
- clock signal
- bit adder
- signal
- interpolation filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
本发明公开了一种异步采样率转换装置及转换方法,该装置包括插值滤波器、补偿模块、时钟生成器和除频器;该装置的电路简单,实现成本低,无需复杂的高阶滤波器,可以在只需一个采样率时钟的情况下实现无损转换,克服了现有技术中或需要两个时钟,或采用复杂的滤波器设计并将数据过采样到一个很高的频率的异步采样率转换装置的缺陷。
Description
技术领域
本发明涉及计算机技术领域,尤其涉及一种采样率转换装置及转换方法。
背景技术
数字系统在处理多个采样率不同的信号时,一般需要通过采样率转换器将不同采样率的信号转换到相同的采样频率上。例如在音频文件中,常用的采样率有11.025k、22.05k、44.1k系列,或者8k、16k、32k、48k系列,如果要将两个码率时钟不同的信号同时处理,例如将一个44.1k的声音文件和一个48k的声音文件同时播放,势必要对其中一个声音文件进行异步采样率转换(Asynchronous sample rate convert,ASRC)。异步采样率转换通常需要专门的芯片完成,往往涉及到复杂的转换系统,并且容易引起信号质量的下降。
通常的异步采样率转换方法有两类:一是将第一采样率的信号用DAC转换成模拟信号,再用第二采样率的ADC转换成数字信号;二是将第一采样率的信号在数字域过采样到非常高的频率,在高频进行采样率转换后,再将信号的采样率降到第二采样率。
在上述第一类转换方法中,其转换性能主要取决于DAC和ADC的性能,因此该方法的实现成本非常高;而在第二类转换方法中,尽管可以用软件或者硬件的滤波器方式实现,也有非常多的现有技术提出了对于其中使用的滤波器进行优化的方法,但总体上过采样的倍数非常高,结构过于复杂。
现有技术中公开了一种采样率转换器,其包括输入端用于接收第一采样率的输入数据信号,还包括n抽头多相滤波器,对该输入数据信号的采样点进行滤波,以生成具有第二采样率的输出数据信号。该转换器通过使用传统的n抽头滤波器做采样率转换,并通过Parzen窗口或者二次窗口来计算滤波器系数,该滤波器的设计复杂,数据过采样的频率非常高。
现有技术中还公开了一种异步采样率转换器,其包括时钟源和计数器,时钟源生成时钟信号,计数器根据时钟信号和输入信号生成计数差异信号;还包括第一三角积分单元、第二三角积分单元以及重采样时钟生成器,第一三角积分单元根据计数差异信号计算暂时纠正值,重采样时钟生成器根据暂时纠正值生成重采样时钟信号,第二三角积分单元根据输入信号和重采样时钟信号生成重采样的输出信号。该转换器基于两个时钟实现转换,属于一个异步系统,其中需要两个三角积分单元来产生纠正值并产生重采样时钟信号,另外需要在FIFO中缓存数据。
现有技术中还公开了一种异步采样率转换方法,该方法首先计算数据的输入采样率和输出的目标采样率的比率,根据该比率选择过渡采样率,然后对并行数据流进行插值处理,转换为过渡采样率的数据;然后对数据进行下变换采样处理,将其从过渡采样率转换到目标采样率并输出数据。该转换方法同样基于两个时钟才能实现,需要通过实时计算输入采样率和目标采样率的比率,根据比率选择过渡采样率。
可见,现有技术中异步采样率转换器有两个主要缺陷:一是需要两个时钟,由第一采样率时钟传送初始信号,经过异步采样率转换为第二采样率时钟;二是要采用复杂的滤波器设计,并将数据过采样到一个很高的频率。如何更简单高效且低成本的实现采样率不同的两个或多个信号之间无损转换是业内希望解决的问题。
发明内容
本发明公开了一种异步采样率转换装置及转换方法,该装置的电路简单,实现成本低,无需复杂的高阶滤波器,可以在只需一个采样率时钟的情况下实现无损转换。
本发明的异步采样率转换装置包括插值滤波器、补偿模块、时钟生成器和除频器;
其中,插值滤波器对第一采样率的原始信号数据进行插值滤波后生成中间数据,使得经插值滤波后生成的中间数据的采样率接近第二采样率;其中,插值滤波器为整数倍插值滤波器;
时钟生成器输入信号为第二采样率的时钟信号,其生成插值滤波器的工作时钟,并提供参考补偿信号给补偿模块;具体地,时钟生成器根据第二采样率的时钟信号产生目标频率时钟信号,目标频率时钟信号被供给插值滤波器作为其工作时钟,目标频率时钟信号被供给除频器以产生第一采样率时钟信号;
补偿模块工作在第二采样率,其参考时钟生成模块输出的参考补偿值信号生成补偿值对中间数据补偿后输出经过异步采样率转换的第二采样率的信号数据。
在一个优选实施例中,时钟生成器包括N位加法器、固定值生成单元和寄存器;N位加法器的初始状态为0,N位加法器的输入为第二采样率时钟信号,固定值生成单元向N位加法器供给一个固定值Nsum;第二采样率时钟信号每来一次,N位加法器进行一次加操作,将固定值Nsum和N位加法器的当前值相加。
在一个优选实施例中,当N位加法器发生溢出时,N位加法器送出一个目标频率时钟信号,目标频率时钟信号被供给插值滤波器作为其工作时钟,目标频率时钟信号被供给除频器以产生第一采样率时钟信号。
在一个优选实施例中,N位加法器将溢出后的余数Mres存在寄存器中,并将该余数作为参考补偿信号供给补偿模块,补偿模块根据该参考补偿信号计算补偿量:
其中,Mres为N位加法器发生溢出后的余数,N为整数。
在一个优选实施例中,固定值Nsum的取值为:
其中,OSR为插值滤波器110的倍数,fs为第一采样率,fc为第二采样率,ceil为取整运算,N为整数。
在一个优选实施例中,插值滤波器为CIC滤波器或半带插值滤波器。
本发明还公开了一种对流数据进行异步采样率转换的设备,该设备包括如上所述的异步采样率转换装置和FIFO。
本发明还公开了一种支持异步采样转换的模拟数字转换设备,该设备包括如上所述的异步采样率转换装置和sigma-delta调制器。
本发明还公开了一种将多个不同采样率的数据转换为相同采样率的数据的装置,该装置包括多个如上所述的异步采样率转换装置。
本发明的异步采样率转换方法包括如下步骤:
步骤(1),向插值滤波器输入第一数据流,第一数据流是采样率为第一采样率的数据流;第一数据流经插值滤波器插值处理后作为中间数据流;
其中,插值滤波器为整数倍插值滤波器;
步骤(2),向时钟生成器输入第二采样率时钟信号,同时将中间数据流输入补偿模块进行补偿处理;
其中,时钟生成器的输入信号为第二采样率的时钟信号;时钟生成器根据第二采样率的时钟信号产生目标频率时钟信号;目标频率时钟信号被供给插值滤波器作为其工作时钟;目标频率时钟信号被供给除频器以产生第一采样率时钟信号;
其中,补偿模块的工作时钟为第二采样率时钟;时钟生成器通过第二采样率的时钟信号产生参考补偿信号,参考补偿信号被传输给补偿模块产生数据补偿值以对中间数据流进行补偿处理;
步骤(3),中间数据流经补偿模块处理后输出第二数据流,第二数据流即为经过异步采样率转换的数据流;
在一个优选实施例中,时钟生成器包括N位加法器、固定值生成单元和寄存器;N位加法器的初始状态为0,N位加法器的输入为第二采样率时钟信号,固定值生成单元向N位加法器供给一个固定值Nsum;第二采样率时钟信号每来一次,N位加法器进行一次加操作,将固定值Nsum和N位加法器的当前值相加。
在一个优选实施例中,当N位加法器发生溢出时,N位加法器送出一个目标频率时钟信号,目标频率时钟信号被供给插值滤波器作为其工作时钟,目标频率时钟信号被供给除频器以产生第一采样率时钟信号。
在一个优选实施例中,N位加法器将溢出后的余数Mres存在寄存器中,并将该余数作为参考补偿信号供给补偿模块,补偿模块根据该参考补偿信号计算补偿量:
其中,Mres为N位加法器发生溢出后的余数,N为整数。
在一个优选实施例中,固定值Nsum的取值为:
其中,OSR为插值滤波器110的倍数,fs为第一采样率,fc为第二采样率,ceil为取整运算,N为整数。
在一个优选实施例中,插值滤波器为CIC滤波器或半带插值滤波器。
本发明的异步采样率转换方法及装置具有如下优点:
一、转换装置的电路简单,成本低,尤其滤波器结构简单,只需要插值滤波器,无需复杂的高阶滤波器;
二、转换精度高,通过插值和补偿处理,可以实现无损转换;
三、转换时只需要输入第二采样率时钟信号,无需第一采样率时钟信号,结构更为简化。
附图说明
图1为本发明的异步采样率转换装置结构框图及其工作原理图。
图2为本发明的异步采样率转换装置中时钟生成器的结构框图。
图3为本发明的异步采样率转换方法的一个实施例示意图。
具体实施方式
以上描述了本发明的异步采样率转换方法及装置的技术方案,为了更详细的说明本发明的技术方案,以促进对本发明的进一步理解,下面结合附图描述本发明的具体实施方式。但应当理解,所有示意性实施例及其说明用于解释本发明,并不构成对本发明的唯一限定。
本发明的异步采样率转换装置100包括插值滤波器110、补偿模块120、时钟生成器130和除频器140,如图1所示。
其中,插值滤波器110对原始信号数据进行插值滤波,使得插值滤波后信号数据的采样率接近第二采样率。时钟生成器130用于生成插值滤波器的工作时钟,并提供参考补偿信号给补偿模块120。补偿模块120工作在第二采样率,并参考时钟生成模块130输出的补偿值确定每一笔数据的信号输出。
本发明的异步采样率转换装置100的采样率转换方法包括如下步骤:
首先,向插值滤波器110输入第一数据流101,第一数据流101是采样率为第一采样率的数据流;第一数据流101经插值滤波器110插值处理后作为中间数据流111;
然后,将中间数据流111输入补偿模块120;
最后,中间数据流111经补偿模块120处理后输出第二数据流103,第二数据流103即为经过异步采样率转换的数据流;其中补偿模块120工作在第二采样率。
其中,插值滤波器110可以采用最简单的滤波器,优选整数倍插值滤波器,优选采用最简单的CIC滤波器以实现整数倍插值。替代地,插值滤波器110也可以采用半带插值滤波器(Halfband)。
其中,补偿模块120的工作时钟为第二采样率时钟102;补偿模块120根据时钟生成器130产生的时钟信号132来确定每一笔数据的补偿值;补偿模块120根据补偿值对中间数据流111补偿处理后输出第二数据流103,该第二数据流103即是经过异步采样率转换的数据流。
其中,时钟生成器130的输入信号为第二采样率的时钟信号102;
时钟生成器130通过第二采样率的时钟信号102产生参考补偿信号132,参考补偿信号132被传输给补偿模块120以产生数据补偿值;
同时,时钟生成器130根据第二采样率的时钟信号102产生目标频率时钟信号131;目标频率时钟信号131被供给插值滤波器作为其工作时钟;目标频率时钟信号131被供给除频器140以产生第一采样率时钟信号104;
在一个优选实施例中,时钟生成器130包括一个N位加法器134,如图2所示,时钟生成器130还包括固定值生成单元NSUM133和寄存器135。
N位加法器134的初始状态为0,向N位加法器134输入第二采样率时钟信号102,同时固定值生成单元NSUM133向N位加法器134供给一个固定值;
第二采样率时钟信号102每来一次,N位加法器134进行一次加操作,将固定值Nsum和N位加法器134的当前值相加;
当N位加法器134发生溢出时,N位加法器134送出一个时钟信号、即目标频率时钟信号131;目标频率时钟信号131被供给插值滤波器作为其目标频率;目标频率时钟信号131被供给除频器140以产生第一采样率时钟信号104。同时,N位加法器134将溢出后的余数Mres存在寄存器135中,并将该余数Mres作为参考补偿信号132供给补偿模块120,补偿模块120根据该参考补偿信号132、即余数Mres计算补偿量。
其中,Nsum的取值为:
其中,OSR为插值滤波器110的倍数,fs为第一采样率,fc为第二采样率,ceil为取整运算,N为整数;其中,N的位数取的越宽,转换器的精度就越高。
其中,补偿模块120输出的补偿值X(n)’的值为:
其中,Mres为N位加法器134发生溢出后的余数,N为整数。
下面结合图3以及通过一个具体实施例来描述本发明的异步采样率转换方法的具体采样率转换过程,其中也参考图1和2进行说明。
原始信号数据通过插值滤波器110经插值滤波处理后得到中间数据流111;
转换开始时,N位加法器134的数据为全零;每次第二采样率时钟信号102到来时N位加法器134做一次加操作,第一个时钟沿过去后N位加法器134的当前值变成了Nsum,但没有溢出,所以补偿模块120直接将中间数据流111的数据X(n)搬到输出;
第二个和第三个时钟到来后,加法器134依然没有溢出,补偿模块120直接将中间数据流111的数据X(n)搬到输出;
但当第四个时钟沿到来时,加法器134发生了溢出,所以目标频率时钟信号131上生成一个时钟沿,表示在该时间点前中间数据流111上的数据发生了变化,这时补偿模块120会生成一个值X(n)’对其进行补偿并最终输出第二数据流103。
其中X(n)’的值为
Mres为加法器发生溢出后的余数。
其中,补偿的具体原理为:
每次发生加法器溢出时,都代表上一次时钟和本次时钟之间的中间数据流111发生了变化,由于是两个异步时钟,直接将数据搬移必然会引入较大的误差,如图3中参考信号103A中的几个阴影部分301A、302A、303A所示。本发明的转换方法在保证各个阴影部分面积不变的情况下,改变其幅度,从而得到第二数据流103,由于第二数据流103中的阴影部分301、302、303的面积和参考信号130A中的阴影部分301A、302A、303A的面积相同,而第二数据流103的信号又经过了插值滤波处理,因此可以认为是无损转换。
采用本发明的异步采样率转方法进行采样率转换的一个实施例中,对于fs=44.1k,fc=6.144M,OSR=32,N=16,采样率转换后的信号SNR>130dB。
在该实施例描述中,主要描述了本发明对于存储器中数据进行转换的方法,本发明还公开了一种对数据流进行异步采样率转换的设备,该设备包括插值滤波器、补偿模块、时钟生成器、除频器和FIFO,采用该设备即可以对数据流进行异步采样率转换处理。
本发明还公开了一种支持异步采样转换的模拟数字转换设备,该设备包括如上所述的异步采样率转换装置和sigma-delta调制器,该设备可形成支持异步采样转换的DAC。
本发明还公开了一种对多个不同采样率信号转换为相同采样率信号的设备,该装置包括多个如上所述的异步采样率转换装置,采用该设备其可以将多种采样率的信号转换到相同采样率上进行处理。
本发明的异步采样率转换装置中第二采样率还可以再做降采样处理,变成系统需要的其它采样率。
本发明的异步采样率转换装置可以软件的形式实现,也可以以硬件的形式实现。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述并不用于限制本发明,凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (11)
1.一种异步采样率转换装置,其特征在于,包括插值滤波器、补偿模块、时钟生成器和除频器;
其中,插值滤波器对第一采样率的原始信号数据进行插值滤波后生成中间数据,使得经插值滤波后生成的中间数据的采样率接近第二采样率;其中,插值滤波器为整数倍插值滤波器;
时钟生成器输入信号为第二采样率的时钟信号,时钟生成器生成插值滤波器的工作时钟,并提供参考补偿信号给补偿模块;具体地,时钟生成器根据第二采样率的时钟信号产生目标频率时钟信号,目标频率时钟信号被供给插值滤波器作为其工作时钟,目标频率时钟信号被供给除频器以产生第一采样率时钟信号;
补偿模块工作在第二采样率,其参考时钟生成模块输出的参考补偿值信号生成补偿值,对中间数据补偿后输出经过异步采样率转换的第二采样率的信号数据;
时钟生成器包括N位加法器、固定值生成单元和寄存器;N位加法器的初始状态为0,N位加法器的输入为第二采样率时钟信号,固定值生成单元向N位加法器供给一个固定值Nsum;第二采样率时钟信号每来一次,N位加法器进行一次加操作,将固定值Nsum和N位加法器的当前值相加;
固定值Nsum的取值为:
其中,OSR为插值滤波器的倍数,fs为第一采样率,fc为第二采样率,ceil为取整运算,N为整数。
2.如权利要求1所述的异步采样率转换装置,其特征在于,当N位加法器发生溢出时,N位加法器送出一个目标频率时钟信号,目标频率时钟信号被供给插值滤波器作为其工作时钟,目标频率时钟信号被供给除频器以产生第一采样率时钟信号。
4.如权利要求1所述的异步采样率转换装置,其特征在于,插值滤波器为CIC滤波器或半带插值滤波器。
5.一种对流数据进行异步采样率转换的设备,其特征在于,该设备包括权利要求1-4中任一项所述的异步采样率转换装置和FIFO。
6.一种支持异步采样转换的模拟数字转换设备,其特征在于,该设备包括权利要求1-4中任一项所述的异步采样率转换装置和sigma-delta调制器。
7.一种将多个不同采样率的数据转换为相同采样率的数据的装置,其特征在于,该装置包括多个如权利要求1-4中任一项所述的异步采样率转换装置。
8.一种异步采样率转换方法,其特征在于,包括如下步骤:
步骤(1),向插值滤波器输入第一数据流,第一数据流是采样率为第一采样率的数据流;第一数据流经插值滤波器插值处理后作为中间数据流;
其中,插值滤波器为整数倍插值滤波器;
步骤(2),向时钟生成器输入第二采样率时钟信号,同时将中间数据流输入补偿模块进行补偿处理;
其中,时钟生成器的输入信号为第二采样率的时钟信号;时钟生成器根据第二采样率的时钟信号产生目标频率时钟信号;目标频率时钟信号被供给插值滤波器作为其工作时钟;目标频率时钟信号被供给除频器以产生第一采样率时钟信号;
其中,补偿模块的工作时钟为第二采样率时钟;时钟生成器通过第二采样率的时钟信号产生参考补偿信号,参考补偿信号被传输给补偿模块产生数据补偿值以对中间数据流进行补偿处理;
其中,时钟生成器包括N位加法器、固定值生成单元和寄存器;N位加法器的初始状态为0,N位加法器的输入为第二采样率时钟信号,固定值生成单元向N位加法器供给一个固定值Nsum;第二采样率时钟信号每来一次,N位加法器进行一次加操作,将固定值Nsum和N位加法器的当前值相加;固定值Nsum的取值为:
其中,OSR为插值滤波器的倍数,fs为第一采样率,fc为第二采样率,ceil为取整运算,N为整数;
步骤(3),中间数据流经补偿模块处理后输出第二数据流,第二数据流即为经过异步采样率转换的数据流。
9.如权利要求8所述的异步采样率转换方法,其特征在于,当N位加法器发生溢出时,N位加法器送出一个目标频率时钟信号,目标频率时钟信号被供给插值滤波器作为其工作时钟,目标频率时钟信号被供给除频器以产生第一采样率时钟信号。
11.如权利要求8-10中任一项所述的异步采样率转换方法,其特征在于,插值滤波器为CIC滤波器或半带插值滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910551149.1A CN110708069B (zh) | 2019-06-24 | 2019-06-24 | 一种异步采样率转换装置及转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910551149.1A CN110708069B (zh) | 2019-06-24 | 2019-06-24 | 一种异步采样率转换装置及转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110708069A CN110708069A (zh) | 2020-01-17 |
CN110708069B true CN110708069B (zh) | 2023-05-02 |
Family
ID=69193167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910551149.1A Active CN110708069B (zh) | 2019-06-24 | 2019-06-24 | 一种异步采样率转换装置及转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110708069B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114255788B (zh) * | 2020-09-21 | 2024-04-09 | 炬芯科技股份有限公司 | 一种异步采样的转换方法及其转换装置 |
CN112787665A (zh) * | 2020-12-28 | 2021-05-11 | 珠海全志科技股份有限公司 | 相位可调的时钟信号产生方法及装置 |
CN113219224B (zh) * | 2021-04-22 | 2022-02-01 | 电子科技大学 | 一种获取可变时钟波形发生器最佳采样率的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109194307A (zh) * | 2018-08-01 | 2019-01-11 | 南京中感微电子有限公司 | 数据处理方法及系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7359447B2 (en) * | 2002-02-19 | 2008-04-15 | Finisar Corporation | Asynchronous digital signal combiner and method of combining asynchronous digital signals in cable television return path |
DE10212519A1 (de) * | 2002-03-21 | 2003-10-02 | Bosch Gmbh Robert | Abtastratenumsetzer, insbesondere für asynchrone Eingangs- und Ausgangssignale |
CN100578940C (zh) * | 2006-06-30 | 2010-01-06 | Ess技术公司 | 校正采样率的电路和方法 |
US7994947B1 (en) * | 2008-06-06 | 2011-08-09 | Maxim Integrated Products, Inc. | Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency |
WO2013060463A1 (en) * | 2011-10-25 | 2013-05-02 | Actiwave Ab | Asynchronous sample rate converter |
CN102594361B (zh) * | 2011-11-01 | 2015-08-12 | 大连捷成实业发展有限公司 | 音频异步采样率转换处理方法 |
US8669890B2 (en) * | 2012-01-20 | 2014-03-11 | Mediatek Inc. | Method and apparatus of estimating/calibrating TDC mismatch |
CN103166598B (zh) * | 2013-03-01 | 2016-06-08 | 华为技术有限公司 | 数字滤波器及其配置方法、电子设备及无线通信系统 |
JP6107994B1 (ja) * | 2016-03-08 | 2017-04-05 | Nttエレクトロニクス株式会社 | データ処理装置、データ処理方法及び通信装置 |
-
2019
- 2019-06-24 CN CN201910551149.1A patent/CN110708069B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109194307A (zh) * | 2018-08-01 | 2019-01-11 | 南京中感微电子有限公司 | 数据处理方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN110708069A (zh) | 2020-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110708069B (zh) | 一种异步采样率转换装置及转换方法 | |
KR100218812B1 (ko) | 샘플링 주파수 변환기 | |
US5748126A (en) | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling | |
US5786778A (en) | Variable sample-rate DAC/ADC/converter system | |
US10141948B2 (en) | Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure | |
US7501969B2 (en) | Method and apparatus for an image canceling digital-to-analog converter (DAC) | |
Saraf et al. | IIR filters using stochastic arithmetic | |
JP5735981B2 (ja) | 離散時間量子化信号の連続時間連続可変信号への変換 | |
EP2461323A1 (en) | Reduced delay digital active noise cancellation | |
JPH08510100A (ja) | デジタル的にサンプルされた信号の再サンプリング同期装置 | |
JP3089104B2 (ja) | 移動平均フィルタ、及びこれを用いたa/d変換器 | |
CN109698701B (zh) | 具有内插的数字硅麦克风 | |
US10187075B1 (en) | Blocker tolerance in continuous-time residue generating analog-to-digital converters | |
EP0512619B1 (en) | Sampling frequency converter | |
CN111988038A (zh) | 基于vco的连续时间流水线adc | |
US6747858B1 (en) | Digital sample rate converter architecture | |
US20110267211A1 (en) | Analog-digital converter and operating method thereof | |
CN111817716A (zh) | 高效压控振荡器(vco)模数转换器(adc) | |
CN117526957B (zh) | 一种最优量化位数的模数转换器 | |
US11050435B1 (en) | Sample rate conversion circuit with noise shaping modulation | |
CN113179473A (zh) | 使用内部时钟改变的可配置麦克风 | |
KR100219155B1 (ko) | 디지탈/아날로그 변환장치 | |
US10904661B2 (en) | Low delay decimator and interpolator filters | |
US5410498A (en) | Decimation circuit and method for filtering quantized signals while providing a substantially uniform magnitude and a substantially linear phase response | |
US10498312B2 (en) | Glitch immune cascaded integrator comb architecture for higher order signal interpolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |