CN109698701B - 具有内插的数字硅麦克风 - Google Patents

具有内插的数字硅麦克风 Download PDF

Info

Publication number
CN109698701B
CN109698701B CN201811239342.3A CN201811239342A CN109698701B CN 109698701 B CN109698701 B CN 109698701B CN 201811239342 A CN201811239342 A CN 201811239342A CN 109698701 B CN109698701 B CN 109698701B
Authority
CN
China
Prior art keywords
digital
sigma
sampling frequency
delta
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811239342.3A
Other languages
English (en)
Other versions
CN109698701A (zh
Inventor
E·巴赫
D·斯特雷尤斯尼格
L·瓦利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109698701A publication Critical patent/CN109698701A/zh
Application granted granted Critical
Publication of CN109698701B publication Critical patent/CN109698701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/04—Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Speech or voice signal processing techniques to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0208—Noise filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/406—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of a pair of integrators forming a closed loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • H03M3/498—Variable sample rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/08—Mouthpieces; Microphones; Attachments therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computational Linguistics (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

本公开涉及具有内插的数字硅麦克风。根据一个实施例，数字麦克风接口电路包括：Δ‑Σ模数转换器(ADC)，具有被配置为耦合到麦克风的输入；数字低通滤波器，被耦合到Δ‑ΣADC的输出；以及数字Σ‑Δ调制器，被耦合到数字低通滤波器的输出。数字Σ‑ΔADC、数字低通滤波器和数字Σ‑Δ调制器被配置为在不同的采样频率处操作。

Description

具有内插的数字硅麦克风
技术领域
本发明通常涉及用于麦克风信号处理的系统和方法，并且在特定实施例中，涉及具有内插滤波器的高效数字麦克风接口电路的系统和方法。
背景技术
数字麦克风将声压波转换为数字音频信号。数字麦克风的输出通常由单独的编解码器设备或另一单独的音频信号处理系统处理。因此，根据不同编解码器设备和音频信号处理系统的规范，数字麦克风可以在各种时钟速率/采样频率工作，并且数字麦克风的输出信号流可以支持不同的速率和格式。数字麦克风还可以是紧凑的(或面积高效的)和功率高效的，以便与其他设备集成，尤其是当被目前的功率敏感的嵌入式设备和移动应用使用时。这些特征给传统数字麦克风带来了挑战，其中整个系统必须被设计为用于最高时钟速率。
传统设计可以不是功率高效的，因为数字麦克风的关键电子部件 (例如，数字滤波器、模数转换器(ADC)和数字调制器等)可以当工作在较高的频率时消耗较多功率。例如，随着过采样ADC的频率增加，ADC的稳定时间(settling time)也对应减少。在某些情况下，消耗更多功率以影响稳定时间。此外，数字滤波器的特性可以取决于滤波器的采样频率而变化，在该频率处，或者当切换到不同的采样频率时影响数字滤波器的性能，或者使用数字滤波器的编程系数的自适应。因此，需要用于支持多个采样频率的高效数字麦克风实现拓扑。
发明内容
根据本发明的优选实施例，数字麦克风接口电路包括：Δ-Σ模数转换器(ADC)，具有被配置为耦合到麦克风的输入；数字低通滤波器，被耦合到Δ-ΣADC的输出；以及数字Σ-Δ调制器，被耦合到数字低通滤波器的输出，其中Δ-ΣADC、数字低通滤波器和数字Δ-Σ调制器被配置为在不同的采样频率处操作。
附图说明
为了更完整地理解本发明及其优点，现在参考以下结合附图的描述，其中：
图1示出了实施例的数字麦克风接口电路的框图；
图2示出了另一实施例的数字麦克风接口电路的框图；
图3示出了另一实施例的数字麦克风接口电路的框图；
图4示出了数字抽取滤波器的实施例；
图5示出了另一实施例的数字麦克风接口电路的框图；
图6示出了另一实施例的数字麦克风接口电路的框图；
图7示出了有源噪声控制(ANC)滤波器的实施例；
图8示出了数字Σ-Δ调制器的实施例；
图9示出了实施例的麦克风信号处理方法的流程图；以及
图10示出了实施例的麦克风接口电路系统的框图。
除非另外指出，否则不同附图中的对应数字和符号通常指代对应的部分。绘制附图是为了清楚地说明优选实施例的相关方面，并且不一定按比例绘制。为了更清楚地说明特定实施例，指示相同结构、材料或工艺步骤的变化的字母可以在图号之后。
具体实施方式
下文详细讨论目前优选实施例的制作和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实施的可应用的发明概念。所讨论的具体实施例仅说明制造和使用本发明的具体方式，并且不限制本发明的范围。
将结合在特定的环境中的优选实施例来描述本发明，即用于数字麦克风接口电路的系统和方法。本发明还可以应用于将来自其他传感器的模拟输入转换为数字信号流的系统和应用，其中数字Σ流必须满足不同的采样频率和输出格式规范。这样的系统和应用包括用于相机、加速度计、陀螺仪、光传感器或接近传感器等的接口电路。
在本发明的实施例中，允许数字麦克风接口电路的电子部件(诸如模数转换器(ADC)和不同类型的数字滤波器)在低于目标采样频率的采样频率操作。对于电子部件，在降低的频率处操作可以提高功率效率和面积效率。实施例的优点包括使用具有优化滤波器的可缩放麦克风接口电路来瞄准广泛的音频应用的能力。
图1示出了实施例的数字麦克风接口电路100的框图，其包括Δ-ΣADC 101、数字低通滤波器102和数字Σ-Δ调制器103。如图所示，Δ-ΣADC101被配置为在采样频率F1处操作。数字低通滤波器102被耦合到Δ-ΣADC 101的输出，并且被配置为在采样频率F2处操作。数字Σ-Δ调制器103被耦合到数字低通滤波器102的输出，并且被配置为在采样频率F3处操作。
Δ-ΣADC 101用于将模拟输入信号转换为数字信号。在本发明的实施例中，模拟输入信号可以来自具有换能器(例如，微机电系统 (MEMS)换能器)的麦克风传感器，换能器将声波的声压水平转换为电压。Δ-ΣADC101的数字输出可以是采样频率F1的数字信号流。在各种实施例中，数字信号流是多比特信号流。然后，Δ-ΣADC 101 的数字输出由数字低通滤波器102处理，数字低通滤波器102去除信号中的高频分量或量化噪声。数字Σ-Δ调制器103调制数字低通滤波器102的输出信号，并产生采样频率F3的输出信号。在一些实施例中，数字Σ-Δ调制器103的输出信号是二进制序列或即比特流。
传统的麦克风电路可以使用类似于图1所示的结构，但是可以使其电子部件在目标采样频率Fs处操作(例如，F1＝F2＝F3＝Fs)。在本发明的实施例中，F1、F2和F3的采样频率的至少两个采样频率被配置为彼此不同。具体地，F1和F3的至少一个高于F2。因此，数字麦克风接口电路的电子部件可以在降低的采样频率处操作，并且数字麦克风的输出仍然可以满足目标采样频率Fs。F1、F2、F3和Fs的范围可以基本上从750KHz到8MHz。备选地，也可以使用该范围之外的频率。
图2示出了实施例的数字麦克风接口电路200的框图，其包括Δ-ΣADC 101、数字低通滤波器102、数字内插滤波器204和数字Σ-Δ调制器103。如图所示，Δ-ΣADC 101被配置为在采样频率F1处操作。数字低通滤波器102被耦合到Δ-ΣADC 101的输出，并且被配置为在采样频率F2处操作。数字内插滤波器204被耦合到数字低通滤波器 102的输出。数字Σ-Δ调制器103被耦合到数字内插滤波器204的输出，并且被配置为在采样频率F3处操作。在各种实施例中，F1等于 F2，并且F3高于F1和F2。外部音频信号处理设备(例如，编解码器单元)可以被耦合到数字麦克风接口电路200的输出。F3等于由外部音频信号处理设备指定的目标采样频率Fs。数字内插滤波器204 将数字低通滤波器102的输出信号的采样频率从F2增加(上采样) 到F3。数字内插滤波器204的内插因子等于F3/F2，其是大于1的整数或有理分数。不仅可以放宽用于Δ-ΣADC101的稳定时间规范，而且可以降低数字麦克风接口电路200的功耗，因为Δ-ΣADC 101和数字低通滤波器102被允许在降低的采样频率工作。此外，当选择合适的数字内插滤波器和合适的数字Σ-Δ调制器时，可以使用相同的Δ-ΣADC和数字低通滤波器来支持不同的目标采样频率。
在一个示例中，Δ-ΣADC201和数字低通滤波器102在3MHz(F1 ＝F2＝3MHz)处操作，并且数字Σ-Δ调制器103在6MHz(F3＝6 MHz)处操作。数字内插滤波器204利用内插因子2对数字低通滤波器102的输出信号进行上采样，内插因子2可以通过重复数字低通滤波器102的输出信号的每个样本来实现。在其他实施例中，目标采样频率Fs可以是8MHz或更高。
在一些实施例中，Δ-ΣADC可以在更高的采样频率处工作，以便满足特定的性能规范(例如，128dB的声压级)。数字低通滤波器和数字Σ-Δ调制器被配置为在较低的采样频率处工作。图3示出了用于这种情况的另一实施例的数字麦克风接口电路300的框图。如图所示，数字麦克风接口电路300包括Δ-ΣADC 101、数字抽取滤波器305、数字低通滤波器102、数字Σ-Δ调制器103和数字内插滤波器204。Δ-ΣADC 101被配置为在采样频率F1处操作。数字抽取滤波器305 被耦合到Δ-ΣADC 101的输出。数字低通滤波器102被耦合到数字抽取滤波器305的输出，并且被配置为在采样频率F2处操作。数字Σ-Δ调制器103被耦合到数字低通滤波器102的输出，并且被配置为在采样频率F3处操作。数字内插滤波器304被耦合到数字Σ-Δ调制器103 的输出。
采样频率F1等于或低于目标采样频率Fs。F2等于F3，并且F2 和F3都低于F1。数字抽取滤波器305将Δ-ΣADC 101的输出信号的采样频率从F1减小(下采样)到F2。数字抽取滤波器305的抽取因子等于F1/F2，其是大于1的整数或有理分数。数字内插滤波器204 将数字Σ-Δ调制器103的输出信号的采样频率从F3增加到Fs。数字内插滤波器204的内插因子等于Fs/F3，其也是大于1的整数或有理分数。
在一个示例中，Δ-ΣADC 101在目标采样频率3MHz(F1＝Fs＝3 MHz)处操作。数字抽取滤波器305通过因子2对Δ-ΣADC101的输出信号进行下采样。数字低通滤波器102和数字Σ-Δ调制器103在 1.5MHz(F2＝F3＝1.5MHz)处操作。然后，数字内插滤波器204 通过2对数字Σ-Δ调制器103的输出信号进行上采样。在一些其他示例中，F1可以低于目标采样频率Fs。
数字抽取滤波器可以通过标准梳状滤波器或本领域已知的级联积分梳状(CIC)滤波器来实现。图4示出了CIC抽取滤波器400的实施例，其包括三个级联积分器401、由因子M的下采样单元402以及三个级联梳状滤波器403。应当理解，图4中所示的数字抽取滤波器的结构只是可能的抽取滤波器结构的许多示例中的一个。在本发明的备选实施例中，可以使用本领域中已知的其他类型的抽取滤波器电路来实现数字抽取滤波器。
在其他实施例中，数字Σ-Δ调制器103可以在目标频率处操作以便提供足够的性能，而Δ-ΣADC 101和数字低通滤波器102在较低的采样频率处操作。图5示出了另一实施例的数字麦克风接口电路500 的框图，其包括Δ-ΣADC 101、数字抽取滤波器305、数字低通滤波器102、数字内插滤波器204和数字Σ-Δ调制器103。Δ-ΣADC 101 被配置为在采样频率F1处操作。数字抽取滤波器305被耦合到Δ-Σ ADC 101的输出。数字低通滤波器102被耦合到数字抽取滤波器305 的输出，并且被配置为在采样频率F2操作。数字内插滤波器204被耦合到数字低通滤波器102的输出。数字Σ-Δ调制器103被耦合到数字内插滤波器204的输出，并且被配置为在采样频率F3操作。
F1可以等于或低于目标采样频率Fs。F2低于Fs，并且F3等于 F3。数字抽取滤波器305的抽取因子是F1/F2，并且数字内插滤波器 204的内插因子是F3/F2。在一个示例中，Δ-ΣADC 101在目标采样频率1.5MHz(F1＝Fs＝1.5MHz)处操作。数字抽取滤波器305通过因子2对Δ-ΣADC 101的输出信号进行下采样。数字低通滤波器 102在750千赫兹(KHz)处操作。数字内插滤波器204通过因子2 对数字低通滤波器102的输出信号进行上采样。数字Σ-Δ调制器103 也在3MHz处操作。在使用6MHz目标采样频率(Fs＝6MHz)的另一示例中，F1＝3MHz，F2＝1.5MHz并且Fs＝6MHz。抽取因子为2，内插因子为4。
在各种实施例中，有源噪声控制(ANC)滤波器被包括在数字麦克风接口电路中，以便减小Δ-ΣADC的输出信号的群延迟失真。ANC 滤波器也可以称为升压滤波器。图6示出了包括ANC滤波器605的另一实施例的数字麦克风接口电路600的框图。如图所示，数字麦克风接口电路600的结构类似于图2，除了ANC滤波器605被耦合在Δ-ΣADC 101和数字低通滤波器103之间。ANC滤波器605可以减小Δ-ΣADC 101的输出信号的群延迟失真。应当理解，ANC滤波器也可以被包括在本发明的备选实施例中，诸如在图3和图5中所示的数字麦克风接口电路。
可以使用有限脉冲响应(FIR)滤波器或均衡器来实现ANC滤波器。图7示出了ANC滤波器的实施例，其包括具有3个抽头的标准二阶FIR滤波器700。每个抽头的系数分别为C0、C1和C2。可以使用移位寄存器、查找表(LUT)、乘法单元和加法单元来实现ANC 滤波器700。应当理解，图7中所示的结构仅是可用于实现实施例ANC 滤波器的许多可能电路的一个示例。在备选实施例中，可以使用其他电路，诸如2017年7月7日提交的名称为“SensorArrangement Having a Optimized Group Delay and Signal Processing Method”的美国专利申请No.15/643,506中描述的那些电路，该专利申请通过引用其整体被结合于此。
在本发明的各种实施例中，数字麦克风接口电路可以包括被耦合到数字麦克风接口电路的数字Σ-Δ调制器的输出的接口电路。接口电路可以包括缓冲器和被配置为耦合到编解码器设备的输出。接口电路可以调整数字Σ-Δ调制器的输出信号的格式，并且使输出信号的格式满足编解码器设备的规范。
图8示出了实施例数字Σ-Δ调制器800的框图。如图所示，数字Σ-Δ调制器可以是包括五个数字积分器/累加器801-805、抖动806、单比特量化器807以及反馈回路808的五阶噪声成形器。通过反馈回路808从输入信号814中减去输出信号812。积分器801-805形成噪声形状滤波器，其响应可以由与每个积分器相关联的放大器增益 G1-G5确定。抖动(dither)806有意地将噪声添加到量化器807的输入信号，以便将量化误差随机化并且防止周期性限制循环。量化器807 执行量化并产生输出信号(比特流812)。比特流812的速率等于数字Σ-Δ调制器800的采样频率。数字Σ-Δ调制器800还包括具有增益 P1的谐振器809和具有增益P2的谐振器810，其中增益P1和P2可以确定谐振器809和810的谐振频率。应当理解，图8中所示的结构仅是一个示例，并且可以使用许多可能的电路来实现实施例数字Σ-Δ调制器。
图9示出了可以应用于数字麦克风接口电路的所有公开实施例的实施例方法的流程图900。如图所示，方法900开始于步骤901，其中通过Δ-ΣADC将模拟输入转换为数字信号。Δ-ΣADC在采样频率 F1处工作，并且产生采样频率F1的输出数字信号。在可选步骤902中，可以通过抽取滤波器执行下采样过程。在此过程中，Δ-ΣADC的输出数字信号的采样频率从F1减小到F2，其中F2是步骤903中ANC 滤波器的采样频率。如果采样频率F2低于F1，则可以发生步骤902，并且在一些实施例中，如果F2等于F1，则可以不需要步骤902。在步骤903中，通过ANC滤波器从输入信号中去除群延迟失真。方法 900前进到步骤904，其中ANC滤波器的输出信号然后由在采样频率 F2处操作的低通滤波器处理。根据数字麦克风接口电路的目标采样频率Fs和数字Σ-Δ调制器在步骤906中操作的采样频率F3，可以仅发生可选步骤905和可选步骤907中的一个。在步骤906中，数字Σ-Δ调制器调制输入信号并产生采样频率F3的输出信号。在F3等于 Fs并且F3高于F2的一些实施例中，可以发生步骤905并且可以不需要步骤907。在步骤905中，通过数字内插滤波器对步骤904中的低通滤波器的输出信号进行上采样，并且采样频率从F2增加到Fs。在一些其他实施例中，其中F3等于F2，并且F2和F3都低于Fs，仅使用步骤907。在步骤907中，数字Σ-Δ调制器的输出信号的采样频率从F3增加到Fs。
图10示出了麦克风接口电路系统1000的框图，其包括数字麦克风接口电路1001、MEMS麦克风换能器1002、电源1003和时钟输入 1004。数字麦克风接口电路1001包括Δ-ΣADC、数字低通滤波器、数字Σ-Δ调制器和接口电路。应当理解，数字麦克风接口电路1001可以包括如在本发明的各种实施例中描述的其他电子部件。数字麦克风接口电路1001的输入被耦合到MEMS麦克风换能器1002。数字麦克风接口电路1001还被耦合到电源1003和时钟输入1004。虽然图 10中未示出，但MEMS麦克风换能器1002也可以被耦合到电源1003。数字麦克风接口电路1001的输出被耦合到编解码器电路1005。
这里总结了本发明的示例实施例。从说明书和本文提交的权利要求的全部内容也可以理解其他实施例。
示例1：一种麦克风接口电路，包括：Δ-Σ模数转换器(ADC)，被配置为在第一采样频率处操作，Δ-ΣADC具有被配置为耦合到麦克风的输入；数字低通滤波器，被耦合到Δ-ΣADC的输出，数字低通滤波器被配置为在第二采样频率处操作；以及数字Σ-Δ调制器，被耦合到数字低通滤波器的输出，数字Σ-Δ调制器被配置为在第三采样频率处操作，其中第一采样频率和第三采样频率中的至少一个高于第二采样频率。
示例2：如示例1中的麦克风接口电路，还包括被耦合在数字低通滤波器和数字Σ-Δ调制器之间的第一数字内插滤波器，其中第一采样频率等于第二采样频率，并且第三采样频率高于第二采样频率。
示例3：如示例1或2之一中的麦克风接口电路，还包括被耦合在Δ-ΣADC和数字低通滤波器之间的数字抽取滤波器，其中第一采样频率高于第二采样频率。
示例4：如示例1-3之一中的麦克风接口电路，还包括被耦合到数字Σ-Δ调制器的第二数字内插滤波器，其中第二采样频率等于第三采样频率。
示例5：如示例1-4之一中的麦克风接口电路，其中第二数字内插滤波器被配置为通过多次重复数字Δ-Σ调制器的输出的每个样本来对数字Σ-Δ调制器的输出进行上采样。
示例6：如示例1-5之一中的麦克风接口电路，还包括被耦合在数字低通滤波器和Σ-Δ数字调制器之间的第三数字内插滤波器，其中第三采样频率高于第二采样频率。
示例7：如示例1-6之一中的麦克风接口电路，还包括被耦合到Δ-ΣADC的微机电系统(MEMS)麦克风换能器。
示例8：如示例1-7之一中的麦克风接口电路，其中第一采样频率、第二采样频率和第三采样频率在750KHz和8MHz之间。
示例9：如示例1-8之一中的麦克风接口电路，还包括被耦合在Δ-ΣADC和数字低通滤波器之间的有源噪声控制(ANC)滤波器，其中ANC滤波器被配置为减少Δ-ΣADC的输出的群延迟失真。
示例10：如示例1-9之一中的麦克风接口电路，其中ANC滤波器是有限脉冲响应(FIR)滤波器，数字低通滤波器是三阶无限脉冲响应(IIR)滤波器，并且数字Δ-Σ调制器是五阶噪声整形器。
示例11：如示例1-10之一中的麦克风接口电路，其中Δ-ΣADC 的输出是多比特数据流，并且数字Σ-Δ调制器的输出是单比特数据流。
示例12：一种麦克风信号处理方法，包括：通过Δ-Σ模数转换器 (ADC)将模拟信号转换为第一数字信号，其中Δ-ΣADC被配置为在第一采样频率处操作；通过数字低通滤波器滤波第一数字信号以产生第二数字信号，数字低通滤波器被配置为在第二采样频率处操作；以及通过数字Σ-Δ调制器在第三采样频率处调制第二数字信号，其中第一采样频率和第三采样频率中的至少一个高于第二采样频率。
示例13：如示例12中的麦克风信号处理方法，还包括：通过数字抽取滤波器下采样第一数字信号；以及通过数字内插滤波器上采样数字Σ-Δ调制器的输出信号，上采样包括多次重复数字Σ-Δ调制器的输出信号的每个采样，其中第一采样频率高于第二采样频率，并且第二采样频率等于第三采样频率。
示例14：如示例12或13之一中的麦克风信号处理方法，其中数字低通滤波器是三阶无限脉冲响应(IIR)滤波器，并且数字Σ-Δ调制器是五阶数字Σ-Δ调制器。
示例15：麦克风接口电路系统，包括：微机电系统(MEMS)麦克风换能器；Δ-Σ模数转换器(ADC)，被耦合到MEMS麦克风换能器的输出，Δ-ΣADC被配置为在第一采样频率处操作；数字低通滤波器，被耦合到Δ-ΣADC的输出，数字低通滤波器被配置为在第二采样频率处操作；数字Σ-Δ调制器，被耦合到数字低通滤波器的输出，数字Σ-Δ调制器被配置为在第三采样频率处操作；以及接口电路，被耦合到数字Σ-Δ调制器的输出，其中第一采样频率和第三采样频率中的至少一个高于第二采样频率。
示例16：如示例15中的麦克风接口电路系统，还包括：数字抽取滤波器，被耦合在Δ-ΣADC和数字低通滤波器之间；以及数字内插滤波器，被耦合到数字Σ-Δ调制器的输出，其中第一采样频率高于第二采样频率，并且第二采样频率等于第三采样频率。
示例17：如示例15或16之一中的麦克风接口电路系统，还包括：有源噪声控制(ANC)滤波器被耦合在Δ-ΣADC和数字低通滤波器之间，ANC滤波器减少Δ-ΣADC的输出的群延迟失真。
本文公开的电路和系统的逻辑功能可以使用定制数字逻辑、标准单元数字逻辑来实现，和/或可以在运行在处理器、微控制器或数字信号处理器上的软件中实现。这样的处理器可以包括例如处理器核、被耦合到处理器核的存储器和一个或多个输入/输出端口。备选地，可以使用本领域中已知的其他电路和系统以实现这些功能。还可以使用逻辑等效物来实现实施例逻辑电路。在一些实施例中，可以使用有源低逻辑来实现本文描述的有源高逻辑，被公开为在上升沿上被时钟控制的电路可以在下降沿被时钟控制，并且被配置为递增的计数器和电路可以递减，并且是反之亦然。实施例电路可以使用诸如互补金属氧化物半导体(CMOS)、精细几何CMOS或其他工艺技术的各种工艺技术在半导体衬底上实现，诸如硅衬底或本领域已知的其他衬底类型。
虽然已经参考说明性实施例描述了本发明，但是说明书并不旨在以限制意义来解释。在参考说明书的基础上，本领域技术人员将清楚说明性实施例的各种修改和组合以及本发明的其他实施例。因此，所附权利要求旨在涵盖任何这样的修改或实施例。

Claims (14)

1.一种麦克风接口电路，包括：
Δ-Σ模数转换器(ADC)，被配置为以第一采样频率操作，所述Δ-ΣADC具有被配置为耦合到麦克风的输入；
数字低通滤波器，被耦合到所述Δ-ΣADC的输出，所述数字低通滤波器被配置为以第二采样频率操作；
数字Σ-Δ调制器，被耦合到所述数字低通滤波器的输出，所述数字Σ-Δ调制器被配置为以第三采样频率操作，其中所述第一采样频率和所述第三采样频率中的至少一个高于所述第二采样频率；
被耦合到所述数字Σ-Δ调制器的输出的第一数字内插滤波器，其中所述第一采样频率高于所述第二采样频率，并且所述第二采样频率等于所述第三采样频率；以及
被耦合在所述Δ-ΣADC和所述数字低通滤波器之间的有源噪声控制(ANC)滤波器，其中所述ANC滤波器被配置为减少所述Δ-ΣADC的所述输出的群延迟失真。
2.根据权利要求1所述的麦克风接口电路，还包括被耦合在所述Δ-ΣADC和所述数字低通滤波器之间的数字抽取滤波器，其中所述第一采样频率高于所述第二采样频率。
3.根据权利要求2所述的麦克风接口电路，还包括被耦合到所述数字Σ-Δ调制器的第二数字内插滤波器，其中所述第二采样频率等于所述第三采样频率。
4.根据权利要求3所述的麦克风接口电路，其中所述第二数字内插滤波器被配置为通过多次重复所述数字Σ-Δ调制器的输出的每个样本来对所述数字Σ-Δ调制器的输出进行上采样。
5.根据权利要求2所述的麦克风接口电路，还包括被耦合在所述数字低通滤波器和所述数字Σ-Δ调制器之间的第三数字内插滤波器，其中所述第三采样频率高于所述第二采样频率。
6.根据权利要求1所述的麦克风接口电路，还包括被耦合到所述Δ-ΣADC的微机电系统(MEMS)麦克风换能器。
7.根据权利要求1所述的麦克风接口电路，其中所述第一采样频率、所述第二采样频率和所述第三采样频率在750KHz和8MHz之间。
8.根据权利要求1所述的麦克风接口电路，其中所述ANC滤波器是有限脉冲响应(FIR)滤波器，所述数字低通滤波器是三阶无限脉冲响应(IIR)滤波器，并且所述数字Σ-Δ调制器是五阶噪声整形器。
9.根据权利要求1所述的麦克风接口电路，其中所述Δ-ΣADC的输出是多比特数据流，并且所述数字Σ-Δ调制器的输出是单比特数据流。
10.一种麦克风信号处理方法，包括：
通过Δ-Σ模数转换器(ADC)将模拟信号转换为第一数字信号，其中所述Δ-ΣADC被配置为以第一采样频率操作；
通过数字低通滤波器滤波所述第一数字信号以产生第二数字信号，所述数字低通滤波器被配置为以第二采样频率操作；
通过数字Σ-Δ调制器以第三采样频率调制所述第二数字信号，其中所述第一采样频率和所述第三采样频率中的至少一个高于所述第二采样频率；
通过数字内插滤波器上采样所述数字Σ-Δ调制器的输出信号，上采样包括多次重复所述数字Σ-Δ调制器的所述输出信号的每个采样，其中所述第一采样频率高于所述第二采样频率，并且所述第二采样频率等于所述第三采样频率，
其中被耦合在所述Δ-ΣADC和所述数字低通滤波器之间的有源噪声控制(ANC)滤波器被配置为减少所述Δ-ΣADC的所述输出的群延迟失真。
11.根据权利要求10所述的麦克风信号处理方法，还包括：
通过数字抽取滤波器下采样所述第一数字信号。
12.根据权利要求10所述的麦克风信号处理方法，其中所述数字低通滤波器是三阶无限脉冲响应(IIR)滤波器，并且所述数字Σ-Δ调制器是五阶数字Σ-Δ调制器。
13.一种麦克风接口电路系统，包括：
微机电系统(MEMS)麦克风换能器；
Δ-Σ模数转换器(ADC)，被耦合到所述MEMS麦克风换能器的输出，所述Δ-ΣADC被配置为以第一采样频率操作；
数字低通滤波器，被耦合到所述Δ-ΣADC的输出，所述数字低通滤波器被配置为以第二采样频率操作；
数字Σ-Δ调制器，被耦合到所述数字低通滤波器的输出，所述数字Σ-Δ调制器被配置为以第三采样频率操作；
接口电路，被耦合到所述数字Σ-Δ调制器的输出，其中所述第一采样频率和所述第三采样频率中的至少一个高于所述第二采样频率；
被耦合到所述数字Σ-Δ调制器的输出的数字内插滤波器，其中所述第一采样频率高于所述第二采样频率，并且所述第二采样频率等于所述第三采样频率；以及
被耦合在所述Δ-ΣADC和所述数字低通滤波器之间的有源噪声控制(ANC)滤波器，其中所述ANC滤波器被配置为减少所述Δ-ΣADC的所述输出的群延迟失真。
14.根据权利要求13所述的麦克风接口电路系统，还包括：
数字抽取滤波器，被耦合在所述Δ-ΣADC和所述数字低通滤波器之间。
CN201811239342.3A 2017-10-23 2018-10-23 具有内插的数字硅麦克风 Active CN109698701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/790,848 2017-10-23
US15/790,848 US10348326B2 (en) 2017-10-23 2017-10-23 Digital silicon microphone with interpolation

Publications (2)

Publication Number Publication Date
CN109698701A CN109698701A (zh) 2019-04-30
CN109698701B true CN109698701B (zh) 2024-05-24

Family

ID=63832245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811239342.3A Active CN109698701B (zh) 2017-10-23 2018-10-23 具有内插的数字硅麦克风

Country Status (4)

Country Link
US (1) US10348326B2 (zh)
EP (1) EP3474453A1 (zh)
KR (1) KR102514329B1 (zh)
CN (1) CN109698701B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109644004B (zh) * 2017-08-08 2023-05-26 深圳市汇顶科技股份有限公司 转换模块以及转换电路
US11683624B1 (en) * 2020-05-12 2023-06-20 Qualcomm Technologies, Inc. Transducer with analog and digital modulators
US11821731B2 (en) * 2020-08-19 2023-11-21 Invensense, Inc. Minimizing a delay of a capacitance-to-voltage converter of a gyroscope by including such converter within a bandpass sigma-delta analog-to-digital converter of the gyroscope
KR102610404B1 (ko) * 2021-11-12 2023-12-05 금오공과대학교 산학협력단 슈퍼 레졸루션을 이용한 샘플링 방법
US11664007B1 (en) * 2022-04-27 2023-05-30 Harman International Industries, Incorporated Fast adapting high frequency remote microphone noise cancellation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879446A (zh) * 2003-11-24 2006-12-13 桑尼奥公司 包括整体多电平量化器和单比特转换装置的麦克风
CN101179872A (zh) * 2006-11-07 2008-05-14 索尼株式会社 数字滤波电路、数字滤波程序和噪声消除系统
CN101242678A (zh) * 2007-02-05 2008-08-13 索尼株式会社 信号处理设备和信号处理方法
CN101803202A (zh) * 2007-03-28 2010-08-11 美国思睿逻辑有限公司 基于超采样数字处理的低延迟信号处理
US8526628B1 (en) * 2009-12-14 2013-09-03 Audience, Inc. Low latency active noise cancellation system
CN103597542A (zh) * 2011-06-03 2014-02-19 美国思睿逻辑有限公司 一种用于个人音频设备的自适应噪声消除框架结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963160A (en) * 1993-09-13 1999-10-05 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates
EP2461323A1 (en) * 2010-12-01 2012-06-06 Dialog Semiconductor GmbH Reduced delay digital active noise cancellation
US9479865B2 (en) * 2014-03-31 2016-10-25 Analog Devices Global Transducer amplification circuit
DE102016116421A1 (de) 2016-07-07 2018-01-11 Infineon Technologies Ag Sensoranordnung mit optimierter gruppenlaufzeit und verfahren zur signalverarbeitung
US9941895B2 (en) * 2016-08-01 2018-04-10 Kopin Corporation Time delay in digitally oversampled sensor systems, apparatuses, and methods
US9742430B1 (en) * 2016-08-19 2017-08-22 Infineon Technologies Ag System and method for analog to digital conversion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1879446A (zh) * 2003-11-24 2006-12-13 桑尼奥公司 包括整体多电平量化器和单比特转换装置的麦克风
CN101179872A (zh) * 2006-11-07 2008-05-14 索尼株式会社 数字滤波电路、数字滤波程序和噪声消除系统
CN101242678A (zh) * 2007-02-05 2008-08-13 索尼株式会社 信号处理设备和信号处理方法
CN101803202A (zh) * 2007-03-28 2010-08-11 美国思睿逻辑有限公司 基于超采样数字处理的低延迟信号处理
US8526628B1 (en) * 2009-12-14 2013-09-03 Audience, Inc. Low latency active noise cancellation system
CN103597542A (zh) * 2011-06-03 2014-02-19 美国思睿逻辑有限公司 一种用于个人音频设备的自适应噪声消除框架结构

Also Published As

Publication number Publication date
EP3474453A1 (en) 2019-04-24
KR20190045076A (ko) 2019-05-02
US20190123762A1 (en) 2019-04-25
KR102514329B1 (ko) 2023-03-27
US10348326B2 (en) 2019-07-09
CN109698701A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN109698701B (zh) 具有内插的数字硅麦克风
EP2860875B1 (en) Analogue to digital converter
US9936304B2 (en) Digital silicon microphone with configurable sensitivity, frequency response and noise transfer function
US8953813B2 (en) Reduced delay digital active noise cancellation
TWI224935B (en) Digital microphone
EP3166330A1 (en) Systems and methods for compressing a digital signal in a digital microphone system
JP2007533180A (ja) シグマ・デルタ変調器
EP3855763A1 (en) Configurable microphone using internal clock changing
EP3855764A1 (en) Configurable microphone using internal clock changing
CN110708069B (zh) 一种异步采样率转换装置及转换方法
CN108737944B (zh) 用于传感器的西格玛德尔塔调制器
US11050435B1 (en) Sample rate conversion circuit with noise shaping modulation
US11329634B1 (en) Digital filter structure
US10972123B1 (en) Signal processing structure
TW408531B (en) Signal processing method and device
KR101559456B1 (ko) 지연된 피드―포워드 경로를 갖는 저전력·저면적 3차 시그마―델타 변조기
Venugopal et al. Design and implementation of a decimation filter for hearing aid applications
JPH0548463A (ja) ノイズシエーピングａ−ｄ変換器
JP3154857B2 (ja) 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路
Macadie Key design considerations for high quality audio ADC performance
Tayyab et al. Design of Delta Sigma Analog to Digital Converter for high fidelity MEMS microphone
Wang et al. 16-bit Delta-Sigma DAC with cascade-of-resonators feed-forward modulator and interpolation filter with OCSD code
Cho et al. Design of a Stereo Audio Sigma Delta ADC with 92.4 dB SNR and-88.3 dB THD+ N
Puidokas et al. Interpolator in a Sigma-Delta digital-to-analog converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant