JP3154857B2 - 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路 - Google Patents
補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路Info
- Publication number
- JP3154857B2 JP3154857B2 JP04014093A JP4014093A JP3154857B2 JP 3154857 B2 JP3154857 B2 JP 3154857B2 JP 04014093 A JP04014093 A JP 04014093A JP 4014093 A JP4014093 A JP 4014093A JP 3154857 B2 JP3154857 B2 JP 3154857B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- adder
- input
- latch
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、補間型ノイズシェーピ
ング量子化器と、それを備えたオーバーサンプリングＤ
−Ａ変換回路に関するものである。
ング量子化器と、それを備えたオーバーサンプリングＤ
−Ａ変換回路に関するものである。
【０００２】
【従来の技術】周知のように、デジタルデータをアナロ
グデータに変換する手段として、オーバーサンプリング
Ｄ−Ａ変換回路が知られている。例えば、「ラジオ技
術」（１９８９年 ７月号 ３９ｐ〜 ）などに記載さ
れているように、オーバーサンプリングＤ−Ａ変換回路
は、入力デジタルデータのサンプリングレートを、デジ
タルフィルタと補間フィルタとを用いて折り返し雑音を
抑制しながら、オーバーサンプリングするためのサンプ
リングレートまで高め、そのオーバーサンプリングされ
た信号を１ビットあるいは低分解能のビットの量子化器
に入力し、この量子化器から出力されたデジタルデータ
を低次のアナログローパスフィルタでアナログデータに
変換するものである。
グデータに変換する手段として、オーバーサンプリング
Ｄ−Ａ変換回路が知られている。例えば、「ラジオ技
術」（１９８９年 ７月号 ３９ｐ〜 ）などに記載さ
れているように、オーバーサンプリングＤ−Ａ変換回路
は、入力デジタルデータのサンプリングレートを、デジ
タルフィルタと補間フィルタとを用いて折り返し雑音を
抑制しながら、オーバーサンプリングするためのサンプ
リングレートまで高め、そのオーバーサンプリングされ
た信号を１ビットあるいは低分解能のビットの量子化器
に入力し、この量子化器から出力されたデジタルデータ
を低次のアナログローパスフィルタでアナログデータに
変換するものである。
【０００３】このＤ−Ａ変換の原理について図６を用い
て説明する。なお図６において、縦軸はスペクトル強
度、横軸は周波数、ｆOSはオーバーサンプリング周波数
である。図６の（ａ）に示すように、デジタル入力信号
すなわち原信号のサンプリング周波数をｆs とすると、
原信号の周波数スペクトルはｆs ／２で折り返されて高
調波を生じている。先ずこの原信号に０挿入を行ない、
原信号のサンプリングレートを若干高くする。０挿入と
は、原信号のサンプリングレートを高めるに際して、本
来原信号になかった次系列に０データを挿入してサンプ
リングレートを高める方法である。この方法で例えばサ
ンプリングレートを３倍に高め、その後、高次のバンド
パスフィルタに原信号を通したとすると、その信号のス
ペクトルは図６の（ａ）のように、デジタルフィルタに
よって原信号の高調波が取り除かれたスペクトルにな
る。しかしこの段階では、ｆs ，２ｆs の付近に生じる
高調波は取り除けるものの、３ｆs の付近に生じる高調
波は、高次のデジタルバンドパスフィルタの特性もｆs
×３／２で折り返すために取り除けない。そこでこの信
号を、原信号のサンプリングレートよりも数十から数百
倍高いオーバーサンプリングレートの補間フィルタを通
すことにより、原信号の高調波を完全に抑制し、量子化
器に入力できるようにする。補間フィルタの特性として
は、通常、入力信号の線形補間を行うフィルタが用いら
れる。図６の（ｂ）に示すように、線形補間フィルタの
周波数特性は３ｆs に零点を持つ。従って３ｆs 付近に
ある原信号の高調波は取り除かれる。このように、高調
波を取り除いた信号を量子化器に入力すると、量子化器
の出力のスペクトルは、図６の（ｃ）に示すように、量
子化雑音が原信号に付加された形になる。そこでこの量
子化雑音を、図６の（ｄ）に示すように、アナログロー
パスフィルタを通すことにより取り除き、アナログ出力
信号すなわちアナログ化された原信号を得ることができ
る。
て説明する。なお図６において、縦軸はスペクトル強
度、横軸は周波数、ｆOSはオーバーサンプリング周波数
である。図６の（ａ）に示すように、デジタル入力信号
すなわち原信号のサンプリング周波数をｆs とすると、
原信号の周波数スペクトルはｆs ／２で折り返されて高
調波を生じている。先ずこの原信号に０挿入を行ない、
原信号のサンプリングレートを若干高くする。０挿入と
は、原信号のサンプリングレートを高めるに際して、本
来原信号になかった次系列に０データを挿入してサンプ
リングレートを高める方法である。この方法で例えばサ
ンプリングレートを３倍に高め、その後、高次のバンド
パスフィルタに原信号を通したとすると、その信号のス
ペクトルは図６の（ａ）のように、デジタルフィルタに
よって原信号の高調波が取り除かれたスペクトルにな
る。しかしこの段階では、ｆs ，２ｆs の付近に生じる
高調波は取り除けるものの、３ｆs の付近に生じる高調
波は、高次のデジタルバンドパスフィルタの特性もｆs
×３／２で折り返すために取り除けない。そこでこの信
号を、原信号のサンプリングレートよりも数十から数百
倍高いオーバーサンプリングレートの補間フィルタを通
すことにより、原信号の高調波を完全に抑制し、量子化
器に入力できるようにする。補間フィルタの特性として
は、通常、入力信号の線形補間を行うフィルタが用いら
れる。図６の（ｂ）に示すように、線形補間フィルタの
周波数特性は３ｆs に零点を持つ。従って３ｆs 付近に
ある原信号の高調波は取り除かれる。このように、高調
波を取り除いた信号を量子化器に入力すると、量子化器
の出力のスペクトルは、図６の（ｃ）に示すように、量
子化雑音が原信号に付加された形になる。そこでこの量
子化雑音を、図６の（ｄ）に示すように、アナログロー
パスフィルタを通すことにより取り除き、アナログ出力
信号すなわちアナログ化された原信号を得ることができ
る。
【０００４】このような従来のオーバーサンプリングＤ
−Ａ変換回路は、回路の一部にデルタ−シグマ型量子化
器を用いて実現されることが多かった。このデルタ−シ
グマ型量子化器のうち、２次のデルタ−シグマ型量子化
器は、図７にように、加算器３１ａ〜３１ｉと、１クロ
ックの遅延回路３２ａ〜３２ｅと、量子化器３３ａ〜３
３ｄと、スイッチコントロール回路３４ａ〜３４ｄと、
アナログ加算器３５とを備えていた。
−Ａ変換回路は、回路の一部にデルタ−シグマ型量子化
器を用いて実現されることが多かった。このデルタ−シ
グマ型量子化器のうち、２次のデルタ−シグマ型量子化
器は、図７にように、加算器３１ａ〜３１ｉと、１クロ
ックの遅延回路３２ａ〜３２ｅと、量子化器３３ａ〜３
３ｄと、スイッチコントロール回路３４ａ〜３４ｄと、
アナログ加算器３５とを備えていた。
【０００５】この従来の２次のデルタ−シグマ型量子化
器において、入力信号をＸ（ｚ）、各量子化器３３ａ〜
３３ｄにより付加される量子化雑音をＱ1 （ｚ）〜Ｑ4
（ｚ）とすると、図７のＡ点〜Ｄ点の出力は下記数１の
ようになる。
器において、入力信号をＸ（ｚ）、各量子化器３３ａ〜
３３ｄにより付加される量子化雑音をＱ1 （ｚ）〜Ｑ4
（ｚ）とすると、図７のＡ点〜Ｄ点の出力は下記数１の
ようになる。
【０００６】
【数１】
【０００７】この各出力にアナログ加算器３５を用いて
それぞれに重み付けをして加算すると、下記数２のよう
になる。
それぞれに重み付けをして加算すると、下記数２のよう
になる。
【０００８】
【数２】
【０００９】ここで、Ｑ1 （ｚ）＝２Ｑ2 （ｚ）＝４Ｑ
3 （ｚ）＝８Ｑ4 （ｚ）であるので、伝達関数は、規格
化すれば下記数３のようになる。
3 （ｚ）＝８Ｑ4 （ｚ）であるので、伝達関数は、規格
化すれば下記数３のようになる。
【００１０】
【数３】
【００１１】すなわち、２次のデルタ−シグマ量子化特
性を得ることができる。しかし、この場合、アナログ加
算器３５として、図８に示すように、複数のアナログス
イッチ３７と複数のキャパシタ３８とオペアンプ３９と
からなるスイッチトキャパシタ積分器を用いるため、キ
ャパシタ３８の容量の比がＤ−Ａ特性に影響してしま
う。さらに、２次のデルタ−シグマ型量子化器では、付
加される量子化雑音が（１−ｚ-1）2 になり、オーバー
サンプリング周波数の１／６で振幅特性が１となるた
め、量子化雑音のスペクトルがオーバーサンプリング周
波数の１／６の付近からかなり急峻に大きくなる。従っ
て、この量子化雑音を除去するため、低い遮断周波数を
もつ高次のローパスアナログフィルタを用いる必要があ
ることから、オーバーサンプリングＤ−Ａ変換回路をＬ
ＳＩなどに組み込む際に、上記のアナログ的要素が特性
を左右することになり、ＬＳＩ化に不利であるという問
題があった。
性を得ることができる。しかし、この場合、アナログ加
算器３５として、図８に示すように、複数のアナログス
イッチ３７と複数のキャパシタ３８とオペアンプ３９と
からなるスイッチトキャパシタ積分器を用いるため、キ
ャパシタ３８の容量の比がＤ−Ａ特性に影響してしま
う。さらに、２次のデルタ−シグマ型量子化器では、付
加される量子化雑音が（１−ｚ-1）2 になり、オーバー
サンプリング周波数の１／６で振幅特性が１となるた
め、量子化雑音のスペクトルがオーバーサンプリング周
波数の１／６の付近からかなり急峻に大きくなる。従っ
て、この量子化雑音を除去するため、低い遮断周波数を
もつ高次のローパスアナログフィルタを用いる必要があ
ることから、オーバーサンプリングＤ−Ａ変換回路をＬ
ＳＩなどに組み込む際に、上記のアナログ的要素が特性
を左右することになり、ＬＳＩ化に不利であるという問
題があった。
【００１２】そこで、例えば「日経エレクトロニクス」
（1988.8.8 no453 219p ）に記載されているように、デ
ルタ−シグマ型量子化器の代わりに補間型ノイズシェー
ピング量子化器を採用することが提案されている。この
従来の補間型ノイズシェーピング量子化器は、図９のよ
うに、第１の加算器４１と、第２の加算器４２と、第１
のラッチ４３と、第２のラッチ４４と、第３のラッチ４
５と、量子化器４６と、アナログ積分器４７とを備えて
いた。この補間型ノイズシェーピング量子化器は、デル
タ−シグマ型量子化器に比べて、量子化の際に付加され
る量子化雑音を初めから小さくできるという利点があ
り、その付加される量子化雑音の最小値は入力信号の最
大周波数で決定される。また、出力特性が信号の微分特
性になるため、出力信号を、図１０に示すような、複数
のアナログスイッチ４９と複数のキャパシタ５０とオペ
アンプ５１とからなるアナログ積分器に通さなければな
らないが、出力値は１ビットですむため、多値出力にな
るデルタ−シグマ量子化器のようにキャパシタの容量比
精度といったアナログ的要素でＳＮ特性を左右されない
という性質がある。
（1988.8.8 no453 219p ）に記載されているように、デ
ルタ−シグマ型量子化器の代わりに補間型ノイズシェー
ピング量子化器を採用することが提案されている。この
従来の補間型ノイズシェーピング量子化器は、図９のよ
うに、第１の加算器４１と、第２の加算器４２と、第１
のラッチ４３と、第２のラッチ４４と、第３のラッチ４
５と、量子化器４６と、アナログ積分器４７とを備えて
いた。この補間型ノイズシェーピング量子化器は、デル
タ−シグマ型量子化器に比べて、量子化の際に付加され
る量子化雑音を初めから小さくできるという利点があ
り、その付加される量子化雑音の最小値は入力信号の最
大周波数で決定される。また、出力特性が信号の微分特
性になるため、出力信号を、図１０に示すような、複数
のアナログスイッチ４９と複数のキャパシタ５０とオペ
アンプ５１とからなるアナログ積分器に通さなければな
らないが、出力値は１ビットですむため、多値出力にな
るデルタ−シグマ量子化器のようにキャパシタの容量比
精度といったアナログ的要素でＳＮ特性を左右されない
という性質がある。
【００１３】従来このようなオーバーサンプリングＤ−
Ａ変換回路は、デジタル通信用の音声コーディング回路
に幅広く用いられており、その満たさなければならない
規格はＣＣＩＴＴ勧告Ｇ．７２１において詳しく決めら
れている。特に近年携帯通信用端末装置に用いられるよ
うになってきているため、できるだけ少ない消費電力で
オーバーサンプリングＤ−Ａ変換回路を動作させる必要
が生じており、オーバーサンプリングＤ−Ａ変換回路の
オーバーサンプリングレートを１００倍以下とすること
が、低消費電力化のために望まれている。
Ａ変換回路は、デジタル通信用の音声コーディング回路
に幅広く用いられており、その満たさなければならない
規格はＣＣＩＴＴ勧告Ｇ．７２１において詳しく決めら
れている。特に近年携帯通信用端末装置に用いられるよ
うになってきているため、できるだけ少ない消費電力で
オーバーサンプリングＤ−Ａ変換回路を動作させる必要
が生じており、オーバーサンプリングＤ−Ａ変換回路の
オーバーサンプリングレートを１００倍以下とすること
が、低消費電力化のために望まれている。
【００１４】
【発明が解決しようとする課題】しかしながら上記従来
のアナログ回路構成の簡単な１次補間型ノイズシェーピ
ング量子化器を用いたオーバーサンプリングＤ−Ａ変換
回路では、オーバーサンプリングレートが低いため、Ｃ
ＣＩＴＴ勧告Ｇ．７２１の規格を充分に満たさないとう
問題があった。
のアナログ回路構成の簡単な１次補間型ノイズシェーピ
ング量子化器を用いたオーバーサンプリングＤ−Ａ変換
回路では、オーバーサンプリングレートが低いため、Ｃ
ＣＩＴＴ勧告Ｇ．７２１の規格を充分に満たさないとう
問題があった。
【００１５】本発明はかかる事情に鑑みて成されたもの
であり、ＳＮ対入力信号特性がアナログ回路の特性に依
存しないのでＬＳＩ化し易く、しかも特性の優れたオー
バーサンプリングＤ−Ａ変換回路と、それを実現する補
間型ノイズシェーピング量子化器とを提供することを目
的とする。
であり、ＳＮ対入力信号特性がアナログ回路の特性に依
存しないのでＬＳＩ化し易く、しかも特性の優れたオー
バーサンプリングＤ−Ａ変換回路と、それを実現する補
間型ノイズシェーピング量子化器とを提供することを目
的とする。
【００１６】
【課題を解決するための手段】請求項１の発明は、第１
の入力端にデジタルの入力信号が入力される第１の加算
器と、この第１の加算器の出力が第１の入力端に入力さ
れる第２の加算器と、前記第１の加算器の出力が入力さ
れる第１のラッチと、前記第２の加算器の出力が入力さ
れる量子化器と、この量子化器の出力が入力されるアナ
ログ積分器および第２のラッチと、前記第１のラッチの
出力が第１の入力端に入力され、前記第２のラッチの出
力の反転信号が第２の入力端に入力される第３の加算器
と、この第３の加算器の出力が入力される第１および第
２のデジタルフィルタと、前記第２のラッチの出力が第
１の入力端に入力される第４の加算器と、前記第４の加
算器の出力が入力される第３のラッチと、を備え、前記
第３のラッチの出力を前記第４の加算器の第２の入力端
に供給し、前記第４の加算器の出力の反転信号を前記第
１の加算器の第２の入力端に供給し、前記第１のデジタ
ルフィルタの出力を前記第１の加算器の第３の入力端に
供給し、前記第２のデジタルフィルタの出力を前記第２
の加算器の第２の入力端に供給し、前記アナログ積分器
の出力端から出力信号を取り出す構成としたことを特徴
としている。
の入力端にデジタルの入力信号が入力される第１の加算
器と、この第１の加算器の出力が第１の入力端に入力さ
れる第２の加算器と、前記第１の加算器の出力が入力さ
れる第１のラッチと、前記第２の加算器の出力が入力さ
れる量子化器と、この量子化器の出力が入力されるアナ
ログ積分器および第２のラッチと、前記第１のラッチの
出力が第１の入力端に入力され、前記第２のラッチの出
力の反転信号が第２の入力端に入力される第３の加算器
と、この第３の加算器の出力が入力される第１および第
２のデジタルフィルタと、前記第２のラッチの出力が第
１の入力端に入力される第４の加算器と、前記第４の加
算器の出力が入力される第３のラッチと、を備え、前記
第３のラッチの出力を前記第４の加算器の第２の入力端
に供給し、前記第４の加算器の出力の反転信号を前記第
１の加算器の第２の入力端に供給し、前記第１のデジタ
ルフィルタの出力を前記第１の加算器の第３の入力端に
供給し、前記第２のデジタルフィルタの出力を前記第２
の加算器の第２の入力端に供給し、前記アナログ積分器
の出力端から出力信号を取り出す構成としたことを特徴
としている。
【００１７】請求項２の発明は、第１のデジタルフィル
タが、第３の加算器の出力をそのまま第１の加算器の第
３の入力端に供給し、第２のデジタルフィルタが、右１
ビットシフタにより実現されている構成としたことを特
徴としている。請求項３の発明は、デジタルの音声信号
を補間する０挿入器と、この０挿入器の出力の折り返し
雑音を除去するデジタルフィルタと、このデジタルフィ
ルタの出力のサンプリングレートを高める補間フィルタ
と、この補間フィルタの出力を量子化するオーバーサン
プリングＤ−Ａ量子化器と、前記オーバーサンプリング
Ｄ−Ａ量子化器の出力をアナログ化するアナログポスト
フィルタと、を設け、前記オーバーサンプリングＤ−Ａ
量子化器として、第１の入力端にデジタルの入力信号が
入力される第１の加算器と、この第１の加算器の出力が
第１の入力端に入力される第２の加算器と、前記第１の
加算器の出力が入力される第１のラッチと、前記第２の
加算器の出力が入力される量子化器と、この量子化器の
出力が入力されるアナログ積分器および第２のラッチ
と、前記第１のラッチの出力が第１の入力端に入力さ
れ、前記第２のラッチの出力の反転信号が第２の入力端
に入力される第３の加算器と、この第３の加算器の出力
が入力される第１および第２のデジタルフィルタと、前
記第２のラッチの出力が第１の入力端に入力される第４
の加算器と、この第４の加算器の出力が入力される第３
のラッチと、を備え、前記第３のラッチの出力を前記第
４の加算器の第２の入力端に供給し、前記第４の加算器
の出力の反転信号を前記第１の加算器の第２の入力端に
供給し、前記第１のデジタルフィルタの出力を前記第１
の加算器の第３の入力端に供給し、前記第２のデジタル
フィルタの出力を前記第２の加算器の第２の入力端に供
給し、前記アナログ積分器の出力端から出力信号を取り
出す構成とした補間型ノイズシェーピング量子化器を用
いたことを特徴としている。
タが、第３の加算器の出力をそのまま第１の加算器の第
３の入力端に供給し、第２のデジタルフィルタが、右１
ビットシフタにより実現されている構成としたことを特
徴としている。請求項３の発明は、デジタルの音声信号
を補間する０挿入器と、この０挿入器の出力の折り返し
雑音を除去するデジタルフィルタと、このデジタルフィ
ルタの出力のサンプリングレートを高める補間フィルタ
と、この補間フィルタの出力を量子化するオーバーサン
プリングＤ−Ａ量子化器と、前記オーバーサンプリング
Ｄ−Ａ量子化器の出力をアナログ化するアナログポスト
フィルタと、を設け、前記オーバーサンプリングＤ−Ａ
量子化器として、第１の入力端にデジタルの入力信号が
入力される第１の加算器と、この第１の加算器の出力が
第１の入力端に入力される第２の加算器と、前記第１の
加算器の出力が入力される第１のラッチと、前記第２の
加算器の出力が入力される量子化器と、この量子化器の
出力が入力されるアナログ積分器および第２のラッチ
と、前記第１のラッチの出力が第１の入力端に入力さ
れ、前記第２のラッチの出力の反転信号が第２の入力端
に入力される第３の加算器と、この第３の加算器の出力
が入力される第１および第２のデジタルフィルタと、前
記第２のラッチの出力が第１の入力端に入力される第４
の加算器と、この第４の加算器の出力が入力される第３
のラッチと、を備え、前記第３のラッチの出力を前記第
４の加算器の第２の入力端に供給し、前記第４の加算器
の出力の反転信号を前記第１の加算器の第２の入力端に
供給し、前記第１のデジタルフィルタの出力を前記第１
の加算器の第３の入力端に供給し、前記第２のデジタル
フィルタの出力を前記第２の加算器の第２の入力端に供
給し、前記アナログ積分器の出力端から出力信号を取り
出す構成とした補間型ノイズシェーピング量子化器を用
いたことを特徴としている。
【００１８】
【作用】請求項１の発明において、第１の加算器は、第
１の入力端にデジタルの入力信号が入力される。第２の
加算器は、第１の加算器の出力が第１の入力端に入力さ
れる。第１のラッチは、第１の加算器の出力が入力され
る。量子化器は、第２の加算器の出力が入力される。ア
ナログ積分器および第２のラッチは、量子化器の出力が
入力される。第３の加算器は、第１のラッチの出力が第
１の入力端に入力され、第２のラッチの出力の反転信号
が第２の入力端に入力される。第１および第２のデジタ
ルフィルタは、第３の加算器の出力が入力される。第４
の加算器は、第２のラッチの出力が第１の入力端に入力
される。第３のラッチは、第４の加算器の出力が入力さ
れる。そして、第３のラッチの出力を第４の加算器の第
２の入力端に供給し、第４の加算器の出力の反転信号を
第１の加算器の第２の入力端に供給し、第１のデジタル
フィルタの出力を第１の加算器の第３の入力端に供給
し、第２のデジタルフィルタの出力を第２の加算器の第
２の入力端に供給し、アナログ積分器の出力端から出力
信号を取り出す。
１の入力端にデジタルの入力信号が入力される。第２の
加算器は、第１の加算器の出力が第１の入力端に入力さ
れる。第１のラッチは、第１の加算器の出力が入力され
る。量子化器は、第２の加算器の出力が入力される。ア
ナログ積分器および第２のラッチは、量子化器の出力が
入力される。第３の加算器は、第１のラッチの出力が第
１の入力端に入力され、第２のラッチの出力の反転信号
が第２の入力端に入力される。第１および第２のデジタ
ルフィルタは、第３の加算器の出力が入力される。第４
の加算器は、第２のラッチの出力が第１の入力端に入力
される。第３のラッチは、第４の加算器の出力が入力さ
れる。そして、第３のラッチの出力を第４の加算器の第
２の入力端に供給し、第４の加算器の出力の反転信号を
第１の加算器の第２の入力端に供給し、第１のデジタル
フィルタの出力を第１の加算器の第３の入力端に供給
し、第２のデジタルフィルタの出力を第２の加算器の第
２の入力端に供給し、アナログ積分器の出力端から出力
信号を取り出す。
【００１９】請求項２の発明において、第１のデジタル
フィルタは、第３の加算器の出力をそのまま第１の加算
器の第３の入力端に供給する。第２のデジタルフィルタ
は、右１ビットシフタにより実現されている。請求項３
の発明において、０挿入器は、デジタルの音声信号を補
間する。デジタルフィルタは、０挿入器の出力の折り返
し雑音を除去する。補間フィルタは、デジタルフィルタ
の出力のサンプリングレートを高める。オーバーサンプ
リングＤ−Ａ量子化器は、補間フィルタの出力を量子化
する。アナログポストフィルタは、オーバーサンプリン
グＤ−Ａ量子化器の出力をアナログ化する。第１の加算
器は、第１の入力端にデジタルの入力信号が入力され
る。第２の加算器は、第１の加算器の出力が第１の入力
端に入力される。第１のラッチは、第１の加算器の出力
が入力される。量子化器は、第２の加算器の出力が入力
される。アナログ積分器および第２のラッチは、量子化
器の出力が入力される。第３の加算器は、第１のラッチ
の出力が第１の入力端に入力され、第２のラッチの出力
の反転信号が第２の入力端に入力される。第１および第
２のデジタルフィルタは、第３の加算器の出力が入力さ
れる。第４の加算器は、第２のラッチの出力が第１の入
力端に入力される。第３のラッチは、第４の加算器の出
力が入力される。そして、第３のラッチの出力を第４の
加算器の第２の入力端に供給し、第４の加算器の出力の
反転信号を第１の加算器の第２の入力端に供給し、第１
のデジタルフィルタの出力を第１の加算器の第３の入力
端に供給し、第２のデジタルフィルタの出力を第２の加
算器の第２の入力端に供給し、アナログ積分器の出力端
から出力信号を取り出す。
フィルタは、第３の加算器の出力をそのまま第１の加算
器の第３の入力端に供給する。第２のデジタルフィルタ
は、右１ビットシフタにより実現されている。請求項３
の発明において、０挿入器は、デジタルの音声信号を補
間する。デジタルフィルタは、０挿入器の出力の折り返
し雑音を除去する。補間フィルタは、デジタルフィルタ
の出力のサンプリングレートを高める。オーバーサンプ
リングＤ−Ａ量子化器は、補間フィルタの出力を量子化
する。アナログポストフィルタは、オーバーサンプリン
グＤ−Ａ量子化器の出力をアナログ化する。第１の加算
器は、第１の入力端にデジタルの入力信号が入力され
る。第２の加算器は、第１の加算器の出力が第１の入力
端に入力される。第１のラッチは、第１の加算器の出力
が入力される。量子化器は、第２の加算器の出力が入力
される。アナログ積分器および第２のラッチは、量子化
器の出力が入力される。第３の加算器は、第１のラッチ
の出力が第１の入力端に入力され、第２のラッチの出力
の反転信号が第２の入力端に入力される。第１および第
２のデジタルフィルタは、第３の加算器の出力が入力さ
れる。第４の加算器は、第２のラッチの出力が第１の入
力端に入力される。第３のラッチは、第４の加算器の出
力が入力される。そして、第３のラッチの出力を第４の
加算器の第２の入力端に供給し、第４の加算器の出力の
反転信号を第１の加算器の第２の入力端に供給し、第１
のデジタルフィルタの出力を第１の加算器の第３の入力
端に供給し、第２のデジタルフィルタの出力を第２の加
算器の第２の入力端に供給し、アナログ積分器の出力端
から出力信号を取り出す。
【００２０】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例における補間型ノイ
ズシェーピング量子化器の構成図で、この補間型ノイズ
シェーピング量子化器は、第１の加算器１と、第２の加
算器２と、第３の加算器３と、第４の加算器４と、第１
のラッチ５と、第２のラッチ６と、第３のラッチ７と、
第１のデジタルフィルタ８と、第２のデジタルフィルタ
９と、量子化器１０と、アナログ積分器１１とを備えて
いる。第１の加算器１は、入力信号と第４の加算器４の
出力の反転信号と第１のデジタルフィルタ８の出力とを
加算する。第２の加算器２は、第１の加算器１の出力と
第２のデジタルフィルタ９の出力とを加算する。第３の
加算器３は、第１のラッチ５の出力と第２のラッチ６の
出力の反転信号とを加算する。第４の加算器４は、第２
のラッチ６の出力と第３のラッチ７の出力とを加算す
る。第１のラッチ５は、第１の加算器１の出力をラッチ
する。第２のラッチ６は、量子化器１０の出力をラッチ
する。第３のラッチ７は、第４の加算器４の出力をラッ
チする。第１のデジタルフィルタ８は、第３の加算器３
の出力を処理する。第２のデジタルフィルタ９は、第３
の加算器３の出力を処理する。量子化器１０は、第２の
加算器２の出力を量子化する。アナログ積分器１１は、
量子化器１０の出力を積分する。
説明する。図１は本発明の一実施例における補間型ノイ
ズシェーピング量子化器の構成図で、この補間型ノイズ
シェーピング量子化器は、第１の加算器１と、第２の加
算器２と、第３の加算器３と、第４の加算器４と、第１
のラッチ５と、第２のラッチ６と、第３のラッチ７と、
第１のデジタルフィルタ８と、第２のデジタルフィルタ
９と、量子化器１０と、アナログ積分器１１とを備えて
いる。第１の加算器１は、入力信号と第４の加算器４の
出力の反転信号と第１のデジタルフィルタ８の出力とを
加算する。第２の加算器２は、第１の加算器１の出力と
第２のデジタルフィルタ９の出力とを加算する。第３の
加算器３は、第１のラッチ５の出力と第２のラッチ６の
出力の反転信号とを加算する。第４の加算器４は、第２
のラッチ６の出力と第３のラッチ７の出力とを加算す
る。第１のラッチ５は、第１の加算器１の出力をラッチ
する。第２のラッチ６は、量子化器１０の出力をラッチ
する。第３のラッチ７は、第４の加算器４の出力をラッ
チする。第１のデジタルフィルタ８は、第３の加算器３
の出力を処理する。第２のデジタルフィルタ９は、第３
の加算器３の出力を処理する。量子化器１０は、第２の
加算器２の出力を量子化する。アナログ積分器１１は、
量子化器１０の出力を積分する。
【００２１】先ず、この補間型ノイズシェーピング量子
化器のｚ領域での伝達関数を求める。いま、第１の加算
器１からの出力をＶ（ｚ）、入力信号をＸ（ｚ）、出力
信号をＹ（ｚ）、量子化雑音をＱ（ｚ）とすると、下記
数４および下記数５が成立する。
化器のｚ領域での伝達関数を求める。いま、第１の加算
器１からの出力をＶ（ｚ）、入力信号をＸ（ｚ）、出力
信号をＹ（ｚ）、量子化雑音をＱ（ｚ）とすると、下記
数４および下記数５が成立する。
【００２２】
【数４】
【００２３】
【数５】
【００２４】上記数４より、下記数６が成立する。
【００２５】
【数６】
【００２６】また上記数５より、下記数７が成立する。
【００２７】
【数７】
【００２８】上記数６を上記数７に代入してＹ（ｚ）に
ついて解くと、下記数８となる。
ついて解くと、下記数８となる。
【００２９】
【数８】
【００３０】ここで、従来の補間型ノイズシェーピング
量子化器の伝達関数は下記数９で表される。
量子化器の伝達関数は下記数９で表される。
【００３１】
【数９】
【００３２】したがって、本実施例の補間型ノイズシェ
ーピング量子化器は、量子化雑音Ｑ（ｚ）の伝達関数が
従来の補間型ノイズシェーピング量子化器と異なってお
り、それは下記数１０で表される。
ーピング量子化器は、量子化雑音Ｑ（ｚ）の伝達関数が
従来の補間型ノイズシェーピング量子化器と異なってお
り、それは下記数１０で表される。
【００３３】
【数１０】
【００３４】すなわち、Ａ（ｚ），Ｂ（ｚ）を適当に選
べば、量子化雑音の伝達関数として最適な伝達関数を選
ぶことができる。例えば、デジタル回路で最も簡単な構
成として、Ａ（ｚ）＝１、Ｂ（ｚ）＝１／２として伝達
関数を下記数１１のように選択すると、その伝達関数の
振幅は、第２図に示すように、通常の伝達関数（１−ｚ
-1）の場合に比べて、低周波領域で小さく高周波領域で
大きくなり、しかも低周波領域においては比較的量子化
雑音の振幅が急峻に変化しない。
べば、量子化雑音の伝達関数として最適な伝達関数を選
ぶことができる。例えば、デジタル回路で最も簡単な構
成として、Ａ（ｚ）＝１、Ｂ（ｚ）＝１／２として伝達
関数を下記数１１のように選択すると、その伝達関数の
振幅は、第２図に示すように、通常の伝達関数（１−ｚ
-1）の場合に比べて、低周波領域で小さく高周波領域で
大きくなり、しかも低周波領域においては比較的量子化
雑音の振幅が急峻に変化しない。
【００３５】
【数１１】
【００３６】そのため、アナログポストフィルタを用い
てこの量子化雑音を除去するときに、従来のデルタ−シ
グマ型量子化器や補間型ノイズシェーピング量子化器に
比べて遮断周波数を高く設定できる。すなわちアナログ
ポストフィルタの特性が多少ずれても、もともと量子化
雑音が少なくなっているので、Ｄ−Ａ変換のＳＮ特性に
大きな影響を与えることがない。これに比べ通常の振幅
特性をもつ従来の補間型ノイズシェーピング量子化器
は、比較的急峻に振幅が変化し、アナログポストフィル
タの遮断周波数が少しずれただけで、量子化雑音を除去
する割合が大きく変化し、Ｓ／Ｎ特性に大きく影響を与
える。すなわち、本実施例における補間型ノイズシェー
ピング量子化器を用いれば、アナログ回路の特性に影響
を受け難いオーバーサンプリングＤ−Ａ変換回路を構成
できる。
てこの量子化雑音を除去するときに、従来のデルタ−シ
グマ型量子化器や補間型ノイズシェーピング量子化器に
比べて遮断周波数を高く設定できる。すなわちアナログ
ポストフィルタの特性が多少ずれても、もともと量子化
雑音が少なくなっているので、Ｄ−Ａ変換のＳＮ特性に
大きな影響を与えることがない。これに比べ通常の振幅
特性をもつ従来の補間型ノイズシェーピング量子化器
は、比較的急峻に振幅が変化し、アナログポストフィル
タの遮断周波数が少しずれただけで、量子化雑音を除去
する割合が大きく変化し、Ｓ／Ｎ特性に大きく影響を与
える。すなわち、本実施例における補間型ノイズシェー
ピング量子化器を用いれば、アナログ回路の特性に影響
を受け難いオーバーサンプリングＤ−Ａ変換回路を構成
できる。
【００３７】図３は本発明の一実施例におけるオーバー
サンプリングＤ−Ａ変換回路の構成図で、このオーバー
サンプリングＤ−Ａ変換回路は、０挿入器１３と、デジ
タルフィルタ１４と、補間フィルタ１５と、オーバーサ
ンプリングＤ−Ａ量子化器１６と、アナログポストフィ
ルタ１７とを備えており、オーバーサンプリングＤ−Ａ
量子化器１６として、図１のような上記補間型ノイズシ
ェーピング量子化器を採用している。デジタルフィルタ
１４は、５次の連立チェビシェフローパスフィルタと２
次のバタワースハイパスフィルタとにより構成されてい
る。補間フィルタ１５は、１次の線形補間フィルタ特性
を有している。アナログポストフィルタ１７は、低次の
アナログフィルタであり、カットオフ１０ＫＨｚの３次
のバタワースローパスフィルタにより構成されている。
サンプリングＤ−Ａ変換回路の構成図で、このオーバー
サンプリングＤ−Ａ変換回路は、０挿入器１３と、デジ
タルフィルタ１４と、補間フィルタ１５と、オーバーサ
ンプリングＤ−Ａ量子化器１６と、アナログポストフィ
ルタ１７とを備えており、オーバーサンプリングＤ−Ａ
量子化器１６として、図１のような上記補間型ノイズシ
ェーピング量子化器を採用している。デジタルフィルタ
１４は、５次の連立チェビシェフローパスフィルタと２
次のバタワースハイパスフィルタとにより構成されてい
る。補間フィルタ１５は、１次の線形補間フィルタ特性
を有している。アナログポストフィルタ１７は、低次の
アナログフィルタであり、カットオフ１０ＫＨｚの３次
のバタワースローパスフィルタにより構成されている。
【００３８】いま、実際のＣＣＩＴＴ勧告Ｇ．７２１に
適合した、携帯通信用端末に用いられるオーバーサンプ
リングＤ−Ａ変換回路を想定して、オーバーサンプリン
グＤ−Ａ量子化器１６の構成を考える。例えば、図１の
ような補間型ノイズシェーピング量子化器において、デ
ジタル回路で最も簡単な構成として、Ａ（ｚ）＝１、Ｂ
（ｚ）＝１／２として伝達関数を上記数１１のように選
択すると、図４のように具体化される。携帯通信用端末
に用いるためには、システムの動作クロックが１９．２
ＭＨｚから分周されることが望ましく、音声信号のサン
プリング周波数を８ＫＨｚとすると、オーバーサンプリ
ング周波数は７６８ＫＨｚと決定される。従って、オー
バーサンプリングレートは９６倍となり、比較的低くな
る。なお図４の補間型ノイズシェーピング量子化器にお
けるアナログ積分器１１は、スイッチコントロール回路
１９と、アナログスイッチ２０ａ〜２０ｄと、キャパシ
タ２１ａ，２１ｂと、オペアンプ２２とにより構成され
ている。
適合した、携帯通信用端末に用いられるオーバーサンプ
リングＤ−Ａ変換回路を想定して、オーバーサンプリン
グＤ−Ａ量子化器１６の構成を考える。例えば、図１の
ような補間型ノイズシェーピング量子化器において、デ
ジタル回路で最も簡単な構成として、Ａ（ｚ）＝１、Ｂ
（ｚ）＝１／２として伝達関数を上記数１１のように選
択すると、図４のように具体化される。携帯通信用端末
に用いるためには、システムの動作クロックが１９．２
ＭＨｚから分周されることが望ましく、音声信号のサン
プリング周波数を８ＫＨｚとすると、オーバーサンプリ
ング周波数は７６８ＫＨｚと決定される。従って、オー
バーサンプリングレートは９６倍となり、比較的低くな
る。なお図４の補間型ノイズシェーピング量子化器にお
けるアナログ積分器１１は、スイッチコントロール回路
１９と、アナログスイッチ２０ａ〜２０ｄと、キャパシ
タ２１ａ，２１ｂと、オペアンプ２２とにより構成され
ている。
【００３９】次に上記オーバーサンプリングＤ−Ａ変換
回路の動作を説明する。０挿入器１３が、デジタルサン
プリングレート８ＫＨｚの音声信号すなわちデジタル入
力信号に対して０挿入による補間操作を行うことによ
り、２４ＫＨｚまでサンプリングレートを高める。次に
デジタルフィルタ１４が、０挿入器１３からの音声信号
の高調波を取り除く。次に補間フィルタ１５が、デジタ
ルフィルタ１４で取り除けない２４ＫＨｚ付近の音声信
号の高調波を取り除き、７６８ＫＨｚまでサンプリング
レートを高めて、音声信号の高調波を完全に抑制する。
次に図４のように具体化された補間型ノイズシェーピン
グ量子化器からなるオーバーサンプリングＤ−Ａ量子化
器１６が、補間フィルタ１５からの音声信号を量子化す
る。このオーバーサンプリングＤ−Ａ量子化器１６の量
子化器１０は、入力振幅（入力振幅は１で規格化するも
のとする）が１／６４以上で１／３２を出力し、−１／
６４以下で−１／３２を出力し、それ以外で０を出力す
る。従って量子化器１０の入力をＸ（ｚ）、出力をＹ
（ｚ）とすると、オーバーサンプリングＤ−Ａ量子化器
１６の特性は下記数１２のようになる。
回路の動作を説明する。０挿入器１３が、デジタルサン
プリングレート８ＫＨｚの音声信号すなわちデジタル入
力信号に対して０挿入による補間操作を行うことによ
り、２４ＫＨｚまでサンプリングレートを高める。次に
デジタルフィルタ１４が、０挿入器１３からの音声信号
の高調波を取り除く。次に補間フィルタ１５が、デジタ
ルフィルタ１４で取り除けない２４ＫＨｚ付近の音声信
号の高調波を取り除き、７６８ＫＨｚまでサンプリング
レートを高めて、音声信号の高調波を完全に抑制する。
次に図４のように具体化された補間型ノイズシェーピン
グ量子化器からなるオーバーサンプリングＤ−Ａ量子化
器１６が、補間フィルタ１５からの音声信号を量子化す
る。このオーバーサンプリングＤ−Ａ量子化器１６の量
子化器１０は、入力振幅（入力振幅は１で規格化するも
のとする）が１／６４以上で１／３２を出力し、−１／
６４以下で−１／３２を出力し、それ以外で０を出力す
る。従って量子化器１０の入力をＸ（ｚ）、出力をＹ
（ｚ）とすると、オーバーサンプリングＤ−Ａ量子化器
１６の特性は下記数１２のようになる。
【００４０】
【数１２】
【００４１】すなわちオーバーサンプリングＤ−Ａ量子
化器１６により、比較的ゆるやかな変化の周波数伝達特
性を持つ量子化雑音が付加される。次にアナログポスト
フィルタ１７が、オーバーサンプリングＤ−Ａ量子化器
１６により付加された量子化雑音を取り除き、アナログ
の音声信号すなわちアナログ出力信号を出力する。とこ
ろで、ＣＣＩＴＴ勧告Ｇ．７２１で決められている音声
信号のコーデック特性のうち最も重要なものは、オーバ
ーサンプリングＤ−Ａ量子化器１６の周波数特性と入力
信号の振幅に対する出力信号のＳＮ特性とである。この
うちオーバーサンプリングＤ−Ａ量子化器１６の特性に
依存しているのは、入力信号振幅対出力信号ＳＮ特性の
ほうである。
化器１６により、比較的ゆるやかな変化の周波数伝達特
性を持つ量子化雑音が付加される。次にアナログポスト
フィルタ１７が、オーバーサンプリングＤ−Ａ量子化器
１６により付加された量子化雑音を取り除き、アナログ
の音声信号すなわちアナログ出力信号を出力する。とこ
ろで、ＣＣＩＴＴ勧告Ｇ．７２１で決められている音声
信号のコーデック特性のうち最も重要なものは、オーバ
ーサンプリングＤ−Ａ量子化器１６の周波数特性と入力
信号の振幅に対する出力信号のＳＮ特性とである。この
うちオーバーサンプリングＤ−Ａ量子化器１６の特性に
依存しているのは、入力信号振幅対出力信号ＳＮ特性の
ほうである。
【００４２】図５に上記オーバーサンプリングＤ−Ａ変
換回路と従来の補間型ノイズシェーピング量子化器を用
いたオーバーサンプリングＤ−Ａ変換回路との入力信号
振幅対出力信号ＳＮ特性を示す。結果は計算機シミュレ
ーションより得ており、入力信号は約１ＫＨｚで、出力
信号に対し１６３８４ポイントＦＦＴを行ない、周波数
スペクトルを算出し、その雑音強度と基本波との比より
ＳＮ特性を求めている。なお、実線ａは上記オーバーサ
ンプリングＤ−Ａ変換回路の入力信号振幅対出力信号Ｓ
Ｎ特性、実線ｂは従来の補間型ノイズシェーピング量子
化器を用いたオーバーサンプリングＤ−Ａ変換回路の入
力信号振幅対出力信号ＳＮ特性、網かけ部分はＣＣＩＴ
Ｔ規格をそれぞれ示している。図５からも明らかなよう
に、上記オーバーサンプリングＤ−Ａ変換回路の特性は
従来のオーバーサンプリングＤ−Ａ変換回路のものより
優れており、本発明の有効性を示している。すなわち、
デジタル回路で実現が最も簡単と思われる量子化雑音の
伝達関数（１−ｚ-1）／（１＋ｚ-1／２）を用いるだけ
で特性を改善することができる。
換回路と従来の補間型ノイズシェーピング量子化器を用
いたオーバーサンプリングＤ−Ａ変換回路との入力信号
振幅対出力信号ＳＮ特性を示す。結果は計算機シミュレ
ーションより得ており、入力信号は約１ＫＨｚで、出力
信号に対し１６３８４ポイントＦＦＴを行ない、周波数
スペクトルを算出し、その雑音強度と基本波との比より
ＳＮ特性を求めている。なお、実線ａは上記オーバーサ
ンプリングＤ−Ａ変換回路の入力信号振幅対出力信号Ｓ
Ｎ特性、実線ｂは従来の補間型ノイズシェーピング量子
化器を用いたオーバーサンプリングＤ−Ａ変換回路の入
力信号振幅対出力信号ＳＮ特性、網かけ部分はＣＣＩＴ
Ｔ規格をそれぞれ示している。図５からも明らかなよう
に、上記オーバーサンプリングＤ−Ａ変換回路の特性は
従来のオーバーサンプリングＤ−Ａ変換回路のものより
優れており、本発明の有効性を示している。すなわち、
デジタル回路で実現が最も簡単と思われる量子化雑音の
伝達関数（１−ｚ-1）／（１＋ｚ-1／２）を用いるだけ
で特性を改善することができる。
【００４３】なお、図１の第１のデジタルフィルタ８お
よび第２のデジタルフィルタ９の伝達関数は、オーバー
サンプリングＤ−Ａ変換回路の特性を向上させるもので
あればどのような形のものでもよい。また、オーバーサ
ンプリングＤ−Ａ変換回路のデジタル部をデジタルシグ
ナルプロセッサーなどにより構成すれば、オーバーサン
プリングＤ−Ａ変換回路をＬＳＩ化した後に第１のデジ
タルフィルタ８および第２のデジタルフィルタ９の伝達
関数を変化させることにより、オーバーサンプリングＤ
−Ａ変換回路の特性を容易に変化させることができる。
よび第２のデジタルフィルタ９の伝達関数は、オーバー
サンプリングＤ−Ａ変換回路の特性を向上させるもので
あればどのような形のものでもよい。また、オーバーサ
ンプリングＤ−Ａ変換回路のデジタル部をデジタルシグ
ナルプロセッサーなどにより構成すれば、オーバーサン
プリングＤ−Ａ変換回路をＬＳＩ化した後に第１のデジ
タルフィルタ８および第２のデジタルフィルタ９の伝達
関数を変化させることにより、オーバーサンプリングＤ
−Ａ変換回路の特性を容易に変化させることができる。
【００４４】
【発明の効果】以上説明したように本発明によれば、第
１の入力端にデジタルの入力信号が入力される第１の加
算器と、第１の加算器の出力が第１の入力端に入力され
る第２の加算器と、第１の加算器の出力が入力される第
１のラッチと、第２の加算器の出力が入力される量子化
器と、量子化器の出力が入力されるアナログ積分器およ
び第２のラッチと、第１のラッチの出力が第１の入力端
に入力され、第２のラッチの出力の反転信号が第２の入
力端に入力される第３の加算器と、第３の加算器の出力
が入力される第１および第２のデジタルフィルタと、第
２のラッチの出力が第１の入力端に入力される第４の加
算器と、第４の加算器の出力が入力される第３のラッチ
と、を備え、第３のラッチの出力を第４の加算器の第２
の入力端に供給し、第４の加算器の出力の反転信号を第
１の加算器の第２の入力端に供給し、第１のデジタルフ
ィルタの出力を第１の加算器の第３の入力端に供給し、
第２のデジタルフィルタの出力を第２の加算器の第２の
入力端に供給し、アナログ積分器の出力端から出力信号
を取り出す構成としたので、第１のデジタルフィルタと
第２のデジタルフィルタとの伝達関数を適当に選ぶこと
により、量子化雑音の伝達関数を自由に設定できること
から、デルタ−シグマ型の量子化器と比較して簡単な構
成のアナログ回路を用いて容易に実現できる。
１の入力端にデジタルの入力信号が入力される第１の加
算器と、第１の加算器の出力が第１の入力端に入力され
る第２の加算器と、第１の加算器の出力が入力される第
１のラッチと、第２の加算器の出力が入力される量子化
器と、量子化器の出力が入力されるアナログ積分器およ
び第２のラッチと、第１のラッチの出力が第１の入力端
に入力され、第２のラッチの出力の反転信号が第２の入
力端に入力される第３の加算器と、第３の加算器の出力
が入力される第１および第２のデジタルフィルタと、第
２のラッチの出力が第１の入力端に入力される第４の加
算器と、第４の加算器の出力が入力される第３のラッチ
と、を備え、第３のラッチの出力を第４の加算器の第２
の入力端に供給し、第４の加算器の出力の反転信号を第
１の加算器の第２の入力端に供給し、第１のデジタルフ
ィルタの出力を第１の加算器の第３の入力端に供給し、
第２のデジタルフィルタの出力を第２の加算器の第２の
入力端に供給し、アナログ積分器の出力端から出力信号
を取り出す構成としたので、第１のデジタルフィルタと
第２のデジタルフィルタとの伝達関数を適当に選ぶこと
により、量子化雑音の伝達関数を自由に設定できること
から、デルタ−シグマ型の量子化器と比較して簡単な構
成のアナログ回路を用いて容易に実現できる。
【００４５】また、デジタルの音声信号を補間する０挿
入器と、０挿入器の出力の折り返し雑音を除去するデジ
タルフィルタと、デジタルフィルタの出力のサンプリン
グレートを高める補間フィルタと、補間フィルタの出力
を量子化するオーバーサンプリングＤ−Ａ量子化器と、
オーバーサンプリングＤ−Ａ量子化器の出力をアナログ
化するアナログポストフィルタと、を設け、オーバーサ
ンプリングＤ−Ａ量子化器として、第１の入力端にデジ
タルの入力信号が入力される第１の加算器と、第１の加
算器の出力が第１の入力端に入力される第２の加算器
と、第１の加算器の出力が入力される第１のラッチと、
第２の加算器の出力が入力される量子化器と、量子化器
の出力が入力されるアナログ積分器および第２のラッチ
と、第１のラッチの出力が第１の入力端に入力され、第
２のラッチの出力の反転信号が第２の入力端に入力され
る第３の加算器と、第３の加算器の出力が入力される第
１および第２のデジタルフィルタと、第２のラッチの出
力が第１の入力端に入力される第４の加算器と、第４の
加算器の出力が入力される第３のラッチと、を備え、第
３のラッチの出力を第４の加算器の第２の入力端に供給
し、第４の加算器の出力の反転信号を第１の加算器の第
２の入力端に供給し、第１のデジタルフィルタの出力を
第１の加算器の第３の入力端に供給し、第２のデジタル
フィルタの出力を第２の加算器の第２の入力端に供給
し、アナログ積分器の出力端から出力信号を取り出す構
成とした補間型ノイズシェーピング量子化器を用いれ
ば、ＣＣＩＴＴ勧告Ｇ．７２１に適合し、かつ携帯通信
用端末に適した低オーバーサンプリングレートでオーバ
ーサンプリングＤ−Ａ変換回路を構成でき、しかもＳＮ
特性がアナログ回路特性の影響を受け難く回路をＬＳＩ
化し易い。
入器と、０挿入器の出力の折り返し雑音を除去するデジ
タルフィルタと、デジタルフィルタの出力のサンプリン
グレートを高める補間フィルタと、補間フィルタの出力
を量子化するオーバーサンプリングＤ−Ａ量子化器と、
オーバーサンプリングＤ−Ａ量子化器の出力をアナログ
化するアナログポストフィルタと、を設け、オーバーサ
ンプリングＤ−Ａ量子化器として、第１の入力端にデジ
タルの入力信号が入力される第１の加算器と、第１の加
算器の出力が第１の入力端に入力される第２の加算器
と、第１の加算器の出力が入力される第１のラッチと、
第２の加算器の出力が入力される量子化器と、量子化器
の出力が入力されるアナログ積分器および第２のラッチ
と、第１のラッチの出力が第１の入力端に入力され、第
２のラッチの出力の反転信号が第２の入力端に入力され
る第３の加算器と、第３の加算器の出力が入力される第
１および第２のデジタルフィルタと、第２のラッチの出
力が第１の入力端に入力される第４の加算器と、第４の
加算器の出力が入力される第３のラッチと、を備え、第
３のラッチの出力を第４の加算器の第２の入力端に供給
し、第４の加算器の出力の反転信号を第１の加算器の第
２の入力端に供給し、第１のデジタルフィルタの出力を
第１の加算器の第３の入力端に供給し、第２のデジタル
フィルタの出力を第２の加算器の第２の入力端に供給
し、アナログ積分器の出力端から出力信号を取り出す構
成とした補間型ノイズシェーピング量子化器を用いれ
ば、ＣＣＩＴＴ勧告Ｇ．７２１に適合し、かつ携帯通信
用端末に適した低オーバーサンプリングレートでオーバ
ーサンプリングＤ−Ａ変換回路を構成でき、しかもＳＮ
特性がアナログ回路特性の影響を受け難く回路をＬＳＩ
化し易い。
【図１】本発明の一実施例における補間型ノイズシェー
ピング量子化器の構成図である。
ピング量子化器の構成図である。
【図２】伝達関数が量子化雑音の振幅の周波数特性に及
ぼす影響の説明図である。
ぼす影響の説明図である。
【図３】本発明の一実施例におけるオーバーサンプリン
グＤ−Ａ変換回路の構成図である。
グＤ−Ａ変換回路の構成図である。
【図４】本発明の一実施例における補間型ノイズシェー
ピング量子化器を具体化した回路の構成図である。
ピング量子化器を具体化した回路の構成図である。
【図５】本発明の一実施例におけるオーバーサンプリン
グＤ−Ａ変換回路のＳＮ対入力信号振幅特性と従来のオ
ーバーサンプリングＤ−Ａ変換回路のＳＮ対入力信号振
幅特性との関係の説明図である。
グＤ−Ａ変換回路のＳＮ対入力信号振幅特性と従来のオ
ーバーサンプリングＤ−Ａ変換回路のＳＮ対入力信号振
幅特性との関係の説明図である。
【図６】一般的なオーバーサンプリングＤ−Ａ変換回路
の各部の信号の周波数スペクトルの説明図である。
の各部の信号の周波数スペクトルの説明図である。
【図７】従来の２次のデルタ−シグマ型量子化器の構成
図である。
図である。
【図８】従来の２次のデルタ−シグマ型量子化器に備え
られた積分器の構成図である。
られた積分器の構成図である。
【図９】従来の補間型ノイズシェーピング量子化器の構
成図である。
成図である。
【図１０】従来の補間型ノイズシェーピング量子化器に
備えられた積分器の構成図である。
備えられた積分器の構成図である。
１ 第１の加算器 ２ 第２の加算器 ３ 第３の加算器 ４ 第４の加算器 ５ 第１のラッチ ６ 第２のラッチ ７ 第３のラッチ ８ 第１のデジタルフィルタ ９ 第２のデジタルフィルタ １０ 量子化器 １１ アナログ積分器 １３ ０挿入器 １４ デジタルフィルタ １５ 補間フィルタ １６ オーバーサンプリングＤ−Ａ量子化器 １７ アナログポストフィルタ
フロントページの続き (56)参考文献 特開 昭59−178819（ＪＰ，Ａ) 特開 昭60−150327（ＪＰ，Ａ) 特開 昭61−30816（ＪＰ，Ａ) 特開 昭62−195930（ＪＰ，Ａ) 特開 平１−241225（ＪＰ，Ａ) 特開 平１−243725（ＪＰ，Ａ) 特開 平３−74931（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02
Claims (3)
- 【請求項１】 第１の入力端にデジタルの入力信号が入
力される第１の加算器と、 前記第１の加算器の出力が第１の入力端に入力される第
２の加算器と、 前記第１の加算器の出力が入力される第１のラッチと、 前記第２の加算器の出力が入力される量子化器と、 前記量子化器の出力が入力されるアナログ積分器および
第２のラッチと、 前記第１のラッチの出力が第１の入力端に入力され、前
記第２のラッチの出力の反転信号が第２の入力端に入力
される第３の加算器と、 前記第３の加算器の出力が入力される第１および第２の
デジタルフィルタと、 前記第２のラッチの出力が第１の入力端に入力される第
４の加算器と、 前記第４の加算器の出力が入力される第３のラッチと、 を備え、前記第３のラッチの出力を前記第４の加算器の
第２の入力端に供給し、前記第４の加算器の出力の反転
信号を前記第１の加算器の第２の入力端に供給し、前記
第１のデジタルフィルタの出力を前記第１の加算器の第
３の入力端に供給し、前記第２のデジタルフィルタの出
力を前記第２の加算器の第２の入力端に供給し、前記ア
ナログ積分器の出力端から出力信号を取り出す構成とし
たことを特徴とする補間型ノイズシェーピング量子化
器。 - 【請求項２】 第１のデジタルフィルタは、第３の加算
器の出力をそのまま第１の加算器の第３の入力端に供給
し、第２のデジタルフィルタは、右１ビットシフタによ
り実現されている構成としたことを特徴とする請求項１
に記載の補間型ノイズシェーピング量子化器。 - 【請求項３】 デジタルの音声信号を補間する０挿入器
と、 前記０挿入器の出力の折り返し雑音を除去するデジタル
フィルタと、 前記デジタルフィルタの出力のサンプリングレートを高
める補間フィルタと、 前記補間フィルタの出力を量子化するオーバーサンプリ
ングＤ−Ａ量子化器と、 前記オーバーサンプリングＤ−Ａ量子化器の出力をアナ
ログ化するアナログポストフィルタと、 を設け、前記オーバーサンプリングＤ−Ａ量子化器とし
て、 第１の入力端にデジタルの入力信号が入力される第１の
加算器と、 前記第１の加算器の出力が第１の入力端に入力される第
２の加算器と、 前記第１の加算器の出力が入力される第１のラッチと、 前記第２の加算器の出力が入力される量子化器と、 前記量子化器の出力が入力されるアナログ積分器および
第２のラッチと、 前記第１のラッチの出力が第１の入力端に入力され、前
記第２のラッチの出力の反転信号が第２の入力端に入力
される第３の加算器と、 前記第３の加算器の出力が入力される第１および第２の
デジタルフィルタと、 前記第２のラッチの出力が第１の入力端に入力される第
４の加算器と、 前記第４の加算器の出力が入力される第３のラッチと、 を備え、前記第３のラッチの出力を前記第４の加算器の
第２の入力端に供給し、前記第４の加算器の出力の反転
信号を前記第１の加算器の第２の入力端に供給し、前記
第１のデジタルフィルタの出力を前記第１の加算器の第
３の入力端に供給し、前記第２のデジタルフィルタの出
力を前記第２の加算器の第２の入力端に供給し、前記ア
ナログ積分器の出力端から出力信号を取り出す構成とし
た補間型ノイズシェーピング量子化器を用いたことを特
徴とするオーバーサンプリングＤ−Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04014093A JP3154857B2 (ja) | 1993-03-01 | 1993-03-01 | 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04014093A JP3154857B2 (ja) | 1993-03-01 | 1993-03-01 | 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252769A JPH06252769A (ja) | 1994-09-09 |
| JP3154857B2 true JP3154857B2 (ja) | 2001-04-09 |
Family
ID=12572477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04014093A Expired - Fee Related JP3154857B2 (ja) | 1993-03-01 | 1993-03-01 | 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154857B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5795503B2 (ja) * | 2011-07-07 | 2015-10-14 | ローム株式会社 | パルス幅変調システムおよび音声信号出力装置 |
-
1993
- 1993-03-01 JP JP04014093A patent/JP3154857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06252769A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2704060B2 (ja) | 過サンプリング変換器 | |
| Hauser | Principles of oversampling A/D conversion | |
| EP0586021B1 (en) | Digital noise shaper circuit | |
| Presti | Efficient modified-sinc filters for sigma-delta A/D converters | |
| JP3193769B2 (ja) | サンプリング周波数変換器 | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| US10348326B2 (en) | Digital silicon microphone with interpolation | |
| US5181033A (en) | Digital filter for filtering and decimating delta sigma modulator output signals | |
| JP3290314B2 (ja) | ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
| JP3636130B2 (ja) | トレリス型ノイズシェイピング変調器 | |
| JP2002076898A (ja) | ノイズシェーパ | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| JP3154857B2 (ja) | 補間型ノイズシェーピング量子化器およびオーバーサンプリングｄ−ａ変換回路 | |
| JP2642487B2 (ja) | ディジタル／アナログ変換器またはアナログ／ディジタル変換器におけるデルタシグマ変調回路 | |
| EP0314182A2 (en) | Digital code converter formed of a decreased number of circuit elements | |
| Abeysekera et al. | A comparison of various low-pass filter architectures for Sigma-Delta demodulators | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| Venugopal et al. | Design and implementation of a decimation filter for hearing aid applications | |
| Zhu et al. | Low-power and hardware efficient decimation filters in Sigma-Delta A/D converters | |
| Mankani et al. | Power and area optimization of decimation filter for application in Sigma Delta ADC | |
| Liu et al. | On design of efficient comb decimator with improved response for sigma-delta analog-to-digital converters | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| Pelgrom | Time-Discrete Σ Δ Modulation | |
| Birru | Noise shaping with reduced clock frequency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |